CN109041414B - 线路板结构及其制法 - Google Patents

线路板结构及其制法 Download PDF

Info

Publication number
CN109041414B
CN109041414B CN201710432446.5A CN201710432446A CN109041414B CN 109041414 B CN109041414 B CN 109041414B CN 201710432446 A CN201710432446 A CN 201710432446A CN 109041414 B CN109041414 B CN 109041414B
Authority
CN
China
Prior art keywords
layer
finger
gap
bonding
board structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710432446.5A
Other languages
English (en)
Other versions
CN109041414A (zh
Inventor
李远智
李家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Uniflex Technology Inc
Original Assignee
Uniflex Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Uniflex Technology Inc filed Critical Uniflex Technology Inc
Priority to CN201710432446.5A priority Critical patent/CN109041414B/zh
Publication of CN109041414A publication Critical patent/CN109041414A/zh
Application granted granted Critical
Publication of CN109041414B publication Critical patent/CN109041414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种线路板结构，其包括一基板、若干导电迹线、至少一焊线手指、一填缝层以及至少一表面电镀层，导电迹线及焊线手指均形成于基板表面，相邻导电迹线之间或导线手指与相邻导电迹线之间具有间隙，填缝层填设于该些间隙，表面电镀层则形成于焊线手指顶面，其可为镍层、金层、银层、钯层其中一者或其层叠结构，其中表面电镀层具有一顶面及至少一侧面，且所述侧面的至少一部分并未接触填缝层。藉此，本发明的线路板结构焊锡性佳、可兼容于打线技术，且导线的密度可得提高。

Description

线路板结构及其制法
技术领域
本发明是关于一种印刷电路板的结构及其制法。
背景技术
随着电子产品的小型化趋势，线路板也需制作地更加轻薄，线路板上的导电迹线(trace)及焊线手指(bonding finger)的排列也越来越密集，因此其设计及制造所面临的挑战也越来越高。
焊线手指之间的间隙越小，制作时越容易发生短路的问题。例如，以往采铜箔限定焊垫设计(Copper Defined Pad Design，又称Non-Solder Mask Defined，简称NSMD)进行加工时，由于防焊层的开窗大于焊垫，因此在铜箔上进行表面电镀时，镍、金层1会包覆到铜箔2的三个表面(如图11所示)，铜箔间隙越小，短路的风险就越高，因而无法满足精密加工的需求。
另有人采用防焊开窗限定技术(Solder Mask Defined，简称SMD)将表面电镀的镍、金层1限定于防焊层3开窗范围内(如图12所示)。然而，SMD有其先天上的局限在于，镍、金层的侧边被防焊层完整包覆，以致于难以利用打线技术(wire bonding)将芯片与基板上的焊线手指以导线连接，导致打线技术的良率偏低。除此之外，采用SMD也会导致焊锡性变差(只有顶面为焊面)并提高走线难度(铜箔2面积通常会大于表面电镀层的面积)。
发明内容
本发明的主要目的在于提供一种非以SMD技术制作表面电镀层的线路板结构及制法。
本发明的另一目的在于提供一种能兼顾导线密度与加工良率的线路板结构及制法。
为了达成上述及其它目的，本发明提供一种线路板结构，其包括一基板、若干导电迹线、至少一焊线手指、一填缝层以及至少一表面电镀层，导电迹线及焊线手指均形成于基板表面，相邻导电迹线之间或导线手指与相邻导电迹线之间具有间隙，填缝层填设于该些间隙，表面电镀层则形成于焊线手指顶面，其可为镍层、金层、银层、钯层其中一者或其层叠结构，其中表面电镀层具有一顶面及至少一侧面，且所述侧面的至少一部分并未接触填缝层。
为了达成上述及其它目的，本发明提供一种线路板结构的制法，包括：在一基材表面形成若干导电迹线及至少一焊线手指，相邻所述导电迹线之间具有间隙，该焊线手指与相邻所述导电迹线之间亦具有间隙；在该基材、导电迹线、焊线手指表面及该些间隙涂布填缝材料；将该些导电迹线、焊线手指表面的填缝材料移除，保留填设于该些间隙内的填缝材料作为一填缝层；以及在该焊线手指顶面形成一表面电镀层，该表面电镀层为镍层、金层、银层、钯层其中一者或其层叠结构，该表面电镀层具有一顶面及至少一侧面，且所述侧面的至少一部分并未接触该填缝层。
基于上述设计，表面电镀层的顶面及至少一侧面均可与焊锡接触，焊锡性佳，表面电镀层的侧面未被遮蔽的特性使得本发明的线路板结构仍可兼容于打线技术(wirebonding)，而填设于间隙内的填缝层则可以避免以往NSMD易因间隙过小造成短路的问题，导线的密度可望提高。
有关本发明的其它功效及实施例的详细内容，配合图式说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明线路板结构其中一实施例的剖面图；。
图2至图9为本发明线路板结构其中一实施例的制造过程的剖面图；
图10为本发明线路板结构另一实施例的剖面图；
图11为以往采用NSMD加工的线路板结构的剖面图；
图12为以往采用SMD加工的线路板结构的剖面图。
符号说明
1：镍、金层 2：铜箔
3：防焊层 5A：薄铜箔
5B：面铜 5C：孔铜
6A：防焊材料 7A：刷磨轮
10：基板 11：贯通孔
20：导电迹线 30：焊线手指
40：填缝层 50：表面电镀层
51：顶面 52：侧面
60：防焊层
具体实施方式
请参考图1，所绘示者为本发明线路板结构其中一实施例的剖面图，该线路板结构包括一基板10、若干导电迹线20、若干焊线手指30、一填缝层40及表面电镀层50。本实施例的线路板结构例如可为封装用的I C载板。
基板10由绝缘材料制成，例如BT树脂及ABF树脂，基板10形成有贯通孔11，贯通孔11表面形成铜膜以连接基板10的不同表面。导电迹线(trace)20及焊线手指(bondingfinger)30均形成于基板10表面，其中焊线手指30为线路板结构中需与焊锡接触的部分，导电迹线20原则上不与焊锡接触，常见用以制作导电迹线20及焊线手指30的材料为铜，相邻导电迹线20及焊线手指30与其相邻导电迹线20之间具有间隙，填缝层40填设于该等间隙，表面电镀层50则形成于焊线手指30顶面，且表面电镀层50具有一顶面51及至少一侧面52，所述侧面的至少一部分并未接触填缝层40。其中，表面电镀层50可为镍层、金层、银层、钯层其中一者或其层叠结构，例如，表面电镀层可为镍金层叠结构、镍银金层叠结构、镍银层叠结构或镍钯金层叠结构。
为了避免导电迹线20裸露，线路板结构还可包括一防焊层60形成于导电迹线20及部分填缝层40表面。填缝层40及防焊层60两者均为绝缘层，例如均由防焊材料制成；在其它可能的实施方式中，填缝层40可为异于防焊层60的其它绝缘填充材料，例如环氧树脂、硅树脂、聚酰亚胺树脂、酚类树脂、氟树脂、二氧化硅、氧化铝等材料。
在可能的实施方式中，线路板结构的一部分焊线手指的侧面可能被防焊层完整包覆，其它部分的焊线手指至少一部分侧面裸露而不与防焊层及填缝层接触。
以下针对本发明线路板结构及其制法其中一实施例，参照图式说明如下。
如图2所示，以层合有薄铜箔5A的基板10作为起始材料，将该基板10钻孔，形成若干贯穿基板10不同表面的贯通孔11(如图3所示)，而后进行镀铜，于薄铜箔5A及贯通孔11表面形成面铜5B及孔铜5C(如图4所示)，接着，如图5所示，以线路影像转移技术将面铜5B及薄铜箔5A图像化，其中一部分面铜5B及薄铜箔5A作为导电迹线20，另一部分则作为焊线手指30，且经图形化后，导电迹线20之间及焊线手指30与导电迹线20之间具有间隙。
如图6所示，以防焊材料6A填平线路间隙，此时防焊材料6A亦覆盖导电迹线20及焊线手指30的顶面。如图7所示，利用刷磨轮7A将导电迹线20及焊线手指30顶面的防焊材料6A刷除，留下位于间隙内的防焊材料作为填缝层40，成为如图8所示的状态。
如图9所示，在导电迹线20及部分填缝层40顶面覆盖一防焊层60，焊线手指30顶面则保持裸露。
接着，进行表面电镀处理，在焊线手指30顶面形成表面电镀层50，表面电镀层50的顶面51及侧面52的一部分裸露而未接触填缝层40及防焊层60，成为如图1所示的线路板结构。
基于上述设计，表面电镀层的顶面及至少一侧面均可与焊锡接触，焊锡性佳，表面电镀层的侧面未被遮蔽的特性使得本发明的线路板结构仍可兼容于打线技术(wirebonding)，而填设于间隙内的填缝层则可以避免以往NSMD易因间隙过小造成短路的问题，导线的密度可望提高。
另外，请参考图10及图11，其中图10公开本发明另一实施例，图11则为利用NSMD技术所制成的习用线路板结构，比较后可以发现，在相同线路间距下，习用NSMD技术非常容易导致相邻的镍、金层1等表面电镀层过于靠近，显著提高短路的风险，造成不良率增加；相较之下，本发明先以填缝层40填补线路间隙后，再进行表面电镀，可以避免短路风险。换句话说，相较于NSMD技术，本发明更适用于高线路密度的电路板结构设计，因而更能符合电子产品轻薄短小的设计需求及趋势。
以上所述的实施例及/或实施方式，仅是用以说明实现本发明技术的较佳实施例及/或实施方式，并非对本发明技术的实施方式作任何形式上的限制，任何本领域技术人员，在不脱离本发明内容所公开的技术手段的范围，当可作些许的更动或修饰为其它等效的实施例，但仍应视为与本发明实质相同的技术或实施例。

Claims (8)

1.一种线路板结构的制法，其特征在于，包括：
在基材表面形成若干导电迹线及至少一焊线手指，相邻所述导电迹线之间具有第一间隙，所述焊线手指与相邻所述导电迹线之间具有第二间隙；
在所述基材、所述导电迹线、所述焊线手指表面、所述第一间隙及所述第二间隙涂布填缝材料；
将所述导电迹线、所述焊线手指表面的填缝材料移除，保留填设于所述第一间隙与所述第二间隙内的填缝材料作为填缝层；以及
在所述焊线手指顶面形成表面电镀层，所述表面电镀层为镍层、金层、银层、钯层其中二者以上的层叠结构，所述表面电镀层具有彼此相对的顶面与底面，及连接所述顶面与所述底面的至少一侧面，所述底面接触所述焊线手指顶面，且所述侧面的至少一部分与所述底面并未接触所述填缝层；以及
在所述导电迹线及部分所述填缝层的表面形成防焊层，且所述防焊层未接触所述焊线手指顶面，
其中所有的所述表面电镀层的所述底面完全重叠于对应的所述焊线手指的所述顶面，且所有的所述表面电镀层的所述侧面切齐对应的所述焊线手指的侧面。
2.如权利要求1所述线路板结构的制法，其特征在于，所述表面电镀层的侧面的至少一部分并未接触所述防焊层。
3.如权利要求2所述线路板结构的制法，其特征在于，所述防焊层及所述填缝层均由防焊材料制成。
4.如权利要求1至3中任一项所述线路板结构的制法，其特征在于，所述导电迹线及所述焊线手指均由铜制成。
5.一种线路板结构，其特征在于，所述线路板结构由权利要求1至4任一项所述线路板结构的制法制成，包括：
基板；
若干导电迹线，形成于所述基板表面，相邻所述导电迹线之间具有第一间隙；
至少一焊线手指，形成于所述基板表面，所述焊线手指与其相邻所述导电迹线之间具有第二间隙；
填缝层，填设于所述第一间隙与所述第二间隙；
至少一表面电镀层，形成于所述焊线手指顶面，所述表面电镀层为镍层、金层、银层、钯层其中二者以上的层叠结构，所述表面电镀层具有彼此相对的顶面与底面，及连接所述顶面与所述底面的至少一侧面，所述底面接触所述焊线手指顶面，且所述侧面的至少一部分与所述底面并未接触所述填缝层；以及
防焊层，形成于所述导电迹线及部分所述填缝层的表面，且所述防焊层未接触所述焊线手指顶面，
其中所有的所述表面电镀层的所述底面完全重叠于对应的所述焊线手指的所述顶面，且所有的所述表面电镀层的所述侧面切齐对应的所述焊线手指的侧面。
6.如权利要求5所述的线路板结构，其特征在于，所述表面电镀层的侧面的至少一部分并未接触所述防焊层。
7.如权利要求6所述的线路板结构，其特征在于，所述防焊层及所述填缝层均由防焊材料制成。
8.如权利要求5至7中任一项所述的线路板结构，其特征在于，所述导电迹线及所述焊线手指均由铜制成。
CN201710432446.5A 2017-06-09 2017-06-09 线路板结构及其制法 Active CN109041414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710432446.5A CN109041414B (zh) 2017-06-09 2017-06-09 线路板结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710432446.5A CN109041414B (zh) 2017-06-09 2017-06-09 线路板结构及其制法

Publications (2)

Publication Number Publication Date
CN109041414A CN109041414A (zh) 2018-12-18
CN109041414B true CN109041414B (zh) 2022-05-10

Family

ID=64628794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710432446.5A Active CN109041414B (zh) 2017-06-09 2017-06-09 线路板结构及其制法

Country Status (1)

Country Link
CN (1) CN109041414B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661124A (zh) * 2019-01-15 2019-04-19 广东科翔电子科技有限公司 一种ic载板新型表面处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419401A (zh) * 2001-11-13 2003-05-21 Lg电子株式会社 印刷电路板的焊盘及其形成方法
CN1980538A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 形成电路板电性连接端的制法
KR100772432B1 (ko) * 2006-08-25 2007-11-01 대덕전자 주식회사 인쇄 회로 기판 제조 방법
KR20090130475A (ko) * 2008-06-16 2009-12-24 아페리오(주) 플립칩 기판 제조 방법
CN104902678A (zh) * 2014-03-07 2015-09-09 富葵精密组件(深圳)有限公司 柔性印刷电路板及其制作方法
CN204836835U (zh) * 2015-07-24 2015-12-02 上海和辉光电有限公司 印刷电路板及显示装置
CN206061279U (zh) * 2016-08-30 2017-03-29 江门全合精密电子有限公司 一种可提高反射率的led印刷电路板
CN207099433U (zh) * 2017-06-09 2018-03-13 同泰电子科技股份有限公司 线路板结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419401A (zh) * 2001-11-13 2003-05-21 Lg电子株式会社 印刷电路板的焊盘及其形成方法
CN1980538A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 形成电路板电性连接端的制法
KR100772432B1 (ko) * 2006-08-25 2007-11-01 대덕전자 주식회사 인쇄 회로 기판 제조 방법
KR20090130475A (ko) * 2008-06-16 2009-12-24 아페리오(주) 플립칩 기판 제조 방법
CN104902678A (zh) * 2014-03-07 2015-09-09 富葵精密组件(深圳)有限公司 柔性印刷电路板及其制作方法
CN204836835U (zh) * 2015-07-24 2015-12-02 上海和辉光电有限公司 印刷电路板及显示装置
CN206061279U (zh) * 2016-08-30 2017-03-29 江门全合精密电子有限公司 一种可提高反射率的led印刷电路板
CN207099433U (zh) * 2017-06-09 2018-03-13 同泰电子科技股份有限公司 线路板结构

Also Published As

Publication number Publication date
CN109041414A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
KR20060061227A (ko) 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
US20040080054A1 (en) Wiring board, semiconductor device, and process for production of wiring board
US8912642B2 (en) Packaging substrate and fabrication method thereof
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20040012097A1 (en) Structure and method for fine pitch flip chip substrate
TWI397358B (zh) 打線基板及其製作方法
TWM568018U (zh) Circuit board structure for forming a connection terminal by using a solder-proof limited window
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
CN207099433U (zh) 线路板结构
TWI682695B (zh) 利用防焊限定開窗形成連接端子之電路板結構
JP2013065811A (ja) プリント回路基板及びその製造方法
CN109041414B (zh) 线路板结构及其制法
TWI742297B (zh) 具有填縫層的電路板結構
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US6896173B2 (en) Method of fabricating circuit substrate
TWM568017U (zh) Circuit board structure with caulking layer
US20050074924A1 (en) Circuitized substrate, method of making same and information handling system using same
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
TWI674820B (zh) 印刷電路板
TWI655883B (zh) 線路板結構及其製法
JPH11274734A (ja) 電子回路装置およびその製造方法
KR101572686B1 (ko) 초박형 인쇄회로기판과, 이를 포함하는 반도체 패키지 및 그 제조 방법
US11889634B2 (en) Printed circuit board and method of manufacturing the same
TWM553092U (zh) 線路板結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant