JPH11274734A - 電子回路装置およびその製造方法 - Google Patents
電子回路装置およびその製造方法Info
- Publication number
- JPH11274734A JPH11274734A JP10072754A JP7275498A JPH11274734A JP H11274734 A JPH11274734 A JP H11274734A JP 10072754 A JP10072754 A JP 10072754A JP 7275498 A JP7275498 A JP 7275498A JP H11274734 A JPH11274734 A JP H11274734A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulating layer
- circuit
- electronic
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】ベアチップＩＣのパッド間のピッチの狭ピッチ
化に対応するとともに、ファインな多層構造を有する電
子回路装置を提供することを目的とする。 【解決手段】ビルドアップ基板のコア材となる回路基板
１０の表面にベアチップＩＣ１６を実装してフリップチ
ップ接続し、その後に絶縁層２２を形成し、この絶縁層
２２の表面に配線パターン２５を形成し、この工程を１
回または複数回繰返すことによって多層構造としたもの
である。
化に対応するとともに、ファインな多層構造を有する電
子回路装置を提供することを目的とする。 【解決手段】ビルドアップ基板のコア材となる回路基板
１０の表面にベアチップＩＣ１６を実装してフリップチ
ップ接続し、その後に絶縁層２２を形成し、この絶縁層
２２の表面に配線パターン２５を形成し、この工程を１
回または複数回繰返すことによって多層構造としたもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路装置および
その製造方法に係り、とくに多層構造の電子回路装置お
よびその製造方法に関する。
その製造方法に係り、とくに多層構造の電子回路装置お
よびその製造方法に関する。
【０００２】
【従来の技術】電子回路の製造において、回路基板上に
他の電子部品とともに半導体ＩＣを実装することによっ
て、複雑な回路装置が提供されている。ここで半導体の
ＩＣとして、パッケージによって封入されたＩＣを用い
るようにすると、高密度実装が妨げられる。そこで半導
体のベアチップ実装が行なわれるようになっており、こ
れによって回路基板上における部品の高密度化が図られ
るようになっている。半導体のベアチップから成るＩＣ
を回路基板上にマウントする場合には、ＩＣの信号パッ
ドを直接回路基板上の接続用ランドに接続して実装する
フリップチップ接続が行なわれる。
他の電子部品とともに半導体ＩＣを実装することによっ
て、複雑な回路装置が提供されている。ここで半導体の
ＩＣとして、パッケージによって封入されたＩＣを用い
るようにすると、高密度実装が妨げられる。そこで半導
体のベアチップ実装が行なわれるようになっており、こ
れによって回路基板上における部品の高密度化が図られ
るようになっている。半導体のベアチップから成るＩＣ
を回路基板上にマウントする場合には、ＩＣの信号パッ
ドを直接回路基板上の接続用ランドに接続して実装する
フリップチップ接続が行なわれる。
【０００３】図１４に示すようにベアチップＩＣ１の一
方の面には、その周縁部に沿って電極を構成するパッド
２が配列されている。パッド２は１辺が例えば１００μ
ｍの４角形の形状をなす導電性の電極から構成されてお
り、パッケージＩＣの場合にはこのパッドがワイヤを介
してリードに接続されるようになっている。これに対し
て図１５に示すようにベアチップＩＣ１を直接回路基板
３上にマウントする場合には、図１６に示すように、ベ
アチップＩＣ１のパッド２の表面に半田バンプ４を形成
し、このバンプ４と回路基板３の接続用ランド６とを、
異方性導電フィルム５または異方性導電樹脂を介して電
気的な接続を達成するようにしている。
方の面には、その周縁部に沿って電極を構成するパッド
２が配列されている。パッド２は１辺が例えば１００μ
ｍの４角形の形状をなす導電性の電極から構成されてお
り、パッケージＩＣの場合にはこのパッドがワイヤを介
してリードに接続されるようになっている。これに対し
て図１５に示すようにベアチップＩＣ１を直接回路基板
３上にマウントする場合には、図１６に示すように、ベ
アチップＩＣ１のパッド２の表面に半田バンプ４を形成
し、このバンプ４と回路基板３の接続用ランド６とを、
異方性導電フィルム５または異方性導電樹脂を介して電
気的な接続を達成するようにしている。
【０００４】
【発明が解決しようとする課題】図１４に示すベアチッ
プＩＣ１のパッド２間のピッチが狭くなる傾向にあり、
このような狭ピッチ化が進行する中で、半田バンプ４と
回路基板３の接続用ランド６との間の導通の仲介をして
いる異方性導電フィルム５または異方性導電樹脂の中に
混入されている導電粒子７が大きいために、パッド２間
で短絡事故が発生する不具合があった。このために異方
性導電フィルム５または異方性導電樹脂中に混入される
導電粒子７を微細化し、さらに含有量をも少なくするこ
とが試みられている。
プＩＣ１のパッド２間のピッチが狭くなる傾向にあり、
このような狭ピッチ化が進行する中で、半田バンプ４と
回路基板３の接続用ランド６との間の導通の仲介をして
いる異方性導電フィルム５または異方性導電樹脂の中に
混入されている導電粒子７が大きいために、パッド２間
で短絡事故が発生する不具合があった。このために異方
性導電フィルム５または異方性導電樹脂中に混入される
導電粒子７を微細化し、さらに含有量をも少なくするこ
とが試みられている。
【０００５】このように導電粒子７を微細化し、あるい
はその含有量を少なくすると、接続に導電粒子７が寄与
せずに、半田バンプ４と接続用ランド６の圧着に伴う直
接接触によって接続が達成される構造になってしまう。
はその含有量を少なくすると、接続に導電粒子７が寄与
せずに、半田バンプ４と接続用ランド６の圧着に伴う直
接接触によって接続が達成される構造になってしまう。
【０００６】一方で回路基板の多層化が進み、よりファ
インパターンで小型化するために、ビルドアップ基板の
採用が増える傾向にある。しかるにこのようなビルドア
ップ基板は、それぞれの基板の銅箔から成る配線パター
ンの位置が不揃いであるために、これらが重合う部分に
おいては厚さが厚くなり、配線パターンが重ならない部
分においては厚さが薄くなる。このことから多層基板の
表面に凹凸が大きく発生し、圧着によるフリップチップ
接続の場合には、この凹凸を吸収しきれなくなってしま
い、これによって接続不良の発生の原因になっている。
このような理由から、とくに多層基板を用いた電子回路
装置におけるＩＣの小型化と、回路基板の小型化の双方
の実現が困難になっているという問題がある。
インパターンで小型化するために、ビルドアップ基板の
採用が増える傾向にある。しかるにこのようなビルドア
ップ基板は、それぞれの基板の銅箔から成る配線パター
ンの位置が不揃いであるために、これらが重合う部分に
おいては厚さが厚くなり、配線パターンが重ならない部
分においては厚さが薄くなる。このことから多層基板の
表面に凹凸が大きく発生し、圧着によるフリップチップ
接続の場合には、この凹凸を吸収しきれなくなってしま
い、これによって接続不良の発生の原因になっている。
このような理由から、とくに多層基板を用いた電子回路
装置におけるＩＣの小型化と、回路基板の小型化の双方
の実現が困難になっているという問題がある。
【０００７】本発明はこのような問題点に鑑みてなされ
たものであって、とくにパッドのピッチがより狭いベア
チップＩＣのフリップチップ接続によるマウントが可能
であって、しかもファインなプリント基板の多層化を実
現するようにした電子回路装置およびその製造方法を提
供することを目的とする。
たものであって、とくにパッドのピッチがより狭いベア
チップＩＣのフリップチップ接続によるマウントが可能
であって、しかもファインなプリント基板の多層化を実
現するようにした電子回路装置およびその製造方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、コアとなる回
路基板と、前記回路基板上にマウントされている電子部
品と、前記回路基板上に形成されている絶縁層と、前記
絶縁層の上に形成されている回路と、を具備する電子回
路装置に関するものである。
路基板と、前記回路基板上にマウントされている電子部
品と、前記回路基板上に形成されている絶縁層と、前記
絶縁層の上に形成されている回路と、を具備する電子回
路装置に関するものである。
【０００９】前記回路基板上に複層に前記絶縁層が積層
されるとともに、それぞれの絶縁層の表面に配線パター
ンによって回路が形成されていてよい。また前記複層の
絶縁層の内の最外層の絶縁層の外表面上に電子部品がマ
ウントされ、最外層の絶縁層の表面の配線パターンと接
続されていてよい。また前記コアとなる回路基板上にマ
ウントされている電子部品がベアチップＩＣであって、
フリップチップ接続によって前記コアとなる回路基板上
の接続用ランドに接続されていてよい。
されるとともに、それぞれの絶縁層の表面に配線パター
ンによって回路が形成されていてよい。また前記複層の
絶縁層の内の最外層の絶縁層の外表面上に電子部品がマ
ウントされ、最外層の絶縁層の表面の配線パターンと接
続されていてよい。また前記コアとなる回路基板上にマ
ウントされている電子部品がベアチップＩＣであって、
フリップチップ接続によって前記コアとなる回路基板上
の接続用ランドに接続されていてよい。
【００１０】製造方法に関する発明は、コアとなる回路
基板であって電子部品がマウントされている回路基板上
に絶縁層を形成する工程と、該絶縁層の上に導体層を形
成する工程と、前記導体層をエッチングして所定の配線
パターンを形成する工程と、を具備する電子回路装置の
製造方法に関するものである。
基板であって電子部品がマウントされている回路基板上
に絶縁層を形成する工程と、該絶縁層の上に導体層を形
成する工程と、前記導体層をエッチングして所定の配線
パターンを形成する工程と、を具備する電子回路装置の
製造方法に関するものである。
【００１１】前記絶縁層を形成する工程と、前記導体層
を形成する工程と、前記配線パターンを形成する工程と
を複数回繰返して複層に回路を形成してよい。また前記
絶縁層の形成がカーテンコート法によって行なわれてよ
い。また前記導体層の形成が導電性金属のメッキによっ
て行なわれてよい。また前記配線パターンの形成がレー
ザエッチングによって行なわれてよい。
を形成する工程と、前記配線パターンを形成する工程と
を複数回繰返して複層に回路を形成してよい。また前記
絶縁層の形成がカーテンコート法によって行なわれてよ
い。また前記導体層の形成が導電性金属のメッキによっ
て行なわれてよい。また前記配線パターンの形成がレー
ザエッチングによって行なわれてよい。
【００１２】本願の主たる発明の特徴は、とくに多層に
積層してビルドアップ基板を製造する製造工程の途中で
電子部品、とくにベアチップＩＣや表面実装タイプのチ
ップ部品の実装を行なうことを特徴とした電子回路およ
びその製造方法に関するものである。ここで上記電子部
品を実装したコアとなる回路基板の表層にビルドアップ
して複層に回路を形成することを顕著な特徴とするもの
である。
積層してビルドアップ基板を製造する製造工程の途中で
電子部品、とくにベアチップＩＣや表面実装タイプのチ
ップ部品の実装を行なうことを特徴とした電子回路およ
びその製造方法に関するものである。ここで上記電子部
品を実装したコアとなる回路基板の表層にビルドアップ
して複層に回路を形成することを顕著な特徴とするもの
である。
【００１３】このようなビルドアップによる回路の積層
は、上記コアとなる基板の表面に絶縁層をカーテンコー
トによって形成するとともに、その上に導体をメッキ等
の方法によって被着させ、しかも上記導体をレーザ等の
方法によってエッチングして配線パターンを形成するよ
うにした電子回路装置およびその製造方法に関するもの
である。ここでとくにコアとなる回路基板に対する電子
部品の接合方法として、異方性導電フィルムまたは異方
性導電樹脂を用いたフリップチップ接続を行なうように
することが好ましい。
は、上記コアとなる基板の表面に絶縁層をカーテンコー
トによって形成するとともに、その上に導体をメッキ等
の方法によって被着させ、しかも上記導体をレーザ等の
方法によってエッチングして配線パターンを形成するよ
うにした電子回路装置およびその製造方法に関するもの
である。ここでとくにコアとなる回路基板に対する電子
部品の接合方法として、異方性導電フィルムまたは異方
性導電樹脂を用いたフリップチップ接続を行なうように
することが好ましい。
【００１４】本発明の好ましい態様は、ビルドアップ基
板のコアとなる回路基板を両面貫通型の回路基板とし、
その上にフリップチップ接続によって電子部品を実装
し、その後に回路を積層して形成するようにしたもので
ある。このような態様によれば、半導体実装およびプリ
ント基板の製造方法によって、狭ピッチ化が進むフリッ
プチップ実装を生かしつつ、ファインな多層基板を採用
して、トータルでより小型化を実現することが可能にな
る。なお本発明は半導体のフリップチップ実装のみなら
ず、広く各種の電子部品の実装に応用されるものであっ
て、半田を用いない半田レス実装への道を開くものであ
る。
板のコアとなる回路基板を両面貫通型の回路基板とし、
その上にフリップチップ接続によって電子部品を実装
し、その後に回路を積層して形成するようにしたもので
ある。このような態様によれば、半導体実装およびプリ
ント基板の製造方法によって、狭ピッチ化が進むフリッ
プチップ実装を生かしつつ、ファインな多層基板を採用
して、トータルでより小型化を実現することが可能にな
る。なお本発明は半導体のフリップチップ実装のみなら
ず、広く各種の電子部品の実装に応用されるものであっ
て、半田を用いない半田レス実装への道を開くものであ
る。
【００１５】本発明によれば、狭ピッチＩＣのフリップ
チップ実装が可能になるとともに、ファインな回路基板
を応用した多層の回路を形成することができる。この結
果さらなるベアチップ実装の小型化が実現されることに
なる。また本発明は半導体のみならず、他の電子部品の
実装にも応用でき、半田を用いない半田レス実装が可能
になる。
チップ実装が可能になるとともに、ファインな回路基板
を応用した多層の回路を形成することができる。この結
果さらなるベアチップ実装の小型化が実現されることに
なる。また本発明は半導体のみならず、他の電子部品の
実装にも応用でき、半田を用いない半田レス実装が可能
になる。
【００１６】
【発明の実施の形態】図１は本発明の一実施の形態に係
る電子回路装置の製造をその順を追って説明する工程図
である。また図２〜図１３はこのような工程図に従って
製造される電子回路装置をその製造の順に示したもので
ある。
る電子回路装置の製造をその順を追って説明する工程図
である。また図２〜図１３はこのような工程図に従って
製造される電子回路装置をその製造の順に示したもので
ある。
【００１７】電子回路装置のコアとなる基板として図２
に示すような回路基板１０を用意する。この回路基板１
０は絶縁材料から成り、所定の厚みを有する基板であっ
て、従来の両面プリント基板と同様にその上面と下面に
それぞれ配線パターン１１、１２が形成されている。ま
た回路基板１０の表側の回路と裏側の回路とを接続する
ためのスルーホール１３が接続されている両面基板から
構成されている。
に示すような回路基板１０を用意する。この回路基板１
０は絶縁材料から成り、所定の厚みを有する基板であっ
て、従来の両面プリント基板と同様にその上面と下面に
それぞれ配線パターン１１、１２が形成されている。ま
た回路基板１０の表側の回路と裏側の回路とを接続する
ためのスルーホール１３が接続されている両面基板から
構成されている。
【００１８】このような回路基板１０上には図３に示す
ようにベアチップＩＣ１６がフリップチップ接続によっ
てマウントされる。すなわちベアチップＩＣのパッドの
部分に予め形成されている半田バンプ１７を回路基板１
０の接続用ランド１８に接続する。なおこのときに異方
性導電フィルムまたは異方性導電樹脂を用いる。なおこ
こでは異方性導電フィルムを用いているが、図３におい
てはその図示を省略している。なおベアチップＩＣ１６
とともに、他のＩＣや他のチップ部品を回路基板１０上
にマウントしてもよい。
ようにベアチップＩＣ１６がフリップチップ接続によっ
てマウントされる。すなわちベアチップＩＣのパッドの
部分に予め形成されている半田バンプ１７を回路基板１
０の接続用ランド１８に接続する。なおこのときに異方
性導電フィルムまたは異方性導電樹脂を用いる。なおこ
こでは異方性導電フィルムを用いているが、図３におい
てはその図示を省略している。なおベアチップＩＣ１６
とともに、他のＩＣや他のチップ部品を回路基板１０上
にマウントしてもよい。
【００１９】この後に図４に示すようにカーテンコート
法によって絶縁層２２を形成する。この絶縁層２２は例
えば幅方向に長いスリット状のノズルからエポキシ樹脂
を回路基板１０の表面に供給することによって形成され
る。そしてこの絶縁層２２の平坦な表面に導電性の銅メ
ッキ層２３を図５に示すように形成する。
法によって絶縁層２２を形成する。この絶縁層２２は例
えば幅方向に長いスリット状のノズルからエポキシ樹脂
を回路基板１０の表面に供給することによって形成され
る。そしてこの絶縁層２２の平坦な表面に導電性の銅メ
ッキ層２３を図５に示すように形成する。
【００２０】このように表面が銅メッキ層２３によって
覆われている絶縁層２２の表面にさらに図６に示すよう
にレジスト２４を被着させる。レジスト２４は銅メッキ
層２３を残存させてパターンを形成する部分にのみ形成
する。そしてこのような状態においてレーザエッチング
を行なうことにより、図７に示すようにレジスト２４が
形成されていない部分の銅メッキ層２３が除去される。
従ってこの後レジスト２４を除去することによって、図
８に示すように、絶縁層２２の表面に２層目の配線パタ
ーン２５が形成されることになる。以上の工程が基本的
な積層の工程である。
覆われている絶縁層２２の表面にさらに図６に示すよう
にレジスト２４を被着させる。レジスト２４は銅メッキ
層２３を残存させてパターンを形成する部分にのみ形成
する。そしてこのような状態においてレーザエッチング
を行なうことにより、図７に示すようにレジスト２４が
形成されていない部分の銅メッキ層２３が除去される。
従ってこの後レジスト２４を除去することによって、図
８に示すように、絶縁層２２の表面に２層目の配線パタ
ーン２５が形成されることになる。以上の工程が基本的
な積層の工程である。
【００２１】図１に示すようにこの工程を複数回繰返す
ことによって、繰返した分だけの多層構造の回路が形成
される。従って２層構造の場合には図８に示す状態で止
めておけばよい。また図８に示す絶縁層２２の表面にさ
らに別の電子部品をマウントし、配線パターン２５によ
って互いに接続するとともに、必要に応じて絶縁層２２
にスルーホールを形成することにより層間を接続して絶
縁層２２上に別の回路を形成することも可能である。
ことによって、繰返した分だけの多層構造の回路が形成
される。従って２層構造の場合には図８に示す状態で止
めておけばよい。また図８に示す絶縁層２２の表面にさ
らに別の電子部品をマウントし、配線パターン２５によ
って互いに接続するとともに、必要に応じて絶縁層２２
にスルーホールを形成することにより層間を接続して絶
縁層２２上に別の回路を形成することも可能である。
【００２２】２層以上の構造にする場合には図９に示す
ように、１層目の絶縁層２２の表面にさらに絶縁層２２
を形成する。この絶縁層２２の形成は１層目の絶縁層２
２の形成と同じようにカーテンコート法によってエポキ
シ樹脂を供給することによって行なわれる。そしてこの
後に図１０に示すように銅メッキ層２３をさらに形成す
る。そしてこの銅メッキ層２３の表面にレジスト２４を
施してレーザエッチングを行なうことにより、２層目の
絶縁層２２の表面に図１１に示すように３層目の配線パ
ターンが形成される。従ってここでは回路基板１０を含
めて３層構造の電子回路装置になる。なおこの場合にお
いても、ここで止めておくとともに、２層目の絶縁層２
２の表面の配線パターン２５を利用して電子部品をマウ
ントするようにしてもよい。
ように、１層目の絶縁層２２の表面にさらに絶縁層２２
を形成する。この絶縁層２２の形成は１層目の絶縁層２
２の形成と同じようにカーテンコート法によってエポキ
シ樹脂を供給することによって行なわれる。そしてこの
後に図１０に示すように銅メッキ層２３をさらに形成す
る。そしてこの銅メッキ層２３の表面にレジスト２４を
施してレーザエッチングを行なうことにより、２層目の
絶縁層２２の表面に図１１に示すように３層目の配線パ
ターンが形成される。従ってここでは回路基板１０を含
めて３層構造の電子回路装置になる。なおこの場合にお
いても、ここで止めておくとともに、２層目の絶縁層２
２の表面の配線パターン２５を利用して電子部品をマウ
ントするようにしてもよい。
【００２３】さらに積層を行なう場合には、図１２に示
すように２層目の絶縁層２２の表面にさらにカーテンコ
ート法によってエポキシ樹脂を塗布して３層目の絶縁層
２２を形成する。そしてこのような３層目の絶縁層２２
の表面に銅メッキ層を形成し、この銅メッキ層をエッチ
ングすることによって配線パターン２５を形成すると、
回路基板１０の表面に３層の絶縁層によってそれぞれ支
持されている配線が形成されるようになり、回路基板１
０を含めると４層構造の電子回路装置になる。ここでは
図１３に示すように、最外層をなす絶縁層２２の表面の
配線パターン２５から成る接続用ランドを利用して電子
部品２９をマウントするようにしている。なおこのよう
な電子部品は、例えば表面実装型のチップ部品であって
よい。
すように２層目の絶縁層２２の表面にさらにカーテンコ
ート法によってエポキシ樹脂を塗布して３層目の絶縁層
２２を形成する。そしてこのような３層目の絶縁層２２
の表面に銅メッキ層を形成し、この銅メッキ層をエッチ
ングすることによって配線パターン２５を形成すると、
回路基板１０の表面に３層の絶縁層によってそれぞれ支
持されている配線が形成されるようになり、回路基板１
０を含めると４層構造の電子回路装置になる。ここでは
図１３に示すように、最外層をなす絶縁層２２の表面の
配線パターン２５から成る接続用ランドを利用して電子
部品２９をマウントするようにしている。なおこのよう
な電子部品は、例えば表面実装型のチップ部品であって
よい。
【００２４】このように本実施の形態に係る電子回路装
置は、ビルドアップ基板のコアとなる両面貫通型の回路
基板１０を図２に示すように作成し、その上にベアチッ
プＩＣ１６をフリップチップ実装する。この時点におい
ては回路基板１０の表面の配線パターン１１、１２はと
もに単層構造から成っているために、厚さのバラツキは
銅箔の厚みのバラツキであるために、表面の凹凸はほと
んど考慮する必要はない。従って圧着による直接接触を
主な接続要因とするフリップチップ接続でも問題なく製
造することができる。
置は、ビルドアップ基板のコアとなる両面貫通型の回路
基板１０を図２に示すように作成し、その上にベアチッ
プＩＣ１６をフリップチップ実装する。この時点におい
ては回路基板１０の表面の配線パターン１１、１２はと
もに単層構造から成っているために、厚さのバラツキは
銅箔の厚みのバラツキであるために、表面の凹凸はほと
んど考慮する必要はない。従って圧着による直接接触を
主な接続要因とするフリップチップ接続でも問題なく製
造することができる。
【００２５】この後に図４に示すような絶縁層１９をカ
ーテンコート法によって形成する。この方法はベアチッ
プＩＣ１６の実装部分の凹凸をも含めて行なうことが可
能である。そしてその上に銅メッキの導体層２３を形成
し、マスキングしてレーザ剥離を行なうことによって、
絶縁層２２の表面に配線パターン２５を形成しておくも
のである。
ーテンコート法によって形成する。この方法はベアチッ
プＩＣ１６の実装部分の凹凸をも含めて行なうことが可
能である。そしてその上に銅メッキの導体層２３を形成
し、マスキングしてレーザ剥離を行なうことによって、
絶縁層２２の表面に配線パターン２５を形成しておくも
のである。
【００２６】図１に示すように絶縁層２２の形成からレ
ジスト剥離までの工程を繰返すことによって、さらに多
層構造とすることが可能になる。すなわち図１に示す繰
返し部分の工程の繰返し数によって積層の数を任意に調
整することができる。また回路基板１０の一方の面なら
ず反対側の面にも同様の方法で多層に回路を形成するこ
とが可能になる。
ジスト剥離までの工程を繰返すことによって、さらに多
層構造とすることが可能になる。すなわち図１に示す繰
返し部分の工程の繰返し数によって積層の数を任意に調
整することができる。また回路基板１０の一方の面なら
ず反対側の面にも同様の方法で多層に回路を形成するこ
とが可能になる。
【００２７】このような構成によれば、コアとなる回路
基板１０の表面に直接ベアチップＩＣ１６をフリップチ
ップ接続して実装するようにしているために、ベアチッ
プＩＣ１６のパッド間のピッチが狭い狭ピッチであって
も実装を妨げることがない。これによってファインな多
層基板が使用される。この結果としてさらなるベアチッ
プ実装の小型化が実現される。なおこのような電子回路
装置は、ベアチップＩＣ１６のみならず、各種の電子部
品、とくに面実装型のチップ部品の実装に広く応用する
ことが可能である。この場合に半田を用いることなく実
装することが可能になり、半田レスにつながるようにな
る。
基板１０の表面に直接ベアチップＩＣ１６をフリップチ
ップ接続して実装するようにしているために、ベアチッ
プＩＣ１６のパッド間のピッチが狭い狭ピッチであって
も実装を妨げることがない。これによってファインな多
層基板が使用される。この結果としてさらなるベアチッ
プ実装の小型化が実現される。なおこのような電子回路
装置は、ベアチップＩＣ１６のみならず、各種の電子部
品、とくに面実装型のチップ部品の実装に広く応用する
ことが可能である。この場合に半田を用いることなく実
装することが可能になり、半田レスにつながるようにな
る。
【００２８】
【発明の効果】以上のように本発明は、コアとなる回路
基板と、回路基板上にマウントされている電子部品と、
回路基板上に形成されている絶縁層と、この絶縁層の上
に形成されている回路と、を備える電子回路装置に関す
るものである。
基板と、回路基板上にマウントされている電子部品と、
回路基板上に形成されている絶縁層と、この絶縁層の上
に形成されている回路と、を備える電子回路装置に関す
るものである。
【００２９】従って本発明によれば、回路基板上に多層
構造を形成することが可能になるとともに、電子部品が
コアとなる回路基板上にマウントされているために、多
層にすることによる凹凸の影響を受けることがなくな
る。
構造を形成することが可能になるとともに、電子部品が
コアとなる回路基板上にマウントされているために、多
層にすることによる凹凸の影響を受けることがなくな
る。
【００３０】回路基板上に複層に絶縁層が積層されると
ともに、それぞれの絶縁層の表面に配線パターンによっ
て回路が形成されるようにした構成によれば、多層の回
路を含む電子回路装置が提供される。
ともに、それぞれの絶縁層の表面に配線パターンによっ
て回路が形成されるようにした構成によれば、多層の回
路を含む電子回路装置が提供される。
【００３１】複層の絶縁層の内の最外層の絶縁層の外表
面上に電子部品がマウントされ、最外層の絶縁層の表面
の配線パターンと接続されるようにした構成によれば、
コアとなる回路基板に電子部品をマウントするばかりで
なく、最外層の絶縁層の上にも電子部品をマウントする
ことが可能になる。
面上に電子部品がマウントされ、最外層の絶縁層の表面
の配線パターンと接続されるようにした構成によれば、
コアとなる回路基板に電子部品をマウントするばかりで
なく、最外層の絶縁層の上にも電子部品をマウントする
ことが可能になる。
【００３２】コアとなる回路基板上にマウントされてい
る電子部品がベアチップＩＣであって、フリップチップ
接続によってコアとなる回路基板上の接続用ランドに接
続されている構成によれば、コアとなる回路基板にベア
チップＩＣが直接接続されるようになっているために、
凹凸の影響を受けることなくパッドの狭ピッチ化に対応
することが可能になる。
る電子部品がベアチップＩＣであって、フリップチップ
接続によってコアとなる回路基板上の接続用ランドに接
続されている構成によれば、コアとなる回路基板にベア
チップＩＣが直接接続されるようになっているために、
凹凸の影響を受けることなくパッドの狭ピッチ化に対応
することが可能になる。
【００３３】製造方法に関する発明は、コアとなる回路
基板であって電子部品がマウントされている回路基板上
に絶縁層を形成する工程と、この絶縁層の上に導体層を
形成する工程と、この導体層をエッチングして所定の配
線パターンを形成する工程と、を具備する電子回路装置
の製造方法に関するものである。
基板であって電子部品がマウントされている回路基板上
に絶縁層を形成する工程と、この絶縁層の上に導体層を
形成する工程と、この導体層をエッチングして所定の配
線パターンを形成する工程と、を具備する電子回路装置
の製造方法に関するものである。
【００３４】従ってこのような製造方法によれば、コア
となる回路基板上にさらに絶縁層を介して回路を形成す
ることが可能になる。
となる回路基板上にさらに絶縁層を介して回路を形成す
ることが可能になる。
【００３５】絶縁層を形成する工程と、導体層を形成す
る工程と、配線パターンを形成する工程とを複数回繰返
して複層に回路を形成するようにした構成によれば、回
路基板上に複層に回路が形成されるようになる。
る工程と、配線パターンを形成する工程とを複数回繰返
して複層に回路を形成するようにした構成によれば、回
路基板上に複層に回路が形成されるようになる。
【００３６】絶縁層の形成がカーテンコート法によって
行なわれるようにした構成によれば、絶縁層の形成にフ
レキシビリティがもたらされる。
行なわれるようにした構成によれば、絶縁層の形成にフ
レキシビリティがもたらされる。
【００３７】導体層の形成が導電性金属のメッキによっ
て行なわれるようにした構成によれば、絶縁層の上に導
体層を容易に形成することが可能になる。
て行なわれるようにした構成によれば、絶縁層の上に導
体層を容易に形成することが可能になる。
【００３８】配線パターンの形成がレーザエッチングに
よって行なわれるようにした構成によれば、効率的なエ
ッチングが達成される。
よって行なわれるようにした構成によれば、効率的なエ
ッチングが達成される。
【図１】電子回路装置の製造プロセスを示す工程図であ
る。
る。
【図２】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図３】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図４】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図５】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図６】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図７】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図８】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図９】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図１０】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図１１】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図１２】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図１３】電子回路装置の製造方法を示す縦断面図であ
る。
る。
【図１４】ベアチップＩＣの底面図である。
【図１５】ベアチップＩＣをマウントした回路基板の縦
断面図である。
断面図である。
【図１６】フリップチップ接続を示す拡大縦断面図であ
る。
る。
１‥‥ベアチップＩＣ、２‥‥パッド（電極）、３‥‥
回路基板、４‥‥半田バンプ、５‥‥異方性導電フィル
ム、６‥‥接続用ランド、７‥‥導電粒子、１０‥‥回
路基板、１１、１２‥‥配線パターン、１３‥‥スルー
ホール、１６‥‥ベアチップＩＣ、１７‥‥半田バン
プ、１８‥‥接続用ランド、２２‥‥絶縁層、２３‥‥
銅メッキ層、２４‥‥レジスト、２５‥‥配線パター
ン、２９‥‥電子部品
回路基板、４‥‥半田バンプ、５‥‥異方性導電フィル
ム、６‥‥接続用ランド、７‥‥導電粒子、１０‥‥回
路基板、１１、１２‥‥配線パターン、１３‥‥スルー
ホール、１６‥‥ベアチップＩＣ、１７‥‥半田バン
プ、１８‥‥接続用ランド、２２‥‥絶縁層、２３‥‥
銅メッキ層、２４‥‥レジスト、２５‥‥配線パター
ン、２９‥‥電子部品
Claims (9)
- 【請求項１】コアとなる回路基板と、 前記回路基板上にマウントされている電子部品と、 前記回路基板上に形成されている絶縁層と、 前記絶縁層の上に形成されている回路と、 を具備する電子回路装置。
- 【請求項２】前記回路基板上に複層に前記絶縁層が積層
されるとともに、それぞれの絶縁層の表面に配線パター
ンによって回路が形成されていることを特徴とする請求
項１に記載の電子回路装置。 - 【請求項３】前記複層の絶縁層の内の最外層の絶縁層の
外表面上に電子部品がマウントされ、最外層の絶縁層の
表面の配線パターンと接続されていることを特徴とする
請求項２に記載の電子回路装置。 - 【請求項４】前記コアとなる回路基板上にマウントされ
ている電子部品がベアチップＩＣであって、フリップチ
ップ接続によって前記コアとなる回路基板上の接続用ラ
ンドに接続されていることを特徴とする請求項１に記載
の電子回路装置。 - 【請求項５】コアとなる回路基板であって電子部品がマ
ウントされている回路基板上に絶縁層を形成する工程
と、 該絶縁層の上に導体層を形成する工程と、 前記導体層をエッチングして所定の配線パターンを形成
する工程と、 を具備する電子回路装置の製造方法。 - 【請求項６】前記絶縁層を形成する工程と、前記導体層
を形成する工程と、前記配線パターンを形成する工程と
を複数回繰返して複層に回路を形成することを特徴とす
る請求項５に記載の電子回路の製造方法。 - 【請求項７】前記絶縁層の形成がカーテンコート法によ
って行なわれることを特徴とする請求項５に記載の電子
回路装置の製造方法。 - 【請求項８】前記導体層の形成が導電性金属のメッキに
よって行なわれることを特徴とする請求項５に記載の電
子回路の製造方法。 - 【請求項９】前記配線パターンの形成がレーザエッチン
グによって行なわれることを特徴とする請求項５に記載
の電子回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10072754A JPH11274734A (ja) | 1998-03-20 | 1998-03-20 | 電子回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10072754A JPH11274734A (ja) | 1998-03-20 | 1998-03-20 | 電子回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274734A true JPH11274734A (ja) | 1999-10-08 |
Family
ID=13498470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10072754A Pending JPH11274734A (ja) | 1998-03-20 | 1998-03-20 | 電子回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274734A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001063991A1 (fr) * | 2000-02-25 | 2001-08-30 | Ibiden Co., Ltd. | Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche |
| EP1494277A2 (en) * | 2003-07-03 | 2005-01-05 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
| JP2006310421A (ja) * | 2005-04-27 | 2006-11-09 | Cmk Corp | 部品内蔵型プリント配線板とその製造方法 |
| US7198986B2 (en) | 2003-09-29 | 2007-04-03 | Shinko Electric Industries Co., Ltd. | Electronic parts built-in substrate and method of manufacturing the same |
| US7640655B2 (en) | 2005-09-13 | 2010-01-05 | Shinko Electric Industries Co., Ltd. | Electronic component embedded board and its manufacturing method |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US20170133309A1 (en) * | 2015-11-10 | 2017-05-11 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
-
1998
- 1998-03-20 JP JP10072754A patent/JPH11274734A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| KR100890534B1 (ko) * | 2000-02-25 | 2009-03-27 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조방법 |
| WO2001063991A1 (fr) * | 2000-02-25 | 2001-08-30 | Ibiden Co., Ltd. | Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche |
| CN100336426C (zh) * | 2000-02-25 | 2007-09-05 | 揖斐电株式会社 | 多层印刷电路板以及多层印刷电路板的制造方法 |
| US7435910B2 (en) | 2000-02-25 | 2008-10-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US6909054B2 (en) | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
| US7893360B2 (en) | 2000-09-25 | 2011-02-22 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US9245838B2 (en) | 2000-09-25 | 2016-01-26 | Ibiden Co., Ltd. | Semiconductor element |
| US8959756B2 (en) | 2000-09-25 | 2015-02-24 | Ibiden Co., Ltd. | Method of manufacturing a printed circuit board having an embedded electronic component |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| EP1494277A3 (en) * | 2003-07-03 | 2007-08-15 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
| EP1494277A2 (en) * | 2003-07-03 | 2005-01-05 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
| US7198986B2 (en) | 2003-09-29 | 2007-04-03 | Shinko Electric Industries Co., Ltd. | Electronic parts built-in substrate and method of manufacturing the same |
| JP2006310421A (ja) * | 2005-04-27 | 2006-11-09 | Cmk Corp | 部品内蔵型プリント配線板とその製造方法 |
| US7640655B2 (en) | 2005-09-13 | 2010-01-05 | Shinko Electric Industries Co., Ltd. | Electronic component embedded board and its manufacturing method |
| US11626364B2 (en) | 2015-11-10 | 2023-04-11 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
| US20170133309A1 (en) * | 2015-11-10 | 2017-05-11 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
| US10128179B2 (en) * | 2015-11-10 | 2018-11-13 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
| US10446481B2 (en) | 2015-11-10 | 2019-10-15 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP6462480B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US8726495B2 (en) | Multi-layer board manufacturing method thereof | |
| US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| JPH0697225A (ja) | 半導体装置 | |
| US20050199929A1 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| JP2005294383A (ja) | キャパシタ実装配線基板及びその製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JPH08264956A (ja) | 電気的接続構造 | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| US8058723B2 (en) | Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JPH08330736A (ja) | 多層基板およびその製造方法 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2015103585A (ja) | 可撓性を有するインターポーザ、半導体装置 |