JP2016063130A - プリント配線板および半導体パッケージ - Google Patents

プリント配線板および半導体パッケージ Download PDF

Info

Publication number
JP2016063130A
JP2016063130A JP2014191277A JP2014191277A JP2016063130A JP 2016063130 A JP2016063130 A JP 2016063130A JP 2014191277 A JP2014191277 A JP 2014191277A JP 2014191277 A JP2014191277 A JP 2014191277A JP 2016063130 A JP2016063130 A JP 2016063130A
Authority
JP
Japan
Prior art keywords
layer
conductor
conductor layer
wiring board
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014191277A
Other languages
English (en)
Inventor
俊樹 古谷
Toshiki Furuya
俊樹 古谷
裕樹 吉川
Yuki Yoshikawa
裕樹 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014191277A priority Critical patent/JP2016063130A/ja
Priority to US14/857,074 priority patent/US10098243B2/en
Publication of JP2016063130A publication Critical patent/JP2016063130A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

【課題】プリント配線板の層数の低減および部品間の配線長の短縮。
【解決手段】実施形態のプリント配線板１０は、絶縁層３０と導体層２７とが交互に積層され、第１面Ｆ１に第１導体層２１を有するコア積層体２０と、第１面Ｆ１および第２面Ｆ２上に形成され、層間樹脂絶縁層４５、５５および導体層４１、５１を含むビルドアップ層４０、５０と、絶縁層３０または層間樹脂絶縁層４５、５５を貫通するビア導体３８、４８、５８とを有している。第１導体層２１は、一面上と他面上とに第１導体層２１側の端面が反対側の端面よりも小さいビア導体３８、４８が形成される導体層であり、コア積層体２０の第１面Ｆ１に一面が露出するように絶縁層３０内に埋め込まれており、第１導体層２１の配線パターン２１ａの最小幅は、プリント配線板１０内の導体層に形成される配線パターンの中で最も小さい。
【選択図】図１

Description

本発明は、プリント配線板および半導体パッケージに関する。
近年、電子機器の回路が複雑化すると共に電子部品の電極数が増加し、その一方で、電子機器の小型化が急速に進められている。このため、配線パターンを高密度で配置することができ、かつ、バンプやランド形式の多数の電極が狭ピッチで配置された半導体素子などを高い歩留まりで実装することができるプリント配線板が求められている。高密度でパターンが形成され得るプリント配線板としては、両面銅張積層板もしくは複数の絶縁層と導体層とが交互に積層された積層板をコア基板として、その両表面に、絶縁層と導体層とからなるビルドアップ層が積層されてなるビルドアップ配線板が用いられている。すなわち、図６に示されるように、ビルドアップ配線板９００は、たとえば、導体層９１１、９１２と２つの絶縁層９１５とからなるコア基板９１０の両側の表面上に、導体層９２１と絶縁層９２５とからなるビルドアップ層９２０が積層されて形成される。また、ビルドアップ層９２０上の所定の部分にソルダーレジスト９３０が形成されている（たとえば特許文献１参照）。
特開２０００−３４９４３５号公報
図６に示されるビルドアップ配線板９００では、表層の導体層にはビルドアップ配線板９００に実装される電子部品が接続される接続パッドが数多く形成されるため、電子部品に接続される配線パターンは、導体層９２１のような表層の導体層ではなく、その直ぐ下の導体層、もしくは、より下層の導体層のうちで表層の導体層に比較的近い導体層に形成される傾向にある。また、プリント配線板に実装される電子部品の多極化が進むにつれ、これらの配線パターンを形成するのに必要となる導体層の数が増えることがある。この結果、電子部品同士などを接続する配線の配線長が長くなって良好な電気的特性が得られなくなることや、プリント配線板の製造コストが上昇することがある。
本発明の目的は、プリント配線板の層数を少なくすることができ、その結果、製造コストを低減することができると共に、良好な電気的特性を得ることができるプリント配線板、およびそのようなプリント配線板を含む半導体パッケージを提供することである。
本発明のプリント配線板は、絶縁層と導体層とが交互に積層されてなり、第１面に第１導体層を有すると共に、前記第１面と反対側の第２面に第２導体層を有するコア積層体と、前記コア積層体の前記第１面上に設けられ、第１層間樹脂絶縁層および該第１層間樹脂絶縁層上に積層される第３導体層を少なくとも含んでなる第１ビルドアップ層と、前記コア積層体の前記第２面上に設けられ、第２層間樹脂絶縁層および該第２層間樹脂絶縁層上に積層される第４導体層を少なくとも含んでなる第２ビルドアップ層と、前記コア積層体内の絶縁層または前記第１もしくは第２ビルドアップ層内の層間樹脂絶縁層を貫通すると共に前記コア積層体内ならびに前記第１および第２ビルドアップ層内の導体層の少なくともいずれかに接する複数のビア導体と、を有している。そして、前記第１導体層は、一面上に、該一面側の端面が該一面側と反対側の端面よりも小さい前記ビア導体が該一面に接するように形成されると共に、他面上に、該他面側の端面が該他面側と反対側の端面よりも小さい前記ビア導体が該他面に接するように形成される導体層であり、前記コア積層体の前記第１面の絶縁層内に埋め込まれ、該絶縁層から前記一面が露出しており、前記第２導体層は前記コア積層体の前記第２面の絶縁層上に形成されており、前記第１導体層に形成される配線パターンの最小幅は、前記コア積層体を構成する導体層、前記第１ビルドアップ層を構成する導体層および前記第２ビルドアップ層を構成する導体層それぞれに形成される配線パターンの最小幅のうちで最も小さい。
また、本発明の半導体パッケージは、一方の面に第１半導体素子が実装されているプリント配線板と、該プリント配線板の前記一方の面上に搭載される基板と、を有している。そして、前記プリント配線板は、絶縁層と導体層とが交互に積層されてなり、第１面に第１導体層を有すると共に、前記第１面と反対側の第２面に第２導体層を有するコア積層体と、前記コア積層体の前記第１面上に設けられ、第１層間樹脂絶縁層および該第１層間樹脂絶縁層上に積層される第３導体層を少なくとも含んでなる第１ビルドアップ層と、前記コア積層体の前記第２面上に設けられ、第２層間樹脂絶縁層および該第２層間樹脂絶縁層上に積層される第４導体層を少なくとも含んでなる第２ビルドアップ層と、前記コア積層体内の絶縁層または前記第１もしくは第２ビルドアップ層内の層間樹脂絶縁層を貫通すると共に前記コア積層体内ならびに前記第１および第２ビルドアップ層内の導体層の少なくともいずれかに接する複数のビア導体と、前記第１ビルドアップ層上に形成されているソルダーレジスト層と、を有しており、前記第１導体層は、一面上に該一面側の端面が該一面側と反対側の端面よりも小さい前記ビア導体が該一面に接するように形成されると共に、他面上に該他面側の端面が該他面側と反対側の端面よりも小さい前記ビア導体が該他面に接するように形成される導体層であり、前記コア積層体の前記第１面の絶縁層内に埋め込まれ、該絶縁層から前記一面が露出しており、前記第２導体層は前記コア積層体の前記第２面の絶縁層上に形成され、前記第１導体層に形成される配線パターンの最小幅は、前記コア積層体を構成する導体層、前記第１ビルドアップ層を構成する導体層および前記第２ビルドアップ層を構成する導体層それぞれに形成される配線パターンの最小幅のうちで最も小さくされており、前記基板は、前記プリント配線板側の面にバンプを備えており、前記バンプが、前記ソルダーレジスト層に設けられている開口部に露出する前記第１ビルドアップ層の表面の導体層に接続されている。
本発明によれば、第１導体層の配線パターンがプリント配線板内の導体層に形成される配線パターンのうちで最も微細に形成されるので、プリント配線板の層数を少なくできることがある。また、プリント配線板の表面に実装される電子部品に接続される配線が短くなることがある。このため、プリント配線板の製造コストが低減されることがあり、また、プリント配線板に形成される電気回路の電気的特性が向上され得る。
本発明の一実施形態のプリント配線板の断面図。 図１に示される配線板の中央部の拡大図。 図１に示される配線板の層間樹脂絶縁層に芯材を含まない材料を用いた例の中央部の拡大図。 本発明の他の実施形態のプリント配線板の断面図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 図１に示されるプリント配線板の製造方法の各工程の説明図。 本発明の一実施形態の半導体パッケージの一例の断面図。 本発明の一実施形態の半導体パッケージの別の例の断面図。 本発明の一実施形態の半導体パッケージのさらに別の例の断面図。 従来技術によるプリント配線板の断面図。
つぎに、本発明の一実施形態のプリント配線板が図面を参照しながら説明される。本発明の一実施形態のプリント配線板１０（以下、プリント配線板は単に配線板とも称される）は、図１に示されるように、第１面Ｆ１に第１導体層２１を有すると共に、第１面Ｆ１と反対側の第２面Ｆ２に第２導体層２５を有するコア積層体２０と、コア積層体２０の第１面Ｆ１上に設けられ、第１層間樹脂絶縁層４５および第１層間樹脂絶縁層４５上に積層される第３導体層４１を少なくとも含んで（本実施形態では第１層間樹脂絶縁層４５および第３導体層４１から）なる第１ビルドアップ層４０と、コア積層体２０の第２面Ｆ２上に設けられ、第２層間樹脂絶縁層５５および第２層間樹脂絶縁層５５上に積層される第４導体層５１を少なくとも含んで（本実施形態では第２層間樹脂絶縁層５５および第４導体層５１から）なる第２ビルドアップ層５０とを有している。さらに、図１に示される例では、配線板１０は、コア積層体２０内の絶縁層３０を貫通するビア導体３８、ならびに、第１および第２ビルドアップ層４０、５０内の第１および第２層間樹脂絶縁層４５、５５を、それぞれ貫通するビア導体４８、５８を有しており、ビア導体３８、４８、５８は、それぞれ、コア積層体２０内の導体層、すなわち第１導体層２１、第２導体層２５、および内層導体層２７、ならびに、第１および第２ビルドアップ層４０、５０内の導体層、すなわち第３導体層４１および第４導体層５１のいずれか１つまたは２つに接している。
本実施形態では、第１導体層２１の一面（図１に示される例では第１ビルドアップ層４０側の面）上には、この一面側の端面が反対側の端面（図１に示される例では第３導体層４１側の端面）よりも小さいビア導体４８が、この一面に接するように形成されている。同様に、第１導体層２１の他面（図１に示される例では第２ビルドアップ層５０側の面）上には、この他面側の端面が反対側の端面（図１に示される例では導体層２７側の端面）よりも小さいビア導体３８が、この他面に接するように形成されている。換言すると、本実施形態の配線板１０の第１導体層２１は、一面および他面それぞれの上に、一方側と他方側に大きさの異なる端面を有するビア導体（図１に示される例ではビア導体４８、３８）が、小さい方側の端面が一面または他面に接するように形成される導体層である。図１に示される例では、第１導体層２１の一面または他面に接するように形成されるビア導体４８およびビア導体３８は、それぞれ第１導体層２１側に向かってテーパしており、図１上、第１導体層２１側に向かうに従って幅が細くなる形状とされている。そして、本実施形態の配線板１０では、図２Ａに示されるように、第２導体層２５がコア積層体２０の第２面Ｆ２の絶縁層３０ｃ上に形成されるのに対して、第１導体層２１は、第１ビルドアップ層４０側の一面をコア積層体２０の第１面Ｆ１の絶縁層３０ａから露出させながら、絶縁層３０ａ内に埋め込まれている。なお、以下の説明では、配線板１０の厚さ方向の相対的な位置関係が示される場合、特に断りがなければ、コア積層体２０の中央部（図２Ａに示される例では絶縁層３０ｂ）から遠い側が「上側」または「外側」と称され、近い側が「下側」または「内側」と称される。またこの定義に則って「上側」に位置する面は「上面」と、「下側」に位置する面は「下面」とそれぞれ称される。
本実施形態では、第１導体層２１に形成される配線パターン２１ａの最小幅は、コア積層体２０を構成する導体層（本実施形態では第１導体層２１、第２導体層２５および内層導体層２７ａ，２７ｂ）、第１ビルドアップ層４０を構成する導体層（本実施形態では第３導体層４１）および第２ビルドアップ層５０を構成する導体層（本実施形態では第４導体層５１）それぞれに形成される配線パターンの最小幅のうちで最も小さくされる。すなわち、第１導体層２１に形成される配線パターン２１ａは、配線板１０内の他の導体層にそれぞれ形成される配線パターン２２ａのいずれよりも最小幅が小さくなるように形成される。
一般的に、プリント配線板の表層の導体層には、電子部品、たとえば、半導体素子や複数個の受動部品が実装される。このような電子部品に接続される配線パターンは、良好な電気的特性が得られるようになるべく短く、従って、表層の導体層上に形成されるのが好ましい。このため、必要に応じて表層部分の形成にビルドアップ工法が採用され、表層の導体層に高密度で配線パターンが形成できるようにされている。しかしながら、表層の導体層には電子部品の接続パッドが数多く形成されるため、電子部品に接続される配線パターンが形成され得る領域は比較的少ない。このため、これらの配線パターンは、表層の導体層よりも、むしろその直ぐ下の導体層、もしくは、さらに下層の導体層のうちで表層の導体層に比較的近い導体層に形成される傾向にある。そして、プリント配線板に実装される電子部品の多極化が進むにつれ、電子部品に接続される配線パターンが増加し、それに伴って表層の導体層の近傍の導体層への配線パターン形成が集中し、これらの配線パターンを形成するのに必要となる導体層の数が増えることがある。この結果、電子部品同士などがプリント配線板の表層から離れた導体層を経由して接続されるなど、電子部品間を接続する配線パターンの配線長が長くなり、良好な電気的特性が得られなくなることや、プリント配線板の製造コストが増加することがある。
本実施形態の配線板１０では、コア積層体２０が第１面Ｆ１に第１導体層２１を有し、第１ビルドアップ層４０が第１面Ｆ１上に設けられており、第１導体層２１の配線パターン２１ａが、コア積層体２０、ならびに、第１および第２ビルドアップ層４０、５０をそれぞれ形成する各導体層の配線パターンのうちで最小の配線幅を有するように形成される。このため、たとえば、第１ビルドアップ層４０の第３導体層４１上に半導体素子９０（図４Ｊ参照）などの多極の電子部品が実装される場合に、電子部品に接続される配線パターンが集中しがちな、第３導体層４１近傍の第１導体層２１に、より多くの配線パターン２１ａが形成され得る。このため、他の導体層において配線パターンの幅を細くして配線密度を上げるよりも効率的に配線板１０の層数を少なくできることがある。その結果、配線板１０の製造コストが低減されることがある。また、電子部品同士などが第３導体層４１から離れた導体層を経由して接続されることが少なくなり、電子部品間などを接続する配線パターンの配線長が短くなる結果、配線板１０に形成される電気回路などの電気的特性が向上することがある。
また、前述のように、第１導体層２１は、第１ビルドアップ層４０側の一面をコア積層体２０の第１面Ｆ１の絶縁層３０ａから露出させながら、絶縁層３０ａ内に埋め込まれている。このため、図１に示されるように、コア積層体２０の第１面Ｆ１が、略平坦な面にされている。一般に、ビルドアップ配線板のビルドアップ層に積層される層間樹脂絶縁層は、配線板への薄板化の要求に対応しつつ、適度な剛性を保持できるように、２０〜１００μｍ程度の厚さに形成される。一方、第１導体層２１のような導体層は、所定の導電性を備えるように、少なくとも５〜３０μｍ程度の厚さに形成される。このため、第１導体層２１のようなコア積層体（コア基板）の表層部の導体層が表層部の絶縁層の上に形成されていると、導体層の厚さによる段差が層間樹脂絶縁層内で吸収されずに、ビルドアップ層の表面に現れる（たとえば、図６において導体層９１１の表面と絶縁層９１５の表面との段差が絶縁層９２５の表面上に現れる）ことがある。その結果、プリント配線板の表面に凹凸が生じることがある。このような凹凸が生じる傾向は、配線板への薄板化の要求の高まりに伴って、ビルドアップ層に積層される層間樹脂絶縁層の薄層化が進められると、さらに強まると考えられる。そして、配線板の表面に凹凸が存在すると、配線板の表面の接続パッドが、配線板に実装される電子部品などの電極の全てと接触できなくなる可能性がある。この結果、配線板に電子部品を実装するときの歩留まりが低下するおそれがある。このような傾向は、高機能化に伴う半導体素子などのサイズの大型化、および、その電極のファインピッチ化に伴って顕著になると考えられる。
本実施形態の配線板１０では、図２Ａに示されるように、コア積層体２０の第１面Ｆ１側の表層部に形成される第１導体層２１が、その一面だけを露出させて絶縁層３０ａ内に埋め込まれているので、コア積層体２０の第１面Ｆ１が、図１に示されるように略平坦な面になり、第１面Ｆ１側の配線板１０の表面に凹凸が生じることが抑制され得る。このため、半導体素子９０（図４Ｊ参照）などの電子部品の電極９１（図４Ｊ参照）の全てと、コア積層体２０の第１面Ｆ１側の配線板１０の表面に形成される接続パッド４１ａとが接触できないような事態が起こり難くなる。その結果、配線板１０に電子部品などを実装するときの歩留りの低下が防がれる。従って、配線板１０に、たとえば、ファインピッチの端子（電極）を有する大型の半導体素子などが実装されるときは、第１ビルドアップ層４０の表面上、すなわち本実施形態では第３導体層４１上に実装されるのが好ましい。そうすることにより、接触不良の発生が抑制され、良好な歩留りで半導体素子９０などが実装され得る。また、その場合、半導体素子９０の数多くの電極９１が、前述のように配線板１０の中で最小の配線幅を有する配線パターン２１ａが形成される第１導体層２１を介して、短い配線長で他の電子部品などと接続され得る。
コア積層体２０は、図２Ａに示されるように、本実施形態では、第１導体層２１、絶縁層３０ａ、内層導体層２７ａ、絶縁層３０ｂ、内層導体層２７ｂ、絶縁層３０ｃおよび第２導体層２５が順に積層された構造とされており、配線パターンなどが形成される導体層と、これらの導体層同士の間を絶縁する絶縁層とが交互に積層されて構成されている。しかしながら、コア積層体２０を構成する導体層および絶縁層の層数は、図２Ａに示される例に限定されず、配線板１０内に形成される回路配線の規模や配線密度などに応じて増減され得る。すなわち、コア積層体２０は、４層以上の絶縁層および５層以上の導体層により構成されていてもよく、或いは、２層以下の絶縁層および３層以下の導体層から構成されていてもよい。
絶縁層３０ａ、３０ｂ、３０ｃ（以下、絶縁層３０ａ、３０ｂ、３０ｃは、個々の特定を要しない場合は、一括して絶縁層３０とも称される）は、図２Ａに示されるように、本実施形態では、芯材３２と樹脂組成物からなる樹脂材料３４とを含んでいる。絶縁層３０は、後述のように、芯材３２に樹脂材料３２が含浸されて半硬化状態にされたプリプレグ材から形成されてよい。芯材３２は特に限定されず、好ましくは、絶縁性や剛性に優れるガラス繊維などの無機繊維が用いられる。樹脂材料３４も、配線板１０に要求される耐圧や絶縁性を備えるものであれば特に限定されず、たとえば、エポキシ樹脂やビスマレイミドトリアジン樹脂（ＢＴ樹脂）などが用いられ、好ましくはエポキシ樹脂が用いられる。また、樹脂材料３４には、シリカやアルミナなどからなる無機フィラーなどが充填されていてもよい。しかしながら、絶縁層３０の構成材料は任意であり、前述の材料と異なる材料が芯材３２および樹脂材料３４に用いられてもよく、また、芯材３２を含まずに樹脂材料３４だけで絶縁層３０が構成されてもよい。たとえば、味の素（株）製層間絶縁材料：ＡＢＦフィルムＡＢＦ−ＧＸ１３、ＡＢＦ−ＧＸ９２、ＡＢＦ−ＧＸ −Ｔ３１、またはＡＢＦ−ＧＺ４１などが用いられ得る。
第１導体層２１は、図２Ａに示されるように、第１ビルドアップ層４０側の一面だけを絶縁層３０ａから露出させて、絶縁層３０ａ内に埋め込まれている。このように第１導体層２１が絶縁層３０ａ内に埋め込まれる構造とされることにより、前述のようにコア積層体２０の第１面Ｆ１が略平坦な面になることに加え、第１導体層２１と絶縁層３０ａとの密着性が高まる。このため、第１導体層２１に幅の細い配線パターン２１ａが形成されても、配線パターンが絶縁層３０ａから剥離し難くなる。
前述のように、第１導体層２１に形成される配線パターン２１ａは、コア積層体２０、ならびに、第１および第２ビルドアップ層４０、５０をそれぞれ形成する各導体層の配線パターンのうちで最小の配線幅を有するように形成される。本実施形態の配線板１０内の第１導体層２１以外の導体層に形成される配線パターンの最小のＬ／Ｓは、２０μｍ／２０μｍが例示される。ここに、「Ｌ／Ｓ」の「Ｌ」は各導体層に形成される配線パターンの最小幅を、「Ｓ」は配線パターン間の最小間隔をそれぞれ示している。これに対して、本実施形態の配線板１０の第１導体層２１に形成される配線パターン２１ａは、２０μｍ／２０μｍ未満のＬ／Ｓで形成され、好ましくは、５μｍ／５μｍ〜１８μｍ／１８μｍのＬ／Ｓで形成される。たとえば、第１導体層２１が、後述のように、エッチングを用いずに、電気めっき法によるパターンめっきだけで形成されることにより、このように、配線パターン２１ａがファインピッチで形成され得る。しかしながら、第１導体層２１の形成方法は、このような方法に限定されず、配線パターン２１ａがファインピッチで形成され得る他の方法、たとえばフルアディティブ法などが用いられてもよい。第１導体層２１の材料は、特に限定されないが、導電性が高く、安価で、かつ、前述の電気めっき法での析出性も良好な銅が用いられる。
図２Ａに示されるように、第２導体層２５は絶縁層３０ｃ上に形成されている。また、内層導体層２７ａおよび内層導体層２７ｂは、それぞれ、絶縁層３０ａおよび絶縁層３０ｂのコア積層体２０の第２面Ｆ２側の表面上に形成されている。第２導体層２５および内層導体層２７ａ、２７ｂ（以下、内層導体層２７ａ、２７ｂは、個々の特定を要しない場合は、一括して内層導体層２７とも称される）の形成方法は特に限定されない。たとえば、内層導体層２７ａは、後述のように、絶縁層３０ａの表面に、たとえば銅からなる金属箔２７１（図４Ｃ参照）が積層され、この金属箔２７１の表面に無電解めっきによる第１金属膜２７２（図４Ｄ参照）および電気めっきによる第２金属膜２７３（図４Ｅ参照）が析出されることにより形成されてよく、第２導体層２５および内層導体層２７ｂも同様に形成されてよい。この場合、第２導体層２５および内層導体層２７は、金属箔、無電解めっき膜および電気めっき膜の３層で構成される。しかしながら、このような３層構造に限定されず、第２導体層２５および内層導体層２７は、たとえば、電気めっき膜だけで形成されてもよい。第２導体層２５および内層導体層２７の材料も特に限定されず、任意の導電性材料、好ましくは、銅やニッケルなどの金属材料が用いられるが、特に好ましくは、前述の第１導体層２１と同様の理由で、金属箔、無電解めっき膜および電気めっき膜のいずれにおいても銅が用いられる。
図２Ａに示されるように、第１ビルドアップ層４０を構成する第１層間樹脂絶縁層４５は、第１導体層２１上および第１導体層２１が埋め込まれていない部分の絶縁層３０ａ上に積層されている。また、第２ビルドアップ層５０を構成する第２層間樹脂絶縁層５５は、第２導体層２５上および第２導体層２５に覆われていない部分の絶縁層３０ｃ上に積層されている。
第１および第２層間樹脂絶縁層４５、５５の材料は、前述の絶縁層３０の材料と同様に特に限定されない。従って、第１および第２層間樹脂絶縁層４５、５５は、図１に示されるように、芯材４６と、樹脂組成物からなる樹脂材料４７とを含んでいてもよい。また、第１および第２層間樹脂絶縁層４５、５５は、芯材４６に樹脂材料４７が含浸されて半硬化状態にされたプリプレグ材から形成されてもよい。芯材４６には、好ましくは絶縁性や剛性に優れるガラス繊維などが用いられ、樹脂材料４７には、好ましくはエポキシ樹脂が用いられる。また、第１および第２層間樹脂絶縁層４５、５５は、芯材４６を含まない構成とされてもよく、図２Ｂには、そのような例が示されている。すなわち、第１ビルドアップ層４０の第１層間樹脂絶縁層４５および第２ビルドアップ層５０の第２層間樹脂絶縁層５５は、芯材に含浸されていない樹脂材料４７だけで構成されている。このように、芯材に含浸されていない材料が選択される場合、たとえば、味の素（株）製層間絶縁材料：ＡＢＦフィルムＡＢＦ−ＧＸ１３、ＡＢＦ−ＧＸ９２、ＡＢＦ−ＧＸ −Ｔ３１、またはＡＢＦ−ＧＺ４１などが用いられ得る。第１および第２層間樹脂絶縁層４５、５５が樹脂材料４７だけで構成されると、その表面への無電解めっき膜の密着性が向上することがある。このため、後述の配線板１０の製造方法において説明されるような、第１および第２層間樹脂絶縁層４５、５５と共に積層される図示しない金属箔を要しないで、第３および第４導体層４１、５１を形成できることがある。また、芯材４６に含浸されるか否かに関わらず、樹脂材料４７には、シリカやアルミナなどからなる図示しない無機フィラーなどが充填されていてもよい。その場合、無機フィラーの含有量は、第１層間樹脂絶縁層４５または第２層間樹脂絶縁層５５全体に対して３０〜７０重量％とされることが、第１および第２層間樹脂絶縁層４５、５５の熱膨張率が、配線板１０に実装される電子部品（図示せず）の熱膨張率と近い値にされながら、第１および第２層間樹脂絶縁層４５、５５と第３および第４導体層４１、５１との密着性が維持され得る点で好ましい。しかしながら、第１および第２層間樹脂絶縁層４５、５５の構成材料は任意であり、前述の材料と異なる材料が用いられてもよい。
図１に示されるように、本実施形態では、第３導体層４１は、コア積層体２０の第１面Ｆ１側の配線板１０の表面に形成され、第４導体層５１は、第２面Ｆ２側の配線板１０の表面に形成される。第３導体層４１には、たとえば、半導体素子９０（図４Ｊ参照）の電極９１（図４Ｊ参照）が接続される接続パッド４１ａが形成されてよく、また、図示しないその他の電子部品を接続する接続パッドが形成されてもよい。また、第４導体層５１にも、図示しない電子部品や配線板１０が搭載される外部の配線板と接続するための接続パッド５１ａなどを含む任意の導体パターンが形成されてよい。絶縁層３０内に埋め込まれている第１導体層２１をそのまま半導体素子９０などとの接続層とせず、このように第１ビルドアップ層４０を設け、第１ビルドアップ層に形成される第３導体層を接続層とすることにより、第３導体層４１の厚さぶんのギャップ（スタンドオフ）が配線板１０と半導体素子９０などとの間に確保される。このため、周囲温度の変化などにより配線板１０と半導体素子９０などとの接続部に生じる応力が緩和され、半導体素子９０などの接続信頼性が向上する。
第３および第４導体層４１、５１の形成方法は特に限定されないが、たとえば、前述の第２導体層２５および内層導体層２７と同様の方法で形成される。すなわち、第１および第２層間樹脂絶縁層４５、５５上にたとえば銅からなる金属箔（図示せず）が積層され、この金属箔上に図示しない無電解めっき膜および電気めっき膜が析出されることにより形成されてよい。しかしながら、このような構造に限定されず、第３および第４導体層４１、５１は、たとえば、電気めっき膜だけで形成されてもよい。第３および第４導体層４１、５１の材料も特に限定されず、前述の第２導体層２５および内層導体層２７と同様に、好ましくは、銅やニッケルなどの金属材料が用いられ、特に好ましくは、金属箔、無電解めっき膜および電気めっき膜のいずれにおいても銅が用いられる。
本実施形態では、図２Ａに示されるように、配線板１０には、コア積層体２０の絶縁層３０を貫通するビア導体３８ａ、ビア導体３８ｂおよびビア導体３８ｃが形成されている。絶縁層３０ａを貫通するビア導体３８ａは第１導体層２１と内層導体層２７ａとを接続し、絶縁層３０ｂを貫通するビア導体３８ｂは内層導体層２７ａと内層導体層２７ｂとを接続し、絶縁層３０ｃを貫通するビア導体３８ｃは内層導体層２７ｂと第２導体層２５とを接続している。また、配線板１０には、図１に示されるように、第１層間樹脂絶縁層４５を貫通し、第３導体層４１と第１導体層２１とを接続するビア導体４８が形成されており、同様に、第２層間樹脂絶縁層５５を貫通し、第４導体層５１と第２導体層２５とを接続するビア導体５８が形成されている。
ビア導体３８ａ、３８ｂ、３８ｃ（以下、ビア導体３８ａ、３８ｂ、３８ｃは、個々の特定を要しない場合は、一括してビア導体３８とも称される）、および、ビア導体４８、５８の形成方法は特に限定されない。たとえば、ビア導体３８ａは、後述されるように、たとえばＣＯ2レーザーの照射により絶縁層３０ａを貫通して形成される導通用孔３９（図４Ｄ参照）内に、無電解めっきによる第１金属膜２７２（図４Ｄ参照）、および電気めっきによる第２金属膜２７３（図４Ｅ参照）が埋め込まれることにより形成される。ビア導体３８ｂ、３８ｃ、ならびにビア導体４８およびビア導体５８も、同様の方法で、絶縁層３０ｂ、３０ｃ、ならびに、第１および第２層間樹脂絶縁層４５、５５内に、それぞれ形成されてよい。なお、図４Ｅに示される例では、ビア導体３８ａが形成される導通用孔３９は、第２金属膜２７３によって完全に埋められているが、これに限定されず、導通用孔３９は完全に埋められていなくてもよく、これは、ビア導体３８ｂ、３８ｃ、およびビア導体４８、５８についても同様である。ビア導体３８、４８、５８の材料は特に限定されないが、好ましくは、導電性が高く、安価で、めっきによる析出性も良好な銅が用いられる。
また、ビア導体３８、ビア導体４８、およびビア導体５８は、図１、２Ａおよび２Ｂに示されるように、少なくとも一部が互いに積重するように形成されてもよく、その結果、２つ以上の絶縁層３０、第１層間樹脂絶縁層４５および第２層間樹脂絶縁層５５を介して設けられる導体層間を接続するビア導体の積層体（スタックビア）が形成されてもよい。ここで、ビア導体が「積重する」とは、ビア導体が一直線上に整列して積み重ねられることだけが意味されるのではなく、上層のビア導体と下層のビア導体との向かい合う端面同士が、平面視で少なくとも部分的に重なるように積み重ねられることも含まれる。たとえば、図２Ｂに示される例では、ビア導体３８ａおよびビア導体４８の２つのビア導体が積重されることによりスタックビア６８ａが形成され、スタックビア６８ａにより、第３導体層４１と導体層２７ａとが接続されている。また、ビア導体４８、ビア導体３８ａ〜３８ｃ、およびビア導体５８の５つのビア導体、すなわち、配線板１０内の全ての絶縁層および層間樹脂絶縁層それぞれに形成されるビア導体それぞれが全て積重されることにより、２つのスタックビア６８ｂが形成されている。そして、スタックビア６８ｂにより、配線板１０の一方の側の表層導体である第３導体層４１と、他方の側の表層導体層である第４導体層５１とが、第１導体層２１、導体層２７ａ、２７ｂ、および第２導体層２５を介して接続されている。図２Ｂには、このように、２つのビア導体が積重されているスタックビア６８ａおよび５つのビア導体が積重されているスタックビア６８ｂが形成される例が示されているが、スタックビアは、配線板１０内の任意の位置に、任意の数のビア導体が積層されることにより形成され得る。このように、スタックビアが設けられ得ると、配線板１０に形成される配線パターンの設計自由度が向上し、その結果、配線板１０の層数が少なくされ、配線板１０の製造コストが低減されることがある。
本実施形態では、図１に示されるように、ビア導体４８は、第３導体層４１側の端面よりも第１導体層２１側の端面が小さくなる形状にされている。一方、ビア導体５８は、第４導体層５１側の端面よりも第２導体層２５側、すなわち第１導体層２１側の端面が小さくなる形状にされており、ビア導体３８は、コア積層体２０の第２面Ｆ２側の端面よりも第１面Ｆ１側、すなわち第１導体層２１側の端面が小さくなる形状にされている。特に、図１に示される例では、ビア導体４８、５８およびビア導体３８は、それぞれ、一方側の端面から他方側の端面に向かうに従って、配線板１０の厚さ方向と垂直な平面による断面（以下、このような平面による断面は単に水平断面と称される）が小さくなる形状にされている。すなわち、ビア導体４８と、ビア導体５８およびビア導体３８とは、相反する方向に向かって水平断面が縮小するように、換言すると、相反する方向に向かって水平断面が拡大するように形成されている。図１に示される例では、第１導体層２１を境にして、第１ビルドアップ層４０側に形成されるビア導体４８、ならびに、第２ビルドアップ層５０側に形成されるビア導体３８、５８全てが、第１導体層２１側に向かうに従って水平断面が縮小するように形成されている。後述されるように、たとえばＣＯ2レーザーなどが、コア積層体２０の第２面Ｆ２側から絶縁層３０に照射されることにより導通用孔３９（図４Ｄ参照）などが形成され、第３および第４導体層４１、５１側から、ＣＯ2レーザーなどが第１および第２層間樹脂絶縁層４５、５５それぞれに照射されることによりビア導体４８、５８の導通用孔（図示せず）がそれぞれ形成される場合、ビア導体３８、４８および５８は、それぞれ、図１に示されるように、第１導体層２１側の端面が、その反対側の端面よりも小さい形状になり易い。また、前述のように、絶縁層３０、または、第１および第２層間樹脂絶縁層４５、５５に、芯材４６、３２が含まれない材料が用いられる場合、一方側の端面から他方側の端面に向かうに従って水平断面が縮小（拡大）する、すなわちテーパする形状になり易い。しかしながら、図１などに示されるように、芯材４６が含まれる材料が絶縁層３０、または、第１および第２層間樹脂絶縁層４５、５５に用いられる場合でも、一方側の端面から他方側に向かってテーパするビア導体が形成されることもある。
本実施形態では、図１に示されるように、第１層間樹脂絶縁層４５上、および、第３導体層４１の半導体素子９０（図４Ｊ参照）が接続される接続パッド４１ａを除いた部分上に、ソルダーレジスト層６０が形成されている。また、第２層間樹脂絶縁層５５上、および、第４導体層５１の接続パッド５１ａを除いた部分上に、ソルダーレジスト層６１が形成されている。ソルダーレジスト層６０、６１が形成される部分は、これに限定されず、配線板１０に実装される電子部品（図示せず）の種類や数に応じて、第３および第４導体層４１、５１上の任意の部分に設けられてよく、また、導体層４１、５１の任意の部分が、ソルダーレジスト層６０、６１に覆われずに露出していてもよい。
ソルダーレジスト層６０、６１の材料は、はんだ耐熱性や絶縁性が良好なものであれば特に限定されないが、たとえば、エポキシ樹脂やアクリル樹脂などにより形成され、好ましくは、エポキシ樹脂に４０〜７０重量％の無機フィラー、たとえばＳｉＯ2などが含有された材料により形成される。
また、第３および第４導体層４１、５１のソルダーレジスト層６０、６１が形成されずに露出している表面、たとえば接続パッド４１ａ、５１ａなどの表面には、たとえば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｓｎもしくは有機保護膜（ＯＳＰ）などからなる、図示しない耐食層、または、はんだコート層が形成されていてもよい。
図１および図２Ａに例示される一実施形態の配線板１０では、第１ビルドアップ層４０が第３導体層４１および第１層間樹脂絶縁層４５から構成され、同様に、第２ビルドアップ層５０が第４導体層５１および第２層間樹脂絶縁層５５から構成されており、それぞれ、１つの導体層と１つの層間樹脂絶縁層とが積層されて構成されている。しかしながら、第１および第２ビルドアップ層は、それぞれ、複数の導体層と複数の層間樹脂絶縁層とを含み、導体層それぞれと層間樹脂絶縁層それぞれとが交互に積層されて形成されていてもよい。複数の導体層と複数の層間樹脂絶縁層とをそれぞれ含む第１および第２ビルドアップ層を有する他の実施形態の配線板１０ａの一例が図３に示されている。
図３に例示される他の実施形態の配線板１０ａは、コア積層体２０の第１導体層２１上に形成される第１ビルドアップ層４０ａと、第２導体層２５上に形成される第２ビルドアップ層５０ａとを含んでいる。第１ビルドアップ層４０ａは、第１導体層２１側から順に、第１層間樹脂絶縁層４５および第３導体層４１が積層され、さらに第３導体層４１上に、層間樹脂絶縁層４９ａ、導体層４３ａ、層間樹脂絶縁層４９ｂおよび導体層４３ｂが、この順番で積層されて形成されている。同様に、第２ビルドアップ層５０ａは、第２導体層２５側から順に、第２層間樹脂絶縁層５５および第４導体層５１が積層され、さらに第４導体層５１上に、層間樹脂絶縁層５９ａ、導体層５３ａ、層間樹脂絶縁層５９ｂ、導体層５３ｂが、この順番で積層されて形成されている。このように、第１および第２ビルドアップ層は、それぞれ複数の導体層および複数の層間樹脂絶縁層から形成されてもよい。各ビルドアップ層を構成する導体層および層間樹脂絶縁層の数は、配線板１０ａ内に形成される電気回路の規模などに応じて適宜選択され得る。なお、図３に示される他の実施形態の配線板１０ａは、第１および第２ビルドアップ層４０ａ、５０ａを除いて図１に例示される一実施形態の配線板１０と同様の構造のため、第１および第２ビルドアップ層４０ａ、５０ａ以外の要素についての説明は省略される。
図３に例示されるように、他の実施形態の配線板１０ａにおいても、第１導体層２１に形成される配線パターン２１ａは、配線板１０ａ内の他の導体層にそれぞれ形成される配線パターン２２ａのいずれよりも最小幅が小さくなるように形成される。図３に示される例では、第１ビルドアップ層４０ａが複数の導体層を含んでいるため、図１に例示される一実施形態の配線板１０と比べると、第１導体層２１が、電子部品（図示せず）などが実装される表層の導体層４３ｂから離れるが、配線板１０ａ全体の中では、比較的、導体層４３ｂの近くに位置している。このため、第１導体層２１の配線パターン２１ａが最小の配線幅で形成され、より多くの配線パターンが第１導体層２１内に配置されることにより、電子部品に接続される配線パターンが比較的短い配線長で形成されることがある。
つぎに、図１および図２Ａに例示される一実施形態の配線板１０の製造方法が、図４Ａ〜４Ｊを参照して説明される。
本実施形態の配線板１０の製造方法では、まず、コア積層体２０（図１参照）が製造される。まず、図４Ａに示されるように、出発材料として、支持板８０、支持銅箔８０ａおよびベース金属箔８１が用意され、支持板８０の両面にキャリア銅箔８０ａが積層され、加圧および加熱されて接合される。支持板８０には、好ましくは、ガラスクロスなどの芯材にエポキシなどの絶縁性樹脂を含浸させた材料などからなる半硬化状態のプリプレグ材などが用いられるが、これに限定されず、他の材料が用いられてもよい。ベース金属箔８１の材料は、表面上に、後述の第１導体層２１（図４Ｂ参照）が形成され得るものであれば特に限定されないが、好ましくは、２〜６μｍの厚さの銅箔もしくはニッケル箔、より好ましくは５μｍの厚さの銅箔が用いられる。また、キャリア銅箔８０ａは、たとえば、１５〜３０μｍ、好ましくは１８μｍの厚さの銅箔が用いられる。しかしながら、ベース金属箔８１およびキャリア銅箔８０ａの厚さは、これらに限定されず、他の厚さにされてもよい。
キャリア銅箔８０ａとベース金属箔８１との接合方法は、特に限定されないが、たとえば、両者の貼り付け面の略全面において図示されない熱可塑性の接着剤により接着されてよく、或いは、後述の第１導体層２１（図４Ｂ参照）の導体パターンが設けられない外周付近の余白部において、接着剤または超音波接続により接合されてもよい。また、キャリア銅箔８０ａとベース金属箔８１とは、キャリア銅箔８０ａが支持板８０に接合される前に接合されてもよいが、これに限定されず、たとえば、支持板８０に両面銅張積層板が用いられ、両面銅張積層板の両面に既に接合されている銅箔をキャリア銅箔８０ａとして、その上に単体のベース金属箔８１が前述の方法などを用いて接合されてもよい。
なお、図４Ａ〜４Ｆには、支持板８０の両側の面にベース金属箔８１が接合され、それぞれの面においてコア積層体２０が形成される製造方法の例が示されている。このように支持板８０の両側で配線板１０が形成されれば一度に２つのコア積層体２０が製造されるという点で好ましい。しかしながら、支持板８０の一方の面だけにコア積層体２０が形成されてもよく、また、両側で互いに異なる回路パターンのコア積層体が形成されても良い。以下の説明は、両面に同じ回路パターンが形成される例が示される図４Ａ〜４Ｆを参照して説明されるため、一方の面だけについて説明され、他面側に関しての説明、および、各図面における他面側の符号は省略される。
つぎに、図４Ｂに示されるように、ベース金属箔８１上に第１導体層２１が形成される。図１に示される一実施形態の配線板１０では、第１導体層２１に形成される配線パターン２１ａが、配線板１０内の他のいずれの導体層に形成される配線パターンよりも小さい配線幅で形成される。第１導体層２１の形成には、配線パターン２１ａをファインピッチで形成できる方法が用いられ、好ましくは、５μｍ／５μｍ〜１８μｍ／１８μｍのＬ／Ｓで配線パターン２１ａを形成できる方法が用いられる。たとえば、第１導体層２１は、エッチングを一切用いずに、電気めっき法によるパターンめっきだけで形成される。具体的には、まず、ベース金属箔８１上の第１導体層２１が形成される部分以外の所定の領域にめっきレジスト膜（図示せず）が形成される。すなわち、めっきレジスト膜は、微細な所望のＬ／Ｓの配線パターン２１ａに応じたパターンで形成される。続いて、めっきレジスト膜が形成されていないベース金属箔８１上に、ベース金属箔８１をシード層として、たとえば、電気めっきによるめっき膜が形成される。その後、めっきレジスト膜が除去される。その結果、図４Ｂに示されるように、ベース金属箔８１上に、微細な所望のＬ／Ｓで形成される配線パターン２１ａを含む第１導体層２１が形成される。第１導体層２１は、好ましくは銅からなる電気めっき膜である。
つぎに、図４Ｃに示されるように、ベース金属箔８１上および第１導体層２１上に、半硬化状態の絶縁層（プリプレグ）３０ａが積層され、さらに絶縁層３０ａ上に金属箔２７１が積層される。その後、金属箔２７１および絶縁層３０ａは、支持板８０側に向かってプレスされ、さらに加熱される。この結果、絶縁層３０ａが完全に硬化すると共に、ベース金属箔８１および第１導体層２１、ならびに金属箔２７１と接合される。なお、図４Ｃにおいて、絶縁層３０ａは、芯材３２と、樹脂組成物からなる樹脂材料３４とで構成されているように示されているが、絶縁層３０ａは、芯材３２を含まずに樹脂材料３４だけで構成されていてもよい。また、芯材３２は、ガラスクロスなどの無機繊維であってよい。
つぎに、図４Ｄに示されるように、金属箔２７１および絶縁層３０ａを貫通し、第１導体層２１を露出させる導通用孔３９が形成される。具体的には、金属箔２７１の表面側から、金属箔２７１上の所定の位置に、たとえば、ＣＯ2レーザーを用いてレーザー光が照射される。この結果、図４Ｄに示されるように導通用孔３９が形成される。導通用孔３９の形成後、好ましくは、導通用孔３９についてデスミアが行われる。また、レーザー光の吸収効率が高まるように、レーザー光の照射の前に金属箔２７１の表面が黒化処理されてもよい。導通用孔３９は、図４Ｄに示されるように、ＣＯ2レーザーが照射される側、すなわち金属箔２７１側の方が、第１導体層２１側よりも孔の大きさが大きくなるように形成されてよい。導通用孔３９が、このような形状に形成されると、たとえば、次工程の第１金属膜２７２の形成や第２金属膜２７３の形成が湿式めっき法で行われる場合、めっき液が導通用孔３９の奥まで入り込み易くなるという利点がある。
続いて、金属箔２７１上および導通用孔３９内に第１金属膜２７２が形成される。第１金属膜２７２は、後述のように、第２金属膜２７３が電気めっきにより形成される場合にシード層として機能する。第１金属膜２７２は、好ましくは、無電解めっきにより形成される。無電解めっきにより形成される場合、第１金属膜２７２は、好ましくは０．３〜１μｍの厚さに形成される。第１金属膜２７２は、他の好ましい例において、スパッタリング法により形成される。スパッタリング法により形成される場合、第１金属膜２７２は、好ましくは、０．０５〜０．２μｍの厚さに形成される。第１金属膜２７２の材料は特に限定されないが、好ましくは銅が用いられる。しかしながら、第１金属膜２７２の形成方法および材料は、これらに限定されず、他の方法および材料が用いられてもよい。
つぎに、図４Ｅに示されるように、第１金属膜２７２上に第２金属膜２７３が形成される。第２金属膜２７３の形成方法は特に限定されないが、短い時間で厚い膜が形成され得る点で、電気めっき法により形成されるのが好ましい。電気めっき法により形成される場合、まず、第１金属膜２７２に図示しないめっきレジスト膜が形成される。めっきレジスト膜は、導通用孔３９の上部以外で、かつ、第１金属膜２７２上の内層導体層２７ａが形成されない部分に形成される。続いて、導通用孔３９内、および、めっきレジスト膜が形成されていない第１金属膜２７２上に、電気めっき法により第２金属膜２７３が形成される。その結果、導通用孔３９に第２金属膜２７３が充填され、図４Ｅに示されるように、第１および第２金属膜２７２、２７３からなるビア導体３８ａが形成される。
続いて、めっきレジスト膜が剥離され、めっきレジスト膜の剥離により露出する第１金属膜２７２、および、その下方の金属箔２７１が、たとえばエッチングにより除去される。この結果、図４Ｅに示されるように、第１導体層２１が埋め込まれていない側の絶縁層３０ａの表面上に、金属箔２７１、第１金属膜２７２、第２金属膜２７３からなる内層導体層２７ａが形成される。
つぎに、図４Ｆに示されるように、内層導体層２７ａ上および内層導体層２７ａが形成されていない絶縁層３０ａ上に、絶縁層３０ｂ、内層導体層２７ｂ、絶縁層３０ｃおよび第２導体層２５が、順に積層されて形成される。また、内層導体層２７ｂの形成と共に、内層導体層２７ｂと内層導体層２７ａとを接続するビア導体３８ｂが形成され、第２導体層２５の形成と共に、第２導体層２５と内層導体層２７ｂとを接続するビア導体３８ｃがそれぞれ形成される。絶縁層３０ｂ、内層導体層２７ｂおよびビア導体３８ｂ、ならびに、絶縁層３０ｃ、第２導体層２５およびビア導体３８ｃは、図４Ｃ〜４Ｅに示される工程と同様の工程を繰り返すことにより、絶縁層３０ａ、内層導体層２７ａおよびビア導体３８ａと同様に、それぞれ形成され得る。なお、図４Ｃ〜４Ｅに示される工程が繰り返される回数が多く（少なく）されることにより、より多い（少ない）数の絶縁層３０（図１参照）、内層導体層２７（図１参照）およびビア導体３８（図１参照）がそれぞれ形成され得る。ここで、第２導体層２５を形成する工程では、図示しないめっきレジスト膜が形成されていた部分の金属箔２５１および第１金属膜２５２が、めっきレジスト膜の剥離に続けて直ぐに除去されることなく、図４Ｆに示されるように残されていてもよい。残された部分の金属箔２５１および第１金属膜２５２は、後述のように、ベース金属箔８１と共に除去され得るからである。なお、図４Ｆに示される例では、ビア導体３８ｂ、３８ｃは、ビア導体３８ａの水平断面が縮小（拡大）している方向と同じ方向に向かって水平断面が縮小（拡大）するように形成されている。
続いて、支持板８０およびキャリア銅箔８０ａと、ベース金属箔８１とが分離される。具体的には、まず、たとえば、図４Ｆに示される途中工程のコア積層体が加熱され、キャリア銅箔８０ａとベース金属箔８１とを接合している図示しない熱可塑性接着剤が軟化している状態で、支持板８０と共にキャリア銅箔８０ａに、ベース金属箔との界面に沿う方向の力が加えられ、両者が引き離される。或いは、前述のように、両者が外周付近の余白部において接着剤または超音波接続により接合されている場合は、接合箇所よりも内周側で、キャリア銅箔８０ａ、ベース金属箔８１、および支持板８０が、絶縁層３０ａなどと共に切断され、接着剤などによる接合箇所が切除されることによりキャリア銅箔８０ａとベース金属箔８１とが分離されてもよい。その結果、支持板８０の両側の面に形成されている絶縁層３０や内層導体層２７などからなる積層体は、それぞれ、個別のコア積層体の工程途上品２０ａとなる。この状態のコア積層体の工程途上品２０ａが図４Ｇに示されている。なお、図４Ｇには、図４Ｆにおいて支持板８０の上面側に示されている絶縁層３０ａや内層導体層２７ａなどからなるコア積層体の工程途上品２０ａだけが示されている。
続いて、ベース金属箔８１が、たとえばエッチングなどにより除去される。前述のように、図示しないめっきレジスト膜が形成されていた部分の金属箔２５１および第１金属膜２５２が除去されずに残されていても、このベース金属箔８１の除去工程において、ベース金属箔８１と共に除去され得る。このように、金属箔２５１および第１金属膜２５２がベース金属箔８１と同じ工程で除去されるならば、エッチングプロセスなどを少なくとも１回分省略することができるので、配線板の製造工程が短縮されると共に製造コストが低減される。このベース金属箔８１の除去により、第１導体層の一面が露出する。この結果、図４Ｈに示されるように、第１面Ｆ１とその反対側の第２面Ｆ２とを有し、内層導体層２７などと絶縁層３０とが交互に積層されてなり、一面を第１面Ｆ１に露出させて絶縁層３０に埋め込まれている第１導体層２１と第２面Ｆ２側に形成されている第２導体層２５とを有するコア積層体２０が出来上がる。第１導体層２１は、絶縁層３０内に埋め込まれている埋め込み配線であるためファインパターンに形成されることが可能で、しかも、第１導体層２１の露出面と絶縁層３０の表面とが略面一となることにより平坦なコア積層体３０の第１面Ｆ１が形成され得る。このため、ベース金属箔８１がエッチングされることにより絶縁層３０内に埋め込まれている第１導体層２１の露出面を含むコア積層体２０の第１面Ｆ１が露出され、この第１面がＦ面、すなわち、ＩＣチップなどの半導体素子９０（図４Ｊ参照）の実装側の面とされることにより、半導体素子９０などの電子部品の実装性が向上すると共に、電子部品同士などを接続する配線の配線長が長くなることにより良好な電気的特性が得られなくなることが防がれ得る。なお、図４Ｈには、図１に示される配線板１０と整合するように、図４Ｇに示されるコア積層体の工程途上品２０ａが図面に垂直な軸で１８０°回転された向きで、コア積層体２０が示されている。コア積層体２０は、以下の説明において参照する図４Ｉおよび図４Ｊにおいても、図４Ｈと同じ向きで示される。
つぎに、図４Ｉに示されるように、コア積層体２０の第１面Ｆ１に第１層間樹脂絶縁層４５が積層され、さらに、第１層間樹脂絶縁層４５を貫通するビア導体４８が形成されると共に、第１層間樹脂絶縁層４５上に第３導体層４１が形成される。また、コア積層体２０の第２面Ｆ２には、第２層間樹脂絶縁層５５が積層され、さらに、第２層間樹脂絶縁層５５を貫通するビア導体５８が形成されると共に、第２層間樹脂絶縁層５５上に第４導体層５１が形成される。第１層間樹脂絶縁層４５、第３導体層４１およびビア導体４８、ならびに、第２層間樹脂絶縁層５５、第４導体層５１およびビア導体５８は、図４Ｃ〜４Ｅに示される工程と同様の工程を繰り返すことにより、コア積層体２０の絶縁層３０ａ、内層導体層２７ａおよびビア導体３８ａと同様に、それぞれ形成され得る。このため、これらの各工程については、図面を参照した詳細な説明は省略され、概略的に以下に説明される。
まず、コア積層体２０の第１面Ｆ１上および第２面Ｆ２上に、それぞれ半硬化状態の絶縁層（プリプレグ）と金属箔とが積層され、プレスおよび加熱されて接合され、第１面Ｆ１上に第１層間樹脂絶縁層４５、および第２面Ｆ２上に第２層間樹脂絶縁層５５が形成される。つぎに、第１面Ｆ１側の金属箔および第１層間樹脂絶縁層４５を貫通し、第１導体層２１を露出させる導通用孔が形成されると共に、第２面Ｆ２側の金属箔および第２層間樹脂絶縁層５５を貫通し、第２導体層２５を露出させる導通用孔が形成される。この導通用孔は、各金属箔の表面側から、たとえばレーザー光が照射されることにより形成される。続いて、各金属箔上および各導通用孔内に、好ましくは無電解めっき法やスパッタリング法により第１金属膜が形成される。つぎに、第１金属膜上に、好ましくは電気めっき法により第２金属膜が形成される。この場合、まず、導通用孔の上部以外で、第３導体層および第４導体層が形成されない部分の第１金属膜上にめっきレジスト膜が形成され、続いて、導通用孔内、および、めっきレジスト膜が形成されていない第１金属膜上に、電気めっきにより第２金属膜が形成される。この結果、各導通用孔内に第２金属膜が充填され、図４Ｉに示されるように、第１層間樹脂絶縁層４５内にビア導体４８が形成され、第２層間樹脂絶縁層５５内にビア導体５８が形成される。続いて、めっきレジスト膜が剥離され、めっきレジスト膜の剥離により露出する第１金属膜、および、その下方の金属箔がエッチングなどにより除去される。この結果、図４Ｉに示されるように、第１層間樹脂絶縁層４５上に第３導体層４１が形成されると共に、第２層間樹脂絶縁層５５上に第４導体層５１が形成される。なお、第３導体層４１は、前述の第１金属膜上に形成するめっきレジスト膜を適切なパターンで設けることにより、たとえば、接続パッド４１ａ（図４Ｊ参照）などを含む所定の導体パターンにパターニングされて形成されている。同様に、第４導体層５１は、たとえば、接続パッド５１ａ（図４Ｊ参照）などを含む所定の導体パターンにパターニングされて形成されている。第１および第２層間樹脂絶縁層４５、５５は、前述のように、芯材４６（図１参照）を含まない材料、たとえば、味の素（株）の層間絶縁材料：ＡＢＦフィルムが用いられてもよく、その場合、第３導体層４１および第４導体層５１は、通常のＳＡＰ（Semi Additive Process）工法により形成され得る。
本実施形態の配線板１０の製造方法では、前述の、第１層間樹脂絶縁層４５、ビア導体４８および第３導体層４１を形成する工程と、第２層間樹脂絶縁層５５、ビア導体５８および第４導体層５１を形成する工程とが、コア積層体２０の第１第Ｆ１側および第２面Ｆ２側において同時に進められ得る。このため、コア積層体２０を形成する工程（図４Ｂ〜４Ｆ参照）内において、たとえば、第２導体層２５上などの一方の側だけに、さらに２組の絶縁層と導体層を積層して形成するよりも、配線板１０の投入から完成までの製造リードタイムが短縮され得る。
なお、図３を参照して説明された他の実施形態の配線板１０ａを製造するときは、前述の第１層間樹脂絶縁層４５、第３導体層４１、第２層間樹脂絶縁層５５、および第４導体層５１を形成する工程と同様の工程を２回繰り返すことにより、図３に示されるように、第３導体層４１上に層間樹脂絶縁層４９ａ、４９ｂおよび導体層４３ａ、４３ｂが形成され、第４導体層５１上に層間樹脂絶縁層５９ａ、５９ｂおよび導体層５３ａ、５３ｂが形成され得る。また、各導体層および各層間樹脂絶縁層を形成する工程を繰り返す回数を増やす（減らす）ことにより、図３に示される例よりも積層数の多い（少ない）第１ビルドアップ層および第２ビルドアップ層が形成され得る。
また、本実施形態の配線板１０の製造方法では、第１導体層２１が第１面Ｆ１に埋め込まれているため、コア積層体２０の第１面Ｆ１が略平坦な面となり、配線板１０の表面の凹凸の発生が抑制されるので、前述のように、配線板１０への電子部品の実装歩留りの低下が防がれ得る。
前述のビア導体４８およびビア導体５８の形成において、ビア導体４８が形成される導通用孔は、第３導体層４１が形成される側から第１層間樹脂絶縁層４５にレーザー光が照射されることにより形成され、ビア導体５８が形成される導通用孔は、第４導体層５１が形成される側から第２層間樹脂絶縁層５５にレーザー光が照射されることにより形成されている。このため、図４Ｉに示される例では、ビア導体４８と、ビア導体５８およびビア導体３８とが、相反する方向に向かって断面が縮小（拡大）するような形状となっている。
なお、図４Ｉにおいて、第１および第２層間樹脂絶縁層４５、５５は、芯材４６を含むように示されているが、第１および第２層間樹脂絶縁層４５、５５は、前述のように、芯材４６を含まずに樹脂組成物からなる樹脂材料４７だけで構成されていてもよい。たとえば、味の素（株）製層間絶縁材料：ＡＢＦフィルムＡＢＦ−ＧＸ１３、ＡＢＦ−ＧＸ９２、ＡＢＦ−ＧＸ −Ｔ３１、またはＡＢＦ−ＧＺ４１などが用いられ得る。また、芯材４６は、ガラスクロスなどの無機繊維であってよい。また、樹脂材料４７に、たとえば、シリカなどの無機フィラー（図示せず）が、３０〜７０重量％程度の含有率で含まれていてもよい。
つぎに、図４Ｊに示されるように、接続パッド４１ａを除く第３導体層４１の一部の表面上、および、第３導体層４１が形成されていない第１層間樹脂絶縁層４５の表面上にソルダーレジスト層６０が形成される。また、接続パッド５１ａを除く第４導体層５１の一部の表面上、および、第４導体層５１が形成されていない第２層間樹脂絶縁層５５の表面上にソルダーレジスト層６１が形成されてもよい。
ソルダーレジスト層６０、６１は、たとえば、感光性のエポキシ材などの層が、第１層間樹脂絶縁層４５および第３導体層４１上の全面、ならびに第２層間樹脂絶縁層５５および第４導体層５１上の全面に形成された後、ソルダーレジスト層６０、６１が設けられる所定の部分が露光され、露光されない部分のエポキシ材が現像により除去されて形成される。しかしながら、これに限定されず、ソルダーレジスト層６０、６１は、所定のパターンに開口されたマスクを用いるスクリーン印刷などの他の方法で設けられてもよい。また、ソルダーレジスト層６０、６１は、たとえば、非感光性のエポキシ材などからなる層が、第１層間樹脂絶縁層４５および第３導体層４１上の全面、ならびに、第２層間樹脂絶縁層５５および第４導体層５１上の全面に形成された後、ソルダーレジスト層６０、６１の形成が不要な部分がレーザーで除去されることにより形成されてもよい。
また、ソルダーレジスト６０、６１に覆われないで露出している接続パッド４１ａ、５１ａの表面上に、たとえばＮｉ／Ａｕ、Ｎｉ／Ｐｄ／ＡｕまたはＳｎなどからなる耐食層（図示せず）が形成されてもよい。また、液状の保護材料内への浸漬や保護材料の吹付けなどにより有機保護膜（ＯＳＰ）からなる耐食層が形成されてもよく、或いは、はんだコート層（図示せず）が形成されてもよい。
図４Ａ〜４Ｊに示される工程を経ることにより、図１に示される本実施形態の配線板１０が完成する。完成した配線板１０には、図４Ｊに示されるように、たとえば、接続パッド４１ａに半導体素子９０などの電子部品が接続されてよい。同様に、実装パッド５１ａに、図示しない別の電子部品が接続されてもよい。また、配線板１０が、接続パッド４１ａ、５１ａを介して、別の配線板などの外部回路と接続されてもよい。
本実施形態の配線板１０の製造方法は、図４Ａ〜４Ｊを参照して説明された方法に限定されず、その条件や順序などは任意に変更され得る。また、特定の工程が省略されてもよく、別の工程が追加されてもよい。
つぎに、本発明の一実施形態の半導体パッケージが図面を参照しながら説明される。図５Ａに示されるように、一実施形態の半導体パッケージ１００は、一方の面Ｆ３に第１半導体素子１１５が実装されているプリント配線板１１０と、プリント配線板１１０の一方の面Ｆ３上に搭載される基板１３０とを有している。プリント配線板１１０には、好ましくは、図１に一例が示されるプリント配線板が用いられる。図５Ａには、そのような、図１に一例が示されるプリント配線板をプリント配線板１１０とする例が示されている。従って、図５Ａに示されるプリント配線板１１０の大半の構成要素は、図１に示されるプリント配線板１０と同様であり、そのような要素は同一の符号が付され、詳細な説明は省略される。しかしながら、プリント配線板１１０は、図１に示されるプリント配線板１０に限定されず、前述のプリント配線板１０の説明中に示された、各構成要素についての各種の変更、変形が取り入れられてもよい。
図５Ａに示されるように、プリント配線板１１０は、一方の面Ｆ３に第３導体層１４１が形成され、第３導体層１４１上にソルダーレジスト層１６０が形成されている。ソルダーレジスト層１６０は、所定の部分に開口部１６１を有しており、第３導体層１４１の一部である接続パッド１４１ａ、１４１ｂが、開口部１６１においてソルダーレジスト層１６０から露出している。
基板１３０は、プリント配線板１１０側の面にバンプ１２４を備えており、バンプ１２４がプリント配線板１１０の第３導体層１４１の一部である接続パッド１４１ｂに接続されている。
また、第１半導体素子１１５は、プリント配線板１１０と基板１２０との間であってバンプ１２４の高さに応じた高さで確保される空間内に配置されている。また、第１半導体素子１１５は電極１１６を有しており、電極１１６が、接合材１２２を介して、プリント配線板１１０の第３導体層１４１の一部である接続パッド１４１ａに接続されている。
本実施形態の半導体パッケージ１００は、図１に一実施形態が示される前述のプリント配線板１０と同様のプリント配線板１１０を有しているので、第１導体層２１に、プリント配線板１１０内の他の導体層それぞれに形成される配線パターンの最小幅のいずれよりも小さい最小配線幅で配線パターン２１ａが形成されており、プリント配線板の層数低減が達成され得ると共に、プリント配線板１１０に形成される電気回路の電気的特性が向上することがある。また、プリント配線板１１０の表面の凹凸の発生が抑制されるので、第１半導体素子１１５の実装歩留りの低下が防がれ得る。
基板１３０の構造や材料は特に限定されず、樹脂材料からなる絶縁層と銅箔などからなる導体層とで構成されるプリント配線板や、アルミナまたは窒化アルミなどの無機材料からなる絶縁性基材の表面に導体膜が形成された配線板や、たとえば、国際公開第１１／１２２２４６号の図８〜図１３に開示された製法で製造されたマーザボート基板であってよく、任意の基板が用いられ得る。また、第１半導体素子１１５も、特に限定されず、マイコン、メモリ、ＡＳＩＣなど、任意の半導体素子が用いられ得る。なお、第３導体層１４１およびソルダーレジスト層１６０は、前述のプリント配線板１０の第３導体層４１およびソルダーレジスト層６０と同様の材料および製法を用いて形成され得る。
接合材１２２およびバンプ１２４の材料も特に限定されず、任意の導電性材料が用いられ、好ましくは、はんだ、金、銅などの金属が用いられる。また、接合材１２２を用いずに、第１半導体素子１１５の電極１１６と接続パッド１４１ａとが、加熱、加圧、および／または加振されることにより両者の間に金属間接合部が形成されて接続されてもよい。
図５Ｂには、図５Ａに示される半導体パッケージ１００のプリント配線板１１０と基板１３０との間にモールド樹脂１２６が充填されている例が示されている。このように、モールド樹脂１２６が充填されると、第１半導体素子１１５が機械的なストレスから保護されると共に、周囲の温度変化によるプリント配線板１１０の挙動が制限され、第１半導体素子１１５との接合部に生じる応力が軽減されて接続信頼性が向上するという利点がある。なお、モールド樹脂１２６の材料は特に制限されないが、たとえば、第１半導体素子１１５の熱膨張率と近い熱膨張率を有し、絶縁性の良好な材料が用いられる。好ましくは、モールド樹脂１２６には、適度にシリカなどのフィラーが含有された熱硬化性のエポキシ樹脂が用いられる。モールド樹脂１２６の充填方法は特に限定されず、たとえば、金型（図示せず）内でトランスファーモールドされて充填されてもよく、液状の樹脂が注入された後に加熱されて硬化されてもよい。
図５Ｃには、図５Ｂに示される半導体パッケージ１００の基板１３０上に第２半導体素子１３５が実装されている例が示されている。第２半導体素子１３５の一面に設けられている電極（図示せず）は、図５Ｃに示されるように、ボンディングワイヤ１３７により基板１３０に接続されるか、電極が設けられている面が下に向くように第２半導体素子１３５を反転させて、フリップチップ実装方式により接続されてよい。このように、第２半導体素子１３５が実装されているパッケージオンパッケージ構造の半導体パッケージとすることで、平面視におけるサイズが小さく、かつ、高機能の半導体装置が提供され得る。
１０ プリント配線板
２０ コア積層体
２１ 第１導体層
２１ａ 配線パターン
２５ 第２導体層
２７、２７ａ、２７ｂ 内層導体層
３０、３０ａ、３０ｂ、３０ｃ 絶縁層
３８、３８ａ、３８ｂ、３８ｃ ビア導体
４０ 第１ビルドアップ層
４１ 第３導体層
４１ａ 接続パッド
４５ 第１層間樹脂絶縁層
４８ ビア導体
５０ 第２ビルドアップ層
５１ 第４導体層
５１ａ 接続パッド
５５ 第２層間樹脂絶縁層
５８ ビア導体
６０、６１ ソルダーレジスト層
６８ａ、６８ｂ スタックビア（ビア導体の積層体）
８０ 支持板
８０ａ キャリア銅箔
８１ ベース金属箔
９０ 半導体素子
１００ 半導体パッケージ
１１０ プリント配線板
１１５ 第１半導体素子
１２４ バンプ
１２６ モールド樹脂
１３０ 基板
１３５ 第２半導体素子
１４１ 第３導体層
１４１ａ 接続パッド
１４１ｂ 接続パッド
１６０ ソルダーレジスト層
Ｆ１ コア積層体の第１面
Ｆ２ コア積層体の第２面

Claims (13)

  1. 絶縁層と導体層とが交互に積層されてなり、第１面に第１導体層を有すると共に、前記第１面と反対側の第２面に第２導体層を有するコア積層体と、
    前記コア積層体の前記第１面上に設けられ、第１層間樹脂絶縁層および該第１層間樹脂絶縁層上に積層される第３導体層を少なくとも含んでなる第１ビルドアップ層と、
    前記コア積層体の前記第２面上に設けられ、第２層間樹脂絶縁層および該第２層間樹脂絶縁層上に積層される第４導体層を少なくとも含んでなる第２ビルドアップ層と、
    前記コア積層体内の絶縁層または前記第１もしくは第２ビルドアップ層内の層間樹脂絶縁層を貫通すると共に前記コア積層体内ならびに前記第１および第２ビルドアップ層内の導体層の少なくともいずれかに接する複数のビア導体と、
    を有するプリント配線板であって、
    前記第１導体層は、一面上に、該一面側の端面が該一面側と反対側の端面よりも小さい前記ビア導体が該一面に接するように形成されると共に、他面上に、該他面側の端面が該他面側と反対側の端面よりも小さい前記ビア導体が該他面に接するように形成される導体層であり、前記コア積層体の前記第１面の絶縁層内に埋め込まれ、該絶縁層から前記一面が露出しており、
    前記第２導体層は前記コア積層体の前記第２面の絶縁層上に形成されており、
    前記第１導体層に形成される配線パターンの最小幅は、前記コア積層体を構成する導体層、前記第１ビルドアップ層を構成する導体層および前記第２ビルドアップ層を構成する導体層それぞれに形成される配線パターンの最小幅のうちで最も小さい。
  2. 請求項１記載のプリント配線板であって、前記第１導体層の一面および他面に形成されるビア導体は、それぞれ前記第１導体層側に向かってテーパしている。
  3. 請求項１または２記載のプリント配線板であって、前記コア積層体を構成する前記絶縁層は、無機繊維からなる芯材と該芯材に含浸されている樹脂材料とを含むプリプレグからなる。
  4. 請求項１〜３のいずれか１項に記載のプリント配線板であって、前記第１および第２ビルドアップ層は、それぞれ、複数の層間樹脂絶縁層と複数の導体層とを含んでなり、該層間樹脂絶縁層と該導体層とが交互に積層されている。
  5. 請求項１〜４のいずれか１項に記載のプリント配線板であって、前記第１ビルドアップ層を構成する層間樹脂絶縁層および前記第２ビルドアップ層を構成する層間樹脂絶縁層は、芯材と該芯材に含浸されている樹脂材料とを含むプリプレグからなる。
  6. 請求項１〜４のいずれか１項に記載のプリント配線板であって、前記第１ビルドアップ層を構成する層間絶縁樹脂層および前記第２ビルドアップ層を構成する層間絶縁樹脂層は、３０〜７０重量％の無機フィラーを含有し無機繊維の芯材に含浸されない樹脂材料からなる。
  7. 請求項１〜６のいずれか１項に記載のプリント配線板であって、少なくとも２つの前記ビア導体が積重されてなるビア導体の積層体が形成されている。
  8. 請求項７記載のプリント配線板であって、前記ビア導体の積層体が、前記コア積層体を構成する絶縁層それぞれを貫通するビア導体、ならびに、前記第１および第２ビルドアップ層内の絶縁層それぞれを貫通するビア導体を含み、前記プリント配線板の一方側の表層導体層と他方側の表層導体層とが前記ビア導体の積層体により接続されている。
  9. 請求項１〜８のいずれか１項に記載のプリント配線板であって、前記第１ビルドアップ層の表面に半導体素子が実装される。
  10. 請求項１〜９のいずれか１項に記載のプリント配線板であって、前記第１ビルドアップ層を構成する層間樹脂絶縁層、前記第２ビルドアップ層を構成する層間樹脂絶縁層、および前記コア積層体を構成する絶縁層それぞれを貫通するビア導体がそれぞれ形成され、前記第１ビルドアップ層内に形成されるビア導体と、前記第２ビルドアップ層内に形成されるビア導体および前記コア積層体内に形成されるビア導体とが、相反する方向に向かって断面が縮小するように形成される。
  11. 一方の面に第１半導体素子が実装されているプリント配線板と、
    該プリント配線板の前記一方の面上に搭載される基板と、
    を有する半導体パッケージであって、
    前記プリント配線板は、
    絶縁層と導体層とが交互に積層されてなり、第１面に第１導体層を有すると共に、前記第１面と反対側の第２面に第２導体層を有するコア積層体と、
    前記コア積層体の前記第１面上に設けられ、第１層間樹脂絶縁層および該第１層間樹脂絶縁層上に積層される第３導体層を少なくとも含んでなる第１ビルドアップ層と、
    前記コア積層体の前記第２面上に設けられ、第２層間樹脂絶縁層および該第２層間樹脂絶縁層上に積層される第４導体層を少なくとも含んでなる第２ビルドアップ層と、
    前記コア積層体内の絶縁層または前記第１もしくは第２ビルドアップ層内の層間樹脂絶縁層を貫通すると共に前記コア積層体内ならびに前記第１および第２ビルドアップ層内の導体層の少なくともいずれかに接する複数のビア導体と、
    前記第１ビルドアップ層上に形成されているソルダーレジスト層と、
    を有し、
    前記第１導体層は、一面上に該一面側の端面が該一面側と反対側の端面よりも小さい前記ビア導体が該一面に接するように形成されると共に、他面上に該他面側の端面が該他面側と反対側の端面よりも小さい前記ビア導体が該他面に接するように形成される導体層であり、前記コア積層体の前記第１面の絶縁層内に埋め込まれ、該絶縁層から前記一面が露出しており、
    前記第２導体層は前記コア積層体の前記第２面の絶縁層上に形成され、
    前記第１導体層に形成される配線パターンの最小幅は、前記コア積層体を構成する導体層、前記第１ビルドアップ層を構成する導体層および前記第２ビルドアップ層を構成する導体層それぞれに形成される配線パターンの最小幅のうちで最も小さくされており、
    前記基板は、前記プリント配線板側の面にバンプを備えており、
    前記バンプが、前記ソルダーレジスト層に設けられている開口部に露出する前記第１ビルドアップ層の表面の導体層に接続されている。
  12. 請求項１１記載の半導体パッケージであって、前記第１半導体素子が前記プリント配線板と前記基板との間の前記プリント配線板上に配置され、前記プリント配線板と前記基板との間に前記第１半導体素子を覆うモールド樹脂が充填されている。
  13. 請求項１１または１２記載の半導体パッケージであって、前記基板に第２半導体素子が実装されている。
JP2014191277A 2014-09-19 2014-09-19 プリント配線板および半導体パッケージ Pending JP2016063130A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014191277A JP2016063130A (ja) 2014-09-19 2014-09-19 プリント配線板および半導体パッケージ
US14/857,074 US10098243B2 (en) 2014-09-19 2015-09-17 Printed wiring board and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014191277A JP2016063130A (ja) 2014-09-19 2014-09-19 プリント配線板および半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2016063130A true JP2016063130A (ja) 2016-04-25

Family

ID=55527131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014191277A Pending JP2016063130A (ja) 2014-09-19 2014-09-19 プリント配線板および半導体パッケージ

Country Status (2)

Country Link
US (1) US10098243B2 (ja)
JP (1) JP2016063130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026437A (ja) * 2016-08-09 2018-02-15 新光電気工業株式会社 配線基板及びその製造方法
JP2018098491A (ja) * 2016-12-16 2018-06-21 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、パッケージ及びプリント回路基板の製造方法
US11264366B2 (en) 2017-12-05 2022-03-01 Murata Manufacturing Co., Ltd. Module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032651A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 配線板及びその製造方法
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR20220001568A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP4187352B2 (ja) 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JPWO2007069606A1 (ja) * 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
EP2846615A4 (en) * 2012-04-26 2016-05-11 Ngk Spark Plug Co MULTILAYER WELDING SUBSTRATE AND MANUFACTURING METHOD THEREFOR

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026437A (ja) * 2016-08-09 2018-02-15 新光電気工業株式会社 配線基板及びその製造方法
US11152293B2 (en) 2016-08-09 2021-10-19 Shinko Electric Industries Co., Ltd. Wiring board having two insulating films and hole penetrating therethrough
JP2018098491A (ja) * 2016-12-16 2018-06-21 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、パッケージ及びプリント回路基板の製造方法
JP7107479B2 (ja) 2016-12-16 2022-07-27 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板、パッケージ及びプリント回路基板の製造方法
US11264366B2 (en) 2017-12-05 2022-03-01 Murata Manufacturing Co., Ltd. Module

Also Published As

Publication number Publication date
US10098243B2 (en) 2018-10-09
US20160088727A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
US9723729B2 (en) Printed wiring board
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP2010165855A (ja) 配線基板及びその製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2016207957A (ja) 配線基板及び配線基板の製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015126053A (ja) 配線基板、配線基板の製造方法及び電子装置
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP5555368B1 (ja) 配線基板の製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2018032661A (ja) プリント配線板およびその製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板