JP4282161B2 - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents

多層プリント配線板及び多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP4282161B2
JP4282161B2 JP18920899A JP18920899A JP4282161B2 JP 4282161 B2 JP4282161 B2 JP 4282161B2 JP 18920899 A JP18920899 A JP 18920899A JP 18920899 A JP18920899 A JP 18920899A JP 4282161 B2 JP4282161 B2 JP 4282161B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
printed wiring
multilayer printed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18920899A
Other languages
English (en)
Other versions
JP2001015912A (ja
Inventor
浩司 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP18920899A priority Critical patent/JP4282161B2/ja
Publication of JP2001015912A publication Critical patent/JP2001015912A/ja
Application granted granted Critical
Publication of JP4282161B2 publication Critical patent/JP4282161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
ICチップなどの電子部品を載置するパッケージ基板に用い得る多層プリント配線板に関し、特にコア基板に層間樹脂絶縁層をビルドアップしてなる多層プリント配線板及び多層プリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
従来、ビルドアップ多層プリント配線板は、例えば、特開平9−130050号に開示される方法にて製造されている。
すなわち、スルーホールを形成したコア基板の上に層間樹脂絶縁層を積層し、該層間樹脂絶縁層の上に回路パターンを形成する。これを繰り返すことにより、ビルドアップ多層プリント配線板が得られる。
【0003】
【発明が解決しようとする課題】
現在、コア基板にスルーホールを形成する際に、ドリルにより通孔を穿設している。このため、通孔の径として、300μmが最小限界であり、スルーホールの密度をドリル径で決定される値以上高めることができなかった。このため、コア基板にレーザにより通孔を穿設する方法が検討されているが、コア基板は1mm程度の厚みがあるため、微細な通孔を形成することは難しかった。
【0004】
一方、パッケージ基板として用いられる多層プリント配線板では、ICチップに発生する熱を効率良く発散させる必要がある。ここで、多層プリント配線板は、1mm程度の積層樹脂板からなるコア基板に、数10μmの層間樹脂絶縁層及び配線層を積層してなる。このため、多層プリント配線板の厚みとしては、コア基板が大半を占めることになる。即ち、コア基板が、多層プリント配線板の厚みを厚くし、熱伝導性を下げさせる原因となっていた。
【0005】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、スルーホールの配設密度を高め得ると共に、厚みを薄くできる多層プリント配線板及び該多層プリント配線板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
上述した課題を解決するため、請求項1の多層プリント配線板では、
1対の最外層の心材を備える樹脂基板の間に、層間樹脂絶縁層をビルドアップ配置してなり、
前記層間樹脂絶縁層には、導体回路及びビアが形成され、
前記1対の最外層の樹脂基板は、反りの発生する方向を相互に異ならしめ積層されていることを技術的特徴とする。
【0008】
請求項は、前最外層の心材を備える樹脂基板の表面に、当該心材を備える樹脂基板上のパッドを被覆しないように開口を設けてソルダーレジストを配設したことを技術的特徴とする。
【0009】
請求項は、少なくとも以下の(A)〜(D)の工程を備えることを特徴とする多層プリント配線板の製造方法にある:
(A)最外層となる心材を備える樹脂基板の上層に、樹脂絶縁層となる樹脂フィルムを貼る工程;
(B)前記樹脂フィルムに、レーザで非貫通孔を形成する工程;
(C)前記樹脂絶縁層の非貫通孔に導体を形成してバイアホールとする工程;
(D)前記樹脂絶縁層の上に、前記心材を備える樹脂基板と反りの発生する方向を相互に異ならしめ最外層となる第2の心材を備える樹脂基板を貼る工程。
【0010】
請求項は、少なくとも以下の(A)〜(F)の工程を備えることを特徴とする多層プリント配線板の製造方法:
(A)最外層となる第1の心材を備える樹脂基板の上層に、樹脂絶縁層となる樹脂フィルムを貼る工程;
(B)前記樹脂フィルムに、レーザで非貫通孔を形成する工程;
(C)前記樹脂絶縁層の非貫通孔に導体を形成してバイアホールとする工程;
(D)前記樹脂絶縁層の上に、前記第1の心材を備える樹脂基板と反りの発生する方向を相互に異ならしめ最外層となる第2の心材を備える樹脂基板を貼る工程;
(E)前記第2の心材を備える樹脂基板にレーザで非貫通孔を形成する工程;
(F)前記第2の心材を備える樹脂基板の非貫通孔に導体を形成してバイアホールとする工程。
【0011】
請求項1の多層プリント配線板及び請求項3,4の多層プリント配線板の製造方法では、複数のコア基板(心材を備える樹脂基板)を用いて多層プリント配線板の強度を保つため、コア基板を薄く形成することが可能となり、多層プリント配線板の厚みを減らすことができる。また、コア基板の厚みを半分以下にできるため、従来のコア基板と比較してレーザにより穿設する通孔の深さが半分以下になる。従って、レーザにより容易に微細な非貫通孔を穿設でき、小径のスルーホールを形成することが可能になるので、多層プリント配線板の集積度を高めることができる。更に、コア基板が多層になるので、コア基板を構成する樹脂間の金属層で配線を取り回すことができ、多層プリント配線板の層数を削減することができる。
【0012】
請求項の多層プリント配線板では、複数のコア基板(心材を備える樹脂基板)を、反りの発生する方向を相互に異ならしめ積層してあるため、多層プリント配線板に反りを発生させることを防ぎ得る。
【0013】
請求項の多層プリント配線板では、最外層にコア基板(心材を備える樹脂基板)を配置し、コア基板に直接パッドを配設するため、層間樹脂絶縁層上にパッドを配設するのと比較し、コア基板にパッドを強度に接合させれる。従って、ソルダーレジストでパッドの一部を押さえることが不要となり、ソルダーレジスト層をコア基板上のパッドを被覆しないように開口を設けて配設できる。このため、ソルダーレジストの開口よりもパッドを小径にでき、多層プリント配線板の高集積化を実現できる。
【0014】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第1実施形態に係る多層プリント配線板の構成について、断面図を示す図5(B)を参照して説明する。
図5(B)に示すように、多層プリント配線板90では、下層用コア基板10にスルーホール20及びランド21が形成されている。更に、下層用コア基板10上には、ビルドアップ配線層80Aが形成されている。ビルドアップ配線層80Aは、導体回路36とビア34が形成された層間樹脂絶縁層24、導体回路46とビア44が形成された層間樹脂絶縁層38と、その上層のランド56とビア54が形成された上層用コア基板50から成る。更に表面及び裏面には、ソルダーレジスト層26,66が形成されている。該ソルダーレジスト層26、66の非貫通孔26a、66aを介して、ランド21,56に半田バンプ70が形成されている。
【0015】
本実施形態の多層プリント配線板90においては、下層用コア基板10に、層間樹脂絶縁層24,38及び上層用コア基板50がビルドアップして形成されている。即ち、複数のコア基板10、50を用いて多層プリント配線板の強度を保つため、コア基板を薄く形成することが可能となり、多層プリント配線板の厚みを薄くすることができる。従って、熱伝導性を高めることができる。また、薄いコア基板10、50を用いるため、レーザにより容易に微細な非貫通孔10a、50aを穿設でき、小径のスルーホール14、バイアホール54を形成することが可能になるので、多層プリント配線板の集積度を高めることができる。
【0016】
本実施形態の多層プリント配線板90においては、上層用コア基板50と下層用コア基板10とを反りの発生する方向を相互に異ならしめるように積層してある。具体的には、下層用コア基板10は図5(B)中の右端及び左端の上方へ反る向きに配置され、上層用コア基板50は図中の、手前側の端部及び奥側の端部が下方へ反る向きに配置されている。これにより、厚さの薄いコア基板50、10を用いて、多層プリント配線板90に反りが発生することを防いでいる。
【0017】
更に、本実施形態の多層プリント配線板では、最外層にコア基板10、50を配置し、コア基板にパッド21、56を直接配設する。このため、従来技術のビルドアップ式多層プリント配線板のように層間樹脂絶縁層上にパッドを配設するのと比較し、コア基板にパッドを強度に接合させ得る。即ち、層間樹脂絶縁層は、熱収縮によって大きく動くのに対して、コア基板は、熱収縮の際にも大きく動くことがない。従って、図5(B)中のソルダーレジスト66の開口66aの平面図である図5(A)に示すように、ソルダーレジスト26、66でパッド21,56を押さえることが不要となり、パッド21,56を被覆しないように開口26a、66aを配設できる。このため、ソルダーレジストの開口26a、66aよりもパッド21,51を小径にでき、多層プリント配線板の高集積化を実現している。
【0018】
ひき続き、上述した多層プリント配線板の製造方法について、図1〜図5を参照して説明する。
(1)絶縁樹脂からなる下層用コア基板10を出発材料とする(図1の工程(A))。ここで、コア基板としては、ガラスクロス又アライミドクロス等の心材にエポキシ、BT(ビスマレイミドトリアジン)、ポリイミド、オレフィンを浸漬してなるものを用いる。
【0019】
(2)まず、この下層用コア基板10にレーザで通孔10aを形成する(工程(B))。そして、下層用コア基板10を無電解銅めっき水溶液に浸漬して、該下層用コア基板10の表面に無電解銅めっき膜12を析出することで、スルーホール14を形成する。(工程(C))。
【0020】
(3)さらにその上に、所定パターンのレジスト16をドライフィルム又は液体レジストを塗布して形成する。(工程(D))。
【0021】
(4)次いで、レジスト非形成部分に電解銅めっきを施し、電界銅めっき膜18を形成する(工程(E))。
【0022】
(5)その後、レジスト16を除去してから、レジスト16下の無電解銅めっき膜18をライトエッチングで除去し、ランド21を形成する(工程(F))。そして、銅または銀等の金属ペースト22をスルーホール14に充填する(図2の工程(G))。ここでは、金属ペーストを充填しているが、樹脂をソルダーレジスト4内に充填することも可能である。
【0023】
(6)次に、下層用コア基板10の上面に層間樹脂絶縁層24を形成する。そして下面にソルダーレジスト層26を形成する(工程(H))。層間樹脂絶縁層24には、エポキシ、BT、ポリイミド、オレフィンなどの熱硬化性樹脂あるいは、熱硬化性樹脂と熱可遂性樹脂との混合物から成るフィルムを張り付ける。また、ソルダーレジスト層26には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールA型エポキシ樹脂のアクリレート、ノボラック型エポキシ樹脂、ノボラック型エポキシ樹脂のアクリレートをアミン系硬化剤やイミダゾール硬化剤などで硬化させた樹脂を使用できる。更に、これら樹脂をフィルムにしたものを用いることもできる。
【0024】
(7)そして、層間樹脂絶縁層24を熱硬化した後にレーザで非貫通孔24aを形成する(工程(I))。
【0025】
(8)次に、層間樹脂絶縁層24の上に無電解銅めっきを施し、無電解銅めっき膜28を形成する(工程(J))。
【0026】
(9)さらにその上に、所定パターンのレジスト30をドライフィルム又は液体レジストを塗布して形成する(工程(K))。
【0027】
(10)引き続き、レジスト非形成部分に電解銅めっきを施し、電界銅めっき膜32を形成する(工程(L))。そして、レジスト30を溶剤で除去してから、レジスト30下の無電解銅めっき膜28をライトエッチングで除去し、ビア34と導体回路36を形成する(図3の工程(M))。
【0028】
(11)さらに、その上に層間樹脂絶縁層38を形成する(工程(N))。
【0029】
(12)更に、前述(7)〜(10)の工程を繰り返し、層間樹脂絶縁層38上に無電解銅めっき膜48及び電解銅めっき膜42からなるビア44と導体回路46とを形成する(工程(O))。
【0030】
(13)その後、該層間樹脂絶縁層38上にBステージ状態(半硬化状態)の上層用コア基板50を貼りつける(工程(P))。このコア基板は、下層用コア基板10と同じものでも異なるものでもよい。なお、上層用コア基板50は、下層用コア基板10の反りの発生する方向と相互に異なるように貼り付ける。これにより多層プリント配線板に反りを発生させることを防ぐことができる。
【0031】
(14)そして、上層用コア基板50にCO2レーザ、YAGレーザ、エキシマレーザ、又はUVレーザで非貫通孔50aを形成する(工程(Q))。
【0032】
(15)その後、上層用コア基板50の上に無電解銅めっきを施し、無電解銅めっき膜58を形成する(図4の工程(R))。
【0033】
(16)更に、(9)〜(10)のの工程を繰り返し、上層用コア基板50上に電解銅めっき膜59を設け、無電解銅めっき膜58及び電解銅めっき膜59から成るビア54、ランド56を形成する(工程(S))。
【0034】
(17)次に、ビア60内に金属ペースト60を充填する。そして、上層用コア基板50上にソルダーレジスト層66を形成する(工程(T))。
【0035】
(18)その後、ランド21,51を露出させるよう、ソルダーレジスト層26、66にレーザで非貫通孔26a、66aを形成する(工程(U))。なお、この例では、ソルダーレジスト層26を形成した後、ビルドアップ層24、38を形成した。この代わりに、最後にソルダーレジスト層26,66を形成する場合には、非貫通孔26a、66aをフォトリソグラフィーで穿設してもよい。
【0036】
(19)そして、ソルダーレジスト層26,66の非貫通孔26a、66aに、半田ペーストを印刷し、リフローすることにより、半田バンプ70を形成する(図5(B)参照)。
【0037】
(第2実施形態)
第1実施形態とほぼ同様であるが、図1の工程(B)に示すように下層用コア基板10にレーザで通孔を形成した後に、銅または銀等の金属ペースト22を通孔に充填する。(図6の工程(A))。次に、下層用コア基板10を無電解銅めっき水溶液に浸漬して、該下層用コア基板10の表面に無電解銅めっき膜12を形成する(工程(B))。その後、下層用コア基板10の両面をパターン状にエッチングする(工程(C))。以後の工程は、第1実施形態と同様である。
【0038】
(第3実施形態)
第1実施形態とほぼ同様であるが、金属ペーストを充填する代わりに、電解銅めっき18をレジスト非形成部分及びスルーホール14内に充填する(工程(D))。以後の工程は、第1実施形態と同様である。
【0039】
(第4実施形態)
第4実施形態では、層間樹脂絶縁層124,138が形成された下層用コア基板110と、スルーホール214及びランド221が形成された上層用コア基板150とを別々に製造する(工程(E))。その後、下層用コア基板110に上層用コア基板150を貼り付ける。(工程(F))。
【0040】
上述した実施形態では、コア基板を2枚用いたが、3枚以上用いることも可能であり、各コア基板間に層間樹脂絶縁層を設けることができる。また、上述した実施形態では、最外層にコア基板を配設させたが、コア基板の外側に更に層間樹脂絶縁層を積層し、最外層の層間樹脂絶縁層上にソルダーレジスト層を設けることも可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図2】本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図3】本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図4】本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図5】図5(A)は、本発明の第1実施形態に係る多層プリント配線板のソルダーレジスト開口部の平面図であり、図5(B)は、断面図である。
【図6】図6(A)、図6(B)及び図6(C)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図であり、また、図6(D)は、本発明の第3実施形態に係る多層プリント配線板の製造工程図であり、図6(E)及び図6(F)は本発明の第4実施形態に係る多層プリント配線板の製造工程図である。
【符号の説明】
10 下層用コア基板
14 スルーホール
21 ランド
24 層間樹脂絶縁層
26 ソルダーレジスト層
26a 非貫通孔
34 ビア
36 導体回路
38 層間樹脂絶縁層
44 ビア
46 導体回路
50 上層用コア基板
54 ビア
56 ランド
66a 非貫通孔
70 半田バンプ
80A ビルドアップ配線層
110 下層用コア基板
114 スルーホール
121 導体回路
124 層間樹脂絶縁層
138 層間樹脂絶縁層
150 上層用コア基板
214 スルーホール
221 導体回路

Claims (4)

  1. 1対の最外層の心材を備える樹脂基板の間に、層間樹脂絶縁層をビルドアップ配置してなり、
    前記層間樹脂絶縁層には、導体回路及びビアが形成され、
    前記1対の最外層の樹脂基板は、反りの発生する方向を相互に異ならしめ積層されていることを特徴とする多層プリント配線板。
  2. 最外層の心材を備える樹脂基板の表面に、当該心材を備える樹脂基板上のパッドを被覆しないように開口を設けてソルダーレジストを配設したことを特徴とする請求項に記載の多層プリント配線板。
  3. 少なくとも以下の(A)〜(D)の工程を備えることを特徴とする多層プリント配線板の製造方法:
    (A)最外層となる心材を備える樹脂基板の上層に、樹脂絶縁層となる樹脂フィルムを貼る工程;
    (B)前記樹脂フィルムに、レーザで非貫通孔を形成する工程;
    (C)前記樹脂絶縁層の非貫通孔に導体を形成してバイアホールとする工程;
    (D)前記樹脂絶縁層の上に、前記心材を備える樹脂基板と反りの発生する方向を相互に異ならしめ最外層となる第2の心材を備える樹脂基板を貼る工程。
  4. 少なくとも以下の(A)〜(F)の工程を備えることを特徴とする多層プリント配線板の製造方法:
    (A)最外層となる第1の心材を備える樹脂基板の上層に、樹脂絶縁層となる樹脂フィルムを貼る工程;
    (B)前記樹脂フィルムに、レーザで非貫通孔を形成する工程;
    (C)前記樹脂絶縁層の非貫通孔に導体を形成してバイアホールとする工程;
    (D)前記樹脂絶縁層の上に、前記第1の心材を備える樹脂基板と反りの発生する方向を相互に異ならしめ最外層となる第2の心材を備える樹脂基板を貼る工程;
    (E)前記第2の心材を備える樹脂基板にレーザで非貫通孔を形成する工程;
    (F)前記第2の心材を備える樹脂基板の非貫通孔に導体を形成してバイアホールとする工程。
JP18920899A 1999-07-02 1999-07-02 多層プリント配線板及び多層プリント配線板の製造方法 Expired - Fee Related JP4282161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18920899A JP4282161B2 (ja) 1999-07-02 1999-07-02 多層プリント配線板及び多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18920899A JP4282161B2 (ja) 1999-07-02 1999-07-02 多層プリント配線板及び多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2001015912A JP2001015912A (ja) 2001-01-19
JP4282161B2 true JP4282161B2 (ja) 2009-06-17

Family

ID=16237357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18920899A Expired - Fee Related JP4282161B2 (ja) 1999-07-02 1999-07-02 多層プリント配線板及び多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4282161B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270845B2 (en) 2004-03-31 2007-09-18 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
US7145221B2 (en) 2004-03-31 2006-12-05 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7078816B2 (en) 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
CN100459824C (zh) * 2005-09-20 2009-02-04 陈文祺 高层数电路板及其制作方法
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP2007188986A (ja) * 2006-01-12 2007-07-26 Tdk Corp 多層回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2001015912A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
JP5826532B2 (ja) 半導体装置及びその製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
KR101281410B1 (ko) 다층 배선기판
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2013214578A (ja) 配線板及びその製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP7064349B2 (ja) 配線基板及びその製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
US10887985B2 (en) Wiring substrate
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP3790063B2 (ja) 多層配線基板及びその製造方法並びに半導体装置
KR101044787B1 (ko) 인쇄회로기판 제조방법
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100994099B1 (ko) 플립칩 기판 제조 방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP6107021B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20050901

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A621 Written request for application examination

Effective date: 20060607

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090317

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120327

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130327

LAPS Cancellation because of no payment of annual fees