JP5048005B2 - 金属バンプを持つプリント基板及びその製造方法 - Google Patents

金属バンプを持つプリント基板及びその製造方法 Download PDF

Info

Publication number
JP5048005B2
JP5048005B2 JP2009049589A JP2009049589A JP5048005B2 JP 5048005 B2 JP5048005 B2 JP 5048005B2 JP 2009049589 A JP2009049589 A JP 2009049589A JP 2009049589 A JP2009049589 A JP 2009049589A JP 5048005 B2 JP5048005 B2 JP 5048005B2
Authority
JP
Japan
Prior art keywords
layer
metal
carrier
forming
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009049589A
Other languages
English (en)
Other versions
JP2010129998A (ja
Inventor
サム カン・ミュン
ウ パク・ジョン
テ キム・オク
ヨン ウン・キル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010129998A publication Critical patent/JP2010129998A/ja
Application granted granted Critical
Publication of JP5048005B2 publication Critical patent/JP5048005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Description

本発明は、金属バンプを持つプリント基板及びその製造方法に係り、より詳しくは一定の高さを持ち、別途のバンプパッドなしに回路パターンに直接接続することにより、微細なピッチで形成可能な金属バンプを持つプリント基板及びその製造方法に関するものである。
電子産業の発達につれて、電子部品が高性能化していき、これに応えてパッケージ(PKG)も小型化、高密度化することが要求される。また、ICとメインボードを連結するインターポーザー(基板)も高密度化しなければならない。パッケージの高密度化の原因は、ICのI/Oの数が増えることによるもので、インターポーザーと連結する方法もよりよい方向に進んでいる。現在の高密度パッケージにおけるIC実装方法には、ワイヤボンディング方式とフリップボンディング方式が使用されており、I/Oが一定の数以上に増えると、実装にかかる費用のため、フリップボンディング方式が好まれている。
図1A〜図1Eは従来技術による半導体チップ実装基板の最外層を形成する方法を示す図である。
図1Aを参照すれば、パッド13を備える基板11上にはソルダレジスト15が形成されている。ソルダレジスト15はパッド13の間に形成され、後続のバンプ23の形成の際にソルダペースト19が流出することを防止する役目をする。
そして、図1Bに示すように、ソルダレジスト15上に印刷マスク17を位置させる。印刷マスク17は、後続のソルダペーストを印刷する過程でソルダレジスト15上にソルダペーストが塗布されないようにするとともに、パッド13上に塗布されるソルダペーストが一定の高さを持つようにする。そして、図1Cに示すように、スクイージーブレード21を利用して、ソルダペースト19をパッド13上に印刷する。ソルダペースト19は、図1Cに示すように、ソルダレジスト15及び印刷マスク17によって決まる凹部に充填される。
更に、図1Dに示すように、ソルダレジスト15上に位置させた印刷マスク17を除去した後、リフロー(reflow)工程を用いて、図1Eに示すようなバンプ23を備えるプリント基板を製作する。
このように、プリンティング方式を用いるプリント基板のバンプ形成方法は、120μm以下の微細ピッチを持つバンプを具現しにくいという問題点を持つ。したがって、プリンティング方式を用いるバンプ形成方法は、微細なバンプを形成する場合、バンプが形成されないか、形成されるとしても体積が非常に少なく形成される問題点をもたらす。
また、パッド13はメッキ方式で形成されるので、メッキ偏差によって厚さが互いに異なり、ソルダペースト19を印刷する工程においても、印刷量を均一に調整することが難しいため、バンプ23の高さが均一でなく、これによって半導体チップと連結されないバンプ23も形成される問題点がある。
また、ソルダレジストとパッド13間の高低差が大きいため、電子部品の実装の後、アンダーフィルの際、ボイド(void)が発生する問題点があった。
したがって、本発明は前述したような従来技術の問題点を解決するためになされたもので、微細なピッチとともに均一な高さを持つ金属バンプを含むプリント基板の構造及び製造方法を提供することをその目的とする。
前記目的を達成するために、一観点によれば、本発明は、(A)メタルキャリア上に金属バンプ形成用凹部を形成する段階;(B)前記凹部を含む前記メタルキャリア上にバリアー層を形成する段階;(C)前記バリアー層上に、前記凹部を充填する金属バンプ及び回路パターンを含む上部回路層を形成する段階;(D)絶縁層を提供し、前記上部回路層を前記絶縁層上に転写する段階;及び(E)前記メタルキャリア及び前記バリアー層を除去する段階;を含む、金属バンプを持つプリント基板の製造方法を提供する。
前記(E)段階の後、前記絶縁層上に、前記金属バンプを露出する開放ホールを持つソルダレジスト層を形成する段階をさらに含むことができる。
前記(A)段階は、(I)メタルキャリアを提供する段階;(II)前記メタルキャリア上にエッチングレジストを塗布する段階;(III)前記エッチングレジストに凹部形成用開口部をパターニングする段階;(IV)前記凹部形成用開口部を通じて露出した前記メタルキャリアをエッチングして凹部を形成する段階;及び(V)前記エッチングレジストを除去する段階;を含むことができる。
前記(B)段階の後、前記バリアー層上にシード層を形成する段階をさらに含むことができる。
前記(C)段階は、(I)前記バリアー層上にメッキレジストルを塗布する段階;(II)前記メッキレジストに前記凹部の少なくとも一部を露出する開口部を含む回路パターン形成用開口部をパターニングする段階;及び(III)前記開口部をメッキして、前記凹部を充填する金属バンプ及び回路パターンを含む上部回路層を形成する段階;を含むことができる。
前記メタルキャリア及び前記回路層は電気伝導性金属でなり、前記バリアー層は前記メタルキャリア及び前記上部回路層を成す金属に対して選択的にエッチングされる金属でなることができる。
前記メタルキャリアは銅でなり、前記上部回路層は、銅(Cu)、すず(Sn)、またはすず(Sn)及び銀(Ag)の合金の中でいずれか一種でなり、前記バリアー層はニッケルでなることができる。
また、前記目的を達成するために、他の観点によれば、本発明は、(A)第1キャリア上に金属バンプ形成用凹部を形成し、前記凹部を含む前記第1キャリア上に第1バリアー層を形成し、前記第1バリアー層上に、前記凹部を充填する金属バンプ及び回路パターンを含む上部回路層を形成する段階;(B)第2キャリア上に第2バリアー層を形成して前記第2バリアー層上に下部回路層を形成する段階;(C)絶縁層を提供し、前記絶縁層の上下面に前記上部回路層及び前記下部回路層を転写する段階;(D)前記第1キャリア及び前記第2キャリアを除去する段階;及び(E)前記第1バリアー層及び前記第2バリアー層を除去する段階;を含むこと、金属バンプを持つプリント基板の製造方法を提供する。
前記(E)段階の後、前記絶縁層の上下部にソルダレジスト層を形成する段階をさらに含むことができる。
前記第1キャリア、第2キャリア、上部回路層及び下部回路層は電気伝導性金属でなり、前記第1バリアー層及び第2バリアー層は前記第1キャリア、第2キャリア、上部回路層及び下部回路層を成す金属に対して選択的にエッチングされる金属でなることができる。
前記(D)段階の後、前記上部回路層及び前記下部回路層を電気的に接続するビアを形成する段階をさらに含むことができる。
また、前記目的を達成するために、さらに別の観点によれば、本発明は、絶縁層の上部に埋め込まれた電気伝導性金属でなる回路パターンを含む上部回路層;及び前記回路パターンと同様の物質で一体形成され、前記回路パターンの上部に突出し、前記絶縁層の上部に突出した金属バンプ;を含む、金属バンプを持つプリント基板を提供する。
前記金属バンプの下面の一部が前記回路パターンに連結されることができる。
前記プリント基板は、前記絶縁層上に形成され、前記金属バンプを露出する開放ホールを持つソルダレジスト層をさらに含むことができる。
前記プリント基板は、前記絶縁層の下部に埋め込まれた下部回路層をさらに含むことができる。
前記プリント基板は、前記金属バンプ上に形成され、OSP表面処理層またはニッケル及び金メッキ層でなる表面保護層をさらに含むことができる。
前記回路パターン及び前記金属バンプは、銅(Cu)、すず(Sn)、またはすず(Sn)及び銀(Ag)の合金の中でいずれか一種でなることができる。
前記プリント基板は、前記回路パターンと前記下部回路層を電気的に連結するビアをさらに含むことができる。
本発明によるプリント基板は、金属バンプを含むので、電気信号の伝達性能が向上し、バンプパッドがなくてバンプピッチが微細でバンプの高さが均一な高密度の最外角回路層を持つ。
また、本発明によるプリント基板の製造方法によれば、回路形成工程によって金属バンプを形成するので、微細なピッチの金属バンプを形成することが可能である。
従来技術による半導体チップ実装基板の最外層を形成する方法を順に示す工程断面図(1)である。 従来技術による半導体チップ実装基板の最外層を形成する方法を順に示す工程断面図(2)である。 従来技術による半導体チップ実装基板の最外層を形成する方法を順に示す工程断面図(3)である。 従来技術による半導体チップ実装基板の最外層を形成する方法を順に示す工程断面図(4)である。 従来技術による半導体チップ実装基板の最外層を形成する方法を順に示す工程断面図(5)である。 本発明の好適な実施例による金属バンプを持つプリント基板の平面図である。 図2Aに示す金属バンプを持つプリント基板をI−I線に沿って切断した断面図である。 図2Aに示すプリント基板に表面保護層がもっと形成されたプリント基板の断面図である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(1)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(2)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(3)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(4)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(5)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(6)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(7)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(8)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(9)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(10)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(11)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(12)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(13)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(14)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(15)である。 本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を順に示す工程断面図(16)である。
以下、本発明による金属バンプを持つプリント基板及びその製造方法の好適な実施例を添付図面に基づいて詳細に説明する。添付図面の全般にわたって、同じか対応の構成要素は同一図面符号を付け、重複する説明は省略する。本明細書において、上部、下部などの用語は一つの構成要素を他の構成要素と区別するために使用するもので、構成要素が前記用語によって制限されるものではない。
図2Aは本発明の好適な実施例による金属バンプを持つプリント基板の平面図、図2Bは図2Aに示す金属バンプを持つプリント基板をI−I線に沿って切断した断面図である。
これら図に示すように、本実施例による金属バンプを持つプリント基板は、絶縁層400上に埋め込まれた電気伝導性金属でなる回路パターン610を含む上部回路層、及び回路パターン610と一体を成す金属バンプ615を含む構成である。
絶縁層400は電気絶縁材の複合高分子樹脂でなり、例えば、プリプレグ、または通常の樹脂基板資材としてFR−4、BT(Bismaleimide Triazine)、ABF(Ajinomoto Buildup Film)などのエポキシ系樹脂を使用することができるが、特別にこれらに限定されるものではない。
回路パターン610は電気信号を伝達する電気伝導性金属パターンであって、例えば、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、すず(Sn)、またはすず(Sn)と銀(Ag)の合金などの金属でなることができる。本実施例の回路パターン610は絶縁層400に埋め込まれているが、絶縁層400の外部に露出した露出面を含む。ここで、露出面とは回路パターン610が埋め込まれた絶縁層400によって覆われていない面を意味し、絶縁層400の外部に形成できる他の絶縁層やソルダレジスト層700の外部に露出することを意味するものではない。
金属バンプ615は回路パターン610と一体を成すが回路パターン610の上部に突出し、絶縁層400の上部に突出する。本実施例の金属バンプ615は絶縁層400上に埋め込まれた回路パターン610と一体を成し、回路パターン610と同じ物質で構成される。よって、金属バンプ615と回路パターン610が明らかに区別されるものではないが、回路パターン610の他の部分に比べ、上部に突設された部分を金属バンプ615と名付けることができる。金属バンプ615は、後続のプリント基板に実装される電子部品とプリント基板の配線を電気的に接続する機能をする。
この際、金属バンプ615の下面全体が回路パターン610に連結される形状であることもできるが、金属バンプ615の下面の一部だけが回路パターン610に連結された形状になることができる。本実施例の回路パターン610及び金属バンプ615は銅でなる。
また、図3に示すように、金属バンプ615上に形成され、例えばOSP表面処理層またはニッケル及び金メッキ層でなる表面保護層650をさらに含むことができる。表面保護層650は金属バンプ615の損傷を防止して、後に実装される電子部品の接続をなだらかにする機能をする。
一方、本実施例によるプリント基板は、絶縁層400の下部に埋め込まれた下部回路層630をさらに含む。構成の明確な表現のために、本実施例では単一回路層で構成された下部回路層630を例示的に示して説明したが、上部回路層と電気的に連結される下部回路層630は、上下に配列された複数の回路層とこれら回路層の間に介在された絶縁材でなることができることは当業者であれば容易に理解することができる。
また、本実施例によるプリント基板は、絶縁層400の上部及び下部に形成され、金属バンプ615及び下部回路層630に形成された接続パッドを露出する開放ホールを持つソルダレジスト層700をさらに含むことができる。ソルダレジスト層700は絶縁層400から露出した回路層を保護する機能をする。
また、図示されていないが、回路パターン610を含む上部回路層と下部回路層630を電気的に連結するビアをさらに含むことができる。
前述したようなプリント基板は、バンプパッドのない金属バンプ615を含むので、電気信号の伝達性能が向上し、バンプのピッチが微細でバンプの高さが均一な高密度の最外角回路層を持つ。
また、ソルダレジスト層700と絶縁層400との高低差が低いので、電子部品実装の際、アンダーフィル材料のボイド減少に有利である。
図4〜図19は本発明の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。
まず、第1キャリア110上に金属バンプ615形成用凹部115を形成する段階である。
図4に示すように、第1キャリア110を提供し、第1キャリア110上にエッチングレジスト200を塗布する。第1キャリア110は例えば金、銀、銅、ニッケルなどの金属でなるメタルキャリアで、本実施例においては、銅でなる第1キャリア110が提供される。第1キャリア110が提供されれば、好ましくは感光性ドライフィルムでなるエッチングレジスト200を塗布する。
その後、図5に示すように、エッチングレジスト200に凹部形成用開口部210をパターニングする。光遮断パターンを持つマスク(図示せず)を使用してエッチングレジスト200を選択的に硬化し、未硬化部分を除去することで、エッチングレジスト200に凹部形成用開口部210をパターニングすることができる。
その後、図6に示すように、凹部形成用開口部210を通じて露出した第1キャリア110をエッチングし、図7に示すように、エッチングレジスト200を除去して凹部115を形成する。例えば、プラズマを利用した乾式エッチング工程またはエッチング液を利用した湿式エッチング工程によって、凹部形成用開口部210を通じて露出した第1キャリア110をエッチングして凹部115を形成することができる。本工程においては、湿式エッチング法で凹部115を形成し、半球状の凹部115が第1キャリア110に形成される。
ついで、図8に示すように、凹部115を含む第1キャリア110上に第1バリアー層310を形成する。第1バリアー層310は食刻防止層で、第1キャリア110に対して、第1キャリア110が選択的にエッチングされるようにする導電性金属でなる。本実施例においては、ニッケルでなる第1バリアー層310を形成する。
その後、図示されていないが、第1バリアー層310上にシード層(図示せず)を形成する段階をさらに含むことができる。シード層の形成は後続の電解メッキの前処理工程であって、電気伝導性の低い金属で第1バリアー層310を形成した場合には、電解メッキの円滑な進行のためにシード層を形成することが好ましい。
ついで、第1バリアー層310上に、凹部115を充填する金属バンプ615、及び回路パターン610を含む上部回路層を形成する段階である。
図9に示すように、第1バリアー層310上にメッキレジスト500を塗布する。メッキレジスト500は感光性ドライフィルムであることが好ましい。
その後、図10に示すように、メッキレジスト500に、凹部115の少なくとも一部を露出する開口部を含む回路パターン610形成用開口部をパターニングする。光遮断パターンを持つマスク(図示せず)を使用してメッキレジスト500を選択的に硬化して未硬化部分を除去することで、メッキレジスト500に凹部115の少なくとも一部を露出する開口部を含む回路パターン610形成用開口部をパターニングすることができる。
この際、凹部115の全体を開放するメッキレジスト500を形成することも可能であるが、回路パターン610の凹部115に連結される回路パターン610形成用開口部を形成するにおいて、露光工程上の誤差によって凹部115と正確に整合するパターンにメッキレジスト500がパターニングされない場合が発生することができるので、露光工程の誤差を考慮して、凹部115の中心部までにメッキレジスト500をパターニングすることが好ましい。凹部115は回路パターン610に比べて幅が大きいため、凹部115の中心部を基準としてメッキレジスト500をパターニングすれば、露光工程上の誤差があっても、凹部115の少なくとも一部を露出する回路パターン610形成用開口部を形成することが可能である。
その後、図11に示すように、メッキレジスト500の開口部をメッキして、凹部115を充填する金属バンプ615、及び回路パターン610を含む上部回路層を形成する。第1バリアー層310を引入線としてメッキレジスト500の開口部に電解メッキを施して、凹部115を充填する金属バンプ615、及び回路パターン610を含む上部回路層を形成することができる。金属バンプ615及び回路パターン610は、第1バリアー層310に対して選択的にエッチングされる電気伝導性金属でなり、本実施例においては、銅を使用する。
その後、図12に示すように、残留メッキレジスト500を除去する。残留メッキレジスト500を除去することで、第1キャリア110上に上部回路層を形成することができる。
ついで、図13に示すように、第2キャリア130上に第2バリアー層330を形成し、第2バリアー層330上に下部回路層630を形成する段階である。第2キャリア130上に下部回路層630を形成する工程は第1キャリア110上に上部回路層を形成する工程と特に違わなく、本実施例の第2キャリア130には凹部115が形成されないという点で一部違っている。しかし、下部回路層630にも金属でなるバンプを形成しようとする場合には、第1キャリア110と非常に類似の工程を行って下部回路層630を形成することができる。
ここで、第2キャリア130は第1キャリア110と類似の金属でなることが好ましいが、これに限定されるものではない。
下部回路層630の形成工程は前述した上部回路層の形成工程と並行することができる。また、単一キャリア、または熱接着剤で対向面が接着された一対のキャリアを使用して一面には上部回路層を形成すると同時に他面には下部回路層630を形成する工程で下部回路層630を形成することも可能である。
第2バリアー層330は、第2キャリア130に対して第2キャリア130が選択的にエッチングされるようにする金属でなる。本実施例においては、ニッケルでなる第2バリアー層330を形成する。
ついで、図14及び図15に示すように、絶縁層400を提供し、絶縁層400の上下面に上部回路層及び下部回路層630を転写する段階である。転写工程に先立ち、絶縁層400との接着力向上のために、上部回路層及び下部回路層630の露出した表面を粗面処理して凹凸を形成することが好ましい。
ついで、図16に示すように、第1キャリア110及び前記第2キャリア130を除去する。第1キャリア110及び第2キャリア130の除去は、絶縁層400の硬化及び回路層の埋込みが済んでから進み、第1キャリア110及び第2キャリア130が金属でなる場合、通常のエッチングで除去することができる。この場合、第1キャリア110及び第2キャリア130を成す金属は第1バリアー層310及び第2バリアー層330を成す金属に対して選択的にエッチングされる金属でなるので、上部回路層及び下部回路層630の損傷なしに第1及び第2キャリア130を除去することが可能である。一方、第2キャリア130が金属ではなく、例えば剥離重合体でなる場合には、剥離(peeling)によって除去することも可能である。
その後、図示されていないが、上部回路層及び下部回路層630を電気的に接続するビアを形成する工程を行うことができる。レーザードリルを利用して絶縁層400を穿孔し、ビアホールの内部を無電解/電解メッキによって金属で充填して上部回路層及び下部回路層630を電気的に接続するビアを形成することが可能である。
ついで、図17に示すように、第1バリアー層310及び第2バリアー層330を除去する段階である。第1バリアー層310及び第2バリアー層330を成す金属は上部回路層及び下部回路層630を成す金属に対して選択的にエッチングされる金属でなるので、上部回路層及び下部回路層630の損傷なしに第1バリアー層310及び第2バリアー層330を除去することができる。本実施例においては、ニッケル選択エッチング液を使用する。
その後、図示されていないが、下部回路層630と電気的に連結される更なるビルドアップ層を形成するか、一括積層方式で多層基板を形成することができる。このような多層基板の製造工程は公知の技術によって実施されるので、ここでその詳細な説明は省略する。
ついで、図18に示すように、絶縁層400の上下部にソルダレジスト層700を形成する。ソルダレジスト層700は金属バンプ615及び下部回路層630の接続パッドを露出する開放ホールを持つ。
ついで、図19に示すように、金属バンプ615上に表面保護層650を形成することができる。例えば、OSP処理を行うかニッケル及び金メッキを行って表面保護層650を形成することが可能である。
前述した工程によれば、回路パターン610形成工程で金属バンプ615を形成するので、微細なピッチの金属バンプ615を形成することができ、金属バンプ615のパッドが除去されるので、最外角回路層を高密度で具現することができる。また、ソルダを利用したバンプ形成方式に比べ、工程が簡素化する利点がある。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明はこれに限定されず、本発明の技術的思想内で、当該分野の通常の知識を持った者によってその変形又は改良が可能であることは言うまでもない。したがって、本発明の単純な変形ないし変更はいずれも本発明の範疇に属するものである。
本発明に係る金属バンプを持つプリント基板及びその製造方法は、一定の高さを持ち、別途のバンプパッドなしに回路パターンに直接接続することにより、微細なピッチで形成可能な金属バンプを持つプリント基板に適用可能である。
110 第1キャリア
200 エッチングレジスト
210 凹部形成用開口部
115 凹部
310 第1バリアー層
400 絶縁層
500 メッキレジスト
610 回路パターン
615 金属バンプ
130 第2キャリア
330 第2バリアー層
630 下部回路層
650 表面保護層

Claims (18)

  1. (A)メタルキャリア上に金属バンプ形成用凹部を形成する段階;
    (B)前記凹部を含む前記メタルキャリア上にバリアー層を形成する段階;
    (C)前記バリアー層上に、前記凹部を充填する金属バンプ及び回路パターンを含む上部回路層を形成する段階;
    (D)絶縁層を提供し、前記上部回路層を前記絶縁層上に転写する段階;及び
    (E)前記メタルキャリア及び前記バリアー層を除去する段階;
    を含むことを特徴とする、金属バンプを持つプリント基板の製造方法。
  2. 前記(E)段階の後、前記絶縁層上に、前記金属バンプを露出する開放ホールを持つソルダレジスト層を形成する段階をさらに含むことを特徴とする、金属バンプを持つプリント基板の製造方法。
  3. 前記(A)段階は、
    (I)メタルキャリアを提供する段階;
    (II)前記メタルキャリア上にエッチングレジストを塗布する段階;
    (III)前記エッチングレジストに凹部形成用開口部をパターニングする段階;
    (IV)前記凹部形成用開口部を通じて露出した前記メタルキャリアをエッチングして凹部を形成する段階;及び
    (V)前記エッチングレジストを除去する段階;
    を含むことを特徴とする、請求項1に記載の金属バンプを持つプリント基板の製造方法。
  4. 前記(B)段階の後、前記バリアー層上にシード層を形成する段階をさらに含むことを特徴とする、請求項1に記載の金属バンプを持つプリント基板の製造方法。
  5. 前記(C)段階は、
    (I)前記バリアー層上にメッキレジストルを塗布する段階;
    (II)前記メッキレジストに前記凹部の少なくとも一部を露出する開口部を含む回路パターン形成用開口部をパターニングする段階;及び
    (III)前記開口部をメッキして、前記凹部を充填する金属バンプ及び回路パターンを含む上部回路層を形成する段階;
    を含むことを特徴とする、請求項1に記載の金属バンプを持つプリント基板の製造方法。
  6. 前記メタルキャリア及び前記回路層は電気伝導性金属でなり、前記バリアー層は前記メタルキャリア及び前記上部回路層を成す金属に対して選択的にエッチングされる金属でなることを特徴とする、請求項1に記載の金属バンプを持つプリント基板の製造方法。
  7. 前記メタルキャリアは銅でなり、前記上部回路層は、銅(Cu)、すず(Sn)、またはすず(Sn)及び銀(Ag)の合金の中でいずれか一種でなり、前記バリアー層はニッケルでなることを特徴とする、請求項6に記載の金属バンプを持つプリント基板の製造方法。
  8. (A)第1キャリア上に金属バンプ形成用凹部を形成し、前記凹部を含む前記第1キャリア上に第1バリアー層を形成し、前記第1バリアー層上に、前記凹部を充填する金属バンプ及び回路パターンを含む上部回路層を形成する段階;
    (B)第2キャリア上に第2バリアー層を形成して前記第2バリアー層上に下部回路層を形成する段階;
    (C)絶縁層を提供し、前記絶縁層の上下面に前記上部回路層及び前記下部回路層を転写する段階;
    (D)前記第1キャリア及び前記第2キャリアを除去する段階;及び
    (E)前記第1バリアー層及び前記第2バリアー層を除去する段階;
    を含むことを特徴とする、金属バンプを持つプリント基板の製造方法。
  9. 前記(E)段階の後、前記絶縁層の上下部にソルダレジスト層を形成する段階をさらに含むことを特徴とする、請求項8に記載の金属バンプを持つプリント基板の製造方法。
  10. 前記第1キャリア、第2キャリア、上部回路層及び下部回路層は電気伝導性金属でなり、前記第1バリアー層及び第2バリアー層は前記第1キャリア、第2キャリア、上部回路層及び下部回路層を成す金属に対して選択的にエッチングされる金属でなることを特徴とする、請求項8に記載の金属バンプを持つプリント基板の製造方法。
  11. 前記(D)段階の後、前記上部回路層及び前記下部回路層を電気的に接続するビアを形成する段階をさらに含むことを特徴とする、請求項8に記載の金属バンプを持つプリント基板の製造方法。
  12. 絶縁層の上部に埋め込まれた電気伝導性金属でなる回路パターンを含む上部回路層;及び
    前記回路パターンと同様の物質で一体形成され、前記回路パターンの上部に突出し、前記絶縁層の上部に突出した金属バンプ;
    を含むことを特徴とする、金属バンプを持つプリント基板。
  13. 前記金属バンプの下面の一部が前記回路パターンに連結されたことを特徴とする、請求項12に記載の金属バンプを持つプリント基板。
  14. 前記絶縁層上に形成され、前記金属バンプを露出する開放ホールを持つソルダレジスト層をさらに含むことを特徴とする、請求項12に記載の金属バンプを持つプリント基板。
  15. 前記絶縁層の下部に埋め込まれた下部回路層をさらに含むことを特徴とする、請求項12に記載の金属バンプを持つプリント基板。
  16. 前記金属バンプ上に形成され、OSP表面処理層またはニッケル及び金メッキ層でなる表面保護層をさらに含むことを特徴とする、請求項12に記載の金属バンプを持つプリント基板。
  17. 前記回路パターン及び前記金属バンプは、銅(Cu)、すず(Sn)、またはすず(Sn)及び銀(Ag)の合金の中でいずれか一種でなることを特徴とする、請求項12に記載の金属バンプを持つプリント基板。
  18. 前記回路パターンと前記下部回路層を電気的に連結するビアをさらに含むことを特徴とする、請求項15に記載の金属バンプを持つプリント基板。
JP2009049589A 2008-11-28 2009-03-03 金属バンプを持つプリント基板及びその製造方法 Active JP5048005B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080119895A KR101022912B1 (ko) 2008-11-28 2008-11-28 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR10-2008-0119895 2008-11-28

Publications (2)

Publication Number Publication Date
JP2010129998A JP2010129998A (ja) 2010-06-10
JP5048005B2 true JP5048005B2 (ja) 2012-10-17

Family

ID=42221765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049589A Active JP5048005B2 (ja) 2008-11-28 2009-03-03 金属バンプを持つプリント基板及びその製造方法

Country Status (3)

Country Link
US (4) US8141241B2 (ja)
JP (1) JP5048005B2 (ja)
KR (1) KR101022912B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101235386B1 (ko) * 2011-12-21 2013-02-20 주식회사 심텍 미세 피치 범프를 구비하는 인쇄회로기판 및 그 제조 방법
KR101255958B1 (ko) * 2011-12-28 2013-04-23 삼성전기주식회사 회로기판의 제조방법
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
CN105451430A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 部分内埋式线路结构及其制造方法
KR20160032524A (ko) * 2014-09-16 2016-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2018212498A1 (ko) 2017-05-15 2018-11-22 엘지이노텍 주식회사 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN108112189A (zh) * 2017-12-29 2018-06-01 京信通信系统(中国)有限公司 金属导体微波网络电路的焊点结构及焊接结构
CN108770219B (zh) * 2018-08-03 2021-07-30 诚亿电子(嘉兴)有限公司 无引线板面镀金与osp表面处理的pcb板制作方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3213740A1 (de) * 1982-04-14 1983-12-15 Oerlikon-Boehringer GmbH, 7320 Göppingen Wirbelgeraet
US4597177A (en) * 1984-01-03 1986-07-01 International Business Machines Corporation Fabricating contacts for flexible module carriers
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US5323035A (en) * 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
US5158466A (en) * 1991-03-04 1992-10-27 Hughes Aircraft Company Metallically encapsulated elevated interconnection feature
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
JP2910398B2 (ja) * 1992-04-22 1999-06-23 日本電気株式会社 半田バンプ形成方法
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5977783A (en) * 1994-10-28 1999-11-02 Nitto Denko Corporation Multilayer probe for measuring electrical characteristics
US5619072A (en) * 1995-02-09 1997-04-08 Advanced Micro Devices, Inc. High density multi-level metallization and interconnection structure
US5613861A (en) * 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JPH09186162A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 金属バンプの形成方法
US5936847A (en) * 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
JPH1064954A (ja) 1996-08-21 1998-03-06 Nitto Denko Corp 半導体装置の製造方法および製造装置
DE69740139D1 (de) * 1996-12-19 2011-04-14 Ibiden Co Ltd Mehrlagige Leiterplatte
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6400016B2 (en) * 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
EP1436773A1 (fr) * 2001-10-09 2004-07-14 NagraID S.A. Module electronique avec bossage de protection
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
JP4193479B2 (ja) 2002-12-04 2008-12-10 ソニー株式会社 素子実装基板の製造方法
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
JP2004221502A (ja) * 2003-01-17 2004-08-05 Nec Electronics Corp バンプ電極付き配線基板及びその製造方法
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
JP4290070B2 (ja) * 2003-06-06 2009-07-01 キヤノン株式会社 面状ケーブル部材の接続部の補強方法及び画像表示装置の製造方法
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Okiセミコンダクタ株式会社 半導体装置
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
JP2007250925A (ja) 2006-03-17 2007-09-27 Ricoh Co Ltd 配線構造体及びその製造方法
US7569471B2 (en) * 2006-06-29 2009-08-04 Intel Corporation Method of providing mixed size solder bumps on a substrate using a solder delivery head
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP2008182163A (ja) 2007-01-26 2008-08-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
KR100797682B1 (ko) 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
TWI334183B (en) * 2007-02-15 2010-12-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US8323771B1 (en) * 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板

Also Published As

Publication number Publication date
KR20100061026A (ko) 2010-06-07
US20160242284A9 (en) 2016-08-18
US8464423B2 (en) 2013-06-18
US8141241B2 (en) 2012-03-27
US20140202748A1 (en) 2014-07-24
US20120060365A1 (en) 2012-03-15
US20120061132A1 (en) 2012-03-15
JP2010129998A (ja) 2010-06-10
US20100132985A1 (en) 2010-06-03
KR101022912B1 (ko) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
JP5267604B2 (ja) 配線板及びその製造方法
US8207450B2 (en) Printed circuit board comprising metal bumps integrated with connection pads
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20100252304A1 (en) Wiring board and method of manufacturing the same
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
JP2015510686A (ja) 基板コア層に関する方法及び装置
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2010171387A (ja) 回路基板構造及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP5432800B2 (ja) 配線基板の製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
JP2018195600A (ja) 配線基板、配線基板の製造方法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법
KR20160097799A (ko) 인쇄회로기판 및 그 제조방법
TW201507562A (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5048005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250