JP2010135720A - 金属バンプを持つプリント基板及びその製造方法 - Google Patents

金属バンプを持つプリント基板及びその製造方法 Download PDF

Info

Publication number
JP2010135720A
JP2010135720A JP2009052541A JP2009052541A JP2010135720A JP 2010135720 A JP2010135720 A JP 2010135720A JP 2009052541 A JP2009052541 A JP 2009052541A JP 2009052541 A JP2009052541 A JP 2009052541A JP 2010135720 A JP2010135720 A JP 2010135720A
Authority
JP
Japan
Prior art keywords
layer
metal
circuit board
printed circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009052541A
Other languages
English (en)
Inventor
Jin-Yong An
ヨン アン・ジン
Ki Hwan Kim
ファン キム・キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010135720A publication Critical patent/JP2010135720A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

【課題】微細なピッチと均一な高さを持つ金属バンプを持つプリント基板の構造及び製造方法を提供する。
【解決手段】絶縁層３００の上部に突出した一定直径の金属バンプ９００；絶縁層３００の下に形成された回路層５３０；及び絶縁層３００に貫設され、金属バンプ９００と回路層５３０を電気的に接続するビア５１０を含む。
【選択図】図２

Description

本発明は金属バンプを持つプリント基板及びその製造方法に係り、より詳しくは一定の直径を持ち、別途のバンプパッドなしにビアの端部に直接接続することで微細なピッチで形成可能な金属バンプを持つプリント基板及びその製造方法に関するものである。
電子産業の発達につれて、電子部品が高性能化していき、これに応えてパッケージ（ＰＫＧ）も小型化、高密度化することが要求される。また、ＩＣとメインボードを連結するインターポーザー（基板）も高密度化しなければならない。パッケージの高密度化の原因は、ＩＣのＩ／Ｏの数が増えることによるもので、インターポーザーと連結する方法もよりよい方向に進んでいる。現在の高密度パッケージにおけるＩＣ実装方法には、ワイヤボンディング方式とフリップボンディング方式が使用されており、Ｉ／Ｏが一定の数以上に増えると、実装にかかる費用のため、フリップボンディング方式が好まれている。
図１Ａ〜図１Ｍは従来技術による半導体チップ実装基板を製造する工程を示す図である。
まず、図１Ａに示すように、両面銅張積層板でなるキャリア１が提供されれば、図１Ｂに示すように、ソルダレジスト３を塗布し、図１Ｃに示すように、ドライフィルム５を塗布してからパターニングする。その後、図１Ｄに示すように、電解メッキを施した後、図１Ｅに示すように、ドライフィルム５を除去して接続パッド７を形成する。ついで、図１Ｆに示すように、第１絶縁層９を積層し、図１Ｇに示すように、第１回路層１１を形成する。
その後、図１Ｈに示すように、前述した工程を繰り返して追加のビルドアップ層１３を形成し、図１Ｉに示すように、ソルダレジスト１５を塗布する。
ついで、図１Ｊに示すように、ルーティング工程を行ってキャリア１を分離し、図１Ｋに示すように、キャリア銅箔をエッチングで除去する。その後、図１Ｌに示すように、ソルダレジスト３、１５をパターニングして接続パッド７を露出する開口部１７を形成する。
ついで、図１Ｍに示すように、上部接続パッド上にフリップチップボンディングのためのソルダボール１９を形成する。ソルダボール１９の形成は、スクリーンプリンティングによるソルダペーストの印刷、及びリフロー（ｒｅｆｌｏｗ）工程でなされる。
しかし、前述したように、プリンティング方式を用いるプリント基板のバンプ形成方法は広い接続パッドを要求するため、１２０μｍ以下の微細ピッチ（ｐｉｔｃｈ）を持つバンプを具現しにくいという問題点を持つ。
また、プリンティング方式を用いるバンプ形成方法は、微細なバンプを形成する場合、バンプが形成されないか、形成されても体積が非常に小さく形成される問題点をもたらす。
また、接続パッドはメッキ方式で形成されるため、メッキ偏差によって厚さが均一でなく、ソルダペーストを印刷する工程においても印刷量をまったく均一に合わせるのが難しいため、ソルダボールの高さが均一ではなく、これによって半導体チップと連結されないソルダボールが形成される問題点がある。
また、ソルダレジスト１５の段差が大きいため、電子部品の実装後に行われるアンダーフィル工程でボイド（ｖｏｉｄ）が発生する問題があった。
したがって、本発明は前述したような従来技術の問題点を解決するためになされたもので、微細なピッチと均一な高さを持つ金属バンプを持つプリント基板の構造及び製造方法を提供することをその目的とする。
前記課題を解決するために、一観点によれば、本発明は、絶縁層の上部に突出した一定直径の金属バンプ；前記絶縁層の下に形成された回路層；及び前記絶縁層に貫設され、前記金属バンプと前記回路層を電気的に接続するビア；を含む、金属バンプを持つプリント基板を提供する。
前記プリント基板は、前記絶縁層の下に積層され、前記回路層と電気的に接続する下部回路層を持つビルドアップ層をさらに含むことができる。
前記ビアは前記絶縁層の内部から前記金属バンプ方向に直径が減少する形状であることができる。
前記下部回路層は接続パッドを含み、前記プリント基板は、前記下部回路層を覆い、前記接続パッドを露出する開口部を持つソルダレジスト層をさらに含むことができる。
前記目的を達成するために、他の観点によれば、本発明は、（Ａ）金属層を提供する段階；（Ｂ）金属層の一面に絶縁層を積層し、前記絶縁層に前記金属層を露出するビアホールを形成する段階；（Ｃ）前記絶縁層上に、前記ビアホールに充填されたビアを含む回路層を形成する段階；及び（Ｄ）前記ビア端部に接続する金属バンプを形成する段階；を含む金属バンプを持つ、プリント基板の製造方法を提供する。
前記（Ａ）段階において、金属層はキャリアの外側に積層された状態として提供され、前記（Ｄ）段階の前、前記金属層を前記キャリアから分離する段階をさらに含むことができる。
前記（Ｃ）段階の後、前記絶縁層上に下部回路層を含むビルドアップ層を形成する段階をさらに含むことができる。
前記（Ｃ）段階は、（Ｉ）前記ビアホールの内壁を含む前記絶縁層上にシード層を形成する段階；（ＩＩ）前記シード層上に、前記ビアホールを露出する開口部を含む回路層形成用開口部を持つメッキレジスト層を形成する段階；（ＩＩＩ）前記開口部をメッキすることにより、ビアホールを充填するビアを含む回路層を形成する段階；及び（ＩV）前記シード層の露出部を除去する段階；を含むことができる。
前記（Ｄ）段階は、（Ｉ）前記金属層上にエッチングレジストを塗布してパターニングする段階；及び（ＩＩ）前記エッチングレジスを通じて露出した前記金属層を反応性イオン工程でエッチングして金属バンプを形成する段階；を含むことができる。
前記（Ｄ）段階は、（Ｉ）前記金属層上、に金属バンプ形成用開放ホールを持つメッキレジストを積層する段階；（ＩＩ）前記開放ホールをメッキして金属バンプを形成する段階；及び（ＩＩＩ）前記金属層の露出部をエッチングで除去する段階；を含むことができる。
本発明によるプリント基板は、電気伝導特性に優れたポスト形状の金属バンプを含むので、プリント基板に実装される電子部品との電気的な接続が良好である。
また、金属バンプは、上部直径より下部直径が大きくなる形状ではなくて一定の直径を持ち、別途のバンプパッドなしにビアの端部に直接接続するので、微細なピッチの金属バンプを含む利点がある。
また、ソルダレジスト層の段差がないので、アンダーフィル工程の際、ボイドの発生がない利点がある。
また、本発明によるプリント基板の製造工程によれば、キャリア上に積層された形態で提供された金属層を利用して金属バンプを形成するので、高さが一定であり、電気伝導特性に優れたポスト形状の金属バンプを持つプリント基板を製造することができる。
従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 従来技術による半導体チップ実装基板を製造する工程を示す図である。 本発明の好適な実施例による金属バンプを持つプリント基板の断面図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。 図１７に示すプリント基板に電子部品が実装された状態を示す断面図である。 図１７に示されたプリント基板の金属バンプにソルダ接合部をさらに形成した後、電子部品を実装した状態を示す断面図である。
以下、本発明による金属バンプを持つプリント基板及びその製造方法の好適な実施例を添付図面に基づいて詳細に説明すれば次のようである。添付図面の全般にわたって、同一または対応の構成要素は同一図面符号を付け、重複する説明は省略する。本明細書において、上部、下部などの用語は一つの構成要素を他の構成要素から区別するために使用されるもので、構成要素が前記用語によって制限されるものではない。
図２は本発明の好適な実施例による金属バンプを持つプリント基板の断面図である。同図に示すように、本実施例によるプリント基板は、絶縁層３００の上部に突出した一定直径の金属バンプ９００、絶縁層３００の下に形成された回路層５３０、及び絶縁層３００に貫設され、金属バンプ９００と回路層５３０を電気的に接続するビア５１０を含む構成である。
絶縁層３００はソルダレジスト層でなることができ、あるいは層間絶縁材として通常に使用される複合高分子樹脂でなることができる。絶縁層３００は、例えば、プリプレグ、またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を使用することができるが、特にこれに限定されるものではない。
回路層５３０は絶縁層３００の下に形成されて電気信号を伝達する電気伝導性金属パターンでなり、例えば金、銀、銅、ニッケルなどの金属でなることができる。
金属バンプ９００は絶縁層３００の上部に突出し、後にプリント基板に実装される電子部品１０００（図１８参照）と回路層５３０を電気的に接続する機能を果たす。本実施例の金属バンプ９００は、下部直径と上部直径が一定であるポスト形状である。ここで、一定であるという意味は、金属バンプ９００の上部直径と下部直径が数学的にまったく同一であることを意味するものではなく、基板の製造工程で発生する加工誤差などによる微細な直径の変化を含む意味で使用される。
ビア５１０は絶縁層３００を貫通するビアホール３１０の内部に充填されてなり、金属バンプ９００と回路層５３０を電気的に接続する。ビア５１０は電気伝導性金属でなり、回路層５３０を成す金属と同じ金属でなるのが好ましい。この際、ビア５１０は絶縁層３００の内部から金属バンプ９００方向に直径が減少する形状である。すなわち、金属バンプ９００はビア５１０の直径が最小の面に連結され、別途のバンプパッドがない。
一方、以上では本実施例の特徴部であるプリント基板の上部構造について説明したが、本実施例によるプリント基板は、絶縁層３００の下に積層され、回路層５３０と電気的に接続する下部回路層６３０を持つビルドアップ層６００をさらに含む。ビルドアップ層６００は、回路層５３０と下部回路層６３０の間に内層回路層をさらに含むことができ、本実施例では、１層の内層回路層のみを例示的に示したが、このような内層回路層の数は制限されるものではない。必要によって内層回路層の数を調節することができることは当業者であれば易しく理解することができる。
この際、下部回路層６３０は接続パッドを含むことができ、下部回路層６３０を覆い、接続パッドを露出する開口部７１０を持つソルダレジスト層７００をさらに含むことができる。
前述したようなプリント基板は、電気伝導特性に優れたポスト形状の金属バンプ９００を含むので、プリント基板に実装される電子部品１０００との電気的な接続が良好である。
また、金属バンプ９００は、上部直径より下部直径が広くなる形状でなくて一定の直径を持ち、別途のバンプパッドなしにビア５１０の端部に直接接続するので、微細なピッチの金属バンプ９００を持つ利点がある。
図３〜図１３は本発明の好適な一実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。以下、これら図に基づいて本実施例による金属バンプを持つプリント基板の製造工程を説明する。
まず、金属層１５０を提供する段階である。本実施例においては、図３に示すように、金属層１５０はキャリア１００の外側に積層された状態で提供される。すなわち、本実施例で使用するキャリア１００は、例えば両面銅張積層板及び絶縁材でなる支持基板１１０、支持基板１１０上に積層された離型層１３０、及び離型層１３０上に積層された金属層１５０でなる。キャリア１００は、製造工程中にプリント基板が撓む問題を防止する支持体の機能を果たす。離型層１３０は支持基板１１０より小さな長さ及び面積を持ち、支持基板１１０の両側部を除き、支持基板１１０上に形成されることが好ましい。これは、プリント基板の製造工程の後半に金属層１５０とキャリア１００の分離を容易にするためである。
ここで、離型層１３０は一般的な離型物質を薄膜コーティングまたはスパッタリング工程で形成することができる。金属層１５０は銅、金、銀などのような伝導性金属でなることができ、本実施例においては、好ましくは３０μｍ〜１００μｍの厚さを持つ銅箔を使用する。
この際、本実施例では、キャリア１００の両面に積層工程を行う方式を例示的に説明するが、キャリア１００の一面にだけ積層工程を行うこともできる。
ついで、図４に示すように、金属層１５０の一面に絶縁層３００を積層し、絶縁層３００に金属層１５０を露出するビアホール３１０を形成する。絶縁層３００は層間絶縁材として通常に使用される複合高分子樹脂でなることができる。絶縁層３００は、例えばプリプレグ、またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を使用することができるが、本実施例では、ソルダレジストでなる絶縁層３００を使用する。
ビアホールの形成は、ＹＡＧレーザーまたはＣＯ２レーザーを用いるレーザードリルで行うことができる。
ついで、絶縁層３００上に、ビアホール３１０に充填されたビア５１０とともに回路層５３０を形成する段階である。まず、ビアホール３１０の内壁を含む絶縁層３００上にシード層（図示せず）を形成する。シード層の形成は、以後に行われる電解メッキの前処理工程である。
その後、図５に示すように、シード層上に、前記ビアホール３１０を露出する開口部４１０とともに回路層５３０形成用開口部４３０を持つメッキレジスト層４００を形成する。メッキレジスト層４００は好ましくは感光性ドライフィルムでなり、メッキレジストを塗布した後、光遮断パターンを持つマスクを使用して選択的露光及び硬化を行って未硬化部分を除去することにより、メッキレジスト層４００をパターニングすることができる。
その後、図６に示すように、メッキレジスト層４００の開口部４１０、４３０をメッキし、シード層の露出部を除去してビア５１０及び回路層５３０を形成することができる。シード層を引込線として電解メッキを行ってビア５１０及び回路層５３０を形成し、フラッシュエッチングまたはクィックエッチングで露出シード層を除去する。
ついで、図７に示すように、絶縁層３００上に、下部回路層６３０を含むビルドアップ層６００を形成する。ビルドアップ層６００は、絶縁材の積層、ビアホールの形成、及び回路メッキの過程でなるセミアディティブ工法で形成することができ、ビルドアップ層６００の形成工程は詳述しない。下部回路層６３０が完成されれば、図８に示すように、下部回路層６３０を覆うソルダレジスト層７００を形成する。本実施例では１層の内層回路層、及び下部回路層６３０の二つの層をビルドアップする工程を示したが、ビルドアップ工程の際に付け加えられる回路層の数は制限されない。
ついで、図９に示すように、金属層１５０をキャリア１００から分離する。キャリア１００とキャリア１００上に積層されたプリント基板の側部をルーティング工程で切断することで、キャリア１００を金属層１５０から分離することができる。ここで、ルーティング工程とはルーティングビットを利用して機械的に行う切断／裁断工程を言い、プリント基板及びキャリア１００の側部を切断して除去することで、離型層１３０によってキャリア１００を構成する支持基板１１０から金属層１５０が分離される。
ついで、ビア５１０の端部に接続する金属バンプ９００を形成する段階である。
図１０に示すように、キャリア１００から金属層１５０が分離されれば、図１１に示すように、金属層１５０上にエッチングレジスト８１０を塗布しからパターニングを行う。エッチングレジスト８１０は感光性ドライフィルムであることが好ましい。
その後、図１２に示すように、エッチングレジスト８１０を通じて露出した金属層１５０を除去して金属バンプ９００を形成する。この工程は金属エッチング液を用いる一般的な湿式エッチング工程で行うこともできるが、反応性イオンエッチング工程で金属バンプ９００を形成することが好ましい。
反応性イオンエッチング工程は乾式エッチング技術のもので、食刻ガスをプラズマ状態に作り、上下部電極を利用してプラズマ状態のガスを電気活性高分子に衝突させる方式を用いて、物理的衝撃と化学反応の結合によってエッチングがなされる。湿式エッチング工程によれば、バンプの側面がテーパーになった形状を持つことになるが、反応性イオンエッチング工程によれば、一定直径の、つまり側面にテーパーがないポスト形状の金属バンプ９００を形成することが可能である。
この際、直径が一定であるという意味は、金属バンプ９００の上部直径と下部直径が数学的にまったく同一であることを意味するものではなく、基板の製造工程で発生する加工誤差などによる微細な直径の変化を含む意味で使用される。
ついで、図１３に示すように、下部回路層６３０上に形成されたソルダレジスト層７００に、下部接続パッドを露出する開口部７１０を形成する。
その後、金属バンプ９００上にソルダでなる接続部をさらに形成することができ、下部接続パッドの表面にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅｓ）処理を行うかあるいは無電解ニッケル／金鍍金（ＥＮＩＧ、Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）層を形成することができる。
図１４〜図１７は本発明の他の好適な実施例による金属バンプを持つプリント基板の製造方法を工程順に示す図である。以下、これらの図に基づいて本実施例による金属バンプを持つプリント基板の製造工程を説明するが、前述した実施例と重複する説明は省略する。
まず、金属層１５０を提供する段階である。本実施例における金属層１５０は好ましくは１μｍ〜３μｍの厚さを持つシード（ｓｅｅｄ）金属層１５０であり、本実施例ではシード銅箔を使用する。
その後、ビア５１０及び回路層５３０の形成、ビルドアップ層６００の形成などの工程は前述した実施例と同一または類似であるので、それについては省略し、以下では金属バンプ９００の形成工程について説明する。
図１４に示すように、キャリア１００から金属層１５０が分離されれば、図１５に示すように、金属層１５０上に金属バンプ９００形成用開放ホール８３５を持つメッキレジスト８３０を積層する。メッキレジスト８３０は感光性ドライフィルムであることが好ましい。
ついで、図１６に示すように、メッキレジスト８３０の開放ホール８３５をメッキして金属バンプ９００を形成し、金属層１５０の露出部をエッチングで除去する。金属層１５０を引込線として電解メッキを行うことで金属バンプ９００を形成し、フラッシュエッチングまたはクィックエッチングを行って露出金属層１５０を除去する。
その後、図１７に示すように、ソルダレジスト層７００に下部接続パッドを露出する開口部７１０をパターニングする。
前述したようなプリント基板の製造工程によれば、キャリア１００上に積層された形態として提供された金属層１５０を利用して金属バンプ９００を形成するので、高さが一定であり、電気伝導特性に優れたポスト形状の金属バンプを持つプリント基板を製造することができる。
また、金属バンプ９００を形成するとき、反応性イオンエッチング工程またはセミアディティブ（ＳＡＰまたはＭＳＡＰ）工法で金属バンプ９００を形成するので、一定直径の金属バンプ９００を形成することができ、これにより微細ピッチを持つバンプを形成することが可能であるという利点がある。
図１８は図１７に示されたプリント基板に電子部品１０００が実装された状態を示す図、図１９は図１７に示されたプリント基板の金属バンプ９００にソルダ接合部をさらに形成した後、電子部品１０００を実装した状態を示す断面図である。
これに示すように、本発明によるプリント基板は微細なピッチの金属バンプ９００を持つので、電子部品１０００のＩ／Ｏの数が多い小型電子部品１０００とも良好に接合することができる。
以上本発明を好適な実施例に基づいて説明したが、本発明が前述した実施例に限定されるものではなく、本発明の思想及び範囲を逸脱しない範囲内で多様に修正及び変形することができるのは、この技術分野で通常の知識を持った者には明らかである。よって、そのような変形例または修正例は本発明の特許請求範囲に属するものである。
本発明は、微細なピッチと均一な高さを持つ金属バンプを持つプリント基板の構造及び製造方法に適用可能である。
１００ キャリア
１１０ 支持基板
１３０ 離型層
１５０ 金属層
３００ 絶縁層
３１０ ビアホール
４００ メッキレジスト層
４１０ ビア形成用開口部
４３０ 回路形成用開口部
５１０ ビア
５３０ 回路層
６００ ビルドアップ層
６３０ 下部回路層
７００ ソルダレジスト層
７１０ 開口部
８１０ エッチングレジスト層
８３０ メッキレジスト
８３５ 金属バンプ形成用開放ホール
９００ 金属バンプ
１０００ 電子部品

Claims (10)

  1. 絶縁層の上部に突出した一定直径の金属バンプ；
    前記絶縁層の下に形成された回路層；及び
    前記絶縁層に貫設され、前記金属バンプと前記回路層を電気的に接続するビア；
    を含むことを特徴とする、金属バンプを持つプリント基板。
  2. 前記絶縁層の下に積層され、前記回路層と電気的に接続する下部回路層を持つビルドアップ層をさらに含むことを特徴とする、請求項１に記載の金属バンプを持つプリント基板。
  3. 前記ビアは前記絶縁層の内部から前記金属バンプ方向に直径が減少する形状であることを特徴とする、請求項１に記載の金属バンプを持つプリント基板。
  4. 前記下部回路層は接続パッドを含み、
    前記プリント基板は、前記下部回路層を覆い、前記接続パッドを露出する開口部を持つソルダレジスト層をさらに含むことを特徴とする、請求項２に記載のプリント基板。
  5. （Ａ）金属層を提供する段階；
    （Ｂ）金属層の一面に絶縁層を積層し、前記絶縁層に前記金属層を露出するビアホールを形成する段階；
    （Ｃ）前記絶縁層上に、前記ビアホールに充填されたビアを含む回路層を形成する段階；及び
    （Ｄ）前記ビア端部に接続する金属バンプを形成する段階；
    を含むことを特徴とする、金属バンプを持つプリント基板の製造方法。
  6. 前記（Ａ）段階において、金属層はキャリアの外側に積層された状態として提供され、
    前記（Ｄ）段階の前、前記金属層を前記キャリアから分離する段階をさらに含むことを特徴とする、請求項５に記載の金属バンプを持つプリント基板の製造方法。
  7. 前記（Ｃ）段階の後、前記絶縁層上に下部回路層を含むビルドアップ層を形成する段階をさらに含むことを特徴とする、請求項５に記載の金属バンプを持つプリント基板の製造方法。
  8. 前記（Ｃ）段階は、
    （Ｉ）前記ビアホールの内壁を含む前記絶縁層上にシード層を形成する段階；
    （ＩＩ）前記シード層上に、前記ビアホールを露出する開口部を含む回路層形成用開口部を持つメッキレジスト層を形成する段階；
    （ＩＩＩ）前記開口部をメッキすることにより、ビアホールを充填するビアを含む回路層を形成する段階；及び
    （ＩV）前記シード層の露出部を除去する段階；
    を含むことを特徴とする、請求項５に記載の金属バンプを持つプリント基板の製造方法。
  9. 前記（Ｄ）段階は、
    （Ｉ）前記金属層上にエッチングレジストを塗布してパターニングする段階；及び
    （ＩＩ）前記エッチングレジスを通じて露出した前記金属層を反応性イオン工程でエッチングして金属バンプを形成する段階；
    を含むことを特徴とする、請求項５に記載の金属バンプを持つプリント基板の製造方法。
  10. 前記（Ｄ）段階は、
    （Ｉ）前記金属層上、に金属バンプ形成用開放ホールを持つメッキレジストを積層する段階；
    （ＩＩ）前記開放ホールをメッキして金属バンプを形成する段階；及び
    （ＩＩＩ）前記金属層の露出部をエッチングで除去する段階；
    を含むことを特徴とする、請求項５に記載の金属バンプを持つプリント基板の製造方法。
JP2009052541A 2008-12-08 2009-03-05 金属バンプを持つプリント基板及びその製造方法 Pending JP2010135720A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124152A KR20100065689A (ko) 2008-12-08 2008-12-08 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2010135720A true JP2010135720A (ja) 2010-06-17

Family

ID=42229816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009052541A Pending JP2010135720A (ja) 2008-12-08 2009-03-05 金属バンプを持つプリント基板及びその製造方法

Country Status (3)

Country Link
US (2) US20100139969A1 (ja)
JP (1) JP2010135720A (ja)
KR (1) KR20100065689A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094840A (ja) * 2010-09-29 2012-05-17 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
KR101617023B1 (ko) * 2014-11-27 2016-05-02 (주)심텍 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
JP2016208007A (ja) * 2015-04-23 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、半導体パッケージ及びその製造方法
JP2016225620A (ja) * 2015-06-01 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095211B1 (ko) 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
KR101300413B1 (ko) * 2011-11-24 2013-08-26 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
KR101420088B1 (ko) * 2013-08-07 2014-07-17 대덕전자 주식회사 회로기판 제조방법
US9159682B2 (en) 2013-09-08 2015-10-13 Freescale Semiconductor, Inc. Copper pillar bump and flip chip package using same
KR20150060001A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이의 제조방법, 그리고 인쇄회로기판 제조방법
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
JP2017135193A (ja) * 2016-01-26 2017-08-03 イビデン株式会社 プリント配線板、及び、そのプリント配線板の製造方法
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110120A (ja) * 2005-10-14 2007-04-26 Samsung Electro-Mechanics Co Ltd コア層のない基板及びその製造方法
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
US6822170B2 (en) * 2000-12-26 2004-11-23 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7649748B2 (en) * 2005-06-15 2010-01-19 Ibiden Co., Ltd. Multilayer printed wiring board
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110120A (ja) * 2005-10-14 2007-04-26 Samsung Electro-Mechanics Co Ltd コア層のない基板及びその製造方法
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094840A (ja) * 2010-09-29 2012-05-17 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
KR101617023B1 (ko) * 2014-11-27 2016-05-02 (주)심텍 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
JP2016208007A (ja) * 2015-04-23 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、半導体パッケージ及びその製造方法
JP2016225620A (ja) * 2015-06-01 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ

Also Published As

Publication number Publication date
KR20100065689A (ko) 2010-06-17
US20120211464A1 (en) 2012-08-23
US20100139969A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
US8207450B2 (en) Printed circuit board comprising metal bumps integrated with connection pads
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
US8541695B2 (en) Wiring board and method for manufacturing the same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP2009246358A (ja) 多層配線基板
US8141241B2 (en) Method of manufacturing a printed circuit board having metal bumps
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
JP2009253261A (ja) 高密度回路基板及びその形成方法
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
JP2009246357A (ja) 多層配線基板、及びその製造方法
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2010226075A (ja) 配線板及びその製造方法
JP2014150091A (ja) 配線基板およびその製造方法
JP2008270633A (ja) 半導体素子内蔵基板
JP4319917B2 (ja) 部品内蔵配線板の製造方法
TW201431454A (zh) 電路板及其製作方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2013187458A (ja) 多層プリント配線基板の製造方法及び多層プリント配線基板
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
JP2011171404A (ja) 半導体装置用ｔａｂテープ及びその製造方法
TW201507562A (zh) 電路板及其製作方法
JP2006245168A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927