JP2017135193A - プリント配線板、及び、そのプリント配線板の製造方法 - Google Patents

プリント配線板、及び、そのプリント配線板の製造方法 Download PDF

Info

Publication number
JP2017135193A
JP2017135193A JP2016012464A JP2016012464A JP2017135193A JP 2017135193 A JP2017135193 A JP 2017135193A JP 2016012464 A JP2016012464 A JP 2016012464A JP 2016012464 A JP2016012464 A JP 2016012464A JP 2017135193 A JP2017135193 A JP 2017135193A
Authority
JP
Japan
Prior art keywords
conductor
layer
wiring board
printed wiring
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016012464A
Other languages
English (en)
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016012464A priority Critical patent/JP2017135193A/ja
Priority to US15/414,918 priority patent/US10051736B2/en
Publication of JP2017135193A publication Critical patent/JP2017135193A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating

Abstract

【課題】 薄いプリント配線板の提供
【解決手段】 実施形態のプリント配線板は、第3面F3と第3面F3と反対側の第4面F4とを有する第2樹脂絶縁層50Bと、第2樹脂絶縁層50Bの第3面下に形成されている第2導体層58Aと、第2樹脂絶縁層の第4面上に形成されている第3導体層58Bと、第2樹脂絶縁層を貫通し、第2導体層と第3導体層とを接続している第2ビア導体36Bとを有する。そして、第2導体層58Aは第1導体部58A1と第2導体部58A2とからなる第2導体回路58AC2とを有し、第1導体部58A1の厚みは第2導体部58A2の厚みより厚く、第2ビア導体36Bは第1導体部58A1に至っている。
【選択図】 図1

Description

本発明は、第1導体部と第2導体部とからなる第2導体回路を有するプリント配線板とそのプリント配線板の製造方法に関する。
特許文献1は、特許文献1の図4(g)に特許文献1のプリント配線板の1例を示している。その図によれば、特許文献1は層間樹脂絶縁層上に銅箔から回路を形成し、電解めっきからなるビアホールを形成している。また、特許文献1の図4(g)によれば、層間樹脂絶縁層上の回路の上面の位置とビアホールの上面の位置は異なっている。
特開2004−319994号公報
[特許文献1の課題]
特許文献1では、特許文献1の図4(g)に示されるように、ビアホールと回路との間に接合界面が存在する。そのため、ヒートサイクル等で、ビアホールと回路との間の接続信頼性が低下すると予想される。また、層間樹脂絶縁層上の回路が銅箔から形成されているので、回路の厚みを薄くすることが難しいと考えられる。回路の厚みが厚いと、プリント配線板の厚みが厚くなると予想される。特許文献1の技術により、層間樹脂絶縁層上の回路の厚みが薄くなると、回路と回路に至るビア導体との間の接続信頼性が低下すると考えられる。
本発明に係るプリント配線板は、第1導体部と前記第1導体部を囲み前記第1導体部と一体に形成されている第2導体部とからなる導体回路を有する第2導体層と、前記第2導体層上に形成され、前記第1導体部に至る第2ビア導体用の第2開口を有する第2樹脂絶縁層と、前記第2樹脂絶縁層上に形成されている第3導体層と、前記第2開口に形成され、前記第2導体層と前記第3導体層を接続する第2ビア導体を有する。そして、前記第1導体部の厚みは前記第2導体部の厚みより厚い。
本発明に係るプリント配線板の製造方法は、面上に、第2導体回路を形成するためのめっきレジストを形成することと、前記めっきレジストから露出する前記面上にめっき膜を形成することと、前記めっきレジストから露出する前記めっき膜上にエッチングレジストを形成することと、前記エッチングレジストから露出する前記めっき膜を薄くすることで、第1導体部と前記第1導体部の厚みより薄い厚みを有する第2導体部とで形成される前記第2導体回路を形成することと、前記エッチングレジストを除去することと、前記めっきレジストを除去することと、前記面と前記第2導体回路上に第2樹脂絶縁層を形成することと、前記第2樹脂絶縁層を貫通し、前記第1導体部に至る第2ビア導体用の開口を形成することと、前記第2樹脂絶縁層上に第3導体層を形成すること、前記第2ビア導体用の開口に、前記第2導体回路と前記第3導体層とを接続する前記第2ビア導体を形成すること、とを有する。
本発明の実施形態によれば、第2ビア導体を介する第2導体層と第3導体層間の接続信頼性を高くすることができる。プリント配線板の厚みを薄くすることができる。
図1(A)は本発明の第1実施形態に係るプリント配線板の断面図であり、図1(B)は第2導体回路の平面図であり、図1(C)は第2導体層の断面図であり、図1(D)は第2実施形態に係るプリント配線板の断面図である。 実施形態のプリント配線板の製造工程図。 実施形態のプリント配線板の製造工程図。 実施形態のプリント配線板の製造工程図。 図5(A)は第3実施形態に係るプリント配線板の断面図であり、図5(B)は第3導体層の断面図であり、図5(C)は第2導体回路の平面図であり、図5(D)はソルダーレジスト層や半田バンプを有するプリント配線板の断面図であり、図5(E)は、コンフォーマルビアとフィルドビアの断面図である。 図6(A)と図6(B)、図6(C)は実施形態のプリント配線板の製造工程図であり、図6(D)は図1(A)の一部を示す図である。
[第1実施形態]
図1は、第1実施形態のプリント配線板10の断面図を示す。
図1(A)に示されるようにプリント配線板10は、第2導体層58Aと、第2導体層58A上に形成されている第2樹脂絶縁層50Bと、第2樹脂絶縁層50B上に形成されている第3導体層58Bと、第2樹脂絶縁層50Bを貫通し第2導体層58Aと第3導体層58Bとを接続する第2ビア導体36Bと、を有する。第2導体層58Aは複数の導体回路58AC1、58AC2、58AC3を有する。図1(A)に示されるように、導体回路58AC2、58AC3は第1導体部58A1と第2導体部58A2で形成されている。
図1(A)に示されるように、第2樹脂絶縁層50Bは第3面F3と第3面F3と反対側の第4面F4を有する。第2樹脂絶縁層50Bは第2導体層58Aを形成する導体回路58AC1、58AC2、58AC3間のスペースを埋めている。第2樹脂絶縁層50Bは第2ビア導体36B用の開口51Bを有する。第2樹脂絶縁層50Bは第2導体層58Aと第3導体層58Bで挟まれている。第1導体部58A1は第2ビア導体36Bを介し第3導体層58Bに繋がっているので、第1導体部58A1は第3導体層58Bと第2導体層58Aとの間の絶縁抵抗に影響しないと考えられる。そのため、第2導体部58A2と第3導体層58Bとの間の距離d2が第2導体層58Aと第3導体層58Bとの間の絶縁信頼性に影響すると考えられる。第2導体部58A2の厚みt2は薄いので、実施形態のプリント配線板の絶縁信頼性は高い。実施形態では、第2樹脂絶縁層50Bの厚みd2は第3導体層58Bと第2導体部58A2との間の距離d2である。厚みd2は4μm以上、6μm以下である。図1(C)に示されるように、第2導体部58A2の厚みt2は第1導体部58A1の厚みt1より薄い。そのため、第2樹脂絶縁層50Bの第3面F3と第3導体層58Bの上面との間の距離(第1実施形態のプリント配線板10の厚み)T1が小さくなる。実施形態によれば、薄いプリント配線板10を提供することができる。もし、第1導体部と第3導体層の間の距離が絶縁信頼性に大きく影響すると、第1導体部と第3導体層との間の距離を大きくしなければならない。プリント配線板の厚みT1が厚くなる。従って、第1導体部上に必ずビア導体が形成されると、プリント配線板の厚みT1を薄くすることができる。
図1(A)に示されるように、第2導体層58Aは第2樹脂絶縁層50Bの第3面F3側に形成されていて、第2樹脂絶縁層50Bに埋まっている。第2導体層58Aの下面58ABは第2樹脂絶縁層50Bの第3面F3から露出している。
第2導体層58A内の導体回路58AC1、58AC2、58AC3の断面図は図1(C)に示され、第2導体層58A内の導体回路58AC2、58AC3の平面図が図1(B)に示される。図1(B)では、第1導体部58A1と第2導体部58A2の境界に点線が描かれている。図1(A)や図1(C)に示されるように、導体回路(第2導体層58A内の第1導体回路)58AC1は第2導体部58A2のみで形成されている。図1(A)と図1(B)に示されるように、第2導体層58A内の第2導体回路58AC2と第2導体層58A内の第3導体回路58AC3は第1導体部58A1と第1導体部58A1を囲む第2導体部58A2で形成されている。第1導体部58A1と第2導体部58A2は一体的に形成されている。第1導体部58A1と第2導体部58A2は同時に形成されている。第2導体部58A2は第1導体部58A1の全外周から直接延びている。図1(C)に導体回路58AC1、58AC2、58AC3の拡大図が示されている。第1導体部58A1の厚みt1は第2導体部の厚みt2より厚い。導体回路58AC1の厚みt2は第2導体部58A2の厚みt2と略等しい。厚みt1は3.5μm以上、6.5μm以下であり、厚みt2は1μm以上4μm以下である。
図1(A)に示されるように、第2ビア導体36Bは第2樹脂絶縁層50Bを貫通し第1導体部58A1に至る開口(第2ビア導体用の第2開口)51B内に形成されている。第2ビア導体36Bは第1導体部58A1の直上に形成されている。第2ビア導体36Bを第2導体部58A2上に形成しないことが好ましい。第2ビア導体36Bと第1導体部58A1は直接接続している。ヒートサイクルで第2ビア導体36Bと第2導体層58Aとの間の界面は大きなストレスを受けやすい。ところが、実施形態では、第2ビア導体36Bは厚い厚みを有する第1導体部58A1に繋がっている。第1導体部58A1の厚みが厚いので、ストレスで第1導体部58A1は変形しがたい。従って、第2ビア導体36Bと第1導体部58A1との間の界面でのストレスが大きくなり難い。また、第1導体部58A1は薄い厚みを有する第2導体部58A2で囲まれている。第2導体部58A2は薄いので第2導体部58A2は変形しやすい。第2導体部58A2の変形により、第2ビア導体36Bと第1導体部58A1との間の界面でのストレスが緩和されると考えられる。実施形態によれば、第2ビア導体36Bを介する第2導体層と第3導体層との間の接続信頼性を高くすることができる。
開口51Bがレーザで形成されると、レーザが第2導体層58Aを貫通するかもしれない。しかしながら、実施形態では、レーザは厚い厚みを有する第1導体部58A1に至る。そのため、実施形態では、レーザが第2導体層58Aを貫通しがたい。第2ビア導体36Bと第2導体層58Aとの間の接続信頼性を高くすることが出来る。
第3導体層58Bは第2樹脂絶縁層50Bの第4面F4上に形成されている。第1実施形態では、第3導体層58Bは最上の導体層であり、第2ビア導体36Bは最上のビア導体である。第3導体層58Bと第2ビア導体36Bは同時に形成される。
厚みt1、t2や厚みd2の例が以下に示される。厚みt2は2.5μmである。厚みt1は5μmである。第2導体層58Aの厚みは厚みt1と等しいと考えられる。厚みd2は5μmである。プリント配線板10の厚みT1は10μmである。第2導体層58Aと第3導体層58Bとの間の絶縁間隔は厚みd2と略等しい。
[第2実施形態]
第2実施形態のプリント配線板10は図1(D)に示される。第2実施形態のプリント配線板10は第1実施形態のプリント配線板10の第2導体層58Aと第2樹脂絶縁層50Bの下に形成されている第1樹脂絶縁層50Aと、第1樹脂絶縁層下に形成されている第1導体層34と、第1樹脂絶縁層50Aを貫通し第1導体層34と第2導体層58Aとを接続する第1ビア導体36Aとを有する。第1樹脂絶縁層50Aは第1面F1と第1面F1と反対側の第2面F2を有し、第2面F2と第3面F3が対向している。第2面F2上に第2導体層58Aと第2樹脂絶縁層50Bが形成されている。第1導体層34は第1樹脂絶縁層50Aに埋まっていて、第1導体層34のボトム34Bが第1樹脂絶縁層50Aの第1面F1から露出する。第1樹脂絶縁層50Aは第1導体層34を形成する導体回路341、342間を充填している。第1導体層34は複数の導体回路341、342を有する。第2導体層58Aは第1実施形態と同様な導体回路58AC1、58AC2、58AC3を有する。導体回路58AC1の厚みt2と導体回路58AC2、58AC3の厚みt1は異なる。尚、導体回路が薄い導体と厚い導体で形成される場合、導体回路の厚みは厚い導体の厚みで代表される。第2導体層58Aは異なる厚みを有する導体で形成される。それに対し、第1導体層34を形成する各導体回路341、342の厚みt0は略等しい。そのため、第1導体層34上に形成される第1樹脂絶縁層50Aの第2面F2の平坦度を高くすることができる。その結果、導体回路58AC1の厚みt2と導体回路58AC2、58AC3の厚みt1を高い精度で制御することができる。
図6(D)に図1(D)のプリント配線板の一部を示す。
図1(D)のプリント配線板から第2樹脂絶縁層50Bと第3導体層58Bと第2ビア導体36Bを省くことで、図6(D)が描かれている。第2導体回路58AC2は第1ビア導体36に直接つながっている第1ビア導体36Aのランドを形成する。第1ビア導体36Aと第2導体回路58AC2は同時に形成されている。第2導体回路58AC2を形成している第1導体部58A1は第1ビア導体の直上に形成されている。第2導体回路58AC2を形成している第2導体部58A2は第1樹脂絶縁層50Aの第2面F2上に形成されている。第2導体回路58AC2を形成している第2導体部58A2は第1ビア導体36Aの回りの第1樹脂絶縁層上に形成されている。第2導体層58Aを形成している第3導体回路58AC3は第1樹脂絶縁層50Aの第2面F2上に形成されている。第3導体回路58AC3を形成している第1導体部58A1と第2導体部58A2は共に第1樹脂絶縁層50Aの第2面F2上に形成されている。
第1導体層34の厚みt0や第1樹脂絶縁層50Aの厚みd1の例が以下に示される。厚みd1は第1導体層34と第2導体層58Aとの間の距離である。第2導体層58A内の各導体回路58AC1、58AC2、58AC3の厚みt1、t2や第2樹脂絶縁層50Bの厚みd2は第1実施形態と同様である。厚みt0は3.5μm以上、6.5μm以下である。例えば、厚みt0は5μmである。第1導体層34に至るビア導体36A用の開口51Aがレーザで形成されても、レーザが第1導体層34を貫通しがたい。厚みt0は1μm以上4μm以下である。例えば、厚みt0は2.5μmである。厚みt0が小さいので、プリント配線板10の厚みT1を薄くすることが出来る。厚みd1は3.5μm以上、6.5μm以下である。例えば、厚みd1は5μmである。
[第3実施形態]
第3実施形態のプリント配線板10が図5(A)に示される。第3実施形態のプリント配線板10は第2実施形態のプリント配線板10の第3導体層58Bと第2樹脂絶縁層50Bの第4面F4上に形成されている第3樹脂絶縁層50Cと、第3樹脂絶縁層50C上に形成されている第4導体層58Cと、第3樹脂絶縁層50Cを貫通し第3導体層58Bと第4導体層58Cとを接続する第3ビア導体36Cとを有する。第3樹脂絶縁層50Cは第5面F5と第5面F5と反対側の第6面F6を有し、第5面F5と第4面F4が対向している。第4面F4上に第3導体層58Bと第3樹脂絶縁層50Cが形成されている。第1実施形態や第2実施形態では、第3導体層58Bを形成する各導体回路の厚みt3は略等しい。第2実施形態の第1導体層34と同様に、第1実施形態や第2実施形態の第3導体層58Bを形成する各導体回路は厚い導体と薄い導体で形成されていない。それに対し、第3実施形態の第3導体層58Bは第1実施形態の第2導体層58Aと同様に厚い導体と薄い導体で形成されている。第3導体層58Bは複数の導体回路58BC1、58BC2、58BC3で形成されている。導体回路58BC1、58BC2、58BC3の例が図5(B)と図5(C)に示されている。図5(B)は断面図であり、図5(C)は平面図である。導体回路58BC2、58BC3は第1導体部58B1と第2導体部58B2で形成されている。図5(C)では、第1導体部58B1と第2導体部58B2の境界に点線が描かれている。図5(B)に示されるように、導体回路(第3導体層58A内の第1導体回路)58BC1は第2導体部58B2のみで形成されている。図5(A)と図5(B)に示されるように、第3導体層58B内の第2導体回路58BC2と第3導体層58B内の第3導体回路58BC3は第1導体部58B1と第1導体部58B1を囲む第2導体部58B2で形成されている。第1導体部58B1と第2導体部58B2は一体的に形成されている。第1導体部58B1と第2導体部58B2は同時に形成されている。第2導体部58B2は第1導体部58B1の全外周から直接延びている。図5(B)に導体回路58BC1、58BC2、58BC3の拡大図が示されている。第1導体部58B1の厚みt31は第2導体部58B2の厚みt32より厚い。導体回路58BC1の厚みt32は第2導体部58B2の厚みと略等しい。厚みt31は3.5μm以上、6.5μm以下であり、厚みt32は1μm以上4μm以下である。厚みt31の例は5μmであり、厚みt32の例は2.5μmである。第3導体層58Bの厚みt3は厚みt31で代表される。そして、第3ビア導体36Cは導体回路58BC2、58BC3の第1導体部58B1に至る。第3ビア導体36C用の開口がレーザで形成されても、第1導体部58B1の厚みt31が厚いので、レーザが第3導体層58Bを貫通しがたい。第2導体層58Aの第2導体回路58AC2と同様に、第3導体層58Bの第2導体回路58BC2は第2ビア導体36Bのランドである。第3導体層58Bの第3導体回路58BC3は、第2導体層58Aの第3導体回路58AC3と同様に第2樹脂絶縁層50B上に形成されている。
第4導体層58Cを形成する各導体回路の厚みt4は略等しい。第3実施形態の第4導体層58Cを形成する各導体回路は厚い導体と薄い導体で形成されていない。第4導体層58Cの各導体回路は第2導体部で形成される。
第4導体層58Cの厚みt4や第3樹脂絶縁層50Cの厚みd3の例が以下に示される。厚みd3は第3導体層58Bと第4導体層58Cとの間の距離である。厚みt4は1μm以上、4μm以下である。例えば、厚みt4は2.5μmである。厚みd3は3.5μm以上、6.5μm以下である。例えば、厚みd1は5μmである。
[第4実施形態]
第1実施形態のプリント配線板10の第3導体層58Bと第2樹脂絶縁層50Bの第4面F4上に第3実施形態の第3樹脂絶縁層50Cを形成することができる。さらに、第3樹脂絶縁層50C上に第4導体層58Cを形成することができる。そして、第3導体層58Bと第4導体層58Cとを接続するため、第3樹脂絶縁層50Cに第3ビア導体36Cを形成することができる。これにより、第4実施形態のプリント配線板が得られる。第4実施形態のプリント配線板の第3導体層58Bと第3実施形態のプリント配線板の第3導体層58Bは同様である。第4実施形態のプリント配線板の第4導体層58Cと第3実施形態のプリント配線板の第4導体層58Cは同様である。第4実施形態のプリント配線板の第3樹脂絶縁層50Cと第3実施形態のプリント配線板の第3樹脂絶縁層50Cは同様である。
各実施形態のプリント配線板10の最上の樹脂絶縁層と最上の導体層上に第1ソルダーレジスト層を形成することができる。図1(A)と図1(D)では、最上の樹脂絶縁層は第2樹脂絶縁層50Bであり、最上の導体層は第3導体層58Bである。図5(A)では、最上の樹脂絶縁層は第3樹脂絶縁層50Cであり、最上の導体層は第4導体層58Cである。最上の導体層は最上の樹脂絶縁層から突出している。第1ソルダーレジスト層は最上の導体層を露出する開口を有する。第1ソルダーレジスト層の開口により第1パッドが露出する。第1パッド上に半田バンプを形成することができる。第1ソルダーレジスト層70Fや半田バンプ76Fを有するプリント配線板の例が図5(D)に示されている。図5(D)では、図1(A)のプリント配線板に開口72Fを有する第1ソルダーレジスト層70Fと第1パッド74F上に形成されている半田バンプ76Fが加えられている。プリント配線板10に半田バンプ76Fを介してICチップ等の電子部品を実装することができる。
各実施形態のプリント配線板は最下の導体層と最下の樹脂絶縁層を有する。最下の導体層は最下の樹脂絶縁層に埋まっている。図1(A)では、最下の導体層は第2導体層58Aであり、最下の樹脂絶縁層は第2樹脂絶縁層50Bである。図1(A)では、樹脂絶縁層は1つなので、第2樹脂絶縁層50Bは最下の樹脂絶縁層と最上の樹脂絶縁層を兼ねる。図1(D)と図5(A)では、最下の導体層は第1導体層34であり、最下の樹脂絶縁層は第1樹脂絶縁層50Aである。
各実施形態のプリント配線板10の最下の樹脂絶縁層と最下の導体層下に第2ソルダーレジスト層を形成することができる。第2ソルダーレジスト層は最下の導体層を露出する開口を有する。第2ソルダーレジスト層の開口により第2パッドが露出する。第2パッド下に半田バンプを形成することができる。第2ソルダーレジスト層70Sや半田バンプ76Sを有するプリント配線板の例が図5(D)に示されている。図5(D)では、図1(A)のプリント配線板に開口72Sを有する第2ソルダーレジスト層70Sと第2パッド74S下に形成されている半田バンプ76Sが加えられている。半田バンプ76Sを介して実施形態のプリント配線板は他の回路基板に搭載される。
ビア導体はビア導体用の開口の内壁に沿って形成されているビア導体(コンフォーマルビア)である。もしくは、ビア導体はビア導体用の開口を充填しているビア導体(フィルドビア)である。コンフォーマルビアCVは図5(E)の左側に示されている。フィルドビアFVは図5(E)の右側に示されている。最上の導体層に繋がっているビア導体(最上のビア導体)はコンフォーマルビアであることが好ましい。最上の導体層は外部に露出する。あるいは、最上の導体層上に第1ソルダーレジスト層70Fが形成される。
プリント配線板10が3層以上の導体層を有する場合、最上の導体層と最下の導体層はそれらを形成する各導体回路の厚みは一定であることが好ましい。その場合、全ての導体回路は第2導体部で形成される。そして、最上の導体層と最下の導体層以外の導体層は図1(C)に示される第1導体部と第2導体部で形成される導体回路を含むことが好ましい。図1(D)に示されるプリント配線板は3層の導体層34、58A,58Bを有する。そして、第1導体層34が最下の導体層であり、導体層58Bが最上の導体層である。図1(D)では、第2導体層58Aのみが第1導体部と第2導体部で形成される導体回路を含む。
[プリント配線板の製造方法]
図2〜図4は実施形態のプリント配線板10の製造方法を示す。図2(A)に示されるように支持板12zが準備される。支持板12zの例は両面銅張積層板である。支持板12zに銅箔16が積層される(図2(A))。銅箔16上にめっきレジストが形成される。めっきレジストから露出する銅箔16上に電解銅めっきにより電解銅めっき膜24が形成される。めっきレジストが除去される。電解銅めっき膜24から成る第1導体層34が形成される(図2(B))。第1導体層の厚みt0は2.5μmである。第1導体層34と銅箔16上に第1樹脂絶縁層50Aが形成される(図2(C))。第1導体層34は第1樹脂絶縁層50Aの第1面F1側に埋まっている。
レーザで第1樹脂絶縁層50Aに第1導体層34に至る第1ビア導体用の開口51Aが形成される(図2(D))。厚みt0は薄いが、第1導体層34は銅箔16上に形成されている。そのため、レーザで発生する熱が第1導体層34から銅箔16に伝わる。従って、レーザが第1導体層34を貫通し難い。無電解めっき膜52Aが第1樹脂絶縁層50Aの第2面F2と開口51A内に形成される。その後、無電解めっき膜52A上にめっきレジスト53Aが形成される。めっきレジスト53Aから露出する無電解めっき膜52A上に電解めっき膜54Aが形成される。開口51A内に電解めっきが充填されフィルドビア36Aが形成される(図2(E))。第2導体層58Aを形成するためのめっき膜(電解めっき膜)54と第1ビア導体36Aを形成するフィルドビアが同時に形成される。無電解めっき膜52Aの厚みと電解めっき膜54Aの厚みの和t5は約5μmである。
めっきレジスト53Aと電解めっき膜(めっき膜)54A上にエッチングレジスト組成物55αが塗布される(図3(A))。めっき膜54Aから第2導体層58A内の第1導体回路58AC1と第2導体層58A内の第2導体回路58AC2と第2導体層内の第3導体回路58AC3を形成するため、めっきレジスト53Aから露出するめっき膜54A上にエッチングレジスト55Aが形成される(図3(B))。エッチングレジスト55Aは、写真技術により、エッチングレジスト組成物55αから形成される。エッチングレジスト55Aを形成する位置は第1導体部58A1上である。めっき膜54Aを部分的に薄くすることで、第2導体部58A2と第1導体回路58AC1が形成される。めっき膜54Aから第2導体層58Aが形成される場合、めっき膜54Aを薄くすることで、第2導体部58A2と第1導体回路58AC1が形成される。そのため、第2導体部58A2と第1導体回路58AC1を形成するためのめっき膜54A上にエッチングレジスト55Aは形成されない。第2導体部58A2と第1導体回路58AC1に変化するめっき膜54はエッチングレジスト55Aから露出する。図3(C)に示されるように、エッチングレジスト55Aから露出するめっき膜54Aの厚みが薄くされる。無電解めっき膜52Aと電解めっき膜54Aの厚みt2が2.5μmに調整される。第1ビア導体36Aのランド58AC2を形成している第1導体部58A1はめっき膜54Aのみで形成されている。また、第1ビア導体36Aのランド58AC2を形成している第2導体部58A2はシード層52Aとシード層52A上のめっき膜54Aで形成されている。第3導体回路58AC3を形成する第1導体部58A1と第2導体部58A2はシード層52Aとシード層上のめっき膜54Aで形成されている。
めっき膜54Aから第2導体層58Aが形成されているので、第1ビア導体36Aのランド58AC2と第1ビア導体36Aは同時に形成されている。ランド58AC2と第1ビア導体36Aは一体的に形成されている。
エッチングレジスト55Aが除去される。めっきレジスト53Aが除去される。めっきレジスト53Aとエッチングレジスト55Aは同時に除去される。めっき膜54Aから露出する無電解めっき膜52Aが除去される。第2導体層58Aが形成される(図3(D))。第1導体回路58AC1の厚みt2は2.5μmであり、第2導体回路58AC2と第3導体回路58AC3の厚t1みは5μmである。
第1樹脂絶縁層50Aと第2導体層58A上に第2樹脂絶縁層50Bが形成される。第2樹脂絶縁層50Bに第2導体層58Aに至る第2ビア導体36B用の開口51Bが形成される(図3(E))。開口51Bは第1導体部58A1に至る。第1導体部58A1の厚みt1は5μmである。第1導体部58A1の厚みは厚いため、レーザが第1導体部58A1を貫通しがたい。図2(E)と図3(A)、図3(B)、図3(C)、図3(D)に示される工程と同様な工程が行われる。第2樹脂絶縁層50Bの第4面F4上に図5(B)に示される第3導体層58Bが形成される(図4(A))。第3導体層58Bは第3導体層58B内の第1導体回路58BC1と第3導体層58B内の第2導体回路58BC2と第3導体層58B内の第3導体層58BC3を有する。第2樹脂絶縁層50Bに第2導体層58Aと第3導体層58Bを接続する第2ビア導体36Bが形成される(図4(A))。第1導体回路58BC1の厚みt32は2.5μmであり、第1導体部58B1と第2導体部58B2を有する導体回路58BC2、58BC3の厚みt31は5μmである。第1導体部58B1の厚みt31は5μmであり、第2導体部58B2の厚みt32は2.5μmである。
第2樹脂絶縁層50Bと第3導体層58B上に第3樹脂絶縁層50Cが形成される。第3樹脂絶縁層50Cにレーザにより第1導体部58B1に至る第3ビア導体36C用の開口51Cが形成される(図4(B))。この際、図3(E)に示される工程と同様に開口51Cは第1導体部58B1に至る。そのため、レーザが第3導体層58Bを貫通しがたい。セミアディティブ法で無電解めっき膜52Cと電解めっき膜54Cから成る第4導体層58Cと第3ビア導体36Cが形成される(図4(C))。第4導体層58Cは第2導体部のみで形成される。第4導体層58Cの厚みt4は2.5μmである。第3ビア導体36CはコンフォーマルビアCVである。支持板12z上に第3実施形態のプリント配線板10と銅箔16とから成る中間基板110が形成される(図4(C))。
中間基板110が支持板12zから分離される。中間基板110から銅箔16が除去され、第3実施形態のプリント配線板10が形成される(図5(A))。
図4(A)で第3導体層58Bを第2導体部のみで形成することができる。支持板12z上に第2実施形態のプリント配線板10と銅箔16とから成る中間基板110が形成される。中間基板110と支持板が分離される。中間基板110から銅箔16が除去される。第2実施形態のプリント配線板10が形成される(図1(D))。
図2(B)の工程で、銅箔16の上面で形成される面上にめっきレジストが形成される。その後、めっきレジストから露出する銅箔上にめっき膜(電解銅めっき膜)24が形成される。図3(A)と図3(B)、図3(C)、図3(D)に示される工程と同様な工程が行われる。銅箔16上に第1導体回路58AC1と第2導体回路58AC2と第3導体部58AC3とからなる第2導体層58Aが形成される。第2導体回路58AC2と第3導体部58AC3は第1導体部58A1と第2導体部58A2で形成されている。その後、銅箔16と第2導体層58A上に第2樹脂絶縁層50Bが形成される。図3(E)と図4(A)に示される工程と同様な工程が行われる。支持板12z上に第1実施形態のプリント配線板10と銅箔16とから成る中間基板110が形成される。中間基板110と支持板が分離される。中間基板110から銅箔16が除去される。第1実施形態のプリント配線板10が形成される(図1(A))。
図2(D)の工程で、もし、レーザが第1導体層34を貫通しても、レーザは銅箔16で止まる。その例が図6(A)に示される。図6(A)に示される開口51Aは第1樹脂絶縁層50Aと第1導体層34を貫通している。無電解銅めっき膜等のシード層52Aが、第1樹脂絶縁層50Aの第2面F2上と第1ビア導体用の開口51A内に形成される。図6(B)に示されるように、開口51Aが第1導体層34を貫通しても、開口51Aは銅箔16で閉じられている。シード層52Aは開口51Aにより露出される銅箔16上に形成されるので、シード層52Aにより、開口51Aの底が閉じられる。開口51Aの底は銅箔16上に位置している。その後、シード層52A上にめっきレジストが形成される。めっきレジストから露出するシード層上に銅等からなる電解めっき膜54Aが形成される。第1ビア導体用の開口51Aは電解めっき膜54Aで充填される。開口51Aにフィルドビアからなる第1ビア導体36Aが形成される(図2(E))。図6(B)に示されるように、開口51Aが第1導体層34を貫通しても、開口51Aの底はシード層52Aで閉じられているので、開口51A内にシード層52Aと電解めっき膜54Aとからなる第1ビア導体を形成することができる(図6(C))。図6(C)に示されるように、プリント配線板10は第1導体層34に至る第1ビア導体36ANと第1導体層34を貫通する第1ビア導体36ATを共に有しても良い。もしくは、全ての第1ビア導体36Aが第1導体層34を貫通する第1ビア導体36ATで形成されても良い。第1ビア導体36ATではビア導体36Aの底36Abが露出している。プリント配線板10が第1ビア導体36ATを有すると、回路基板や電子部品等からビア導体36ATに、直接、データや電源等が伝送される。あるいは、ビア導体36ATから回路基板や電子部品等に、直接、データや電源等が伝送される。伝送の損失が小さくなる。
導体回路を形成する第1導体部58A1、58B1の厚みは第2導体部58A2、58B2の厚みより厚い。
10 プリント配線板
34 第1導体層
36B 第2ビア導体
36C 第3ビア導体
50A 第1樹脂絶縁層
50B 第2樹脂絶縁層
50C 第3樹脂絶縁層
58A 第2導体層
58B 第3導体層

Claims (10)

  1. 第1導体部と前記第1導体部を囲み前記第1導体部と一体に形成されている第2導体部とからなる導体回路を有する第2導体層と、
    前記第2導体層上に形成され、前記第1導体部に至る第2ビア導体用の第2開口を有する第2樹脂絶縁層と、
    前記第2樹脂絶縁層上に形成されている第3導体層と、
    前記第2開口に形成され、前記第2導体層と前記第3導体層を接続する第2ビア導体を有するプリント配線板であって、
    前記第1導体部の厚みは前記第2導体部の厚みより厚い。
  2. 請求項1のプリント配線板であって、さらに、前記第2導体層と前記第2樹脂絶縁層下に形成されている第1樹脂絶縁層と、前記第1樹脂絶縁層下に形成されている第1導体層と、前記第1樹脂絶縁層を貫通し前記第1導体層と前記第2導体層とを接続する第1ビア導体とを有し、前記導体回路は前記第1ビア導体のランドであって、前記第1導体部は前記第1ビア導体上に形成されていて前記第2導体部は前記第1樹脂絶縁層上に形成されている。
  3. 請求項1のプリント配線板であって、前記第1導体部の厚みは3.5μm以上、6.5μm以下であり、前記第2導体部の厚みは1μm以上4μm以下である。
  4. 請求項1のプリント配線板であって、前記第2開口はレーザで形成されている。
  5. 請求項1のプリント配線板であって、前記第1導体部の上面は略平坦である。
  6. 請求項2のプリント配線板であって、前記導体回路と前記第1ビア導体は同時に形成されている。
  7. 請求項1のプリント配線板であって、さらに、前記第2導体層と前記第2樹脂絶縁層下に形成されている第1樹脂絶縁層と、前記第1樹脂絶縁層下に形成されている第1導体層と、前記第1樹脂絶縁層を貫通し前記第1導体層と前記第2導体層とを接続する第1ビア導体とを有し、前記第2導体層を形成する前記導体回路は複数であって、前記導体回路は前記第1樹脂絶縁層上に形成されている第3導体回路と前記第1ビア導体のランドを形成する第2導体回路を含み、前記第3導体回路の前記第1導体部と前記第3導体回路の前記第2導体部は前記第1樹脂絶縁層上に形成されていて、前記第2導体回路の前記第1導体部は前記第1ビア導体上に形成されていて前記第2導体回路の前記第2導体部は前記第1樹脂絶縁層上に形成されている。
  8. 請求項2のプリント配線板であって、前記第1導体部は電解めっき膜のみで形成され、前記第2導体部はシード層と前記シード層上の前記電解めっき膜で形成されている。
  9. 請求項7のプリント配線板であって、前記第2導体回路の前記第1導体部は電解めっき膜のみで形成され、前記第2導体回路の前記第2導体部はシード層と前記シード層上の前記電解めっき膜で形成されていて、前記第3導体回路の前記第1導体部と前記第3導体回路の前記第2導体部はシード層と前記シード層上の前記電解めっき膜で形成されている。
  10. 面上に、第2導体回路を形成するためのめっきレジストを形成することと、
    前記めっきレジストから露出する前記面上にめっき膜を形成することと、
    前記めっきレジストから露出する前記めっき膜上にエッチングレジストを形成することと、
    前記エッチングレジストから露出する前記めっき膜を薄くすることで、第1導体部と前記第1導体部の厚みより薄い厚みを有する第2導体部とで形成される前記第2導体回路を形成することと、
    前記エッチングレジストを除去することと、
    前記めっきレジストを除去することと、
    前記面と前記第2導体回路上に第2樹脂絶縁層を形成することと、
    前記第2樹脂絶縁層を貫通し、前記第1導体部に至る第2ビア導体用の開口を形成することと、
    前記第2樹脂絶縁層上に第3導体層を形成すること、
    前記第2ビア導体用の開口に、前記第2導体回路と前記第3導体層とを接続する前記第2ビア導体を形成すること、とを有するプリント配線板の製造方法。
JP2016012464A 2016-01-26 2016-01-26 プリント配線板、及び、そのプリント配線板の製造方法 Pending JP2017135193A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016012464A JP2017135193A (ja) 2016-01-26 2016-01-26 プリント配線板、及び、そのプリント配線板の製造方法
US15/414,918 US10051736B2 (en) 2016-01-26 2017-01-25 Printed wiring board and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016012464A JP2017135193A (ja) 2016-01-26 2016-01-26 プリント配線板、及び、そのプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2017135193A true JP2017135193A (ja) 2017-08-03

Family

ID=59359707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012464A Pending JP2017135193A (ja) 2016-01-26 2016-01-26 プリント配線板、及び、そのプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US10051736B2 (ja)
JP (1) JP2017135193A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
WO2003071843A1 (fr) * 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP4383219B2 (ja) 2003-04-01 2009-12-16 日本シイエムケイ株式会社 プリント配線板の製造方法
US20070148951A1 (en) * 2005-12-27 2007-06-28 Mengzhi Pang System and method for flip chip substrate pad
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP2010073809A (ja) * 2008-09-17 2010-04-02 Tdk Corp プリント配線板の製造方法
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Also Published As

Publication number Publication date
US20170215282A1 (en) 2017-07-27
US10051736B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
KR101289140B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2015005612A (ja) パッケージ基板及びパッケージ基板の製造方法
US10129982B2 (en) Embedded board and method of manufacturing the same
JP5259240B2 (ja) 多層フレキシブルプリント配線板およびその製造方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US20090071704A1 (en) Circuit board and method for fabricating the same
KR100965341B1 (ko) 인쇄회로기판의 제조방법
US10219374B2 (en) Printed wiring board
JP2016111069A (ja) パッケージ基板
KR101304359B1 (ko) 캐비티 인쇄회로기판 제조방법
JP5660462B2 (ja) プリント配線板
JP2017135193A (ja) プリント配線板、及び、そのプリント配線板の製造方法
JP2016115823A (ja) プリント配線板
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2017123377A (ja) プリント配線板及びプリント配線板の製造方法
JP2002076636A (ja) 配線基板及び配線基板の製造方法
KR102149797B1 (ko) 기판 및 그 제조 방법
JP2018133509A (ja) プリント配線板とプリント配線板の製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법