JP5259240B2 - 多層フレキシブルプリント配線板およびその製造方法 - Google Patents

多層フレキシブルプリント配線板およびその製造方法 Download PDF

Info

Publication number
JP5259240B2
JP5259240B2 JP2008110232A JP2008110232A JP5259240B2 JP 5259240 B2 JP5259240 B2 JP 5259240B2 JP 2008110232 A JP2008110232 A JP 2008110232A JP 2008110232 A JP2008110232 A JP 2008110232A JP 5259240 B2 JP5259240 B2 JP 5259240B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
flexible printed
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008110232A
Other languages
English (en)
Other versions
JP2009260186A (ja
Inventor
田 文 彦 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2008110232A priority Critical patent/JP5259240B2/ja
Priority to TW098103413A priority patent/TWI479972B/zh
Priority to CN 200910132122 priority patent/CN101568226B/zh
Publication of JP2009260186A publication Critical patent/JP2009260186A/ja
Application granted granted Critical
Publication of JP5259240B2 publication Critical patent/JP5259240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層フレキシブルプリント配線板およびその製造方法に関し、特に可撓性ケーブル部を有するビルドアップ型多層フレキシブルプリント配線板およびその製造方法に関する。
近年、電子機器、特に携帯電話の高機能化はめざましく、それに伴い多層フレキシブルプリント配線板に実装される部品もチップサイズパッケージ(Chip-Size Package,Chip-Scale Packageとも呼ばれ、以下、CSPと称する。)に置き換わり、高機能かつ高密度にパッケージングし、基板サイズを大きくすることなく高機能を付加しようという流れがある。
このCSPのパッドピッチも、当初は0.8mmピッチであったものが、近年では0.4mmピッチ以下の狭ピッチなものの要求も出始めている。中でも10パッド×10パッド以上のパッド数の、CSPのパッドがフルグリッドで配置されている狭ピッチCSPを搭載することは、従来の多層フレキシブルプリント配線板では非常に困難であった。
ここで、多層フレキシブルプリント配線板に狭ピッチCSPを搭載する上での必須要件を見ると、以下のようなものがある。
(1)CSP実装パッドに貫通孔がないこと
実装に必要な半田が流れないようにするためである。
(2)導通部の高密度配置が可能なこと
狭ピッチCSP実装パッドから下の配線層に直接接続するため、要求される最小ピッチとしては搭載するCSPのパッドピッチと同じピッチが必要となる。
(3)微細配線形成能力
外層、内層を問わず、100パッド以上の多くのパッドからの配線引き回しが必要なためである。また、CSP実装パッド間に引き回せる配線の本数が、搭載可能なCSPのスペックを決める重要なファクターである。特に、CSP搭載に際しては、CSP実装パッドの存在する外層の配線より下の内層の配線の微細化が有効である。
(4)CSP実装パッドの平坦性
CSPを多層フレキシブルプリント配線板上にフェースダウンでフリップチップ実装する際に、CSP側のパッド上の半田ボールの高さで、CSP実装パッドの凹凸を吸収する必要があるためである。多層フレキシブルプリント配線板においては、各層の導体層の厚みによる段差を接着材等で充填し、平坦性を確保する必要がある。
このような要求を満足するフレキシブルプリント配線板として、特許文献1に記載の6層構造の多層フレキシブルプリント配線板がある。そして、携帯電話やデジタルビデオカメラ等のメイン基板においては、6層構造では配線層の層数が不足し、8層構造の基板が用いられることが多くなっている。
8層構造の基板を用いる他の理由としては、基板の第1導電層に部品を実装し、第2導電層にグランド層を配置し、第3導電層で信号線の引き回しを行う場合があるからである。信号線の引き回しは、CSPのピン間に通せる配線の本数で決まるため、CSP搭載ランドの直下に配したビアホールで下層の信号線に接続する構造が最も高密度化に適している。
さらに、信号線のある配線層のランド間に多くの本数の信号線を通すことで、高密度CSPに対応できる。このため、上述のランド径をできるだけ小さくし、信号線を微細に形成する必要がある。
図5は、従来の6層構造の多層フレキシブルプリント配線板の構造を示したものである。この配線板は、ビルドアップ層を1層ずつ設けた8層構造である。
この配線板を製造するには、まず図5に示すようにポリイミド等の可撓性絶縁ベース材の両面に銅箔を有する両面銅張積層板を出発材料とした両面フレキシブルプリント配線板101を用意する。
次いで、両面フレキシブルプリント配線板101へのビルドアップ層とする両面フレキシブル配線基材102を用意し、その内層側にカバーレイ103を形成する。接着材104を介し、内層側にカバーレイ103を施した両面フレキシブル配線基材102と両面フレキシブルプリント配線板101とを貼り合せ、6層の配線基材105とする。
次に6層の配線基材105に対し、レーザ加工等の手法で導通用孔を形成し、ビアホールめっきを行うことで、層間導通を得る。さらに1層ずつビルドアップを行うため、ビアホールめっきにビアフィルめっきを選択したことで、6層の配線基材105のビア上にビルドアップ層のビアを重ねて形成する、所謂、スタックビア構造とすることが可能である。
6層の配線基材105上に、接着材106を介して片面フレキシブルプリント配線板107を貼り合せることによりビルドアップする。その後、レーザ加工等の手法で導通用孔を形成し、ビアホールめっきを行い、外層のパターンを形成することで8層構造の多層フレキシブルプリント配線板108を得る。
特開2007−128970号公報
しかしながら、上述の6層構造の多層フレキシブルプリント配線板に、ビルドアップ層を1層ずつ設けた8層構造の多層フレキシブルプリント配線板を用いた場合には、ビルドアップ層を積層する際の位置精度、コア基板となる6層構造の多層フレキシブルプリント配線板を作製する際の基板寸法伸縮により、ランド径を小さくすることができず、CSPのピン間に配線を通すための制限となっている。
さらに、6層構造の多層フレキシブルプリント配線板に1層ビルドアップするためには、コア基板のビアホールをビアフィルめっき等で穴埋めするか、ビアホールを充填可能な厚い積層接着材を用いるかする必要がある。
このため、ビルドアップ層の層間接続信頼性の確保が困難になったり、積層接着材が厚いことから、硬化する際の基板寸法伸縮量が大きかったりする、という問題も生じ、8層構造でも好適に高密度CSPを搭載可能な多層フレキシブルプリント配線板を製造することは困難である。
本発明は、上述の点を考慮してなされたもので、狭ピッチな高密度CSPを搭載可能な多層フレキシブルプリント配線板、およびこの配線板を安価に安定的に製造する方法を提供することを目的とする。
上記目的達成のため、本願では、次の各発明を提供する。
第1の発明によれば、
両面に配線パターンを有するコア基板の少なくとも片面に3層構造のビルドアップ層を有する多層フレキシブルプリント配線板において、
前記ビルドアップ層の外層側から1層目の第1導電層には、チップサイズパッケージを実装する実装パッドを有し、
前記ビルドアップ層の外層側から2層目の第2導電層には、少なくとも前記チップサイズパッケージを搭載する領域の直下にグランド層を有し、
前記ビルドアップ層の外層側から3層目の第3導電層には、前記実装パッドから、第2導電層のグランド層をスキップするスキップビアホールを介して導通された、信号回路を引き回すための配線パターンを有し、
前記スキップビアホールが有底のブラインドビアホールであって、該ブラインドビアホールの底が第1導電層の前記実装パッドの裏面に接しているとともに、前記ビルドアップ層と前記コア基板とを導通するビアホールを前記スキップビアホールとは別に有し、
前記ビルドアップ層と一体化した可撓性ケーブル部を有することを特徴とする。
ことを特徴とする。
また、第2の発明によれば、
両面に配線パターンを有するコア基板の少なくとも片面に3層構造のビルドアップ層を有する多層フレキシブルプリント配線板の製造方法において、
a) 両面型の可撓性配線基材の一方の面における導通用孔の形成部位にレーザ加工用の開口を形成し、他方の面にグランド層及び導通用孔の形成部位の開口を含む配線パターンを形成する工程
b) 前記可撓性配線基材の配線パターンを形成した面と片面型の可撓性配線基材の可撓性絶縁ベース材側の面とを接着材を介して貼り合せ、3層構造の配線基材を形成する工程
c) 前記3層構造の配線基材の外層側から3層目の導電層となる第3導電層の導通用孔の形成部位の開口に対してレーザ加工を行い、外層側から1層目の導電層となる第1導電層まで達する有底の導通用孔を形成する工程
d) 前記導通用孔に対して導電化処理を行い、電解めっきによりブラインドビアホールを形成する工程
e) 前記第3導電層に配線パターンを形成する工程
f) 前記第3導電層の配線パターン上にカバーレイを形成する工程
g) 前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、前記コア基板に接着材を介し、積層する工程
h) 前記積層配線基材に対し、前記第1導電層の導通用孔形成部位から、コア基板まで達する導通用孔を形成する工程
i) 前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程
をそなえたことを特徴とする。
これらの特徴により、本発明は次のような効果を奏する。
本発明による多層フレキシブルプリント配線板は、第1導電層(CSP実装層)と第3導電層(信号層)とを位置合わせしていることから、第3導電層のランドを小径化でき、しかも第2導電層にはグランド層を配置することで電気特性を向上させることができる。CSP実装面はビアホールの底側となるため、平坦性が確保され、ビアホールの凹みの影響を受けることなく、好適にCSP実装が可能である。
また、この場合、ケーブルが第3導電層に配置可能であることから、最短距離で部品実装部を接続することができる。信号線が第2導電層にある場合には、ケーブルを第2導電層に配置することにも対応できる。さらに、両面のビルドアップ層を、コア基板を挟んで直接接続することにより、ビアホールやスルーホールを減らすこともできる。この結果、狭ピッチな高密度CSPを搭載可能な多層フレキシブルプリント配線板を安価かつ安定的に製造することができる。
以下、添付図面を参照して本発明の実施例を説明する。
図1Aないし図1Dは、本発明に係る製造方法を示す工程図である。この工程により、ケーブル部を有する8層構造の多層フレキシブルプリント配線板の製造方法を示す。
先ず、図1A(1)に示すように、両面銅張積層板4に対し、内層側の銅箔2のレーザ加工時のコンフォーマルマスク2aおよび回路パターン2bを形成する。両面銅張積層板4としては、例えばポリイミド等の可撓性絶縁ベース材1(ここでは、厚さ12.5μmのポリイミド)の両面に、厚さ12μmの銅箔2および3を有するものを用いる。
コンフォーマルマスク2aおよび回路パターン2bは、銅箔2をフォトファブリケーション手法のエッチングすることによって形成する。また、外層側となる銅箔3には、レーザ加工時のコンフォーマルマスク3aを形成する。併せて、後の第3導電層との位置合せマーク等を形成しておいてもよい。この工程により、配線基材5を得る。
次に図1A(2)に示すように、ポリイミド等の可撓性絶縁ベース材6(ここでは、厚さ12.5μmのポリイミド)の片面に厚さ12μmの銅箔7を有する、所謂、片面銅張積層板8に、必要に応じて位置合せ用のガイド等を型抜きし、配線基材5を積層するための接着材9を予め型抜きして位置合せを行う。接着材9を介し、両面の配線基材5と片面の配線基材をロールラミネータや平板プレス、真空プレス等を用いて積層する。ここまでの工程で、3層の多層配線基材を得る。
続いて、図1A(3)に示すように、コンフォーマルマスク7aを用いてレーザ加工を行い、導通用孔10を形成する。レーザ加工法に用いるレーザとしては、炭酸ガスレーザやYAGレーザ等の赤外レーザのほか、エキシマレーザやUV−YAGレーザ等の紫外レーザも選択可能である。
各導通用孔の径は、以下のように設定した。まず導通用孔10は、可撓性絶縁ベース材1および6に、この実施例1のように12.5μm厚のポリイミドを用いた場合、直径50μmでも製造可能で、信頼性を確保するための必要めっき厚が10μm程度であることから、ここでは直径50μmとした。
この後、図1A(4)に示すように、導通用孔10を有する3層の多層配線基材に10μm程度の電解めっきを行って層間導通をとり、スキップビアホール11とした。ここでは、導通用孔以外にめっきを付けない、所謂、ボタンめっき手法を採用した。
次に図1A(5)に示すように、この3層の多層配線基材の外層側と内層側、すなわち、第1導電層7と第3導電層3に対し、両面の回路パターン7b,3cを形成する。第1導電層7にはレーザ加工時のコンフォーマルマスク7aを、第3導電層3にはレーザ加工時のコンフォーマルマスク3bおよび回路パターン3cをフォトファブリケーション手法によるエッチング手法により形成する。ここまでの工程で、3層のパターンを形成した配線基材12を得る。
この時の両面の位置合せは、ベタの材料に対して行うため、材料の伸縮等に影響されず、高い位置精度を容易に確保できる。必要に応じて、高精度な位置合せが可能な露光機を用いることも可能である。
第1導電層7は部品実装面で、第2導電層2は主にグランド層となる、ほぼベタの配線層であり、第3導電層3は信号線として機能することを想定しているので、第1導電層7と第3導電層3との位置合せ精度がビアホールの受けランドの大きさ等に直結することから、高密度回路の形成においては重要である。
ここでは、多ピンCSP等の高密度部品を搭載する箇所の実装部を、上述のスキップビアホール11のビア底側とすることを想定しており、実装面(第1導電層)はビアホールの凹みがなく、第3導電層3の信号線への直接接続が可能である。
また、第3導電層3の回路パターンにはめっきを付けていないことから、屈曲ケーブルとしても機能させることが可能である。一方、第2導電層2と第1導電層7、第3導電層3の位置精度は、上述の第1導電層7と第3導電層3との位置合せほど重要ではなく、ビアホールの逃げやグランド用の径の大きな受けランドを形成できればよい。
無論、第1導電層7と第2導電層2との位置合せを重視する場合においては、それに合せて各層同士を位置合わせすればよい。
次いで、図1B(6)に示すように、例えば12μm厚のポリイミドフィルム13の上に、厚さ25μmのアクリル・エポキシ等の接着材14を有する、所謂、カバーレイ15を用意する。
3層のパターンを形成した配線基材12の第3導電層3側に、カバーレイ15を、真空プレス、真空ラミネータ等で貼り付ける。これにより、スキップビアホール11の内側も完全に接着材14が充填されるため、吸湿した状態でのリフロー工程においても膨れ等が発生することはない。ここまでの工程で、カバーレイ付きのビルドアップ層16を得る。
ここで、図1A(1)から図1B(6)までの一連の工程は、全てロールトゥロールで連続的に流動可能であることから、自動化・少人化が可能で安価に生産可能である。
図1B(7)は、スキップビアホール11周辺を、実寸法比率にて示した拡大横断面図であり、実際のビアホールの大きさとカバーレイ15等の厚さとを対比できる。これにより、25μm厚のカバーレイ接着材14により、コンフォーマルマスク径50μmのスキップビアホール11に10μm厚のめっきを付けた孔の内部が充填可能であることが分かる。
図1B(8)は、両面銅張積層板の反対面に積層される、カバーレイ付きのもう一つのビルドアップ層16bの構造を示している。
そして図1B(9)は、2つのビルドアップ層16,16bの間に挟まれるべき両面銅張積層板、すなわちコア基板21の構造を示している。この図1B(9)に示すように、両面銅張積層板に対し、導通用孔18をNCドリル等で形成すると共に、導通用孔18に対し、導電化処理とそれに続く電解めっき処理により層間導電路を形成する。
両面銅張積層板は、ポリイミド等の可撓性絶縁ベース材17(ここでは、厚さ25μmのポリイミド)の両面に厚さ8μmの銅箔を有するものである。電解めっき処理では、10μm程度の電解めっき皮膜を形成する。ここまでの工程で、貫通型の導通部であるスルーホール18が形成される。
さらに、両面の回路パターンをフォトファブリケーション手法により形成するためのレジスト層の形成、露光、現像、エッチング、レジスト層剥離等の一連の工程によって、回路パターン19および20を形成する。ここまでの工程で、両面型のコア基板21を得る。
次に図1C(10)に示すように、カバーレイ付きのビルドアップ層16および16bを両面コア基板21にビルドアップするための接着材22を予め型抜きして位置合せを行う。
そして、接着材20を介してカバーレイ付きのビルドアップ層と両面コア基板21とを真空プレス等で積層する。ここまでの工程で、多層配線基材23を得る。接着材22としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。接着材22の厚さは、15μm程度のものが選択できる。
続いて図1C(11)に示すように、コンフォーマルマスク2a,3a,7aを用いて、レーザ加工を行い、4層を接続するための4種類の導通用孔24,25を形成する。レーザ加工には、UV-YAGレーザ、炭酸レーザ、エキシマレーザ等を選択して使用することができる。
各導通用孔の径は、以下のように設定した。導通用孔24,25は、集積度および層間接続信頼性の問題があるが、この実施例1では、導体層8層のうち、2層目から7層目までは導体層厚みが10μm程度に薄くできるため、充填に必要な接着材9や接着材14、接着材22の厚みも薄くできる。
このことから、比較的薄いめっき厚でも信頼性を確保できる。めっき厚15〜20μm程度で信頼性が確保できる穴径としては、導通用孔24では下穴径100μm、上穴径は下穴との位置合せを考慮して、下穴径に100μmを加えた200μmとし、導通用孔25では穴径100μmとした。さらに、電解めっきにて層間接続をとるためのデスミア処理、導電化処理を行う。
なお、レーザ加工には、上記のようにコンフォーマルマスクを用いた加工以外にも、予めレーザのビーム径よりも大きく銅マスクをオフセットさせてレーザ加工を行う、ラージウインドウ法も適用可能である。無論、銅箔と樹脂とを、直接レーザ光で貫通させるダイレクトレーザ法も適用可能である
さらに、上記コンフォーマルマスクを用いた加工と、ラージウインドウ法、ダイレクトレーザ法とを組み合わせてもよい。なお、ダイレクトレーザ法を用いる場合、この実施例1のように、銅箔の厚さは20μm以下であることが好ましい。
続いて、図1D(12)に示すように、導通用孔24,25を有する多層配線基材26に15〜20μm程度の電解めっきを行って層間導通をとる。ここまでの工程、すなわち1回のレーザ加工およびめっき工程で、導通用孔24より得られたステップビアホール27(第1導電層7’、第2導電層2’、第3導電層3’および第4導電層20’を相互に接続)、導通用孔25より得られたスキップビアホール28(第1導電層7と第4導電層19とを接続)を形成可能で、外層から内層までの全ての層間導通をとることが可能である。
ここまでの工程で、層間導通の完了した多層配線基材29を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔形成の際にNCドリル等で貫通孔を形成し、上記ビアホールめっきの際にスルーホールを同時に形成することも可能である。
次いで、図1D(13)に示すように、外層のパターン30を通常のフォトファブリケーション手法により形成する。この際、ビルドアップ層16や16bの内層側に位置するカバーフィルム13上に析出しためっき層があれば、これも除去される。
この後、必要に応じて、基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成、ケーブルの外層側へのシールド層を銀ペースト、フィルム等を用いて形成し外形加工を行うことで、外層にケーブル部31を有する8層構造の多層フレキシブルプリント配線板32を得る。
図2は、チップサイズパッケージ33をスキップビアホール11のビア底側の実装パッド34上に実装した状態を示す縦断面図である。この図2は、チップサイズパッケージを実装した8層構造の多層フレキシブルプリント配線板32を略実寸法の比率で示したものであり、一般的なチップサイズパッケージ厚みである1mm程度に対し、8層フレキシブルプリント配線板32の厚みは0.3mm程度である。これから、8層フレキシブルプリント配線板32の薄さが分かる。
図3は、本発明の第2の実施例の構造を示した断面図である。この図3に示すように、ビルドアップ層16bを作製する際の一部抜きの箇所を変更することで、外層のケーブル部を第2導電層の回路35に単層で形成することが可能である。これにより、外層に単層ケーブルを有する8層フレキシブルプリント配線板37を得る。
このようなケーブル構造とすることで、携帯電話のヒンジ部等の屈曲性を要求される部位へ好適に適用できる。また、図3のように貫通スルーホール38を組み合わせることで、全層を直接接続することも可能である。
図4は、本発明の第3の実施例の構造を示した断面図である。この図4に示すように、ビルドアップ層の一部を残し、折り曲げた状態で積層することで、第3導電層3の回路39を反対面の第3導電層3’へ直接接続することもでき、第1導電層7に実装した部品の信号層となる第3導電層3の信号を効率的に反対面の第3導電層3’(反対面の信号層)へ接続可能である。
また、4層を接続する層間接続として、ビアホール40(第1導電層7とコア基板21とを接続)、ステップビアホール41(第1導電層7’、第3導電層3’およびコア基板21を相互に接続)、ステップビアホール27(第1導電層7’、第2導電層2’、第3導電層3’およびコア基板21を相互に接続)、スキップビアホール28(第1導電層7とコア基板21とを接続)を形成可能で、外層から内層までの全ての層間導通をとることが可能である。
本発明による8層構造の多層フレキシブルプリント配線板は、第1導電層7,7’(CSP実装層)と第3導電層3,3’(信号層)とを位置合わせしていることから、第3導電層3,3’のランドを小径化でき、第2導電層2,2’にはグランド層を配置して電気特性を向上させることができる。
また、この場合、ケーブルが第3導電層3,3’に配置可能であることから、最短距離で部品実装部を接続することができる。信号線が第2導電層2,2’にある場合には、ケーブルを第2導電層2,2’に配置することにも対応できる。第1導電層7,7’(CSP実装層)と第3導電層3,3’(信号層)とを接続するビアが狭ピッチに配置可能であることが必要であるが、スキップビア28(第1導電層7と第3導電層3とを接続)は70μmと小径であるため、ピッチ0.3mm以下に配置可能である。
これらのことから、狭ピッチな高密度CSPを搭載可能な8層構造の多層フレキシブルプリント配線板を、コスト高なビアフィルめっきやその他の穴埋め工程を経ることなく、製造することが可能である。また、その他の要件についても、CSP実装パッドに貫通孔がなく、CSP実装可能な平坦性も十分確保している。
さらに、3層構造のビルドアップ層を、コア基板とは別にカバーレイを形成する工程までロールトゥロールで連続的に流動可能であることから、自動化・少人化が可能で安価に生産可能である。
本発明の多層フレキシブルプリント配線板の製造工程を示す概念的断面工程図。 本発明の一実施例を示すCSPを実装した8層構造の多層フレキシブルプリント配線板の断面構成図。 本発明の別の実施例を示す概念的断面構成図。 本発明の別の実施例を示す概念的断面構成図。 従来工法による多層フレキシブルプリント配線板の概念的断面構成図。
符号の説明
1 可撓性絶縁ベース材
2 銅箔
2a コンフォーマルマスク
2b 回路パターン
3 銅箔
3a,3b コンフォーマルマスク
3c 回路パターン
4 両面銅張積層板
5 配線基材
6 可撓性絶縁ベース材
7 銅箔
7a コンフォーマルマスク
8 片面銅張積層板
9 接着材
10 導通用孔
11 スキップビアホール
12 配線基材
13 ポリイミドフィルム
14 接着材
15 カバーレイ
16,16b ビルドアップ層
17 可撓性絶縁ベース材
18 スルーホール
19,21 回路パターン
21 両面コア基板
22 接着材
23 多層配線基材
24,25 導通用孔
26 導通用孔を有する多層配線基材
27 ステップビアホール(第1導電層と第2導電層と第3導電層とコア基板を接続)
28 スキップビアホール(第1導電層とコア基板を接続)
29 層間導通の完了した多層配線基材
30 外層のパターン
31 ケーブル部
32 ケーブル部を有する8層フレキシブルプリント配線板
33 チップサイズパッケージ
34 実装パッド
35 第2導電層のケーブル部
36 第3導電層のケーブル部
37 外層に単層ケーブルを有する8層構造の多層フレキシブルプリント配線板
38 貫通スルーホール
39 第3導電層の回路(反対側の第3導電層へ直接接続)
40 ビアホール(第1導電層とコア基板を接続)
41 ステップビアホール(第1導電層と第3導電層とコア基板を接続)
101 両面フレキシブルプリント配線板
102 両面フレキシブル配線基材
103 カバーレイ
104 接着材
105 6層の配線基材
106 接着材
107 片面フレキシブルプリント配線板
108 8層構造の多層フレキシブルプリント配線

Claims (7)

  1. 両面に配線パターンを有するコア基板の少なくとも片面に3層構造のビルドアップ層を有する多層フレキシブルプリント配線板において、
    前記ビルドアップ層の外層側から1層目の第1導電層には、チップサイズパッケージを実装する実装パッドを有し、
    前記ビルドアップ層の外層側から2層目の第2導電層には、少なくとも前記チップサイズパッケージを搭載する領域の直下にグランド層を有し、
    前記ビルドアップ層の外層側から3層目の第3導電層には、前記実装パッドから、第2導電層のグランド層をスキップするスキップビアホールを介して導通された、信号回路を引き回すための配線パターンを有し、
    前記スキップビアホールが有底のブラインドビアホールであって、該ブラインドビアホールの底が第1導電層の前記実装パッドの裏面に接しているとともに、前記ビルドアップ層と前記コア基板とを導通するビアホールを前記スキップビアホールとは別に有し、
    前記ビルドアップ層と一体化した可撓性ケーブル部を有する
    ことを特徴とする多層フレキシブルプリント配線板。
  2. 請求項1記載の多層フレキシブルプリント配線板において、
    前記可撓性ケーブル部が、前記ビルドアップ層の第2導電層または第3導電層のみの単層ケーブルで構成されることを特徴とする、多層フレキシブルプリント配線板。
  3. 請求項1または2記載の多層フレキシブルプリント配線板において、
    前記ビルドアップ層が前記コア基板の両面に折り曲げた状態で積層されてなり、前記ビルドアップ層間を接続する可撓性ケーブル部を有することを特徴とする、多層フレキシブルプリント配線板。
  4. 両面に配線パターンを有するコア基板の少なくとも片面に3層構造のビルドアップ層を有する多層フレキシブルプリント配線板の製造方法において、
    a) 両面型の可撓性配線基材の一方の面における導通用孔の形成部位にレーザ加工用の開口を形成し、他方の面にグランド層及び導通用孔の形成部位の開口を含む配線パターンを形成する工程
    b) 前記可撓性配線基材の配線パターンを形成した面と片面型の可撓性配線基材の可撓性絶縁ベース材側の面とを接着材を介して貼り合せ、3層構造の配線基材を形成する工程
    c) 前記3層構造の配線基材の外層側から3層目の導電層となる第3導電層の導通用孔の形成部位の開口に対してレーザ加工を行い、外層側から1層目の導電層となる第1導電層まで達する有底の導通用孔を形成する工程
    d) 前記導通用孔に対して導電化処理を行い、電解めっきによりブラインドビアホールを形成する工程
    e) 前記第3導電層に配線パターンを形成する工程
    f) 前記第3導電層の配線パターン上にカバーレイを形成する工程
    g) 前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、前記コア基板に接着材を介し、積層する工程
    h) 前記積層配線基材に対し、前記第1導電層の導通用孔形成部位から、コア基板まで達する導通用孔を形成する工程
    i) 前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程
    をそなえたことを特徴とする多層フレキシブルプリント配線板の製造方法。
  5. 請求項4記載の多層フレキシブルプリント配線板の製造方法において、
    前記e)工程が、
    前記第3導電層に配線パターンを形成するとともに、前記第1導電層に導通用孔形成部位にレーザ加工用の開口を形成する工程を含み、
    前記h)工程が、
    前記積層配線基材に対し、前記第1導電層の導通用孔形成部位のレーザ加工用の開口をマスクとして、コア基板まで達する導通用孔をレーザ加工により形成する工程
    であることを特徴とする多層フレキシブルプリント配線板の製造方法。
  6. 請求項4記載の多層フレキシブルプリント配線板の製造方法において、
    前記h)工程が、
    前記積層配線基材に対し、前記第1導電層の導通用孔形成部位に、コア基板を含み全層を貫通する導通用孔をドリル加工により形成する工程
    であることを特徴とする多層フレキシブルプリント配線板の製造方法。
  7. 請求項4ないし6の何れかに記載の多層フレキシブルプリント配線板の製造方法において、
    前記g)工程が、
    前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、折り曲げた状態で、コア基板の両面に接着材を介して積層する工程
    であることを特徴とする多層フレキシブルプリント配線板の製造方法。
JP2008110232A 2008-04-21 2008-04-21 多層フレキシブルプリント配線板およびその製造方法 Active JP5259240B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008110232A JP5259240B2 (ja) 2008-04-21 2008-04-21 多層フレキシブルプリント配線板およびその製造方法
TW098103413A TWI479972B (zh) 2008-04-21 2009-02-03 Multi - layer flexible printed wiring board and manufacturing method thereof
CN 200910132122 CN101568226B (zh) 2008-04-21 2009-04-21 多层柔性印刷线路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008110232A JP5259240B2 (ja) 2008-04-21 2008-04-21 多層フレキシブルプリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009260186A JP2009260186A (ja) 2009-11-05
JP5259240B2 true JP5259240B2 (ja) 2013-08-07

Family

ID=41284089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110232A Active JP5259240B2 (ja) 2008-04-21 2008-04-21 多層フレキシブルプリント配線板およびその製造方法

Country Status (3)

Country Link
JP (1) JP5259240B2 (ja)
CN (1) CN101568226B (ja)
TW (1) TWI479972B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096293A1 (ja) * 2010-02-08 2011-08-11 日本メクトロン株式会社 多層プリント配線板の製造方法
CN102686052A (zh) * 2011-03-16 2012-09-19 钒创科技股份有限公司 软性印刷电路板及其制造方法
CN103037625B (zh) * 2011-09-30 2016-01-13 无锡江南计算技术研究所 带有芯片窗口的印刷线路板的去短路方法
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
CN104131278B (zh) * 2013-04-30 2016-08-10 富葵精密组件(深圳)有限公司 黑化药水及电路板的制作方法
JP6240007B2 (ja) * 2014-03-18 2017-11-29 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
CN106231788A (zh) * 2016-09-30 2016-12-14 深圳天珑无线科技有限公司 电路板
JP6732723B2 (ja) * 2017-12-14 2020-07-29 日本メクトロン株式会社 高周波伝送用プリント配線板
CN114430626B (zh) * 2020-10-29 2024-07-19 鹏鼎控股(深圳)股份有限公司 印刷线路板对印刷线路板连接结构及其制作方法
CN114698225B (zh) * 2020-12-31 2024-09-13 深南电路股份有限公司 一种电池保护板及其制程方法和电子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256354B2 (en) * 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
JP2002329966A (ja) * 2001-04-27 2002-11-15 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板及び多層配線板
JP3879461B2 (ja) * 2001-09-05 2007-02-14 日立電線株式会社 配線基板及びその製造方法
JP2006310543A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法、半導体回路素子付き配線基板
JP4527045B2 (ja) * 2005-11-01 2010-08-18 日本メクトロン株式会社 ケーブル部を有する多層配線基板の製造方法
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
JP5095117B2 (ja) * 2006-04-12 2012-12-12 日本メクトロン株式会社 ケーブル部を有する多層回路基板およびその製造方法

Also Published As

Publication number Publication date
TWI479972B (zh) 2015-04-01
JP2009260186A (ja) 2009-11-05
TW200945987A (en) 2009-11-01
CN101568226B (zh) 2012-07-11
CN101568226A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
JP5259240B2 (ja) 多層フレキシブルプリント配線板およびその製造方法
KR101014228B1 (ko) 플렉시블 다층 배선기판 및 그 제조방법
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
US6972382B2 (en) Inverted microvia structure and method of manufacture
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR101387564B1 (ko) 다층 프린트 배선판의 제조방법 및 그 배선판
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
US8546698B2 (en) Wiring board and method for manufacturing the same
JP4934444B2 (ja) 半導体装置とその製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2007287721A (ja) ケーブル部を有する多層回路基板およびその製造方法
JP4813204B2 (ja) 多層回路基板の製造方法
TWI511634B (zh) 電路板製作方法
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JP7531652B1 (ja) 回路基板、回路基板の製造方法、及び電子機器
KR20170079542A (ko) 인쇄회로기판
JP5000742B2 (ja) ケーブル部を有する多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5259240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250