JP5259240B2 - 多層フレキシブルプリント配線板およびその製造方法 - Google Patents
多層フレキシブルプリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP5259240B2 JP5259240B2 JP2008110232A JP2008110232A JP5259240B2 JP 5259240 B2 JP5259240 B2 JP 5259240B2 JP 2008110232 A JP2008110232 A JP 2008110232A JP 2008110232 A JP2008110232 A JP 2008110232A JP 5259240 B2 JP5259240 B2 JP 5259240B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- flexible printed
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims description 263
- 239000000758 substrate Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 27
- 230000001070 adhesive effect Effects 0.000 claims description 27
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 4
- 235000013405 beer Nutrition 0.000 claims description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 238000005553 drilling Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 238000007747 plating Methods 0.000 description 17
- 239000011889 copper foil Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、多層フレキシブルプリント配線板およびその製造方法に関し、特に可撓性ケーブル部を有するビルドアップ型多層フレキシブルプリント配線板およびその製造方法に関する。
近年、電子機器、特に携帯電話の高機能化はめざましく、それに伴い多層フレキシブルプリント配線板に実装される部品もチップサイズパッケージ（Chip-Size Package，Chip-Scale Packageとも呼ばれ、以下、ＣＳＰと称する。）に置き換わり、高機能かつ高密度にパッケージングし、基板サイズを大きくすることなく高機能を付加しようという流れがある。
このＣＳＰのパッドピッチも、当初は0.8mmピッチであったものが、近年では0.4mmピッチ以下の狭ピッチなものの要求も出始めている。中でも10パッド×10パッド以上のパッド数の、ＣＳＰのパッドがフルグリッドで配置されている狭ピッチＣＳＰを搭載することは、従来の多層フレキシブルプリント配線板では非常に困難であった。
ここで、多層フレキシブルプリント配線板に狭ピッチＣＳＰを搭載する上での必須要件を見ると、以下のようなものがある。
（１）ＣＳＰ実装パッドに貫通孔がないこと
実装に必要な半田が流れないようにするためである。
（２）導通部の高密度配置が可能なこと
狭ピッチＣＳＰ実装パッドから下の配線層に直接接続するため、要求される最小ピッチとしては搭載するＣＳＰのパッドピッチと同じピッチが必要となる。
（３）微細配線形成能力
外層、内層を問わず、100パッド以上の多くのパッドからの配線引き回しが必要なためである。また、ＣＳＰ実装パッド間に引き回せる配線の本数が、搭載可能なＣＳＰのスペックを決める重要なファクターである。特に、ＣＳＰ搭載に際しては、ＣＳＰ実装パッドの存在する外層の配線より下の内層の配線の微細化が有効である。
（４）ＣＳＰ実装パッドの平坦性
ＣＳＰを多層フレキシブルプリント配線板上にフェースダウンでフリップチップ実装する際に、ＣＳＰ側のパッド上の半田ボールの高さで、ＣＳＰ実装パッドの凹凸を吸収する必要があるためである。多層フレキシブルプリント配線板においては、各層の導体層の厚みによる段差を接着材等で充填し、平坦性を確保する必要がある。
（１）ＣＳＰ実装パッドに貫通孔がないこと
実装に必要な半田が流れないようにするためである。
（２）導通部の高密度配置が可能なこと
狭ピッチＣＳＰ実装パッドから下の配線層に直接接続するため、要求される最小ピッチとしては搭載するＣＳＰのパッドピッチと同じピッチが必要となる。
（３）微細配線形成能力
外層、内層を問わず、100パッド以上の多くのパッドからの配線引き回しが必要なためである。また、ＣＳＰ実装パッド間に引き回せる配線の本数が、搭載可能なＣＳＰのスペックを決める重要なファクターである。特に、ＣＳＰ搭載に際しては、ＣＳＰ実装パッドの存在する外層の配線より下の内層の配線の微細化が有効である。
（４）ＣＳＰ実装パッドの平坦性
ＣＳＰを多層フレキシブルプリント配線板上にフェースダウンでフリップチップ実装する際に、ＣＳＰ側のパッド上の半田ボールの高さで、ＣＳＰ実装パッドの凹凸を吸収する必要があるためである。多層フレキシブルプリント配線板においては、各層の導体層の厚みによる段差を接着材等で充填し、平坦性を確保する必要がある。
このような要求を満足するフレキシブルプリント配線板として、特許文献１に記載の６層構造の多層フレキシブルプリント配線板がある。そして、携帯電話やデジタルビデオカメラ等のメイン基板においては、６層構造では配線層の層数が不足し、８層構造の基板が用いられることが多くなっている。
８層構造の基板を用いる他の理由としては、基板の第１導電層に部品を実装し、第２導電層にグランド層を配置し、第３導電層で信号線の引き回しを行う場合があるからである。信号線の引き回しは、ＣＳＰのピン間に通せる配線の本数で決まるため、ＣＳＰ搭載ランドの直下に配したビアホールで下層の信号線に接続する構造が最も高密度化に適している。
さらに、信号線のある配線層のランド間に多くの本数の信号線を通すことで、高密度ＣＳＰに対応できる。このため、上述のランド径をできるだけ小さくし、信号線を微細に形成する必要がある。
図５は、従来の６層構造の多層フレキシブルプリント配線板の構造を示したものである。この配線板は、ビルドアップ層を１層ずつ設けた８層構造である。
この配線板を製造するには、まず図５に示すようにポリイミド等の可撓性絶縁ベース材の両面に銅箔を有する両面銅張積層板を出発材料とした両面フレキシブルプリント配線板１０１を用意する。
次いで、両面フレキシブルプリント配線板１０１へのビルドアップ層とする両面フレキシブル配線基材１０２を用意し、その内層側にカバーレイ１０３を形成する。接着材１０４を介し、内層側にカバーレイ１０３を施した両面フレキシブル配線基材１０２と両面フレキシブルプリント配線板１０１とを貼り合せ、６層の配線基材１０５とする。
次に６層の配線基材１０５に対し、レーザ加工等の手法で導通用孔を形成し、ビアホールめっきを行うことで、層間導通を得る。さらに１層ずつビルドアップを行うため、ビアホールめっきにビアフィルめっきを選択したことで、６層の配線基材１０５のビア上にビルドアップ層のビアを重ねて形成する、所謂、スタックビア構造とすることが可能である。
６層の配線基材１０５上に、接着材１０６を介して片面フレキシブルプリント配線板１０７を貼り合せることによりビルドアップする。その後、レーザ加工等の手法で導通用孔を形成し、ビアホールめっきを行い、外層のパターンを形成することで８層構造の多層フレキシブルプリント配線板１０８を得る。
特開２００７−１２８９７０号公報
しかしながら、上述の６層構造の多層フレキシブルプリント配線板に、ビルドアップ層を１層ずつ設けた８層構造の多層フレキシブルプリント配線板を用いた場合には、ビルドアップ層を積層する際の位置精度、コア基板となる６層構造の多層フレキシブルプリント配線板を作製する際の基板寸法伸縮により、ランド径を小さくすることができず、ＣＳＰのピン間に配線を通すための制限となっている。
さらに、６層構造の多層フレキシブルプリント配線板に１層ビルドアップするためには、コア基板のビアホールをビアフィルめっき等で穴埋めするか、ビアホールを充填可能な厚い積層接着材を用いるかする必要がある。
このため、ビルドアップ層の層間接続信頼性の確保が困難になったり、積層接着材が厚いことから、硬化する際の基板寸法伸縮量が大きかったりする、という問題も生じ、８層構造でも好適に高密度ＣＳＰを搭載可能な多層フレキシブルプリント配線板を製造することは困難である。
本発明は、上述の点を考慮してなされたもので、狭ピッチな高密度ＣＳＰを搭載可能な多層フレキシブルプリント配線板、およびこの配線板を安価に安定的に製造する方法を提供することを目的とする。
上記目的達成のため、本願では、次の各発明を提供する。
第１の発明によれば、
両面に配線パターンを有するコア基板の少なくとも片面に３層構造のビルドアップ層を有する多層フレキシブルプリント配線板において、
前記ビルドアップ層の外層側から１層目の第１導電層には、チップサイズパッケージを実装する実装パッドを有し、
前記ビルドアップ層の外層側から２層目の第２導電層には、少なくとも前記チップサイズパッケージを搭載する領域の直下にグランド層を有し、
前記ビルドアップ層の外層側から３層目の第３導電層には、前記実装パッドから、第２導電層のグランド層をスキップするスキップビアホールを介して導通された、信号回路を引き回すための配線パターンを有し、
前記スキップビアホールが有底のブラインドビアホールであって、該ブラインドビアホールの底が第１導電層の前記実装パッドの裏面に接しているとともに、前記ビルドアップ層と前記コア基板とを導通するビアホールを前記スキップビアホールとは別に有し、
前記ビルドアップ層と一体化した可撓性ケーブル部を有することを特徴とする。
ことを特徴とする。
両面に配線パターンを有するコア基板の少なくとも片面に３層構造のビルドアップ層を有する多層フレキシブルプリント配線板において、
前記ビルドアップ層の外層側から１層目の第１導電層には、チップサイズパッケージを実装する実装パッドを有し、
前記ビルドアップ層の外層側から２層目の第２導電層には、少なくとも前記チップサイズパッケージを搭載する領域の直下にグランド層を有し、
前記ビルドアップ層の外層側から３層目の第３導電層には、前記実装パッドから、第２導電層のグランド層をスキップするスキップビアホールを介して導通された、信号回路を引き回すための配線パターンを有し、
前記スキップビアホールが有底のブラインドビアホールであって、該ブラインドビアホールの底が第１導電層の前記実装パッドの裏面に接しているとともに、前記ビルドアップ層と前記コア基板とを導通するビアホールを前記スキップビアホールとは別に有し、
前記ビルドアップ層と一体化した可撓性ケーブル部を有することを特徴とする。
ことを特徴とする。
また、第２の発明によれば、
両面に配線パターンを有するコア基板の少なくとも片面に３層構造のビルドアップ層を有する多層フレキシブルプリント配線板の製造方法において、
a) 両面型の可撓性配線基材の一方の面における導通用孔の形成部位にレーザ加工用の開口を形成し、他方の面にグランド層及び導通用孔の形成部位の開口を含む配線パターンを形成する工程
b) 前記可撓性配線基材の配線パターンを形成した面と片面型の可撓性配線基材の可撓性絶縁ベース材側の面とを接着材を介して貼り合せ、３層構造の配線基材を形成する工程
c) 前記３層構造の配線基材の外層側から３層目の導電層となる第３導電層の導通用孔の形成部位の開口に対してレーザ加工を行い、外層側から１層目の導電層となる第１導電層まで達する有底の導通用孔を形成する工程
d) 前記導通用孔に対して導電化処理を行い、電解めっきによりブラインドビアホールを形成する工程
e) 前記第３導電層に配線パターンを形成する工程
f) 前記第３導電層の配線パターン上にカバーレイを形成する工程
g) 前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、前記コア基板に接着材を介し、積層する工程
h) 前記積層配線基材に対し、前記第１導電層の導通用孔形成部位から、コア基板まで達する導通用孔を形成する工程
i) 前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程
をそなえたことを特徴とする。
両面に配線パターンを有するコア基板の少なくとも片面に３層構造のビルドアップ層を有する多層フレキシブルプリント配線板の製造方法において、
a) 両面型の可撓性配線基材の一方の面における導通用孔の形成部位にレーザ加工用の開口を形成し、他方の面にグランド層及び導通用孔の形成部位の開口を含む配線パターンを形成する工程
b) 前記可撓性配線基材の配線パターンを形成した面と片面型の可撓性配線基材の可撓性絶縁ベース材側の面とを接着材を介して貼り合せ、３層構造の配線基材を形成する工程
c) 前記３層構造の配線基材の外層側から３層目の導電層となる第３導電層の導通用孔の形成部位の開口に対してレーザ加工を行い、外層側から１層目の導電層となる第１導電層まで達する有底の導通用孔を形成する工程
d) 前記導通用孔に対して導電化処理を行い、電解めっきによりブラインドビアホールを形成する工程
e) 前記第３導電層に配線パターンを形成する工程
f) 前記第３導電層の配線パターン上にカバーレイを形成する工程
g) 前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、前記コア基板に接着材を介し、積層する工程
h) 前記積層配線基材に対し、前記第１導電層の導通用孔形成部位から、コア基板まで達する導通用孔を形成する工程
i) 前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程
をそなえたことを特徴とする。
これらの特徴により、本発明は次のような効果を奏する。
本発明による多層フレキシブルプリント配線板は、第１導電層（ＣＳＰ実装層）と第３導電層（信号層）とを位置合わせしていることから、第３導電層のランドを小径化でき、しかも第２導電層にはグランド層を配置することで電気特性を向上させることができる。ＣＳＰ実装面はビアホールの底側となるため、平坦性が確保され、ビアホールの凹みの影響を受けることなく、好適にＣＳＰ実装が可能である。
また、この場合、ケーブルが第３導電層に配置可能であることから、最短距離で部品実装部を接続することができる。信号線が第２導電層にある場合には、ケーブルを第２導電層に配置することにも対応できる。さらに、両面のビルドアップ層を、コア基板を挟んで直接接続することにより、ビアホールやスルーホールを減らすこともできる。この結果、狭ピッチな高密度ＣＳＰを搭載可能な多層フレキシブルプリント配線板を安価かつ安定的に製造することができる。
以下、添付図面を参照して本発明の実施例を説明する。
図１Aないし図１Dは、本発明に係る製造方法を示す工程図である。この工程により、ケーブル部を有する８層構造の多層フレキシブルプリント配線板の製造方法を示す。
先ず、図１A(1)に示すように、両面銅張積層板４に対し、内層側の銅箔２のレーザ加工時のコンフォーマルマスク２aおよび回路パターン２bを形成する。両面銅張積層板４としては、例えばポリイミド等の可撓性絶縁ベース材１（ここでは、厚さ12.5μmのポリイミド）の両面に、厚さ12μmの銅箔２および３を有するものを用いる。
コンフォーマルマスク２ａおよび回路パターン２ｂは、銅箔２をフォトファブリケーション手法のエッチングすることによって形成する。また、外層側となる銅箔３には、レーザ加工時のコンフォーマルマスク３aを形成する。併せて、後の第３導電層との位置合せマーク等を形成しておいてもよい。この工程により、配線基材５を得る。
次に図１A(2)に示すように、ポリイミド等の可撓性絶縁ベース材６（ここでは、厚さ12.5μmのポリイミド）の片面に厚さ12μmの銅箔７を有する、所謂、片面銅張積層板８に、必要に応じて位置合せ用のガイド等を型抜きし、配線基材５を積層するための接着材９を予め型抜きして位置合せを行う。接着材９を介し、両面の配線基材５と片面の配線基材をロールラミネータや平板プレス、真空プレス等を用いて積層する。ここまでの工程で、３層の多層配線基材を得る。
続いて、図１A(3)に示すように、コンフォーマルマスク７aを用いてレーザ加工を行い、導通用孔１０を形成する。レーザ加工法に用いるレーザとしては、炭酸ガスレーザやＹＡＧレーザ等の赤外レーザのほか、エキシマレーザやＵＶ−ＹＡＧレーザ等の紫外レーザも選択可能である。
各導通用孔の径は、以下のように設定した。まず導通用孔１０は、可撓性絶縁ベース材１および６に、この実施例１のように12.5μm厚のポリイミドを用いた場合、直径50μmでも製造可能で、信頼性を確保するための必要めっき厚が10μm程度であることから、ここでは直径50μmとした。
この後、図１A(4)に示すように、導通用孔１０を有する３層の多層配線基材に10μm程度の電解めっきを行って層間導通をとり、スキップビアホール１１とした。ここでは、導通用孔以外にめっきを付けない、所謂、ボタンめっき手法を採用した。
次に図１A(5)に示すように、この３層の多層配線基材の外層側と内層側、すなわち、第１導電層７と第３導電層３に対し、両面の回路パターン７ｂ，３ｃを形成する。第１導電層７にはレーザ加工時のコンフォーマルマスク７aを、第３導電層３にはレーザ加工時のコンフォーマルマスク３bおよび回路パターン３cをフォトファブリケーション手法によるエッチング手法により形成する。ここまでの工程で、３層のパターンを形成した配線基材１２を得る。
この時の両面の位置合せは、ベタの材料に対して行うため、材料の伸縮等に影響されず、高い位置精度を容易に確保できる。必要に応じて、高精度な位置合せが可能な露光機を用いることも可能である。
第１導電層７は部品実装面で、第２導電層２は主にグランド層となる、ほぼベタの配線層であり、第３導電層３は信号線として機能することを想定しているので、第１導電層７と第３導電層３との位置合せ精度がビアホールの受けランドの大きさ等に直結することから、高密度回路の形成においては重要である。
ここでは、多ピンＣＳＰ等の高密度部品を搭載する箇所の実装部を、上述のスキップビアホール１１のビア底側とすることを想定しており、実装面（第１導電層）はビアホールの凹みがなく、第３導電層３の信号線への直接接続が可能である。
また、第３導電層３の回路パターンにはめっきを付けていないことから、屈曲ケーブルとしても機能させることが可能である。一方、第２導電層２と第１導電層７、第３導電層３の位置精度は、上述の第１導電層７と第３導電層３との位置合せほど重要ではなく、ビアホールの逃げやグランド用の径の大きな受けランドを形成できればよい。
無論、第１導電層７と第２導電層２との位置合せを重視する場合においては、それに合せて各層同士を位置合わせすればよい。
次いで、図１B(6)に示すように、例えば12μm厚のポリイミドフィルム１３の上に、厚さ25μmのアクリル・エポキシ等の接着材１４を有する、所謂、カバーレイ１５を用意する。
３層のパターンを形成した配線基材１２の第３導電層３側に、カバーレイ１５を、真空プレス、真空ラミネータ等で貼り付ける。これにより、スキップビアホール１１の内側も完全に接着材１４が充填されるため、吸湿した状態でのリフロー工程においても膨れ等が発生することはない。ここまでの工程で、カバーレイ付きのビルドアップ層１６を得る。
ここで、図１A(1)から図１B(6)までの一連の工程は、全てロールトゥロールで連続的に流動可能であることから、自動化・少人化が可能で安価に生産可能である。
図１B(7)は、スキップビアホール１１周辺を、実寸法比率にて示した拡大横断面図であり、実際のビアホールの大きさとカバーレイ１５等の厚さとを対比できる。これにより、25μm厚のカバーレイ接着材１４により、コンフォーマルマスク径50μmのスキップビアホール１１に10μm厚のめっきを付けた孔の内部が充填可能であることが分かる。
図１B(8)は、両面銅張積層板の反対面に積層される、カバーレイ付きのもう一つのビルドアップ層１６bの構造を示している。
そして図１B(9)は、２つのビルドアップ層１６，１６ｂの間に挟まれるべき両面銅張積層板、すなわちコア基板２１の構造を示している。この図１B(9)に示すように、両面銅張積層板に対し、導通用孔１８をNCドリル等で形成すると共に、導通用孔１８に対し、導電化処理とそれに続く電解めっき処理により層間導電路を形成する。
両面銅張積層板は、ポリイミド等の可撓性絶縁ベース材１７（ここでは、厚さ25μmのポリイミド）の両面に厚さ8μmの銅箔を有するものである。電解めっき処理では、10μm程度の電解めっき皮膜を形成する。ここまでの工程で、貫通型の導通部であるスルーホール１８が形成される。
さらに、両面の回路パターンをフォトファブリケーション手法により形成するためのレジスト層の形成、露光、現像、エッチング、レジスト層剥離等の一連の工程によって、回路パターン１９および２０を形成する。ここまでの工程で、両面型のコア基板２１を得る。
次に図１C(10)に示すように、カバーレイ付きのビルドアップ層１６および１６bを両面コア基板２１にビルドアップするための接着材２２を予め型抜きして位置合せを行う。
そして、接着材２０を介してカバーレイ付きのビルドアップ層と両面コア基板２１とを真空プレス等で積層する。ここまでの工程で、多層配線基材２３を得る。接着材２２としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。接着材２２の厚さは、15μm程度のものが選択できる。
続いて図１C(11)に示すように、コンフォーマルマスク２a,３a,７aを用いて、レーザ加工を行い、４層を接続するための４種類の導通用孔２４,２５を形成する。レーザ加工には、UV-YAGレーザ、炭酸レーザ、エキシマレーザ等を選択して使用することができる。
各導通用孔の径は、以下のように設定した。導通用孔２４,２５は、集積度および層間接続信頼性の問題があるが、この実施例１では、導体層８層のうち、２層目から７層目までは導体層厚みが10μm程度に薄くできるため、充填に必要な接着材９や接着材１４、接着材２２の厚みも薄くできる。
このことから、比較的薄いめっき厚でも信頼性を確保できる。めっき厚15〜20μm程度で信頼性が確保できる穴径としては、導通用孔２４では下穴径100μm、上穴径は下穴との位置合せを考慮して、下穴径に100μmを加えた200μmとし、導通用孔２５では穴径100μmとした。さらに、電解めっきにて層間接続をとるためのデスミア処理、導電化処理を行う。
なお、レーザ加工には、上記のようにコンフォーマルマスクを用いた加工以外にも、予めレーザのビーム径よりも大きく銅マスクをオフセットさせてレーザ加工を行う、ラージウインドウ法も適用可能である。無論、銅箔と樹脂とを、直接レーザ光で貫通させるダイレクトレーザ法も適用可能である
さらに、上記コンフォーマルマスクを用いた加工と、ラージウインドウ法、ダイレクトレーザ法とを組み合わせてもよい。なお、ダイレクトレーザ法を用いる場合、この実施例１のように、銅箔の厚さは20μm以下であることが好ましい。
さらに、上記コンフォーマルマスクを用いた加工と、ラージウインドウ法、ダイレクトレーザ法とを組み合わせてもよい。なお、ダイレクトレーザ法を用いる場合、この実施例１のように、銅箔の厚さは20μm以下であることが好ましい。
続いて、図１D(12)に示すように、導通用孔２４,２５を有する多層配線基材２６に15〜20μm程度の電解めっきを行って層間導通をとる。ここまでの工程、すなわち１回のレーザ加工およびめっき工程で、導通用孔２４より得られたステップビアホール２７（第１導電層７’、第２導電層２’、第３導電層３’および第４導電層２０’を相互に接続）、導通用孔２５より得られたスキップビアホール２８（第１導電層７と第４導電層１９とを接続）を形成可能で、外層から内層までの全ての層間導通をとることが可能である。
ここまでの工程で、層間導通の完了した多層配線基材２９を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔形成の際にNCドリル等で貫通孔を形成し、上記ビアホールめっきの際にスルーホールを同時に形成することも可能である。
次いで、図１D(13)に示すように、外層のパターン３０を通常のフォトファブリケーション手法により形成する。この際、ビルドアップ層１６や１６bの内層側に位置するカバーフィルム１３上に析出しためっき層があれば、これも除去される。
この後、必要に応じて、基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成、ケーブルの外層側へのシールド層を銀ペースト、フィルム等を用いて形成し外形加工を行うことで、外層にケーブル部３１を有する８層構造の多層フレキシブルプリント配線板３２を得る。
図２は、チップサイズパッケージ３３をスキップビアホール１１のビア底側の実装パッド３４上に実装した状態を示す縦断面図である。この図２は、チップサイズパッケージを実装した８層構造の多層フレキシブルプリント配線板３２を略実寸法の比率で示したものであり、一般的なチップサイズパッケージ厚みである1mm程度に対し、８層フレキシブルプリント配線板３２の厚みは0.3mm程度である。これから、８層フレキシブルプリント配線板３２の薄さが分かる。
図３は、本発明の第２の実施例の構造を示した断面図である。この図３に示すように、ビルドアップ層１６bを作製する際の一部抜きの箇所を変更することで、外層のケーブル部を第２導電層の回路３５に単層で形成することが可能である。これにより、外層に単層ケーブルを有する８層フレキシブルプリント配線板３７を得る。
このようなケーブル構造とすることで、携帯電話のヒンジ部等の屈曲性を要求される部位へ好適に適用できる。また、図３のように貫通スルーホール３８を組み合わせることで、全層を直接接続することも可能である。
図４は、本発明の第３の実施例の構造を示した断面図である。この図４に示すように、ビルドアップ層の一部を残し、折り曲げた状態で積層することで、第３導電層３の回路３９を反対面の第３導電層３’へ直接接続することもでき、第１導電層７に実装した部品の信号層となる第３導電層３の信号を効率的に反対面の第３導電層３’（反対面の信号層）へ接続可能である。
また、４層を接続する層間接続として、ビアホール４０（第１導電層７とコア基板２１とを接続）、ステップビアホール４１（第１導電層７’、第３導電層３’およびコア基板２１を相互に接続）、ステップビアホール２７（第１導電層７’、第２導電層２’、第３導電層３’およびコア基板２１を相互に接続）、スキップビアホール２８（第１導電層７とコア基板２１とを接続）を形成可能で、外層から内層までの全ての層間導通をとることが可能である。
本発明による８層構造の多層フレキシブルプリント配線板は、第１導電層７，７’（ＣＳＰ実装層）と第３導電層３，３’（信号層）とを位置合わせしていることから、第３導電層３，３’のランドを小径化でき、第２導電層２，２’にはグランド層を配置して電気特性を向上させることができる。
また、この場合、ケーブルが第３導電層３，３’に配置可能であることから、最短距離で部品実装部を接続することができる。信号線が第２導電層２，２’にある場合には、ケーブルを第２導電層２，２’に配置することにも対応できる。第１導電層７，７’（ＣＳＰ実装層）と第３導電層３，３’（信号層）とを接続するビアが狭ピッチに配置可能であることが必要であるが、スキップビア２８（第１導電層７と第３導電層３とを接続）は70μmと小径であるため、ピッチ0.3mm以下に配置可能である。
これらのことから、狭ピッチな高密度ＣＳＰを搭載可能な８層構造の多層フレキシブルプリント配線板を、コスト高なビアフィルめっきやその他の穴埋め工程を経ることなく、製造することが可能である。また、その他の要件についても、ＣＳＰ実装パッドに貫通孔がなく、ＣＳＰ実装可能な平坦性も十分確保している。
さらに、３層構造のビルドアップ層を、コア基板とは別にカバーレイを形成する工程までロールトゥロールで連続的に流動可能であることから、自動化・少人化が可能で安価に生産可能である。
１ 可撓性絶縁ベース材
２ 銅箔
２a コンフォーマルマスク
２b 回路パターン
３ 銅箔
３a，３b コンフォーマルマスク
３c 回路パターン
４ 両面銅張積層板
５ 配線基材
６ 可撓性絶縁ベース材
７ 銅箔
７a コンフォーマルマスク
８ 片面銅張積層板
９ 接着材
１０ 導通用孔
１１ スキップビアホール
１２ 配線基材
１３ ポリイミドフィルム
１４ 接着材
１５ カバーレイ
１６，１６ｂ ビルドアップ層
１７ 可撓性絶縁ベース材
１８ スルーホール
１９，２１ 回路パターン
２１ 両面コア基板
２２ 接着材
２３ 多層配線基材
２４，２５ 導通用孔
２６ 導通用孔を有する多層配線基材
２７ ステップビアホール（第１導電層と第２導電層と第３導電層とコア基板を接続）
２８ スキップビアホール（第１導電層とコア基板を接続）
２９ 層間導通の完了した多層配線基材
３０ 外層のパターン
３１ ケーブル部
３２ ケーブル部を有する８層フレキシブルプリント配線板
３３ チップサイズパッケージ
３４ 実装パッド
３５ 第２導電層のケーブル部
３６ 第３導電層のケーブル部
３７ 外層に単層ケーブルを有する８層構造の多層フレキシブルプリント配線板
３８ 貫通スルーホール
３９ 第３導電層の回路（反対側の第３導電層へ直接接続）
４０ ビアホール（第１導電層とコア基板を接続）
４１ ステップビアホール（第１導電層と第３導電層とコア基板を接続）
１０１ 両面フレキシブルプリント配線板
１０２ 両面フレキシブル配線基材
１０３ カバーレイ
１０４ 接着材
１０５ ６層の配線基材
１０６ 接着材
１０７ 片面フレキシブルプリント配線板
１０８ ８層構造の多層フレキシブルプリント配線
２ 銅箔
２a コンフォーマルマスク
２b 回路パターン
３ 銅箔
３a，３b コンフォーマルマスク
３c 回路パターン
４ 両面銅張積層板
５ 配線基材
６ 可撓性絶縁ベース材
７ 銅箔
７a コンフォーマルマスク
８ 片面銅張積層板
９ 接着材
１０ 導通用孔
１１ スキップビアホール
１２ 配線基材
１３ ポリイミドフィルム
１４ 接着材
１５ カバーレイ
１６，１６ｂ ビルドアップ層
１７ 可撓性絶縁ベース材
１８ スルーホール
１９，２１ 回路パターン
２１ 両面コア基板
２２ 接着材
２３ 多層配線基材
２４，２５ 導通用孔
２６ 導通用孔を有する多層配線基材
２７ ステップビアホール（第１導電層と第２導電層と第３導電層とコア基板を接続）
２８ スキップビアホール（第１導電層とコア基板を接続）
２９ 層間導通の完了した多層配線基材
３０ 外層のパターン
３１ ケーブル部
３２ ケーブル部を有する８層フレキシブルプリント配線板
３３ チップサイズパッケージ
３４ 実装パッド
３５ 第２導電層のケーブル部
３６ 第３導電層のケーブル部
３７ 外層に単層ケーブルを有する８層構造の多層フレキシブルプリント配線板
３８ 貫通スルーホール
３９ 第３導電層の回路（反対側の第３導電層へ直接接続）
４０ ビアホール（第１導電層とコア基板を接続）
４１ ステップビアホール（第１導電層と第３導電層とコア基板を接続）
１０１ 両面フレキシブルプリント配線板
１０２ 両面フレキシブル配線基材
１０３ カバーレイ
１０４ 接着材
１０５ ６層の配線基材
１０６ 接着材
１０７ 片面フレキシブルプリント配線板
１０８ ８層構造の多層フレキシブルプリント配線
Claims (7)
- 両面に配線パターンを有するコア基板の少なくとも片面に３層構造のビルドアップ層を有する多層フレキシブルプリント配線板において、
前記ビルドアップ層の外層側から1層目の第1導電層には、チップサイズパッケージを実装する実装パッドを有し、
前記ビルドアップ層の外層側から２層目の第２導電層には、少なくとも前記チップサイズパッケージを搭載する領域の直下にグランド層を有し、
前記ビルドアップ層の外層側から３層目の第３導電層には、前記実装パッドから、第２導電層のグランド層をスキップするスキップビアホールを介して導通された、信号回路を引き回すための配線パターンを有し、
前記スキップビアホールが有底のブラインドビアホールであって、該ブラインドビアホールの底が第1導電層の前記実装パッドの裏面に接しているとともに、前記ビルドアップ層と前記コア基板とを導通するビアホールを前記スキップビアホールとは別に有し、
前記ビルドアップ層と一体化した可撓性ケーブル部を有する
ことを特徴とする多層フレキシブルプリント配線板。 - 請求項１記載の多層フレキシブルプリント配線板において、
前記可撓性ケーブル部が、前記ビルドアップ層の第２導電層または第３導電層のみの単層ケーブルで構成されることを特徴とする、多層フレキシブルプリント配線板。 - 請求項１または２記載の多層フレキシブルプリント配線板において、
前記ビルドアップ層が前記コア基板の両面に折り曲げた状態で積層されてなり、前記ビルドアップ層間を接続する可撓性ケーブル部を有することを特徴とする、多層フレキシブルプリント配線板。 - 両面に配線パターンを有するコア基板の少なくとも片面に３層構造のビルドアップ層を有する多層フレキシブルプリント配線板の製造方法において、
a) 両面型の可撓性配線基材の一方の面における導通用孔の形成部位にレーザ加工用の開口を形成し、他方の面にグランド層及び導通用孔の形成部位の開口を含む配線パターンを形成する工程
b) 前記可撓性配線基材の配線パターンを形成した面と片面型の可撓性配線基材の可撓性絶縁ベース材側の面とを接着材を介して貼り合せ、３層構造の配線基材を形成する工程
c) 前記３層構造の配線基材の外層側から３層目の導電層となる第３導電層の導通用孔の形成部位の開口に対してレーザ加工を行い、外層側から１層目の導電層となる第1導電層まで達する有底の導通用孔を形成する工程
d) 前記導通用孔に対して導電化処理を行い、電解めっきによりブラインドビアホールを形成する工程
e) 前記第３導電層に配線パターンを形成する工程
f) 前記第３導電層の配線パターン上にカバーレイを形成する工程
g) 前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、前記コア基板に接着材を介し、積層する工程
h) 前記積層配線基材に対し、前記第1導電層の導通用孔形成部位から、コア基板まで達する導通用孔を形成する工程
i) 前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程
をそなえたことを特徴とする多層フレキシブルプリント配線板の製造方法。 - 請求項４記載の多層フレキシブルプリント配線板の製造方法において、
前記e)工程が、
前記第３導電層に配線パターンを形成するとともに、前記第1導電層に導通用孔形成部位にレーザ加工用の開口を形成する工程を含み、
前記h)工程が、
前記積層配線基材に対し、前記第1導電層の導通用孔形成部位のレーザ加工用の開口をマスクとして、コア基板まで達する導通用孔をレーザ加工により形成する工程
であることを特徴とする多層フレキシブルプリント配線板の製造方法。 - 請求項４記載の多層フレキシブルプリント配線板の製造方法において、
前記h)工程が、
前記積層配線基材に対し、前記第1導電層の導通用孔形成部位に、コア基板を含み全層を貫通する導通用孔をドリル加工により形成する工程
であることを特徴とする多層フレキシブルプリント配線板の製造方法。 - 請求項４ないし６の何れかに記載の多層フレキシブルプリント配線板の製造方法において、
前記g)工程が、
前記ビルドアップ層のカバーレイを形成した側を別途製作したコア基板側へ向け、折り曲げた状態で、コア基板の両面に接着材を介して積層する工程
であることを特徴とする多層フレキシブルプリント配線板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008110232A JP5259240B2 (ja) | 2008-04-21 | 2008-04-21 | 多層フレキシブルプリント配線板およびその製造方法 |
| TW098103413A TWI479972B (zh) | 2008-04-21 | 2009-02-03 | Multi - layer flexible printed wiring board and manufacturing method thereof |
| CN 200910132122 CN101568226B (zh) | 2008-04-21 | 2009-04-21 | 多层柔性印刷线路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008110232A JP5259240B2 (ja) | 2008-04-21 | 2008-04-21 | 多層フレキシブルプリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009260186A JP2009260186A (ja) | 2009-11-05 |
| JP5259240B2 true JP5259240B2 (ja) | 2013-08-07 |
Family
ID=41284089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008110232A Active JP5259240B2 (ja) | 2008-04-21 | 2008-04-21 | 多層フレキシブルプリント配線板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5259240B2 (ja) |
| CN (1) | CN101568226B (ja) |
| TW (1) | TWI479972B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096293A1 (ja) * | 2010-02-08 | 2011-08-11 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法 |
| CN102686052A (zh) * | 2011-03-16 | 2012-09-19 | 钒创科技股份有限公司 | 软性印刷电路板及其制造方法 |
| CN103037625B (zh) * | 2011-09-30 | 2016-01-13 | 无锡江南计算技术研究所 | 带有芯片窗口的印刷线路板的去短路方法 |
| CN103052281A (zh) * | 2011-10-14 | 2013-04-17 | 富葵精密组件(深圳)有限公司 | 嵌入式多层电路板及其制作方法 |
| CN103579008B (zh) * | 2012-07-26 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种焊盘结构及其制备方法 |
| CN104131278B (zh) * | 2013-04-30 | 2016-08-10 | 富葵精密组件(深圳)有限公司 | 黑化药水及电路板的制作方法 |
| JP6240007B2 (ja) * | 2014-03-18 | 2017-11-29 | 日本メクトロン株式会社 | フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物 |
| CN106231788A (zh) * | 2016-09-30 | 2016-12-14 | 深圳天珑无线科技有限公司 | 电路板 |
| JP6732723B2 (ja) * | 2017-12-14 | 2020-07-29 | 日本メクトロン株式会社 | 高周波伝送用プリント配線板 |
| CN114430626B (zh) * | 2020-10-29 | 2024-07-19 | 鹏鼎控股(深圳)股份有限公司 | 印刷线路板对印刷线路板连接结构及其制作方法 |
| CN114698225B (zh) * | 2020-12-31 | 2024-09-13 | 深南电路股份有限公司 | 一种电池保护板及其制程方法和电子装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256354B2 (en) * | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| JP2002329966A (ja) * | 2001-04-27 | 2002-11-15 | Sumitomo Bakelite Co Ltd | 多層配線板製造用配線基板及び多層配線板 |
| JP3879461B2 (ja) * | 2001-09-05 | 2007-02-14 | 日立電線株式会社 | 配線基板及びその製造方法 |
| JP2006310543A (ja) * | 2005-04-28 | 2006-11-09 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法、半導体回路素子付き配線基板 |
| JP4527045B2 (ja) * | 2005-11-01 | 2010-08-18 | 日本メクトロン株式会社 | ケーブル部を有する多層配線基板の製造方法 |
| TWI278268B (en) * | 2006-02-23 | 2007-04-01 | Via Tech Inc | Arrangement of non-signal through vias and wiring board applying the same |
| JP5095117B2 (ja) * | 2006-04-12 | 2012-12-12 | 日本メクトロン株式会社 | ケーブル部を有する多層回路基板およびその製造方法 |
-
2008
- 2008-04-21 JP JP2008110232A patent/JP5259240B2/ja active Active
-
2009
- 2009-02-03 TW TW098103413A patent/TWI479972B/zh active
- 2009-04-21 CN CN 200910132122 patent/CN101568226B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI479972B (zh) | 2015-04-01 |
| JP2009260186A (ja) | 2009-11-05 |
| TW200945987A (en) | 2009-11-01 |
| CN101568226B (zh) | 2012-07-11 |
| CN101568226A (zh) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5259240B2 (ja) | 多層フレキシブルプリント配線板およびその製造方法 | |
| KR101014228B1 (ko) | 플렉시블 다층 배선기판 및 그 제조방법 | |
| KR101201940B1 (ko) | 케이블부를 가지는 다층 배선기판의 제조방법 | |
| US6972382B2 (en) | Inverted microvia structure and method of manufacture | |
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| KR101103301B1 (ko) | 다층인쇄회로기판 및 그 제조방법 | |
| JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
| US20120011716A1 (en) | Method of manufacturing printed circuit board including outmost fine circuit pattern | |
| US20040124003A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
| KR101387564B1 (ko) | 다층 프린트 배선판의 제조방법 및 그 배선판 | |
| TWI500366B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
| US8546698B2 (en) | Wiring board and method for manufacturing the same | |
| JP4934444B2 (ja) | 半導体装置とその製造方法 | |
| KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
| JP2007287721A (ja) | ケーブル部を有する多層回路基板およびその製造方法 | |
| JP4813204B2 (ja) | 多層回路基板の製造方法 | |
| TWI511634B (zh) | 電路板製作方法 | |
| JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 | |
| JP7531652B1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
| KR20170079542A (ko) | 인쇄회로기판 | |
| JP5000742B2 (ja) | ケーブル部を有する多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5259240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |