KR101109277B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101109277B1
KR101109277B1 KR1020090088166A KR20090088166A KR101109277B1 KR 101109277 B1 KR101109277 B1 KR 101109277B1 KR 1020090088166 A KR1020090088166 A KR 1020090088166A KR 20090088166 A KR20090088166 A KR 20090088166A KR 101109277 B1 KR101109277 B1 KR 101109277B1
Authority
KR
South Korea
Prior art keywords
copper plating
plating layer
insulating layer
dry film
printed circuit
Prior art date
Application number
KR1020090088166A
Other languages
English (en)
Other versions
KR20110030160A (ko
Inventor
임규혁
신영환
오화섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090088166A priority Critical patent/KR101109277B1/ko
Publication of KR20110030160A publication Critical patent/KR20110030160A/ko
Application granted granted Critical
Publication of KR101109277B1 publication Critical patent/KR101109277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 전도성이 좋은 구리를 이용하여 비아홀에 포스트 범프를 형성한 후 포스트 범프가 형성된 원판에 다수의 절연층을 적층 하여 스택 비아 구조의 다층 인쇄회로기판이 제조되므로 스택 비아 구조의 다층 인쇄회로기판 시 행해지던 블라인드 비아홀 가공 공정을 제거할 수 있어 인쇄회로기판의 제조시간을 줄일 수 있을 뿐만 아니라 블라인드 비아홀을 가공하기 위한 별도의 장비가 필요하지 않아 인쇄회로기판의 제조비용을 줄일 수 있다.
스택 비아, 포스트 범프, 특수 에칭

Description

인쇄회로기판의 제조방법{Fabricating Method of Printed Circuit Board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
IT 산업의 발달로 인해 전자제품의 고성능화, 고기능화 및 소형화가 요구되고 있고, 이러한 요구로 인해 상기 전자제품에 사용되는 부품의 설계 집적도 향상 및 부품 크기 축소가 요구되고 있다.
특히, HHP(Hand Held Products) 시장이 급속히 확대됨에 따라 HHP의 RF 모듈 분야도 지속적인 성장세를 이어가고 있다.
RF 모듈에서는 RF 특성을 위해 회로 및 절연거리 등의 관리가 매우 중요하며, IC에서 나오는 열을 빨리 방출시킬 수 있도록 열방출 특성이 적용된 인쇄회로기판(Printed Circuit Board)이 주로 사용되고 있다.
이러한, 열방출 특성이 적용된 인쇄회로기판은 일반적으로 도 1a에 도시된 바와 같이 절연층(102)의 양면에 동박이 개재된 동박적층판(Copper Clad Laminate; CCL)인 원판에 회로 형성공정을 수행하여 회로패턴(108a, 108b)을 형성한 후 회로 패턴(108a, 108b)이 형성된 원판의 일면 또는 양면에 절연층(104, 106)을 적층시켜 다층 구조로 형성한다.
이후, 드릴로 인쇄회로기판을 관통하는 PTH(Plate Through Hole)(110)를 형성한 후 무전해 동도금 공정을 수행하여 PTH(110)의 내벽과 절연층(104, 106) 위에 무전해 동도금층을 형성한다.
무전해 동도금층을 형성한 후에는 전해 동도금 공정을 수행하여 무전해 동도금층 위에 전해 동도금층을 형성한 후 회로형성 공정을 수행하여 도 1b에 도시된 바와 같이 회로패턴(112)을 형성한다.
이와 같은 방법으로 형성된 종래기술에 따른 인쇄회로기판은 PTH(110) 내의 도금층 두께를 두껍게 하여 열을 방출하였으나, 상기와 같은 구조는 열 방출 특성이 떨어지고, 홀의 크기를 줄일 수 있는 한계로 인해 디자인의 자유도를 향상시킬 수 없으며, 추가로 PTH(110)가 형성되는 경우 홀 플러깅(Plugging) 공정이나 오버 플레이팅(over-plating) 공정이 추가로 필요하기 때문에 인쇄회로기판을 제조하는 제조시간이 길어질 뿐만 아니라 인쇄회로기판의 크기를 축소하는데 많은 제약이 있었다.
이를 개선하기 위해, 내층 비아홀을 구리로 채운 후 그 위에 블라인드 비아홀(Blind Via Hole; 이하 "BVH"라 함)을 형성하여 적층하는 스택 비아(Stack Via) 기술이 개발되었다.
이러한, 스택 비아 기술은 구리로 채워진 비아를 서로 연결하기 때문에 열방출 특성도 좋고, 비아와 비아간 거리를 줄임으로써 인쇄회로기판의 크기를 줄일 수 있는 장점이 있다.
그러나, 종래의 스택 비아 기술은 내층 회로가 형성된 원판 위에 다수의 절연층을 적층 하여 다층 구조를 형성할 경우 드릴이나 레이저를 이용하여 적층 되는 절연체에 비아(즉, BVH)를 형성한 후 비아 내부에 형성되는 스미어(smear)를 제거하기 위한 디스미어(desmear) 공정과 층간 전기적인 도통을 위한 동도금(Copper plating) 공정을 진행해야 하기 때문에 인쇄회로기판의 제조시간이 길어지고 비용이 많이 드는 문제가 있었다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 원판에 다수의 절연층을 적층 할 때 행해지던 비아홀 가공 공정을 제거하여 인쇄회로기판의 제조시간을 줄이고, 열 방출 특성과 층간 접합력을 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 제 1 절연층의 양면에 동박이 적층 된 원판에 비아홀을 형성하는 단계; (b) 무전해 동도금층 및 전해 동도금층을 순차적으로 형성하여 상기 전해 동도금층으로 상기 비아홀을 충진하는 단계; (c) 상기 제 1 절연층의 양면에 동박, 무전해 동도금층 및 전해 동도금층 순으로 내층 회로패턴을 형성하는 단계; (d) 상기 비아홀에 형성된 전해 동도금층을 성장시켜 포스트 범프를 형성하는 단계; (e) 상기 내층 회로패턴이 형성된 원판의 양면에 제 2 절연층 및 제 3 절연층을 배치한 후 상기 포스트 범프가 상기 제 2 절연층 및 제 3 절연층을 관통하도록 상기 원판의 양면에 제 2 절연층 및 제 3 절연층을 적층하는 단계; 및 (f) 상기 제 2 절연층의 상면과 상기 제 3 절연층의 하면에 무전해 동도금층 및 전해 동도금층이 순차적으로 적층 된 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (b) 단계는, (b-1) 상기 비아홀의 내벽과 동박 위에 무전해 동도금층을 형성하는 단계; (b-2) 상기 무전해 동도금층 위에 드라이 필름을 부착한 후 노광 및 현상 공정을 통해 상기 내층 회로패턴이 형성될 부분의 드라이 필름을 제거하는 단계; (b-3) 상기 무전해 동도금층 위에 전해 동도금층을 형성하여 상기 비아홀을 충진하는 단계; 및 (b-4) 상기 무전해 동도금층 위에 부착된 드라이 필름을 제거하는 단계를 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (c) 단계는, (c-1) 상기 무전해 동도금층 위에 부착된 드라이 필름을 제거하는 단계; 및 (c-2) 상기 제 1 절연층이 노출되도록 상기 (c-1) 단계에서 드라이 필름이 제거된 부분의 무전해 동도금층과 동박을 제거하여 내층 회로패턴을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (d) 단계는, (d-1) 상기 내층 회로패턴이 형성된 원판의 양면에 드라이 필름을 부착한 후 노광 및 현상 공정을 통해 상기 비아홀에 부착된 드라이 필름을 제거하는 단계; (d-2) 상기 비아홀에 형성된 전해 동도금층을 성장시켜 포스트 범프를 형성하는 단계; (d-3) 상기 내층 회로패턴 위에 부착된 드라이 필름을 제거하는 단계; 및 (d-4) 상기 포스트 범프가 형성된 원판의 양면에 밀착력 향상을 위해 조도를 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (e) 단계는, (e-1) 트리밍을 수행하여 상기 제 2 절연층 및 제 3 절연층의 적층이 완료된 인쇄회로기판의 가장자리에 흘러나온 수지와 동박을 제거하는 단계; 및 (e-2) 버프 공정을 수행하여 상기 인쇄회로기판의 표면을 평활하게 하는 단계를 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (f) 단계는, (f-1) 상기 제 2 절연층의 상면과 상기 제 3 절연층의 하면에 무전해 동도금층을 형성하는 단계; (f-2) 상기 무전해 동도금층 위에 드라이 필름을 부착한 후 노광 및 현상 공정을 통해 상기 외층 회로패턴이 형성될 부분의 드라이 필름을 제거하는 단계; (f-3) 상기 드라이 필름이 제거된 부분의 상기 무전해 동도금층 위에 전해 동도금층을 형성하는 단계; (f-4) 상기 무전해 동도금층 위에 부착된 드라이 필름을 제거하는 단계; 및 (f-5) 상기 제 2 절연층의 상면과 상기 제 3 절연층의 하면이 노출되도록 상기 (f-4) 단계에서 드라이 필름이 제거된 부분의 무전해 동도금층을 제거하여 외층 회로패턴을 형성하는 단계를 포함한다.
본 발명은 전도성이 좋은 구리를 이용하여 비아홀에 포스트 범프를 형성한 후 포스트 범프가 형성된 원판에 다수의 절연층을 적층 하여 스택 비아 구조의 다층 인쇄회로기판을 제조하기 때문에 스택 비아 구조의 다층 인쇄회로기판 시 행해지던 블라인드 비아홀 가공 공정을 제거할 수 있어 인쇄회로기판의 제조시간을 줄일 수 있을 뿐만 아니라 블라인드 비아홀을 가공하기 위한 별도의 장비가 필요하지 않기 때문에 인쇄회로기판의 제조비용을 줄일 수 있다.
또한, 본 발명은 전도성이 좋은 구리로 포스트 범프가 형성되기 때문에 스택 비아 구조를 갖는 다층 구조의 인쇄회로기판의 열방출 특성을 향상시킬 수 있다.
그리고, 본 발명은 내층 회로 형성 후 구리로 형성된 포스트 범프로 외층 회 로와 내층 회로를 연결하기 때문에 내층 회로 형성 후 드릴로 비아홀을 형성하여 외층 회로를 형성하는 종래기술에 비해 층간 정합력을 향상시킬 수 있을 뿐만 아니라 외층과 내층을 연결하기 위한 비아홀 형성 공정을 제거할 수 있어 누적 공차를 줄일 수 있다.
이하, 첨부된 도면을 이용하여 본 발명의 바람직한 실시 예에 따른 인쇄회로기판의 제조방법을 상세히 설명하기로 한다.
도 2a 내지 도 8은 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
도 2a 내지 도 8에 도시된 바와 같이, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 먼저, 절연층의 양면에 동박이 개재된 동박적층판을 준비한다.
이때, 절연층으로는 FR-4나 프리프레그가 사용된다.
이후, 드릴 또는 레이저를 이용하여 도 2a 또는 도 2b에 도시된 바와 같이 제 1 절연층(2)의 양면에 동박(4, 6)이 적층 된 동박적층판에 IVH(Interstitial Via Hole)(10a) 또는 BVH(10b)를 형성한다.
이와 같이, 비아홀을 형성한 후에는 무전해 동도금 공정을 수행하여 상기 비아홀 내벽 및 동박(4, 6) 위에 무전해 동도금층을 형성한다.
이때, 비아홀 내벽에 무전해 동도금층을 형성하는 이유는 비아홀의 내벽이 절연체인 에폭시로 되어 있어 전기 분해에 의한 전해 동도금을 실시할 수 없기 때문에 비아홀 내부에 노출된 절연체(즉, 제 1 절연층(2))의 표면에 도전성을 부여함과 아울러 절연체의 표면과 이후 형성되는 전해 동도금층 간의 밀착성을 향상시키기 위함이다.
무전해 동도금층을 형성한 후에는 상기 무전해 동도금층 위에 드라이 필름(Dry Film)을 부착한 후 노광 및 현상 공정을 수행하여 회로패턴이 형성될 부분과 비아홀 위에 부착 된 드라이 필름(도시하지 않음)을 제거한다.
이후, 필 도금 공정(즉, 전해 동도금 공정)을 수행하여 도 3에 도시된 바와 같이 비아홀 내부를 전해 동도금층(12)으로 충진함과 아울러 회로패턴이 형성될 부분에 상기 무전해 동도금층 위에 전해 동도금층(12)을 형성한다.
도 3에서는 회로패턴이 형성될 부분과 회로패턴이 형성되지 않을 부분을 별도로 구분하지 않았으나, 도 3에서 회로패턴이 형성될 부분에는 동박(4, 6) 위에 무전해 동도금층과 전해 동도금층(12)이 순차적으로 형성되고, 회로패턴이 형성되지 않을 부분(즉, 회로패턴과 회로패턴 사이)에는 동박(4, 6) 위에 무전해 동도금층과 드라이 필름이 순차적으로 적층 된다.
이와 같이, 전해 동도금층(12)을 형성한 후에는 상기 무전해 동도금층 위에 부착 된 드라이 필름을 제거한다.
이후, 상기 제 1 절연층(2)의 양면에 형성된 전해 동도금층(12), 무전해 동도금층 및 동박(4, 6)을 제거하여 회로패턴을 형성하는 특수 에칭(Etching) 공정을 수행한다.
이러한, 특수 에칭 공정을 수행하여 도 4에 도시된 바와 같이 내층 회로패턴인 제 1 회로패턴(4a, 6a)이 형성되고, 제 1 회로패턴(4a, 6a)과 제 1 회로패턴(4a, 6a) 사이에 형성된 동박(4, 6) 및 무전해 동도금층은 완전히 제거된다.
여기서, 제 1 회로패턴(4a, 6a)은 동박(4, 6)과 무전해 동도금층 및 전해 동도금층(12)을 포함하도록 형성되나, 상기 동박(4, 6), 무전해 동도금층 및 전해 동도금층(12)이 도전성 물질이므로 별도로 분류하여 표시하지 않기로 한다.
제 1 회로패턴(4a, 6a)을 형성한 후에는 제 1 절연층(2)의 양면에 제 1 회로패턴(4a, 6a)이 형성된 원판의 양면에 드라이 필름을 부착한 후 노광 및 현상 공정을 수행하여 비아홀에 부착 된 드라이 필름을 제거한다.
즉, 도 4에 도시된 바와 같이 전해 동도금층(12)으로 이루어진 포스트 범프(Post Bump)를 형성하기 위해 상기 비아홀 위에 부착 된 드라이 필름을 제거한다.
이후, 전해 동도금 공정을 수행하여 상기 비아홀에 형성된 전해 동도금층(12)을 성장시켜 포스트 범프를 형성한다.
다시 말해, 상기 비아홀에 형성된 전해 동도금층(12) 위에 전해 동도금층을 추가로 형성하여 도 4와 같은 포스트 범프로 형성한다.
이때, 포스트 범프는 이후 공정에서 상기 원판의 일면 또는 양면에 적층 되는 절연층의 층간 연결을 위해 사용된다.
이에 대한 상세한 설명은 후술하기로 한다.
상기와 같이 비아홀 위에 포스트 범프(도 4에서는 도면부호 12로 표시됨)를 형성한 후에는 상기 포스트 범프를 제외한 나머지 부분에 부착 된 드라이 필름을 제거한다.
이후, 상기 포스트 범프가 형성된 원판과 이후 공정에서 상기 원판의 양면 또는 한 면에 적층 될 절연층과의 밀착력을 향상시키기 위해 상기 드라이 필름이 제거된 원판의 표면을 흑화 처리(Black Oxidation) 등의 표면 산화 처리(표면 조도 형성)를 수행한다.
이렇게 표면 산화 처리를 수행한 후에는 도 5에 도시된 바와 같이 상기 포스트 범프가 형성된 원판의 한 면 또는 양면에 제 2 절연층(14) 및 제 3 절연층(16)을 배치한 후 진공 프레스(Vacuum Press)를 이용하여 상기 원판의 양면에 제 2 절연층(14) 및 제 3 절연층(16)을 적층시킨다.
이때, 제 2 절연층(14) 및 제 3 절연층(16)으로는 프리프레그나 ABF(Ajinomoto Bonding Film) 등이 사용된다.
또한, 상기 제 2 절연층(14) 및 제 3 절연층(16)을 관통하는 포스트 범프는 상기 제 2 절연층(14)의 상면 및/또는 상기 제 3 절연층(16)의 하면에 형성될 회로패턴과 상기 제 1 절연층(2)의 양면에 형성된 제 1 회로패턴(4a, 6a)을 전기적으로 연결하는 역할을 수행할 뿐만 아니라 상기 인쇄회로기판의 내부에서 발생 된 열을 외부로 방출하는 역할을 수행한다.
이와 같이, 제 1 회로패턴(4a, 6a)이 형성된 원판의 양면에 제 2 절연층(14) 및 제 3 절연층(16)을 적층한 후에는 트리밍(Trimming)을 수행한다.
여기서, 트리밍은 적층이 완료된 기판의 가장자리에 흘러나온 수지와 동박을 제거하여 제품의 긁힘 및 안전사고를 예방하기 위해 수행되는 처리를 말한다.
상기와 같이 트리밍을 수행한 후에는 인쇄회로기판의 표면을 평활하게 하기 위해 버프(buff) 공정을 수행한다.
이와 같은 버프 공정으로 인해 인쇄회로기판 양면의 표면이 평활하게 된다.
한편, 버프 공정을 수행하는 후에는 무전해 동도금 공정을 수행하여 도 6에 도시된 바와 같이 상기 제 2 절연층(14)의 상면 및 제 3 절연층(16)의 하면에 무전해 동도금층(18)을 형성한다.
상기 무전해 동도금층(18)을 형성한 후에는 상기 무전해 동도금층(18) 위에 드라이 필름을 부착하고, 노광 및 현상 공정을 수행하여 도 7에 도시된 바와 같이 회로패턴이 형성될 부분에 부착된 드라이 필름(20)을 제거한다.
이에 따라, 상기 드라이 필름(20)은 회로패턴이 형성되지 않는 부분의 무전해 동도금층(18) 위에만 남겨 지게 된다.
이와 같이, 회로패턴이 형성될 부분에 부착된 드라이 필름(20)을 제거한 후에는 전해 동도금 공정을 수행하여 상기 드라이 필름(20)이 제거되어 외부로 노출된 무전해 동도금층(18) 위에 전해 동도금층(22)을 형성한다.
이후, 무전해 동도금층(18) 위에 부착된 드라이 필름(20)을 제거한 후 특수 에칭 공정을 수행하여 도 8에 도시된 바와 같이 제 2 절연층(14)의 상면 및 제 3 절연층(16)의 하면에 외층 회로패턴인 제 2 회로패턴(24)을 형성한다.
즉, 특수 에칭 공정을 수행하여 제 2 절연층(14)의 상면 및 제 3 절연층(16)의 하면이 노출되도록 상기 무전해 동도금층(18)을 제거함과 아울러 상기 전해 동 도금층(22)의 일부를 제거하여 상기 제 2 회로패턴(24)을 형성한다.
이로 인해, 제 2 절연층(14)의 상면 및 제 3 절연층(16)의 하면에 형성된 제 2 회로패턴(24)은 무전해 동도금층(18)과 전해 동도금층(22)으로 형성된다.
이렇게 제 2 절연층(14)의 상면 및 제 3 절연층(16)의 하면에 제 2 회로패턴(24)을 형성한 후에는 인쇄회로기판의 양면에 상기 제 2 회로패턴(24)을 외부환경으로부터 보호하기 위해 포토 솔더레지스터(PSR)를 도포한 후 와이어 본딩 패드나 플립칩 본딩 패드로 사용될 회로패턴 위에 도포 된 포토 솔더레지스터를 제거한다.
이후, 포토 솔더레지스터가 제거되어 노출된 회로패턴 위에 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 금도금층을 형성한다.
한편, 상술한 인쇄회로기판이 하나의 스트립에 다수 개 형성되고, 상기 스트립이 하나의 패널에 다수 개 형성되어 있을 경우 상술한 인쇄회로기판의 제조방법의 제조과정 중 버프 공정 이후 X-선을 이용한 홀 펀칭기로 기판 유닛과 기판 유닛 사이, 스트립과 스트립 사이에 홀을 가공하는 공정을 더 포함할 수 있다.
이때, 기판 유닛들과 스트립들 사이에 형성된 홀은 패널에 형성된 다수의 스트립들을 하나씩 분리하거나 상기 스트립에 형성된 다수의 기판 유닛을 하나씩 분리하는 기판 절단 장치가 스트립과 기판 유닛의 위치를 확인하기 위해 형성된다.
이상 설명한 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 전도성이 좋은 구리를 이용하여 비아홀에 포스트 범프를 형성한 후 포스트 범프가 형성된 원판에 다수의 절연층을 적층 하여 스택 비아 구조의 다층 인쇄회로기판을 제조하기 때문에 스택 비아 구조의 다층 인쇄회로기판 시 행해지던 블라인드 비아홀 가공 공정을 제거할 수 있어 인쇄회로기판의 제조시간을 줄일 수 있을 뿐만 아니라 블라인드 비아홀을 가공하기 위한 별도의 장비가 필요하지 않기 때문에 인쇄회로기판의 제조비용을 줄일 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 전도성이 좋은 구리로 포스트 범프가 형성되기 때문에 스택 비아 구조를 갖는 다층 구조의 인쇄회로기판의 열방출 특성을 향상시킬 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 내층 회로 형성 후 구리로 형성된 포스트 범프로 외층 회로와 내층 회로를 연결하기 때문에 내층 회로 형성 후 드릴로 비아홀을 형성하여 외층 회로를 형성하는 종래기술에 비해 층간 접합력을 향상시킬 수 있을 뿐만 아니라 외층과 내층을 연결하기 위한 비아홀 형성 공정을 제거할 수 있어 누적 공차를 줄일 수 있게 된다.
한편, 본 발명은 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양하게 수정 및 변형을 할 수 있음을 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형 예 또는 수정 예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1a 및 도 1b는 종래기술에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
도 2a 내지 도 8은 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
2, 14, 16, 104, 106 : 절연층 4, 6 : 동박
4a, 6a, 24, 108a, 108b : 회로패턴 18 : 무전해 동도금층
12 : 전해 동도금층 20: 드라이 필름

Claims (6)

  1. (a) 제 1 절연층의 양면에 동박이 적층 된 원판에 비아홀을 형성하는 단계;
    (b) 제1 무전해 동도금층 및 제1 전해 동도금층(12)을 순차적으로 형성하여 상기 제1 전해 동도금층(12)으로 상기 비아홀을 충진하는 단계;
    (c) 상기 제 1 절연층의 양면에 동박, 제1 무전해 동도금층 및 제1 전해 동도금층(12)이 순차적으로 적층된 내층 회로패턴을 형성하는 단계;
    (d) 상기 비아홀에 형성된 제1 전해 동도금층(12)을 성장시켜 포스트 범프를 형성하는 단계;
    (e) 상기 내층 회로패턴이 형성된 원판의 양면에 제 2 절연층 및 제 3 절연층을 배치한 후 상기 포스트 범프가 상기 제 2 절연층 및 제 3 절연층을 관통하도록 상기 원판의 양면에 제 2 절연층 및 제 3 절연층을 적층하는 단계; 및
    (f) 상기 제 2 절연층의 상면과 상기 제 3 절연층의 하면에 제2 무전해 동도금층(18) 및 제2 전해 동도금층(22)이 순차적으로 적층 된 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (b) 단계는,
    (b-1) 상기 비아홀의 내벽과 동박 위에 제1 무전해 동도금층을 형성하는 단계;
    (b-2) 상기 제1 무전해 동도금층 위에 드라이 필름을 부착한 후 노광 및 현상 공정을 통해 상기 내층 회로패턴이 형성될 부분의 드라이 필름을 제거하는 단계;
    (b-3) 상기 제1 무전해 동도금층 위에 제1 전해 동도금층(12)을 형성하여 상기 비아홀을 충진하는 단계; 및
    (b-4) 상기 제1 무전해 동도금층 위에 부착된 드라이 필름을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 (c) 단계는,
    (c-1) 상기 제 1 절연층이 노출되도록 상기 (b-4) 단계에서 드라이 필름이 제거된 부분의 제1 무전해 동도금층과 동박을 제거하여 내층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 (d) 단계는,
    (d-1) 상기 내층 회로패턴이 형성된 원판의 양면에 드라이 필름을 부착한 후 노광 및 현상 공정을 통해 상기 비아홀에 부착된 드라이 필름을 제거하는 단계;
    (d-2) 상기 비아홀에 형성된 제1 전해 동도금층(12)을 성장시켜 포스트 범프를 형성하는 단계;
    (d-3) 상기 내층 회로패턴 위에 부착된 드라이 필름을 제거하는 단계; 및
    (d-4) 상기 포스트 범프가 형성된 원판의 양면에 밀착력 향상을 위해 조도를 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 (e) 단계는,
    (e-1) 트리밍을 수행하여 상기 제 2 절연층 및 제 3 절연층의 적층이 완료된 인쇄회로기판의 가장자리에 흘러나온 수지와 동박을 제거하는 단계; 및
    (e-2) 버프 공정을 수행하여 상기 인쇄회로기판의 표면을 평활하게 하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 (f) 단계는,
    (f-1) 상기 제 2 절연층의 상면과 상기 제 3 절연층의 하면에 제2 무전해 동도금층(18)을 형성하는 단계;
    (f-2) 상기 제2 무전해 동도금층(18) 위에 드라이 필름을 부착한 후 노광 및 현상 공정을 통해 상기 외층 회로패턴이 형성될 부분의 드라이 필름을 제거하는 단계;
    (f-3) 상기 드라이 필름이 제거된 부분의 상기 제2 무전해 동도금층(18) 위에 제2 전해 동도금층(22)을 형성하는 단계;
    (f-4) 상기 제2 무전해 동도금층(18) 위에 부착된 드라이 필름을 제거하는 단계; 및
    (f-5) 상기 제 2 절연층의 상면과 상기 제 3 절연층의 하면이 노출되도록 상기 (f-4) 단계에서 드라이 필름이 제거된 부분의 제2 무전해 동도금층(18)을 제거하여 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090088166A 2009-09-17 2009-09-17 인쇄회로기판의 제조방법 KR101109277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090088166A KR101109277B1 (ko) 2009-09-17 2009-09-17 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088166A KR101109277B1 (ko) 2009-09-17 2009-09-17 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110030160A KR20110030160A (ko) 2011-03-23
KR101109277B1 true KR101109277B1 (ko) 2012-01-30

Family

ID=43935957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088166A KR101109277B1 (ko) 2009-09-17 2009-09-17 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101109277B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862243B1 (ko) 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084068A (ja) 2000-09-06 2002-03-22 Toshiba Corp プリント配線板、プリント配線板の製造方法、およびプリプレグ
JP2004087722A (ja) 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 配線板の製造方法、配線板
KR100734244B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
JP2008060119A (ja) 2006-08-29 2008-03-13 Victor Co Of Japan Ltd プリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084068A (ja) 2000-09-06 2002-03-22 Toshiba Corp プリント配線板、プリント配線板の製造方法、およびプリプレグ
JP2004087722A (ja) 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 配線板の製造方法、配線板
KR100734244B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
JP2008060119A (ja) 2006-08-29 2008-03-13 Victor Co Of Japan Ltd プリント配線板

Also Published As

Publication number Publication date
KR20110030160A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
US9560769B2 (en) Printed wiring board
US20120012379A1 (en) Printed circuit board
JP2003174265A (ja) 多層配線回路基板
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
KR100990576B1 (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101044787B1 (ko) 인쇄회로기판 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20070034766A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR20060095814A (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP4319917B2 (ja) 部品内蔵配線板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
JP7216139B2 (ja) 回路基板の製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9