JP7216139B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP7216139B2
JP7216139B2 JP2021071250A JP2021071250A JP7216139B2 JP 7216139 B2 JP7216139 B2 JP 7216139B2 JP 2021071250 A JP2021071250 A JP 2021071250A JP 2021071250 A JP2021071250 A JP 2021071250A JP 7216139 B2 JP7216139 B2 JP 7216139B2
Authority
JP
Japan
Prior art keywords
metal layer
insulating base
base material
metal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021071250A
Other languages
English (en)
Other versions
JP2022165765A (ja
Inventor
憲司 飯田
徳一 尾崎
泰治 酒井
隆 中川
憲治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FICT LIMITED
Original Assignee
FICT LIMITED
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FICT LIMITED filed Critical FICT LIMITED
Priority to JP2021071250A priority Critical patent/JP7216139B2/ja
Priority to CN202280028973.9A priority patent/CN117178638A/zh
Priority to KR1020237030737A priority patent/KR20230142604A/ko
Priority to PCT/JP2022/005608 priority patent/WO2022224557A1/ja
Priority to TW111108795A priority patent/TW202249555A/zh
Publication of JP2022165765A publication Critical patent/JP2022165765A/ja
Application granted granted Critical
Publication of JP7216139B2 publication Critical patent/JP7216139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、回路基板の製造方法に関する。
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント配線板などの回路基板が一般に広く使用されている。プリント配線板は、積層板に張り合わせた銅箔を電子回路パターンに従ってエッチングしたものであって、高密度に電子部品を実装することは困難であるが、コスト面で有利である。
一方、電子機器に対する小型化、高性能化、低価格化などの要求に伴い、回路基板の電子回路の微細化、多層化、及び電子部品の高密度実装化が急速に進み、回路基板に対し、多層プリント配線板の検討が活発化してきた。
多層構造を有する回路基板である多層プリント配線板を製造する際には、例えば特許文献1(特開2006-66738号公報)のように配線パターンが形成された複数の絶縁性基材を接着層により張り合わせることが行われている。
また、特許文献2(特開2004-158671号公報)のように、多層配線板として、ベースとなるコア材の両面に、絶縁材料からなる基板層に導体パターンを形成した順番に積層して形成したビルドアップ多層配線板が提案されている。
特開2006-66738号公報 特開2004-158671号公報
上述した特許文献1のように接着層を設けて複数の基板を張り付ける場合、そもそも接着層は、製造された多層プリント配線板においては必要のない材料であり、また高速伝送用基板においては電気的特性を満足できない場合もあり、さらにコスト的に無駄が大きいという課題がある。また、特許文献2のようなビルドアップ型の多層配線板は製造工程に非常に長時間を必要とし、また歩留まりについても一層あたりの歩留まりが多層化されると層数の乗数として全体の歩留まりに反映されてしまい、製造コストも高いという課題がある。
また、従来の多層配線板では、金属層に絶縁性基材を積層する場合、積層した絶縁性基材の表面の平坦度にばらつきが生じることにより、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等が発生するという課題がある。
そこで、本発明は上記課題を解決すべくなされ、その目的とするところは、接着層を用いずに且つ製造工程が短く、さらに積層表面の板厚分布、平坦度を均一にした回路基板の製造方法を提供することにある。
本発明にかかる回路基板の製造方法によれば、第1金属箔の第1絶縁基材が積層される表面と反対側の面に、前記第1金属箔と異なる金属を含有する第3金属層と、第4金属層とを順に有し、第1絶縁基材が積層される方向から前記第1金属箔をエッチングすることによりパターン状に形成された第1金属層を製造する工程と、第1絶縁基材が積層される方向からエッチングすることにより前記第3金属層の一部を除去する工程と、第1表面にパターン状に形成された前記第1金属層が設けられ、第2表面にパターン状に形成された第2金属層が設けられ、前記第1金属層と前記第2金属層との間に形成された第1貫通孔内に前記第1金属層と前記第2金属層とを接続する第1導電性ペーストが充填された硬化済みの第1絶縁基材を製造する工程と、エッチングすることにより前記第4金属層の全部を除去する工程と、エッチングすることにより前記第3金属層の全部を除去する工程と、前記第1絶縁基材と、前記第1絶縁基材の前記第2表面側に配置されて、前記第2金属層と連通する第2貫通孔内に前記第2金属層と接続する第2導電性ペーストが充填された半硬化状の第2絶縁基材と、を有する単位構成体を製造する工程と、複数の前記単位構成体のうちの一の単位構成体における前記第1絶縁基材と、他の単位構成体における前記第2絶縁基材とを互いに接合し、前記複数の単位構成体を積層する工程と、を含むことを特徴としている。
この方法を採用することによって、単位構成体を複数製造しておき、複数の単位構成体を積層させることにより多層の回路基板を製造するため、製造工程の短縮化及びコスト削減を図ることができる。また、第3金属層を設けることにより、第1金属箔をエッチングし第1金属層をパターニングする際に第3金属層がバリアメタルの役割を果たし、第4金属層までエッチングされないという効果を生じる。さらに、第4金属層を設けることにより、積層表面の板厚分布、平坦度のばらつきを抑えることができる。したがって、第1金属箔が第3金属層と第4金属層を有することにより、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等の発生を防止することができる。
また、前記第1絶縁基材が積層される前記第1金属層の表面と、前記第1絶縁基材が積層される前記第4金属層の表面と、の算術平均粗さ(Ra)が、1.0μm~2.0μmとなるように前記第1金属層の表面と前記第4金属層の表面と、を粗面化処理する工程と、前記第2絶縁基材を積層する前記第1金属層の表面と、前記第2絶縁基材を積層する前記第2金属層の表面と、の算術平均粗さ(Ra)が、1.0μm~2.0μmとなるように前記第1金属層の表面と、前記第2金属層の表面とを粗面化処理する工程と、を含むことを特徴としてもよい。
これによれば、各金属層に半硬化状態の(硬化済みではない)各導電性ペーストを積層したときに、抵抗値異常や層間剥離を生じさせないという効果を生じる。
また、前記第1金属層は、前記第1絶縁基材の前記第1表面側から前記第2表面側に向けて小径となる台形形状に形成され、前記第2金属層は、前記第2絶縁基材の前記第1表面側から前記第2表面側に向けて小径となる台形形状に形成されることを特徴としてもよい。
また、前記単位構成体を製造する工程において、前記単位構成体における前記第1金属層は、前記第1絶縁基材に埋没しており、前記単位構成体における前記第2金属層は、前記第2絶縁基材に埋没していることを特徴としてもよい。
本発明によれば、単位構成体を複数製造して、複数の単位構成体を積層させることにより多層の回路基板を構成することができるため、製造工程の短縮化、歩留まりの向上及びコスト削減を図ることができる。また、第1金属層が第1絶縁基材を積層する面とは逆の面に第3金属層と第4金属層とを順に有することにより、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等の発生を防止することができる。
回路基板の一例を示す概略断面図である。 回路基板を製造する方法の一例を示す概略断面図(その1)である。 回路基板を製造する方法の一例を示す概略断面図(その2)である。 回路基板を製造する方法の一例を示す概略断面図(その3)である。 回路基板を製造する方法の一例を示す概略断面図(その4)である。 回路基板を製造する方法の一例を示す概略断面図(その5)である。 回路基板を製造する方法の一例を示す概略断面図(その6)である。 回路基板を製造する方法の一例を示す概略断面図(その7)である。 回路基板を製造する方法の一例を示す概略断面図(その8)である。 回路基板を製造する方法の一例を示す概略断面図(その9)である。 回路基板を製造する方法の一例を示す概略断面図(その10)である。 回路基板を製造する方法の一例を示す概略断面図(その11)である。 回路基板を製造する方法の一例を示す概略断面図(その12)である。 回路基板を製造する方法の一例を示す概略断面図(その13)である。 回路基板を製造する方法の一例を示す概略断面図(その14)である。 回路基板を製造する方法の一例を示す概略断面図(その15)である。 回路基板を製造する方法の一例を示す概略断面図(その16)である。 回路基板を製造する方法の一例を示す概略断面図(その17)である。 回路基板を製造する方法の一例を示す概略断面図(その18)である。 回路基板を製造する方法の一例を示す概略断面図(その19)である。 回路基板を製造する方法の一例を示す概略断面図(その20)である。 回路基板を製造する方法の一例を示す概略断面図(その21)である。 回路基板を製造する方法の一例を示す概略断面図(その22)である。 回路基板を製造する方法の一例を示す概略断面図(その23)である。 回路基板を製造する方法の一例を示す概略断面図(その24)である。
(回路基板)
図1に回路基板20の概略断面図を示す。本実施形態における回路基板20は、第1絶縁基材22と、第2絶縁基材24が交互に接着層無しで積層されて構成されている。第1絶縁基材22の第1表面22aには、第1金属層26がパターン状に形成されており、第1金属層26は第1絶縁基材22内に埋没している。最下位層の第1絶縁基材22の第1表面22aには、第5金属層66がパターン状に形成されており、第5金属層66は第1絶縁基材22から露出している。第1表面22aと反対側の第2表面22bには、第2金属層28がパターン状に形成されており、第2金属層28は第1絶縁基材22からは露出しており、第2絶縁基材24内に埋没している。
第1絶縁基材22には、第1金属層26又は第5金属層66と、第2金属層28とを連通するように、第1金属層26側又は第5金属層66側と、第2金属層28側と、で開口する貫通孔30が形成されている。貫通孔30には、第1金属層26又は第5金属層66と、第2金属層28と、を電気的に接続する第1導電性ペースト32が充填されている。本実施形態では、貫通孔30は、第1表面22aから第2表面22bに向けて徐々に大径となるように形成されており、第1導電性ペースト32はコーン形状となっている。
第1絶縁基材22の第2表面22b側には、第2絶縁基材24が配置されている。第2絶縁基材24の第1表面24aには(すなわち第2絶縁基材24の第1絶縁基材22との対向面側には)、第1絶縁基材22の第2表面22bに形成された第2金属層28が第2絶縁基材24内に埋没している。
第2絶縁基材24の第2表面24b側、すなわち図1では上方側においては、第2絶縁基材24の上方に位置する第1絶縁基材22の第1表面22aに形成された第1金属層26が第1絶縁基材22内に埋没している。
また、第2絶縁基材24には、埋没している第2金属層28と、第2絶縁基材24の上方に位置する第1絶縁基材22内に埋没している第1金属層26を連通するように、第2金属層28側と第1金属層26側で開口する貫通孔34が形成されている。貫通孔34には、第2金属層28と第1金属層26を電気的に接続する第2導電性ペースト36が充填されている。本実施形態では、貫通孔34は、第2絶縁基材24の第1表面24aから第2表面24bに向けて徐々に大径となるように形成されており、第2導電性ペースト36はコーン形状となっている。
そして、第1金属層26は、第1絶縁基材22の第1表面22a側が大径となり、第1絶縁基材22の第2表面22b側が小径となっている台形形状となっている。第2金属層28は、第2絶縁基材24の第1表面24a側が大径となり、第2絶縁基材24の第2表面24b側が小径となっている台形形状となっている。一方、第5金属層66は、第1絶縁基材22の第1表面22a側が大径となり、下向きに露出した台形形状となっている。第1金属層26と第2金属層28とは一律に同じ向きの台形形状であり、第5金属層66は、第1金属層26及び第2金属層28とは逆向きの台形形状である。
このように、第1絶縁基材22の両側の各金属層26,28が上方に向けて小径となる台形形状となっているのは、製造工程時において各金属層26,28をそれぞれ積層方向上方からエッチング処理することで生じるものである。また、第5金属層66が下方に向けて小径となる台形形状となっているのは、製造工程時において第5金属層66を積層方向下方からエッチング処理することで生じるものである。
本実施形態における回路基板20は、第1絶縁基材22と第2絶縁基材24が交互に積層され、且つ第1絶縁基材22と第2絶縁基材24の境界に設けられている第1金属層26は第1絶縁基材22に埋没しており、第2金属層28は第2絶縁基材24に埋没しており、第5金属層66は第1絶縁基材22から露出している。
また、好適には、第1金属層26の表面(第1導電性ペースト32側及び第2導電性ペースト36側)と、第5金属層66の表面(第1導電性ペースト32側)と、第2金属層28の表面(第2導電性ペースト36側)と、の算術平均粗さ(Ra)は、1.0μm~2.0μmとする。これによれば、半硬化状態の(硬化済みではない)各導電性ペースト32,36を積層したときに、抵抗値異常や層間剥離を生じさせないという効果を生じる。
(回路基板の製造方法)
次に、図2~図25に基づいて回路基板の製造方法について説明する。まず、図2に示すように、符号58は、第1金属箔40の一の表面に第3金属層56と第4金属層57とを順に有する3層金属58である。
3層金属58のうち、第1金属箔40と第4金属層57としては、一般的な銅箔を採用することができるが、特に銅箔に限定するものではなく、目的に応じて様々な金属箔を適宜選択することができる。ただし、第1金属箔40と第4金属層57とは同種の金属箔を採用することができるが、後述の通り、第1金属箔40、第3金属層56、及び第4金属層57ごとにそれぞれエッチング処理を行うため、第1金属箔40と第3金属層56、及び第4金属層57と第3金属層56とは、別種の金属を含むものでなくてはならない。一例として、第1金属箔40と第4金属層57に銅箔を採用した場合に、第3金属層56にはニッケル層を採用する。
次に図3~5に示すように、第1金属箔40のエッチング処理を行う。本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム52を3層金属58のそれぞれの表面(第1金属箔40と第4金属層57の表面)に張り付け、フォトマスク53を介してドライフィルム52に対して露光及び現像を実行し、所定のパターンとして形成された第1金属層26を得る。なお、本実施形態においては3層金属58の第4金属層57側のドライフィルム52はパターン状には形成されない。また、3層金属58の上側からのエッチング処理は、第1金属箔40にのみ作用するエッチング液を使用し、また、第3金属層56がバリアメタルの役割を果たすことにより、エッチング処理は第4金属層57まで及ばない。したがって、この場合、第4金属層57にはエッチング処理がなされない。
エッチング処理において、第1金属箔40はパターン状の台形形状の第1金属層26として形成される。これは、薬品による等方性エッチングによってエッチング処理が行わることから生じるものである。図5のように、エッチング処理により、第3金属層56側(後述する第1絶縁基材22の第1表面22a側)が大径となる台形形状の第1金属層26が形成される。
次に、図6に示すように、第3金属層56のエッチング処理を行う。この場合、3層金属58の表面へのドライフィルムの貼り付けは行わず、第3金属層56(一例として、第3金属層56はニッケル層)にのみ作用するエッチング液を採用する。本工程により、上述した第1金属層26と第4金属層57との隙間にのみ、第3金属層56は残存することになる。
また、3層金属58の最上部が第1金属層26として形成された状態で、第1金属層26の第1導電性ペースト32側の表面と、第4金属層57の第1導電性ペースト32側の表面を粗面化処理する。なお、好適には、粗面化処理による第1金属層26の表面と、第4金属層57の第1金属層26側の表面と、の算術平均粗さ(Ra)は、1.0μm~2.0μmとする。これによれば、後述するように、第1導電性ペースト32を貫通孔30に充填した際に、第1金属層26と、第1導電性ペースト32と、の間で抵抗値異常や層間剥離を生じさせないという効果を生じる。
次に、図7に示すように、3層金属58に対して半硬化状態の(硬化済みではない)第1絶縁基材22を積層し、第1絶縁基材22の上面にマスク用の樹脂フィルム42を積層する。
また、第1絶縁基材22としては、熱硬化性樹脂又は熱可塑性樹脂を含有することが好ましく、例えばプリプレグ(ガラス繊維等の不織布基材や不織基材に、エポキシ樹脂などを含侵させたもの)を採用することができる。ただし、第1絶縁基材22の樹脂としては、回路基板で用いられる絶縁性の基材であれば、例えば熱硬化性樹脂であるビスマレイミドトリアジン樹脂、又は熱可塑性樹脂である変形ポリフェニレンエーテル樹脂などであってもよい。
図8に、第1絶縁基材22の厚さ方向に貫通する貫通孔30を形成したところを示す。貫通孔30は、第1絶縁基材22と樹脂フィルム42を貫通し、第1金属層26が貫通孔30の底面を閉塞するように形成される。貫通孔30の形成方法としては、レーザを用いて形成する方法があるが、レーザによる形成方法に限定するものではない。レーザで貫通孔30を形成する場合のレーザの種類としては、CO2レーザ、YAGレーザなどが挙げられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。
図9に、貫通孔30に第1導電性ペースト32を充填したところを示す。第1導電性ペースト32としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、1種類で用いるか、又は2種類以上を混合させてもよい。バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。
また、第1導電性ペースト32の貫通孔30への充填方法としては、スキージなどの治具を使用して貫通孔30に大気圧下又は真空下において第1導電性ペースト32を充填する方法が挙げられる。
図10に、樹脂フィルム42を剥離したところを示す。樹脂フィルム42を剥離することによって、樹脂フィルム42の厚みの分だけ第1導電性ペースト32が第1絶縁基材22の第2表面22bの開口から突出した状態となる。
図11に、樹脂フィルム42を剥離した後に、第2金属箔50を第1絶縁基材22の上面(第1金属箔40が配置されている面とは反対側の面)に配置するところを示す。第2金属箔50としては、一般的な銅箔を採用することができるが、特に銅箔に限定するものではなく、目的に応じて様々な金属箔を適宜選択することができる。
図12に示すように、第1金属層26、第3金属層56、第4金属層57、及び第2金属箔50は、第1絶縁基材22と接合される。接合は、熱圧着又は圧着によって行うことができ、これにより、第1導電性ペースト32及び第1絶縁基材22が硬化する。なお、熱圧着の温度及び圧力、圧着の圧力は、第1導電性ペースト32、第1絶縁基材22の材料に応じて適宜選択することができる。
次に、図13に示すように、第1絶縁基材22の上面に配置されている第2金属箔50と、第4金属層57と、のエッチング処理を行う。本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム52を第2金属箔50の表面に貼り付け、フォトマスク53を介してドライフィルム52に対して露光及び現像を実行し、図14に示すように、所定のパターンとして形成された第2金属層28を得る。また、第4金属層57の表面は全面に亘ってエッチング液によりエッチング処理されるため、第4金属層57は除去される。なお、本工程のエッチング処理を行っても、第3金属層56がバリアメタルの役割を果たし、第1金属層26はエッチング処理されずそのまま残る。
エッチング処理において、第2金属箔50はパターン状の台形形状の第2金属層28として形成される。これは、薬品による等方性エッチングによってエッチング処理が行われることから生じるものである。図14のように、エッチング処理により第1絶縁基材22の第2表面22b側が大径となる台形形状の第2金属層28が形成される。
次に、図15に示すように、前工程により残存した第3金属層56のエッチング処理を行う。この場合、第2金属層28へのドライフィルムの貼り付けは行わず、第3金属層56(一例として、第3金属層56はニッケル層)にのみ作用するエッチング液を採用する。本工程により、第3金属層56は除去され、最初の工程で形成した3層金属58は、パターニングされた第1金属層26のみが残存することになる。
また、図16に示すように第1絶縁基材22の両面に第1金属層26と第2金属層28が形成された状態で、第1金属層26の第2導電性ペースト36側の表面と、第2金属層28の第2導電性ペースト36側の表面と、の粗面化処理する。なお、好適には、粗面化処理による第1金属層26の表面と、第2金属層28側の表面と、の算術平均粗さ(Ra)は、1.0μm~2.0μmとする。これによれば、後述するように、第2導電性ペースト36を貫通孔34に充填した際や、複数の単位構成体60を積層する際に、第1金属層26及び第2金属層28と、第2導電性ペースト36との間で抵抗値異常や層間剥離を生じさせないという効果を生じる。
図17に、第1絶縁基材22の第2表面22b側に、半硬化状態の(硬化済みではない)第2絶縁基材24を積層し、第2絶縁基材24の表面に樹脂フィルム54を積層したところを示す。第2絶縁基材24は、第1絶縁基材22と同じ材質のものを採用することができ、熱硬化性樹脂又は熱可塑性樹脂を含有することが好ましく、例えばプリプレグ(ガラス繊維等の不織布基材や織布基材に、エポキシ樹脂などを含侵させたもの)を採用することができる。ただし、第2絶縁基材24の樹脂としては、回路基板で用いられる絶縁性の基材であれば、例えば熱硬化性樹脂であるビスマレイミドトリアジン樹脂、又は熱可塑性樹脂である変形ポリフェニレンエーテル樹脂などであってもよい。
第2絶縁基材24は、半硬化状態であり、第1絶縁基材22の第2表面22bに形成した第2金属層28は第2絶縁基材24内に埋没する。
図18に、第2絶縁基材24の厚さ方向に貫通する貫通孔34を形成したところを示す。貫通孔34は、第2絶縁基材24と樹脂フィルム54を貫通し、第2金属層28が貫通孔34の底面を閉塞するように形成される。貫通孔34の形成方法としては、レーザを用いて形成する方法があるが、レーザによる形成方法に限定するものではない。レーザで貫通孔34を形成する場合のレーザの種類としては、CO2レーザ、YAGレーザなどがあげられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。
図19に、貫通孔34に第2導電性ペースト36を充填したところを示す。第2導電性ペースト36は、第1導電性ペースト32と同じ材質のものを採用することができる。第2導電性ペースト36としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、1種類で用いるか、又は2種類以上を混合させてもよい。バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。
また、第2導電性ペースト36の貫通孔34への充填方法としては、スキージなどの治具を使用して貫通孔34に大気圧下又は真空下において第2導電性ペースト36を充填する方法が挙げられる。
図20に、第2絶縁基材24の表面の樹脂フィルム54を剥離したところを示す。樹脂フィルム54を剥離することによって、樹脂フィルム54の厚みの分だけ第2導電性ペースト36が第2絶縁基材24の第1絶縁基材22側と反対側の表面の開口から突出した状態となる。
樹脂フィルム54を剥離した状態で、2つの絶縁基材22,24が積層された1つの単位構成体60が完成する。単位構成体60は、硬化済みの第1絶縁基材22と、第1絶縁基材22の第2表面22b側に積層された半硬化状態の第2絶縁基材24とが積層されて構成されている。そして、第2金属層28は第2絶縁基材24内に埋没しており、また第2導電性ペースト36も硬化しておらず、第2絶縁基材24の第2表面24b側に盛り上がっている状態である。また、単位構成体60は、第1絶縁基材22の第1表面22aにおいて、第1表面22a側が大径であり第1表面22aから第2表面22bに向けて小径となる台形形状の第1金属層26が形成され、第1絶縁基材22の第2表面22bにおいて、第1表面24a側が大径であり第1表面24aから第2表面24bに向けて小径となる台形形状の第2金属層28が形成される。
本実施形態の回路基板20の製造方法は、図20に示された単位構成体60を複数積層することによって多層の回路基板20を製造する。ビルドアップ型のように1層ずつ形成する場合よりも、本実施形態のように予め複数の単位構成体60を製造しておき、複数の単位構成体60を積層することで製造時間の短縮化を図ることができる。
また、本実施形態の回路基板20の製造方法は、図2~図13に示すように、第1金属箔40がその下側(第1絶縁基材22を積層するのとは逆側)に第3金属層56、第4金属層57を順に有することにより、積層表面の板厚分布、平坦度のばらつきを抑え、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等の発生を防止することができる。
図21に、複数の単位構成体60と、一の単位構成体61が積層される状態を示す。複数の単位構成体60と、一の単位構成体61と、の積層は、単位構成体60,61の半硬化状態の第2絶縁基材24と、他の単位構成体60の硬化済みの第1絶縁基材22が接合される。なお、後述するように、最下位層の単位構成体は単位構成体61であり、単位構成体60とは構成が異なる。
ここで、複数の単位構成体60,61の積層において、最下位層となる単位構成体61の製造工程について説明する。最下位層となる単位構成体61は、図2に示す第1金属箔40を第5金属箔65とし、第5金属箔65をパターニングすることなく、直接、第1導電性ペースト32を積層することにより製造する。その後の単位構成体61の製造工程は、図7~図20に示す単位構成体60の製造工程と同様であるので、説明を省略する。これにより、図21~図23に示すように、最下位層に一面に第5金属箔65が積層された単位構成体61を得る。
なお、単位構成体60のように最下位層が製品面となってから各単位構成体60の積層を実施する際には、異物等が最下位層の第1金属層26に溶着してしまい、歩留まりが悪化してしまう。また、最下位層の第1金属層26が、単位構成体60の積層前にパターニングされていると、積層時に生じる内部圧力が分散してしまい、導電性ペーストに圧力がかかりづらく、電気抵抗値異常が発生してしまう。したがって、単位構成体61を最下位層に積層することにより、これらを防ぐことができるという効果を生じる。
図21~図25に示すように、複数の単位構成体60と、一の単位構成体61と、を積層した回路基板20の製造工程について説明する。なお、図21~図25では、二の単位構成体60と、一の単位構成体61と、を積層した6層の回路基板20を例とする。まず、複数の単位構成体60と、一の単位構成体61と、を積層した状態で最上面(複数の単位構成体60のうちの最上部の単位構成体60の第2絶縁基材24側)に表面用金属層62を配置する。表面用金属層62としては、銅などを挙げることができるが、銅に限定するものではなく他の金属を適宜選択することができる。
図22~図23に示すように、最上面に表面用金属層62を配置した後に、表面用金属層62と、複数の単位構成体60と、一の単位構成体61と、を熱圧着又は圧着する。熱圧着又は圧着により、各単位構成体60,61の第2絶縁基材24及び第2導電性ペースト36が硬化し、各単位構成体60と単位構成体61どうしが接合される。また、最上面の表面用金属層62は、積層した単位構成体60のうちの最上部に位置する単位構成体60の第2絶縁基材24と接合する。なお、熱圧着における温度及び圧力、圧着の圧力は、第1導電性ペースト32、第1絶縁基材22、第2導電性ペースト36、第2絶縁基材24の材料に応じて適宜選択することができる。
次に図24に示すように、表面用金属層62と、第5金属箔65と、をエッチング処理する。本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム64を、表面用金属層62の表面と、第5金属箔65の表面と、に貼り付け、フォトマスク63を介してドライフィルム64に対して露光及び現像を実行し、所定のパターンとして形成された表面用金属層62と、第5金属層66を得る。
図25に示すように、製造された多層の回路基板20は、接着層無しで各絶縁基材22,24どうしが接合されている。これは、単位構成体60及び単位構成体61の製造時において半硬化した第2絶縁基材24が第1絶縁基材22と接合され、且つ複数の単位構成体60と、一の単位構成体61と、を積層する際に第1絶縁基材22と半硬化した第2絶縁基材24とが熱圧着又は圧着され、第2導電性ペースト36と第1金属層26とが熱圧着又は圧着されるためである。また、これらの製造工程により、第1金属層26は第1絶縁基材22に埋没し、第2金属層28は第2絶縁基材24に埋没し、第5金属層66は第1絶縁基材22から露出して構成されることになる。
また、多層の回路基板20内に形成されている台形形状の金属層26、28はその台形形状の向きが一律に同じ向きに配置されている。すなわち、多層の回路基板20は、第1金属層26と第2金属層28とが一律に同じ向きに配置され、且つ第1金属層26と第2金属層28は台形形状の小径の側が多層回路基板の上部側方向に向いている。第5金属層66は、台形形状の小径の側が多層回路基板の下部側方向に向いており、各金属層26,28とは逆向きに配置されている。
本実施形態における回路基板の製造方法によって製造される回路基板20、及び本実施形態における回路基板20は、マザーボード(支持基板)としても使用可能であり、またインターポーザ(中継基板)としても使用可能である。特にサーバー系や高速通信系のマザーボードやインターポーザに使用可能であり、さらに半導体素子を構成する回路基板としても使用可能である。また、半導体の良否判定に使用する検査装置、プローブカード等にも適用することができる。
本実施形態では3層金属が第1金属箔40の下に第3金属層56、第4金属層57を順に有する場合について説明したが、第4金属層57の下に、さらに、第1金属箔40とは異なる金属を含む図示しない第6金属層を好適に設けることもできる。この場合、上記実施形態で説明した工程の最初に、最下層である第6金属層をエッチング処理により除去する工程を追加すればよい。
(電子機器)
電子機器は、上述した回路基板20と電子部品(不図示)とを有し、さらに必要に応じてその他の部材を有する。例えば、電子機器としては、スマートフォン、タブレット型携帯端末、コンピュータなどが挙げられる。
20 回路基板
22 第1絶縁基材
22a 第1表面
22b 第2表面
24 第2絶縁基材
24a 第1表面
24b 第2表面
26 第1金属層
28 第2金属層
30 貫通孔
32 第1導電性ペースト
34 貫通孔
36 第2導電性ペースト
40 第1金属箔
42 樹脂フィルム
50 第2金属箔
52 ドライフィルム
53 フォトマスク
54 樹脂フィルム
56 第3金属層
57 第4金属層
58 3層金属
60 単位構成体
61 単位構成体
62 表面用金属層
63 フォトマスク
64 ドライフィルム
65 第5金属箔
66 第5金属層

Claims (4)

  1. 第1金属箔の第1絶縁基材が積層される表面と反対側の面に、前記第1金属箔と異なる金属を含有する第3金属層と、第4金属層とを順に有し、第1絶縁基材が積層される方向から前記第1金属箔をエッチングすることによりパターン状に形成された第1金属層を製造する工程と、
    第1絶縁基材が積層される方向からエッチングすることにより前記第3金属層の一部を除去する工程と、
    第1表面にパターン状に形成された前記第1金属層が設けられ、第2表面にパターン状に形成された第2金属層が設けられ、前記第1金属層と前記第2金属層との間に形成された第1貫通孔内に前記第1金属層と前記第2金属層とを接続する第1導電性ペーストが充填された硬化済みの第1絶縁基材を製造する工程と、
    エッチングすることにより前記第4金属層の全部を除去する工程と、
    エッチングすることにより前記第3金属層の全部を除去する工程と、
    前記第1絶縁基材と、前記第1絶縁基材の前記第2表面側に配置されて、前記第2金属層と連通する第2貫通孔内に前記第2金属層と接続する第2導電性ペーストが充填された半硬化状の第2絶縁基材と、を有する単位構成体を製造する工程と、
    複数の前記単位構成体のうちの一の単位構成体における前記第1絶縁基材と、他の単位構成体における前記第2絶縁基材とを互いに接合し、前記複数の単位構成体を積層する工程と、を含むことを特徴とする回路基板の製造方法。
  2. 前記第1絶縁基材が積層される前記第1金属層の表面と、前記第1絶縁基材が積層される前記第4金属層の表面と、の算術平均粗さ(Ra)が、1.0μm~2.0μmとなるように前記第1金属層の表面と前記第4金属層の表面と、を粗面化処理する工程と、
    前記第2絶縁基材を積層する前記第1金属層の表面と、前記第2絶縁基材を積層する前記第2金属層の表面と、の算術平均粗さ(Ra)が、1.0μm~2.0μmとなるように前記第1金属層の表面と、前記第2金属層の表面とを粗面化処理する工程と、を含むことを特徴とする請求項記載の回路基板の製造方法。
  3. 前記第1金属層は、前記第1絶縁基材の前記第1表面側から前記第2表面側に向けて小径となる台形形状に形成され、
    前記第2金属層は、前記第2絶縁基材の前記第1表面側から前記第2表面側に向けて小径となる台形形状に形成されることを特徴とする請求項又は請求項記載の回路基板の製造方法。
  4. 前記単位構成体を製造する工程において、前記単位構成体における前記第1金属層は、前記第1絶縁基材に埋没しており、前記単位構成体における前記第2金属層は、前記第2絶縁基材に埋没していることを特徴とする請求項~請求項のうちのいずれか1項記載の回路基板の製造方法。
JP2021071250A 2021-04-20 2021-04-20 回路基板の製造方法 Active JP7216139B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021071250A JP7216139B2 (ja) 2021-04-20 2021-04-20 回路基板の製造方法
CN202280028973.9A CN117178638A (zh) 2021-04-20 2022-02-14 电路基板、电路基板的制造方法以及电子设备
KR1020237030737A KR20230142604A (ko) 2021-04-20 2022-02-14 회로 기판, 회로 기판의 제조 방법 및 전자 기기
PCT/JP2022/005608 WO2022224557A1 (ja) 2021-04-20 2022-02-14 回路基板、回路基板の製造方法及び電子機器
TW111108795A TW202249555A (zh) 2021-04-20 2022-03-10 電路基板、電路基板之製造方法及電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021071250A JP7216139B2 (ja) 2021-04-20 2021-04-20 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2022165765A JP2022165765A (ja) 2022-11-01
JP7216139B2 true JP7216139B2 (ja) 2023-01-31

Family

ID=83722770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021071250A Active JP7216139B2 (ja) 2021-04-20 2021-04-20 回路基板の製造方法

Country Status (5)

Country Link
JP (1) JP7216139B2 (ja)
KR (1) KR20230142604A (ja)
CN (1) CN117178638A (ja)
TW (1) TW202249555A (ja)
WO (1) WO2022224557A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008225A (ja) 2001-06-26 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004128170A (ja) 2002-10-01 2004-04-22 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2006210524A (ja) 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2010161298A (ja) 2009-01-09 2010-07-22 Denso Corp 導電ペーストの充填方法及び多層基板の製造方法
JP2017054964A (ja) 2015-09-10 2017-03-16 株式会社デンソー プリント基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
JP4626225B2 (ja) 2004-08-27 2011-02-02 パナソニック電工株式会社 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008225A (ja) 2001-06-26 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004128170A (ja) 2002-10-01 2004-04-22 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2006210524A (ja) 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2010161298A (ja) 2009-01-09 2010-07-22 Denso Corp 導電ペーストの充填方法及び多層基板の製造方法
JP2017054964A (ja) 2015-09-10 2017-03-16 株式会社デンソー プリント基板の製造方法

Also Published As

Publication number Publication date
KR20230142604A (ko) 2023-10-11
WO2022224557A1 (ja) 2022-10-27
TW202249555A (zh) 2022-12-16
CN117178638A (zh) 2023-12-05
JP2022165765A (ja) 2022-11-01

Similar Documents

Publication Publication Date Title
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP4880277B2 (ja) 配線基板の製造方法
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
EP3039948A1 (en) Method for manufacturing a flexible circuit board and a flexible circuit board
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP7216139B2 (ja) 回路基板の製造方法
JP7128857B2 (ja) 回路基板、回路基板の製造方法及び電子機器
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
KR20120019144A (ko) 인쇄회로기판 제조방법
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4824972B2 (ja) 回路配線基板及びその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JP4503578B2 (ja) プリント配線板
JP4961945B2 (ja) 多層プリント配線基板とその製造方法
JP3786894B2 (ja) 配線基板およびその製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
JP5607573B2 (ja) 多層配線基板、部品内蔵基板、および多層配線基板の製造方法
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JP2012191101A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221115

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221125

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230119

R150 Certificate of patent or registration of utility model

Ref document number: 7216139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150