JP2010161298A - 導電ペーストの充填方法及び多層基板の製造方法 - Google Patents

導電ペーストの充填方法及び多層基板の製造方法 Download PDF

Info

Publication number
JP2010161298A
JP2010161298A JP2009003826A JP2009003826A JP2010161298A JP 2010161298 A JP2010161298 A JP 2010161298A JP 2009003826 A JP2009003826 A JP 2009003826A JP 2009003826 A JP2009003826 A JP 2009003826A JP 2010161298 A JP2010161298 A JP 2010161298A
Authority
JP
Japan
Prior art keywords
thermoplastic resin
conductive paste
metal particles
resin film
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009003826A
Other languages
English (en)
Inventor
Yoshihiko Shiraishi
芳彦 白石
Yoshitaro Yazaki
芳太郎 矢崎
Kazuo Tada
和夫 多田
Susumu Honda
進 本田
Koji Kondo
宏司 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009003826A priority Critical patent/JP2010161298A/ja
Priority to US12/654,229 priority patent/US20100175806A1/en
Publication of JP2010161298A publication Critical patent/JP2010161298A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139Blade or squeegee, e.g. for screen printing or filling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】保護フィルムを用いなくとも、樹脂フィルム表面への導電ペーストの金属粒子の付着を抑制することが可能な導電ペーストの充填方法を提供する。
【解決手段】熱可塑性樹脂フィルム1に対して鏡面仕上げ加工を施して、熱可塑性樹脂フィルム1の表面粗度を導電ペースト5に含まれる金属粒子の最小粒径よりも小さくする。このため、熱可塑性樹脂フィルム1に直接導電ペーストを載せ、スキージ6によって熱可塑性樹脂フィルム1の表面上で移動させても、金属粒子の熱可塑性樹脂フィルム1の表面への付着、残留を抑制することができる。
【選択図】図2

Description

本発明は、表面が熱可塑性樹脂からなる基板に形成されたビアホールに、金属粒子を含む導電ペーストを充填する方法、及び導電ペーストが充填された基板を用いて多層基板を製造する方法に関する。
従来の多層プリント配線基板においては、例えば特許文献1に記載されるように、絶縁層としての樹脂フィルムに形成されたビアホール内に、導電性の金属粒子に導電性のフィラーや樹脂粒子を添加したものを溶剤に混合させて攪拌した導電ペーストを充填し、この導電ペーストを用いて隣接する配線層(回路パターン層)の層間接続を行なっていた。
ただし、導電ペーストをビアホールに充填するときに、導電ペーストがビアホール以外の樹脂フィルムの表面に付着しないようにするため、ビアホールの導電ペースト充填入口側となる樹脂フィルムの表面に保護フィルムを貼着していた。このように保護フィルムを貼着した樹脂フィルムにビアホールを形成するために、例えば保護フィルム側からレーザ光を照射していた。このレーザ光の照射により、樹脂フィルムの保護フィルムの貼着面とは反対側の面に形成された回路パターン層を底面とする有底孔が形成される。この有底孔をビアホールとして、当該ビアホール内に導電ペーストを充填する。そして、導電ペーストの充填後、保護フィルムを樹脂フィルムから剥離して、ビアホールに導電ペーストが充填された樹脂フィルムを得ていた。
特開2001−24323号公報
従来のように、ビアホールに導電ペーストを充填する際に、保護フィルムを用いると、種々の要因で製造コストが上昇する。例えば、保護フィルムは、多層基板の各絶縁層となる樹脂フィルム毎に用意される必要があるので、保護フィルムの材料費が相当な額にのぼる。さらに、保護フィルムの貼着及び剥離工程が必要となるので、製造工程が増加する分、製造コストが上昇する。
本発明は上記の点に鑑みてなされたものであり、保護フィルムを用いなくとも、樹脂表面への導電ペーストの金属粒子の付着を抑制することが可能な導電ペーストの充填方法及び多層基板の製造方法を提供することを目的とする。
上記目的を達成するために、請求項1に記載の導電ペースト充填方法は、表面が熱可塑性樹脂からなる基板に形成されたビアホールに、金属粒子を含む導電ペーストを充填するものであって、
基板表面の熱可塑性樹脂に対して鏡面仕上げ加工を施し、当該熱可塑性樹脂の表面粗度を金属粒子の最小粒径よりも小さくする鏡面仕上工程と、
鏡面仕上工程後に、鏡面仕上げされた熱可塑性樹脂に直接導電ペーストを載せ、当該導電ペーストを、熱可塑性樹脂の表面に密接する先端部を有するスキージによって熱可塑性樹脂表面上で移動させつつ、ビアホールに充填する充填工程と、を備えることを特徴とする。
上述したように、請求項1に記載の導電ペースト充填方法では、基板表面の熱可塑性樹脂に対して鏡面仕上げ加工を施すことにより、熱可塑性樹脂の表面粗度を導電ペーストに含まれる金属粒子の最小粒径よりも小さくしている。このため、熱可塑性樹脂に直接導電ペーストを載せ、スキージによって熱可塑性樹脂表面上で移動させても、金属粒子の熱可塑性樹脂の表面への付着、残留を抑制することができる。従って、請求項1に記載の発明では、保護フィルムを用いることなく、導電ペーストのビアホールへの充填を行なうことができ、製造コストを大幅に低減することができる。
請求項2に記載したように、充填工程後に、熱可塑性樹脂表面に当接する当接部材を、熱可塑性樹脂表面上で移動させることにより、熱可塑性樹脂表面に付着、残留している金属粒子を除去する除去工程を行なうことが好ましい。スキージの先端部が熱可塑性樹脂表面に密接していても、充填工程時に、多少の金属粒子は、熱可塑性樹脂の表面に付着、残留する可能性があるためである。
請求項3に記載したように、鏡面加工された金属板を用いて熱可塑性樹脂を熱プレスすることにより、熱可塑性樹脂表面を鏡面仕上げ加工することができる。すなわち、表面が鏡面加工された金属板によって熱可塑性樹脂に圧力を加えた状態で、当該熱可塑性樹脂を加熱する。これにより、熱可塑性樹脂の粘弾性低下温度にて、熱可塑性樹脂を加圧変形させることができるので、熱可塑性樹脂に対して鏡面仕上げ加工を施すことができる。
請求項4に記載したように、鏡面仕上げ加工が施された熱可塑性樹脂の表面粗度を十点平均粗さ(Rz)により表した場合、当該十点平均粗さ(Rz)が1μmより小さいことが好ましい。鏡面仕上げ加工が施される前の熱可塑性樹脂の平均的な表面粗度は、十点平均粗さ(Rz)で表すと、例えば5μmとなる。これを鏡面仕上げ加工で、1μmより小さくすることにより、1μm以上の粒径を有する金属粒子を用いることができるようになる。導電ペーストに含まれる金属粒子の径は、通常は、0.1μm〜10μm程度の範囲でばらつく。このように、粒径が1μm以上の金属粒子は、通常の導電ペーストに導入される金属粒子に含まれており、それを流用することができる。なお、1μm以上の粒径を有する金属粒子は、分級機を用いることにより、選別することが可能である。また、1μm以上の粒径の金属粒子を用いることにより、導電ペーストがビアホールに充填されたときに金属粒子間のスペースが過度に大きくならず、層間接続の信頼性、低抵抗化などを確保しやすい。
請求項5に記載したように、導電ペーストに含まれる金属粒子は、凝集を防止するべく分散材によってコーティングされ、当該分散材によってコーティングされた後の粒径が、熱可塑性樹脂の表面粗度よりも大きいことが好ましい。銀や錫などの金属粒子は、そのままでは凝集しやすいので、脂肪酸などの分散材によりコーティングされることが一般的である。このように、金属粒子が分散材によりコーティングされた場合には、その粒径は、金属粒子の径と分散材のコーティング厚さにより決まるためである。
請求項6に記載したように、上述した、ビアホールに導電ペーストが充填され、表面が熱可塑性樹脂からなる基板と、所望の形状にパターニングされた配線層とを交互に積層し、その積層体を熱プレスして、導電ペーストの金属粒子を焼結しつつ、基板同士を熱融着することにより多層基板を製造するができる。上述した導電ペーストの充填方法によれば、保護フィルムを用いなくとも、熱可塑性樹脂表面への金属粒子の付着、残留を抑制できるので、その基板を用いて多層基板を製造しても、配線層における意図しない短絡の発生を防止することができる。
(a)〜(f)は、多層プリント基板の各製造工程を説明するための工程別断面図である。 (a)〜(d)は、導電ペースト充填工程及び金属粒子除去工程を説明するための断面図である。 (a)〜(d)は、鏡面仕上げ加工が施されていない熱可塑性樹脂フィルム1に対して、上述した導電ペースト充填工程及び金属粒子除去工程を実施した場合の様子を示す断面図である。
以下、本発明に係る導電ペーストの充填方法及び多層基板の製造方法を、実施形態に基づいて説明する。図1(a)〜(f)は、本実施形態による多層プリント基板の各製造工程を説明するための工程別断面図である。
図1(a)に示すように、まず、絶縁性基材である樹脂フィルム1の片側表面に導体である金属層2を貼着したフィルムを用意する。樹脂フィルム1は、例えば、ポリエーテルエーテルケトン(PEEK)樹脂85〜15重量%とポリエーテルイミド(PEI)樹脂15〜85重量%とからなる厚さ25〜75μmの熱可塑性樹脂フィルムである。金属層2は、例えば厚さ18μmの銅箔により形成されている。
このようなPEEK樹脂とPEI樹脂とからなる熱可塑性樹脂フィルム1は、通常、その表面に微小な凹凸がある。このため、熱可塑性樹脂フィルム1の表面粗度を、JISに定められた十点平均粗さ(Rz)として測定すると、十点平均粗さ(Rz)は例えば5μm程度となる。なお、十点平均粗さ(Rz)とは、樹脂表面の粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜き取り部分の平均線から垂直方向に測定した、最も高い山頂から5番目までの山頂の高さの絶対値の平均値と、最も低い谷底から5番目までの谷底の深さの絶対値の平均値との和を求め、この値をマイクロメートルで表したものである。
本実施形態では、このような十点平均粗さ(Rz)を有する熱可塑性樹脂フィルム1に対して、鏡面仕上げ加工を施すことにより、熱可塑性樹脂フィルム1の表面粗度を小さくする。具体的には、鏡面加工された金属板(例えばSUS板)によって、金属層2が貼着された熱可塑性樹脂フィルム1に圧力を加えた状態で、当該熱可塑性樹脂フィルム1を加熱する。例えば、加熱温度は200℃以上、圧力は7MPa以上、熱プレス時間は20分以上である。
このような条件で熱プレスを行なうことにより、熱可塑性樹脂フィルム1の粘弾性低下温度にて、熱可塑性樹脂フィルム1を加圧変形させることができる。従って、鏡面加工された金属板により、熱可塑性樹脂フィルム1に対して鏡面仕上げ加工を施すことができる。なお、上述した鏡面仕上げ加工後の熱可塑性樹脂フィルム1の表面の十点平均粗さ(Rz)は、少なくとも1μm未満、さらに、0.5μm程度まで低下させることが好ましい。
次に、導体により構成される回路パターン3を樹脂フィルム1の表面に形成する回路パターン形成工程を実施する。回路パターン形成工程は、エッチング、印刷、蒸着、めっき等により行うことができるが、本実施形態では図1(b)に示すように、図1(a)の樹脂フィルム1に貼着された金属層2をエッチングし、金属層2を所望のパターン3に形成して、片面に回路パターン層(配線層)10を作成する。
次に、図1(c)に示すように、回路パターン層10が設けられていない側の樹脂フィルム1表面に炭酸ガスレーザを照射することにより、樹脂フィルム1に回路パターン3を底面とする有底のビアホール4を複数個形成する(ビアホール形成工程)。なお、各ビアホール4の開口径は、例えば100μm〜150μm程度である。
ビアホール4の底面となる回路パターン3の部位は、複数の樹脂フィルム1を多層化する際に、回路パターン3の層間接続のための電極となる部位である。ビアホール4の形成においては、炭酸ガスレーザの出力と照射時間等を適切に調整することにより、回路パターン3に穴を開けないようにしている。
ビアホール4の形成には、炭酸ガスレーザを使用する以外にエキシマレーザ等が使用可能である。レーザ以外のドリル加工等によるビアホール形成方法も可能であるが、レーザビームによる穴あけ加工では微細な径で穴あけでき、回路パターン3に過度の損傷を与えないため好ましい。
次に、図1(d)に示すように、導電ペースト5を各ビアホール4に充填する(導電ペースト充填工程)。この導電ペースト充填工程に関して、図2(a)〜(d)を参照しつつ、詳細に説明する。
導電ペースト5は、銀粒子と錫粒子とをテルピネオールなどの溶剤に混ぜ合わせて製造されたものである。これらの銀粒子及び錫粒子には、粒子同士の凝集を防止するため、脂肪酸(例えばステアリン酸)からなる分散材がコーティングされている。これにより、銀粒子と錫粒子とは溶剤中において均一に分布する。
ここで、銀粒子及び錫粒子からなる金属粒子の粒径は、通常、0.1μm〜10μm程度の範囲でばらつく。本実施形態では、分級機を用いて、1μm以上の粒径を有する金属粒子を選別し、この選別した金属粒子のみを用いて導電ペースト5を製造した。なお、金属粒子は分散材によりコーティングされているので、実際の金属粒子の粒径は、金属粒子の径と分散材のコーティング厚さにより決まる。
このように、粒径が1μm以上の金属粒子は、通常の導電ペーストに導入される金属粒子に含まれており、本実施形態では、それを流用することができる。また、1μm以上の粒径の金属粒子を用いて導電ペースト5を製造することにより、導電ペースト5がビアホールに充填されたときに金属粒子間のスペースが過度に大きくならず、層間接続の信頼性、低抵抗化などを確保しやすい。
このような導電ペースト5を、図2(a)に示すように、熱可塑性樹脂フィルム1に直接載せる。そして、可撓性材料(例えばウレタンゴム)からなり、その先端部が熱可塑性樹脂フィルム1の表面に密接するスキージを用いて、図2(b)に示すように、熱可塑性樹脂表面上で導電ペースト5を移動させつつ、ビアホール4に充填する。
このとき、本実施形態では、熱可塑性樹脂フィルム1の表面に鏡面仕上げ加工が施されており、その表面粗度は、導電ペースト5に含まれる金属粒子の最小粒径よりも小さくなっている。このため、熱可塑性樹脂フィルム1上で導電ペースト5を移動させても、熱可塑性樹脂フィルム1の表面に付着、残留する金属粒子はほとんど発生しない。なお、全てのビアホール4に導電ペーストが充填されると、熱可塑性樹脂フィルム1に載せられた導電ペースト5は、その表面から取り除かれる。
さらに、本実施形態では、より確実に熱可塑性樹脂フィルム1の表面への金属粒子の残留を抑制するために、図2(c)、(d)に示すように、導電ペースト充填工程後に、金属粒子除去工程を実施している。この金属粒子除去工程では、導電ペースト充填工程において用いたスキージ6と同様のスキージ6aを用いる。具体的には、このスキージ6aの先端を熱可塑性樹脂フィルム1の表面に当接させ、熱可塑性樹脂フィルム1の表面上で移動させる。この結果、熱可塑性樹脂フィルム1の表面に僅かな金属粒子が付着、残留している場合でも、スキージ6aにより、その金属粒子を除去することができる。
図3(a)〜(d)は、鏡面仕上げ加工が施されていない熱可塑性樹脂フィルム1に対して、上述した導電ペースト充填工程及び金属粒子除去工程を実施した場合の様子を示す断面図である。
熱可塑性樹脂フィルム1には鏡面仕上げ加工が施されていないので、熱可塑性樹脂フィルム1の表面には多数の微小な凹凸が存在する。それら多数の微小な凹凸により、熱可塑性樹脂フィルム1の表面粗度(十点平均粗さRz)は、例えば5μm程度となる。このように、熱可塑性樹脂フィルム1の表面粗度は、導電ペースト5の金属粒子の最小粒径よりも大きい。このため、導電ペースト5を熱可塑性樹脂フィルム1の表面上で移動させると、導電ペースト5の金属粒子が、熱可塑性樹脂フィルム1の表面の微小な凹凸に嵌まり込む。この結果、図3(b)に示すように、導電ペーストの充填工程において、多数の金属粒子が熱可塑性樹脂フィルム1の表面に付着、残留する。このような多数の金属粒子は、熱可塑性樹脂フィルム1表面の微小な凹凸内に嵌まり込んでいるので、図3(d)に示すように、金属粒子除去工程を行なっても、熱可塑性樹脂フィルム1の表面から取り除くことはできない。
以上、図2(a)〜(d)及び図3(a)〜(d)を参照しての説明から明らかなように、本実施形態では、熱可塑性樹脂フィルム1に対して鏡面仕上げ加工を施して、熱可塑性樹脂フィルム1の表面粗度を導電ペースト5に含まれる金属粒子の最小粒径よりも小さくしている。このため、熱可塑性樹脂フィルム1に直接導電ペーストを載せ、スキージ6によって熱可塑性樹脂フィルム1の表面上で移動させても、金属粒子の熱可塑性樹脂フィルム1の表面への付着、残留を抑制することができる。さらに、導電ペースト5充填後に、金属粒子除去工程を行なっているので、より確実に熱可塑性樹脂フィルム1上への金属粒子の付着、残留を抑制することができる。従って、後述するように、この熱可塑性樹脂フィルム1を積層して多層基板100を製造する際に、回路パターン層10における意図しない短絡の発生を防止することができる。
次に、図1(e)に示すように、図1(a)〜(d)までの工程によって製造された、片面に回路パターン3が形成され、かつビアホール4内に導電ペースト5が充填された熱可塑性樹脂フィルム1を複数枚積層する。そして、熱可塑性樹脂フィルム1を複数枚積層した積層体を、図示しない真空加熱プレス機により、真空条件下において上下両面から加熱しつつ、加圧する。この加熱・加圧工程では、例えば、樹脂フィルム1の積層体を、250〜350℃に加熱しつつ、1〜10MPaの圧力で10〜20分間加圧する。
上述の加熱加圧工程により、複数枚の熱可塑性樹脂フィルム1が相互に熱融着されて一体化する。さらに、ビアホール4内の導電ペースト5の銀粒子と錫粒子とが焼結して、その両端に位置する回路パターン3と金属結合する。具体的には、導電ペースト5中の錫粒子が溶融して銀粒子と合金化するとともに、導電ペースト5の錫成分と回路パターン3を構成する銅箔のCu成分とが相互に固相拡散し、導電ペースト5と回路パターン3との界面に固相拡散層を形成する。これにより、隣接する回路パターン3が合金化された銀粒子と錫粒子とにより電気的に層間接続された多層プリント基板100が得られる。
以上、本発明の好ましい実施形態を説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。
例えば、上記実施形態では、樹脂フィルム1としてポリエーテルエーテルケトン樹脂85〜15重量%とポリエーテルイミド樹脂15〜85重量%とからなる熱可塑性樹脂フィルムを用いた。しかし、樹脂フィルムは、これに限定されるものではなく、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂に非導電性フィラーを充填したフィルムであってもよいし、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド(PEI)、液晶フィルムなどを使用することもできる。
また、上述した実施形態では、熱可塑性樹脂フィルム1に金属層2が貼着された後に、熱可塑性樹脂フィルム1に対して鏡面仕上げ加工を施した。しかしながら、先に鏡面仕上げ加工処理を実施した後に、熱可塑性樹脂フィルム1に金属層を貼着しても良い。
また、上述した実施形態では、鏡面加工された金属板を用いた熱プレスにより、熱可塑性樹脂フィルム1に鏡面仕上げ加工を施したが、例えば、熱可塑性樹脂フィルム1に対して鏡面研磨処理を行なって、鏡面仕上げ加工を行なっても良い。
さらに、上述した実施形態では、回路パターン3を底面とする有底ビアホールに導電ペースト5を充填したが、回路パターン3を形成する前に、熱可塑性樹脂フィルム1に貫通ビアを形成し、当該貫通ビアの底面を支持板により塞いだ状態で導電ペースト5の充填を行なっても良い。
1…樹脂フィルム(絶縁性基材)
2…金属層(導体)
3…回路パターン
4…ビアホール
5…導電ペースト
6…スキージ
100…多層基板

Claims (6)

  1. 表面が熱可塑性樹脂からなる基板に形成されたビアホールに、金属粒子を含む導電ペーストを充填する方法であって、
    前記基板表面の熱可塑性樹脂に対して鏡面仕上げ加工を施し、当該熱可塑性樹脂の表面粗度を前記金属粒子の最小粒径よりも小さくする鏡面仕上工程と、
    前記鏡面仕上工程後に、鏡面仕上げされた前記熱可塑性樹脂に直接導電ペーストを載せ、当該導電ペーストを、前記熱可塑性樹脂の表面に密接する先端部を有するスキージによって前記熱可塑性樹脂表面上で移動させつつ、前記ビアホールに充填する充填工程と、を備えることを特徴とする導電ペースト充填方法。
  2. 前記充填工程後に、前記熱可塑性樹脂表面に当接する当接部材を、前記熱可塑性樹脂表面上で移動させることにより、前記熱可塑性樹脂表面に付着、残留している金属粒子を除去する除去工程を行なうことを特徴とする請求項1に記載の導電ペースト充填方法。
  3. 前記鏡面仕上工程では、鏡面加工された金属板を用いて前記熱可塑性樹脂を熱プレスすることを特徴とする請求項1に記載の導電ペースト充填方法。
  4. 前記鏡面仕上げ加工が施された前記熱可塑性樹脂の表面粗度を十点平均粗さ(Rz)により表した場合、当該十点平均粗さ(Rz)が1μmより小さいことを特徴とする請求項1乃至請求項3のいずれかに記載の導電ペースト充填方法。
  5. 前記導電ペーストに含まれる金属粒子は、凝集を防止すべく分散材によってコーティングされ、当該分散材によってコーティングされた後の粒径が、前記熱可塑性樹脂の表面粗度よりも大きいことを特徴とする請求項1乃至請求項4のいずれかに記載の導電ペースト充填方法。
  6. 請求項1〜5のいずれかに記載された、ビアホールに導電ペーストが充填され、表面が熱可塑性樹脂からなる基板と、所望の形状にパターニングされた配線層とを交互に積層し、その積層体を熱プレスして、前記導電ペーストの金属粒子を焼結しつつ、基板同士を熱融着することにより多層基板を製造することを特徴とする多層基板の製造方法。
JP2009003826A 2009-01-09 2009-01-09 導電ペーストの充填方法及び多層基板の製造方法 Pending JP2010161298A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009003826A JP2010161298A (ja) 2009-01-09 2009-01-09 導電ペーストの充填方法及び多層基板の製造方法
US12/654,229 US20100175806A1 (en) 2009-01-09 2009-12-15 Method for filling conductive paste and method for manufacturing multilayer board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009003826A JP2010161298A (ja) 2009-01-09 2009-01-09 導電ペーストの充填方法及び多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010161298A true JP2010161298A (ja) 2010-07-22

Family

ID=42318195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003826A Pending JP2010161298A (ja) 2009-01-09 2009-01-09 導電ペーストの充填方法及び多層基板の製造方法

Country Status (2)

Country Link
US (1) US20100175806A1 (ja)
JP (1) JP2010161298A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Mtec チップサイズパッケージの光半導体装置
CN108601262A (zh) * 2018-06-01 2018-09-28 盐城莱廷绍工业技术有限公司 一种便于安装的电源模组固定结构
JP2020532132A (ja) * 2017-08-25 2020-11-05 タクトテック オーイー 電子機器をホストするための多層構造体及び関連する製造方法
WO2022224557A1 (ja) * 2021-04-20 2022-10-27 Fict株式会社 回路基板、回路基板の製造方法及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010044329A1 (de) * 2010-09-03 2012-03-08 Heraeus Materials Technology Gmbh & Co. Kg Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
GB201613051D0 (en) 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190159A (ja) * 1996-12-24 1998-07-21 Matsushita Electric Ind Co Ltd 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法
JP2003008226A (ja) * 2001-06-27 2003-01-10 Denso Corp プリント基板の製造方法
JP2004017374A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 導電性ペースト充填用スキージ、導電性ペースト充填方法及び装置
JP2004087944A (ja) * 2002-08-28 2004-03-18 Denso Corp ロゴマーク付き基板の製造方法
JP2007270334A (ja) * 2006-03-31 2007-10-18 Dowa Holdings Co Ltd 銀粉及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60030743T2 (de) * 1999-07-12 2007-09-06 Ibiden Co., Ltd., Ogaki Verfahren zum Herstellen einer Leiterplatte

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190159A (ja) * 1996-12-24 1998-07-21 Matsushita Electric Ind Co Ltd 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法
JP2003008226A (ja) * 2001-06-27 2003-01-10 Denso Corp プリント基板の製造方法
JP2004017374A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 導電性ペースト充填用スキージ、導電性ペースト充填方法及び装置
JP2004087944A (ja) * 2002-08-28 2004-03-18 Denso Corp ロゴマーク付き基板の製造方法
JP2007270334A (ja) * 2006-03-31 2007-10-18 Dowa Holdings Co Ltd 銀粉及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Mtec チップサイズパッケージの光半導体装置
JP2020532132A (ja) * 2017-08-25 2020-11-05 タクトテック オーイー 電子機器をホストするための多層構造体及び関連する製造方法
JP7517689B2 (ja) 2017-08-25 2024-07-17 タクトテック オーイー 電子機器をホストするための多層構造体及び関連する製造方法
CN108601262A (zh) * 2018-06-01 2018-09-28 盐城莱廷绍工业技术有限公司 一种便于安装的电源模组固定结构
WO2022224557A1 (ja) * 2021-04-20 2022-10-27 Fict株式会社 回路基板、回路基板の製造方法及び電子機器
JP2022165765A (ja) * 2021-04-20 2022-11-01 Fict株式会社 回路基板、回路基板の製造方法及び電子機器
JP7216139B2 (ja) 2021-04-20 2023-01-31 Fict株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
US20100175806A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4955763B2 (ja) 積層配線基板及びその製造方法
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
TWI234830B (en) Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another
JP2010161298A (ja) 導電ペーストの充填方法及び多層基板の製造方法
JP2003086949A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2008103548A (ja) 多層プリント配線板及びその製造方法
EP2563105A1 (en) Printed substrate manufacturing method and printed substrate employing same
JP2009038134A (ja) 配線基板の製造方法
JP2008300819A (ja) プリント基板およびその製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
CN111669906B (zh) 多层电路板的制作方法
JP2010056231A (ja) 配線基板の製造方法
JP5127431B2 (ja) 配線基板及びその製造方法、並びに実装構造体
JP3956087B2 (ja) プリント基板の製造方法
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP6058321B2 (ja) 配線基板の製造方法
JP2015103720A (ja) プリント配線板及びその製造方法
WO2018012006A1 (ja) 回路基板の製造方法及び回路基板
JP2017011251A (ja) 配線基板およびその製造方法
JP2004276384A (ja) スクリーン印刷版及びその製造方法
JP2009076699A (ja) 多層プリント配線板の製造方法
JP6024019B2 (ja) プリント基板及びその製造方法
JPH1174640A (ja) プリント配線基板の製造方法
JP5556984B2 (ja) 多層配線基板およびその製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705