JP2017011251A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2017011251A JP2017011251A JP2015147375A JP2015147375A JP2017011251A JP 2017011251 A JP2017011251 A JP 2017011251A JP 2015147375 A JP2015147375 A JP 2015147375A JP 2015147375 A JP2015147375 A JP 2015147375A JP 2017011251 A JP2017011251 A JP 2017011251A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- conductor
- insulating layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】配線導体が、絶縁層から剥がれてしまうことを防止することで、配線導体を介して半導体素子に電気信号を良好に伝送する。これにより、半導体素子が安定的に作動する配線基板、および配線基板の製造方法を提供することを課題とする。
【解決手段】絶縁層1の表面に、頂面を露出させるようにして配線導体2が埋設されて成る配線基板Aにおいて、配線導体2は、絶縁層1内に埋設された部分に、配線導体2の頂面の幅よりも幅が広くなる配線段差部2b、または配線傾斜部2aを備えている。
【選択図】図2
【解決手段】絶縁層1の表面に、頂面を露出させるようにして配線導体2が埋設されて成る配線基板Aにおいて、配線導体2は、絶縁層1内に埋設された部分に、配線導体2の頂面の幅よりも幅が広くなる配線段差部2b、または配線傾斜部2aを備えている。
【選択図】図2
Description
本発明は、高密度な微細配線を有する配線基板およびその製造方法に関するものである。
図10に、高密度な微細配線を有する従来の配線基板Bの一例の概略断面図を示す。
従来の配線基板Bは、例えば4層の絶縁層21が積層されるとともに各絶縁層21の間、および最表層の絶縁層21の表面に配線導体22が形成されている。
従来の配線基板Bは、例えば4層の絶縁層21が積層されるとともに各絶縁層21の間、および最表層の絶縁層21の表面に配線導体22が形成されている。
それぞれの絶縁層21には、ビアホール23が複数形成されている。ビアホール23の内部には、配線導体22と一体的に形成されたビア導体24が被着されている。ビア導体24は、各絶縁層21に形成された配線導体22間の導通をとっている。最上層の配線導体22は、絶縁層21の表面に、頂面を露出させるようにして絶縁層21に埋設されている。また、最上層の配線導体22の一部は、半導体素子接続パッド25を形成している。半導体素子接続パッド25には、半導体集積回路素子等の半導体素子の電極が半田を介して接続される。最下層に形成された配線導体22の一部は、回路基板接続パッド26を形成している。回路基板接続パッド26には、この配線基板Bが搭載される回路基板の電極が接続される。
そして、半導体素子と回路基板との間で配線導体22を介して電気信号の伝送をすることで半導体素子が作動する。
そして、半導体素子と回路基板との間で配線導体22を介して電気信号の伝送をすることで半導体素子が作動する。
次に、従来の配線基板Bの製造方法における工程毎の実施形態の一例を図11〜図14を基にして説明する。なお、図10と同一の個所には同一の符号を付して説明する。
まず、図11(a)に示すように、プリプレグ27と、2枚の接着フィルム28と、2枚の分離可能金属箔29とを準備する。
プリプレグ27は、中央部に製品形成用領域Xと、外周部に捨て代領域Yとを有している。
分離可能金属箔29は、第1の金属箔29aおよび第2の金属箔29bが、間に接着層(不図示)を介して互いに分離可能に小さな密着力で保持されたものである。
プリプレグ27は、中央部に製品形成用領域Xと、外周部に捨て代領域Yとを有している。
分離可能金属箔29は、第1の金属箔29aおよび第2の金属箔29bが、間に接着層(不図示)を介して互いに分離可能に小さな密着力で保持されたものである。
次に、図11(b)に示すように、プリプレグ27上下面の中央部に、接着フィルム28を介して、分離可能金属箔29を第1の金属箔29aをプリプレグ27側にして配置する。
次に、図11(b)の状態に積層したものを上下から加圧しながら加熱する。このような加圧加熱により、図11(c)に示すように、硬化されたプリプレグ27の上下面に分離可能金属箔29が固着された支持基板30が形成される。
次に、図11(d)に示すように、分離可能金属箔29を含む支持基板30の両主面に、導体層31を形成する。
次に、図12(e)に示すように、導体層31の表面に、配線パターンに対応する複数の開口パターンPを有するめっきレジストRを被着する。開口パターンPは、導体層31に対して垂直な側面を有している。開口パターンP内には、導体層31が露出している。
次に、図12(f)に示すように、開口パターンP内に、配線導体22用のめっき金属層22Pを析出させる。
次に、図12(g)に示すように、めっきレジストRを除去することでめっき金属層22Pの側面を露出させる。
次に、図12(h)に示すように、導体層31およびめっき金属層22Pを被覆するように、絶縁層21を積層する。
次に、図12(i)に示すように、絶縁層21にめっき金属層22Pを底面とするビアホール23を形成する。
次に、図13(j)に示すように、ビアホール23内にビア導体24を形成するとともに絶縁層21の表面に配線導体22を形成する。
次に、図13(k)に示すように、次層の絶縁層21と配線導体22とを同様にして複数相互に積層することで配線基板用のビルドアップ部32を形成する。
次に、図13(l)に示すように、支持基板30および導体層31ならびにビルドアップ部32を製品形成用領域Xと捨て代領域Yとの境界上で切断することで、製品形成用領域Xの支持基板30および導体層31ならびにビルドアップ部32を切り出す。
次に、図14(m)に示すように、導体層31およびビルドアップ部32を第1の金属箔29aから分離する。これにより、導体層31の片面に第2の金属箔29bが固着した配線基板用の積層体33が形成される。
次に、図14(n)に示すように、第2の金属箔29bをエッチング除去する。
次に、図14(o)に示すように、導体層31をエッチング除去することで図10に示すような従来の配線基板Bが形成される。
しかしながら、上述の配線基板においては、配線導体の微細化が進むことに伴い、配線導体と絶縁層との接触面積が小さくなってしまう。このため、配線導体の密着強度が小さくなり配線導体が絶縁層から剥がれやすくなる。
このため、配線導体を介して電気信号を良好に伝送することができず、半導体素子が安定的に作動しないという問題がある。
このため、配線導体を介して電気信号を良好に伝送することができず、半導体素子が安定的に作動しないという問題がある。
本発明は、配線導体が絶縁層から剥がれてしまうことを抑制する。これにより、配線導体を介して電気信号を良好に伝送することで半導体素子が安定的に作動できる配線基板を提供することを課題とする。
本発明における配線基板は、絶縁層の表面に、頂面を露出させるようにして配線導体が埋設されて成る配線基板において、配線導体は、絶縁層内に埋設された部分に、頂面の幅よりも幅が広くなる配線段差部または配線傾斜部を備えていることを特徴とするものである。
本発明における配線基板の製造方法は、平坦な下地金属層上に、下地金属層側に向けて幅が狭くなる開口段差部または開口傾斜部を備えた開口パターンを有するめっきレジスト層を形成する工程と、開口パターン内に開口段差部または開口傾斜部に対応する配線段差部または配線傾斜部を有する配線導体用のめっき金属層を充填させる工程と、めっきレジスト層を除去する工程と、下地金属層上およびめっき金属層上に、めっき金属層を完全に埋設する絶縁層を形成する工程と、下地金属層をエッチング除去し、頂面が絶縁層から露出するとともに絶縁層内に埋設された部分に、頂面の幅よりも幅が広くなる配線段差部または配線傾斜部を備えためっき金属層から成る配線導体を形成する工程と、を行うことを特徴とするものである。
本発明の配線基板によれば、配線導体が、絶縁層の表面に頂面を露出させるようにして埋設されている。そして、配線導体は絶縁層内に埋設された部分に、頂面の幅よりも幅が広くなる配線段差部または配線傾斜部を備えている。このように、頂面の幅よりも幅が広くなる配線段差部または配線傾斜部が絶縁層内に埋設されていることから、配線導体が絶縁層から剥がれてしまうことを抑制することができる。
その結果、配線導体を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板を提供することができる。
その結果、配線導体を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板を提供することができる。
本発明の配線基板の製造方法によれば、頂面が絶縁層から露出するとともに絶縁層内に埋設された部分に、頂面の幅よりも幅が広くなる配線段差部または配線傾斜部を備えた配線導体が形成される。これにより、配線導体が絶縁層から剥がれてしまうことを抑制することができる。
その結果、配線導体を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板の製造方法を提供することができる。
その結果、配線導体を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板の製造方法を提供することができる。
まず、本発明の配線基板の実施形態の一例を、図1および図2を基にして説明する。
なお、図2は、図1の要部拡大図である。
なお、図2は、図1の要部拡大図である。
図1に示すように、本発明の配線基板Aは、例えば4層の絶縁層1が積層されるとともに各絶縁層1の間および最表層の絶縁層1の表面に配線導体2が形成されている。
絶縁層1は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。
また、絶縁層1には層間の導通をとるためのビア導体4が充填されるビアホール3が、例えばレーザー加工により複数形成されている。ビアホール3の径は、およそ20〜100μm程度である。ビアホール3の内部には、配線導体2と一体的に形成されたビア導体4が被着されている。
また、絶縁層1には層間の導通をとるためのビア導体4が充填されるビアホール3が、例えばレーザー加工により複数形成されている。ビアホール3の径は、およそ20〜100μm程度である。ビアホール3の内部には、配線導体2と一体的に形成されたビア導体4が被着されている。
配線導体2は、例えば無電解銅めっきおよび電解銅めっき等の良導電性材料から成る。
最上層の配線導体2の一部は、半導体素子接続パッド5を形成している。半導体素子接続パッド5には、半導体集積回路素子等の半導体素子の電極が接続される。最下層に形成された配線導体2の一部は、回路基板接続パッド6を形成している。回路基板接続パッド6には、この配線基板Aが搭載される回路基板の電極が接続される。そして、半導体素子と回路基板との間で配線導体2を介して電気信号の伝送をすることで半導体素子が作動する。
最上層の配線導体2は、図2に示すように、絶縁層1の表面に頂面を露出させるようにして絶縁層1に埋設されている。さらに、絶縁層1に埋設された部分に、頂面の幅よりも幅が広くなる配線傾斜部2aを備えている。
このように、本発明の配線基板によれば、頂面の幅よりも幅が広い配線傾斜部2aが絶縁層1に埋設されていることから、配線導体2の微細化が進んでも、配線導体2の密着強度が小さくなることを抑制して、配線導体2が絶縁層1から剥がれてしまうことを防止することができる。
その結果、配線導体2を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板を提供することができる。
最上層の配線導体2の一部は、半導体素子接続パッド5を形成している。半導体素子接続パッド5には、半導体集積回路素子等の半導体素子の電極が接続される。最下層に形成された配線導体2の一部は、回路基板接続パッド6を形成している。回路基板接続パッド6には、この配線基板Aが搭載される回路基板の電極が接続される。そして、半導体素子と回路基板との間で配線導体2を介して電気信号の伝送をすることで半導体素子が作動する。
最上層の配線導体2は、図2に示すように、絶縁層1の表面に頂面を露出させるようにして絶縁層1に埋設されている。さらに、絶縁層1に埋設された部分に、頂面の幅よりも幅が広くなる配線傾斜部2aを備えている。
このように、本発明の配線基板によれば、頂面の幅よりも幅が広い配線傾斜部2aが絶縁層1に埋設されていることから、配線導体2の微細化が進んでも、配線導体2の密着強度が小さくなることを抑制して、配線導体2が絶縁層1から剥がれてしまうことを防止することができる。
その結果、配線導体2を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板を提供することができる。
次に、本発明の配線基板の製造方法における実施形態の一例を、図3〜図6を基にして説明する。なお、図1と同一の個所は同一の符号を付して詳細な説明は省略する。
まず、図3(a)に示すように、プリプレグ7と、2枚の接着フィルム8と、2枚の分離可能金属箔9とを準備する。
プリプレグ7は、配線基板Aを製造する際に、製造途中の配線基板Aを必要な平坦度を維持して支持するための支持基板10を形成するためのものである。
プリプレグ7は、中央部に製品形成用領域Xと外周部に捨て代領域Yとを有している。製品形成用領域Xは、四角形状の領域であり、この製品形成用領域X上に配線基板Aが形成される。なお本例では、簡便のため、一つの配線基板Aに対応する製品形成用領域Xのみを示しているが、実際には数十〜数千の配線基板Aに対応する面積を有している。捨て代領域Yは、製品形成用領域Xを取り囲む四角枠状の領域である。
プリプレグ7は、厚みが0.1〜0.2mm程度であり、縦横の寸法が400〜900mm程度の略四角形である。プリプレグ7には、例えばガラス繊維にエポキシ樹脂等の熱硬化性樹脂を含浸させて半硬化状態とした板状のものが用いられる。
プリプレグ7は、中央部に製品形成用領域Xと外周部に捨て代領域Yとを有している。製品形成用領域Xは、四角形状の領域であり、この製品形成用領域X上に配線基板Aが形成される。なお本例では、簡便のため、一つの配線基板Aに対応する製品形成用領域Xのみを示しているが、実際には数十〜数千の配線基板Aに対応する面積を有している。捨て代領域Yは、製品形成用領域Xを取り囲む四角枠状の領域である。
プリプレグ7は、厚みが0.1〜0.2mm程度であり、縦横の寸法が400〜900mm程度の略四角形である。プリプレグ7には、例えばガラス繊維にエポキシ樹脂等の熱硬化性樹脂を含浸させて半硬化状態とした板状のものが用いられる。
接着フィルム8は、プリプレグ7と分離可能金属箔9との間に介挿されて、硬化させたプリプレグ7と分離可能金属箔9とを接着させるためのものである。
接着フィルム8は、厚みが24〜50μm程度であり、縦横の寸法が400〜900mm程度である。
接着フィルム8は、例えばエポキシ樹脂やポリイミド樹脂等の耐熱フィルムから成るのが好ましい。
接着フィルム8は、厚みが24〜50μm程度であり、縦横の寸法が400〜900mm程度である。
接着フィルム8は、例えばエポキシ樹脂やポリイミド樹脂等の耐熱フィルムから成るのが好ましい。
分離可能金属箔9は、第1の金属箔9aと第2の金属箔9bとが、間に接着層(不図示)を介して互いに分離可能に小さな密着力で保持されたものである。
第1の金属箔9aは、厚みが15〜20μm程度であり、製品形成用領域Xよりも大きく、第2の金属箔9bよりも小さい寸法をしている。第2の金属箔9bは、厚みが5〜9μm程度であり、プリプレグ7よりも縦横がそれぞれ5mm程度小さな寸法をしている。
分離可能金属箔9は、例えば銅等から成る。
また、接着層は配線基板Aの形成中にかかる熱負荷に耐え得る上で、例えばシリコン樹脂系、アクリル樹脂系等の耐熱性粘着材、あるいはニッケル系の金属層から成るのが好ましい。このような接着層は、後述するビルドアップ部12を支持基板10から分離するときに、第1の金属箔9aと第2の金属箔9bとの間で相互に剥がれ残りなく分離する上で、粘着力が1〜9N/m程度の小さな密着力であるのが好ましい。
第1の金属箔9aは、厚みが15〜20μm程度であり、製品形成用領域Xよりも大きく、第2の金属箔9bよりも小さい寸法をしている。第2の金属箔9bは、厚みが5〜9μm程度であり、プリプレグ7よりも縦横がそれぞれ5mm程度小さな寸法をしている。
分離可能金属箔9は、例えば銅等から成る。
また、接着層は配線基板Aの形成中にかかる熱負荷に耐え得る上で、例えばシリコン樹脂系、アクリル樹脂系等の耐熱性粘着材、あるいはニッケル系の金属層から成るのが好ましい。このような接着層は、後述するビルドアップ部12を支持基板10から分離するときに、第1の金属箔9aと第2の金属箔9bとの間で相互に剥がれ残りなく分離する上で、粘着力が1〜9N/m程度の小さな密着力であるのが好ましい。
次に、図3(b)に示すように、プリプレグ7上下面の中央部に、接着フィルム8を介して、分離可能金属箔9を第1の金属箔9aをプリプレグ7側にして配置する。
次に、図3(b)の状態に積層したものを上下から加圧しながら加熱する。このような加圧加熱により、図3(c)に示すように、硬化されたプリプレグ7の上下面に分離可能金属箔9が固着された支持基板10が形成される。
次に図3(d)に示すように、分離可能金属箔9を含む支持基板10の両主面に導体層11を形成する。導体層11の厚みは、0.01〜0.1μm程度であり、例えば周知のめっき法により形成される。
次に、図4(e)に示すように、導体層11の表面に、配線パターンに対応する複数の開口パターンPを有するめっきレジストRを被着する。開口パターンPは、導体層11側に向けて幅が狭くなる開口傾斜部Paを備えている。
めっきレジストRは、例えば次のように形成される。まず、感光性樹脂から成る樹脂シートあるいは樹脂ペーストを、導体層11表面に被着あるいは塗布する。次に、開口パターンPに対応する部分を遮光するマスクを介して感光性樹脂を露光する。次に、感光性樹脂を現像して非露光部分を除去することで、開口パターンPを有するめっきレジストRが形成される。
このとき、導体層11の表面粗さを、例えばRa=60nm以下の平坦な状態にしておくことで開口傾斜部Paが形成される。導体層11の表面粗さを平坦にしておくことで、導体層11表面に達した露光時の入射光が、導体層11表面の凸部に遮られず、配線パターン領域に入射されることで、導体層11付近の感光性樹脂が硬化して開口傾斜部Paが形成される。
めっきレジストRは、例えば次のように形成される。まず、感光性樹脂から成る樹脂シートあるいは樹脂ペーストを、導体層11表面に被着あるいは塗布する。次に、開口パターンPに対応する部分を遮光するマスクを介して感光性樹脂を露光する。次に、感光性樹脂を現像して非露光部分を除去することで、開口パターンPを有するめっきレジストRが形成される。
このとき、導体層11の表面粗さを、例えばRa=60nm以下の平坦な状態にしておくことで開口傾斜部Paが形成される。導体層11の表面粗さを平坦にしておくことで、導体層11表面に達した露光時の入射光が、導体層11表面の凸部に遮られず、配線パターン領域に入射されることで、導体層11付近の感光性樹脂が硬化して開口傾斜部Paが形成される。
次に、図4(f)に示すように、開口パターンP内に、開口傾斜部Paに対応する配線傾斜部2aを有する配線導体用のめっき金属層2Pを充填させる。
めっき金属層2Pは、導体層11の表面に、無電解銅めっきおよび電解銅めっきから成る導体パターンを、例えば周知のセミアディティブ法により被着させることにより形成される。
めっき金属層2Pは、導体層11の表面に、無電解銅めっきおよび電解銅めっきから成る導体パターンを、例えば周知のセミアディティブ法により被着させることにより形成される。
次に、図4(g)に示すように、めっきレジストRを除去することでめっき金属層2Pの配線傾斜部2aを含む側面を露出させる。
次に、図4(h)に示すように、導体層11およびめっき金属層2Pを被覆するように、絶縁層1を積層する。このとき、絶縁層1は、導体層11と配線傾斜部2aとの間に入り込み配線傾斜部2aを埋設する。
次に、図4(i)に示すように、絶縁層1にめっき金属層2Pを底面とするビアホール3を形成する。
次に、図5(j)に示すように、ビアホール3内にビア導体4を形成するとともに絶縁層1の表面に配線導体2を形成する。
次に、図5(k)に示すように、次層の絶縁層1と配線導体2とを同様にして複数相互に積層することで配線基板用のビルドアップ部12が形成される。
絶縁層1は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層1の形成は、エポキシ樹脂やビスマレイミドトリアジン樹脂組成物の未硬化物に無機絶縁性フィラーを分散して形成されたフィルムを、支持基板10の両主面の導体層11表面や下層の絶縁層1表面に、真空状態で被覆した状態で熱圧着することで行われる。また、絶縁層1には層間の導通をとるためのビア導体4が充填されるビアホール3が、例えばレーザー加工により複数形成されている。
次に、図5(l)に示すように、支持基板10および導体層11ならびにビルドアップ部12を製品形成用領域Xと捨て代領域Yとの境界上で切断することで、製品形成用領域Xの支持基板10および導体層11ならびにビルドアップ部12を切り出す。
切断には、例えばダイシング装置を用いればよい。
切断には、例えばダイシング装置を用いればよい。
次に、図6(m)に示すように、導体層11およびビルドアップ部12を第1の金属箔9aから分離する。これにより、導体層11の片面に第2の金属箔9bが固着した配線基板用の積層体13が形成される。
この分離の際には、第1の金属箔9a上に第2の金属箔9bが接着層を介して分離可能に小さな密着力で保持されているだけなので、第1の金属箔9aと第2の金属箔9bとの間を引き剥がすだけで積層体13を破損することなく、容易に分離することができる。
この分離の際には、第1の金属箔9a上に第2の金属箔9bが接着層を介して分離可能に小さな密着力で保持されているだけなので、第1の金属箔9aと第2の金属箔9bとの間を引き剥がすだけで積層体13を破損することなく、容易に分離することができる。
次に、図6(n)に示すように、第2の金属箔9bをエッチング除去する。
次に、図6(o)に示すように、導体層11をエッチング液により完全にエッチング除去する。これにより、めっき金属層2Pが露出し、図1に示すように、頂面が絶縁層1から露出するとともに絶縁層1内に埋設された部分に、頂面の幅よりも幅が広くなる配線傾斜部2aを備えた配線導体2を有する配線基板Aが形成される。
以上説明したように、本発明の配線基板の製造方法によれば、頂面が絶縁層1から露出するとともに絶縁層1内に埋設された部分に、頂面の幅よりも幅が広くなる配線傾斜部2aを備えた配線導体2が形成される。
このように、頂面の幅よりも幅が広い配線傾斜部2aが絶縁層1に埋設されていることから、配線導体2の微細化が進んでも、配線導体2の密着強度が小さくなることを抑制して、配線導体2が絶縁層1から剥がれてしまうことを防止することができる。
その結果、配線導体2を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板を提供することができる。
このように、頂面の幅よりも幅が広い配線傾斜部2aが絶縁層1に埋設されていることから、配線導体2の微細化が進んでも、配線導体2の密着強度が小さくなることを抑制して、配線導体2が絶縁層1から剥がれてしまうことを防止することができる。
その結果、配線導体2を介して電気信号を良好に伝送できるため、半導体素子が安定的に作動できる配線基板を提供することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、配線導体2が頂面の幅よりも広い幅の配線傾斜部2aを有する一例を示したが、図7に示すように、配線導体2が頂面の幅よりも広い幅の配線段差部2bを有していても構わない。
また、例えば上述の実施の形態の一例では、最表層の絶縁層表面にソルダーレジスト層が被着されていない場合を示したが、ソルダーレジスト層が被着されていても構わない。
また、例えば上述の実施の形態の一例では、最表層の絶縁層表面にソルダーレジスト層が被着されていない場合を示したが、ソルダーレジスト層が被着されていても構わない。
また、例えば上述の実施の形態の一例では、図4に示すように、めっきレジストRを除去した後に絶縁層1を被覆する一例を示したが、めっきレジストRを除去した後に、図8および図9に示すように導体層11およびめっき金属層2Pをエッチング処理する工程を追加しても構わない。このようなエッチング処理により、導体層11の表面およびめっき金属層2Pの表面が徐々に溶解されていくが、めっき金属層2Pに形成されている配線傾斜部2aにおいては、エッチング液が滞留して他の部位よりも溶解速度が速くなる。そのため、エッチング処理をしない場合に比べて、めっき金属層2Pにおける配線傾斜部2aの占める領域が拡大される。
このように、絶縁層1内に埋設される配線傾斜部2aを拡大させることで、配線導体2の密着強度をより向上させることが可能になる。
このように、絶縁層1内に埋設される配線傾斜部2aを拡大させることで、配線導体2の密着強度をより向上させることが可能になる。
1 絶縁層
2 配線導体
2a 配線傾斜部
A 配線基板
2 配線導体
2a 配線傾斜部
A 配線基板
Claims (3)
- 絶縁層の表面に、頂面を露出させるようにして配線導体が埋設されて成る配線基板において、前記配線導体は、前記絶縁層内に埋設された部分に、前記頂面の幅よりも幅が広くなる配線段差部または配線傾斜部を備えていることを特徴とする配線基板。
- 平坦な下地金属層上に、該下地金属層側に向けて幅が狭くなる開口段差部または開口傾斜部を備えた開口パターンを有するめっきレジスト層を形成する工程と、前記開口パターン内に前記開口段差部または開口傾斜部に対応する配線段差部または配線傾斜部を有する配線導体用のめっき金属層を充填させる工程と、前記めっきレジスト層を除去する工程と、前記下地金属層上および前記めっき金属層上に、前記めっき金属層を完全に埋設する絶縁層を形成する工程と、前記下地金属層をエッチング除去し、頂面が前記絶縁層から露出するとともに前記絶縁層内に埋設された部分に、前記頂面の幅よりも幅が広くなる前記配線段差部または配線傾斜部を備えた前記めっき金属層から成る配線導体を形成する工程と、を行うことを特徴とする配線基板の製造方法。
- 前記めっきレジスト層を除去した後に、前記めっき金属層をエッチングすることで、前記めっき金属層における前記配線段差部または配線傾斜部を拡大させる工程を含むことを特徴とする請求項2記載の配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/189,255 US20160381793A1 (en) | 2015-06-24 | 2016-06-22 | Wiring board and method for manufacturing the same |
KR1020160078566A KR20170000795A (ko) | 2015-06-24 | 2016-06-23 | 배선기판 및 그 제조방법 |
CN201610462783.4A CN106455312A (zh) | 2015-06-24 | 2016-06-23 | 布线基板以及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015126539 | 2015-06-24 | ||
JP2015126539 | 2015-06-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017011251A true JP2017011251A (ja) | 2017-01-12 |
Family
ID=57761789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015147375A Pending JP2017011251A (ja) | 2015-06-24 | 2015-07-27 | 配線基板およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017011251A (ja) |
KR (1) | KR20170000795A (ja) |
CN (1) | CN106455312A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021140971A1 (ja) * | 2020-01-08 | 2021-07-15 | パナソニックIpマネジメント株式会社 | 配線体の製造方法、パターン版、及び配線体 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021065601A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 配線基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058986A (ja) * | 1998-08-04 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
JP2008047655A (ja) * | 2006-08-11 | 2008-02-28 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法 |
JP2008270346A (ja) * | 2007-04-17 | 2008-11-06 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
JP2015015313A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
-
2015
- 2015-07-27 JP JP2015147375A patent/JP2017011251A/ja active Pending
-
2016
- 2016-06-23 KR KR1020160078566A patent/KR20170000795A/ko not_active Application Discontinuation
- 2016-06-23 CN CN201610462783.4A patent/CN106455312A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058986A (ja) * | 1998-08-04 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
JP2008047655A (ja) * | 2006-08-11 | 2008-02-28 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法 |
JP2008270346A (ja) * | 2007-04-17 | 2008-11-06 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
JP2015015313A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021140971A1 (ja) * | 2020-01-08 | 2021-07-15 | パナソニックIpマネジメント株式会社 | 配線体の製造方法、パターン版、及び配線体 |
Also Published As
Publication number | Publication date |
---|---|
CN106455312A (zh) | 2017-02-22 |
KR20170000795A (ko) | 2017-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8946906B2 (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP2018073890A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
JP2014130856A (ja) | 配線基板の製造方法 | |
JP4994988B2 (ja) | 配線基板の製造方法 | |
KR20140018027A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR20130078107A (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
JP5047906B2 (ja) | 配線基板の製造方法 | |
JP5177855B2 (ja) | 配線基板の製造方法 | |
JP2015198094A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
JP2017135357A (ja) | 印刷配線板およびその製造方法 | |
KR20150083424A (ko) | 배선 기판의 제조 방법 | |
JP2017011251A (ja) | 配線基板およびその製造方法 | |
TW201206296A (en) | Multilayer wiring substrate and method of manufacturing the same | |
CN109788664B (zh) | 一种线路基板及其制作方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP5860303B2 (ja) | 配線基板およびその製造方法 | |
JP2019067864A (ja) | プリント配線板の製造方法 | |
US20160381793A1 (en) | Wiring board and method for manufacturing the same | |
JP2012174870A (ja) | 多層配線基板 | |
JP5955050B2 (ja) | 配線基板の製造方法 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
JP2015144152A (ja) | 配線基板の製造方法 | |
JP2015211146A (ja) | 配線基板の製造方法 | |
JP2015144150A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190709 |