JP2008270346A - 配線基板の製造方法及び半導体装置の製造方法及び配線基板 - Google Patents

配線基板の製造方法及び半導体装置の製造方法及び配線基板 Download PDF

Info

Publication number
JP2008270346A
JP2008270346A JP2007108152A JP2007108152A JP2008270346A JP 2008270346 A JP2008270346 A JP 2008270346A JP 2007108152 A JP2007108152 A JP 2007108152A JP 2007108152 A JP2007108152 A JP 2007108152A JP 2008270346 A JP2008270346 A JP 2008270346A
Authority
JP
Japan
Prior art keywords
electrode pad
layer
wiring board
manufacturing
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007108152A
Other languages
English (en)
Other versions
JP5032187B2 (ja
Inventor
Kentaro Kaneko
健太郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007108152A priority Critical patent/JP5032187B2/ja
Priority to TW097112962A priority patent/TW200849530A/zh
Priority to US12/102,303 priority patent/US8225502B2/en
Priority to CNA2008100902857A priority patent/CN101290889A/zh
Priority to KR1020080035535A priority patent/KR101458989B1/ko
Publication of JP2008270346A publication Critical patent/JP2008270346A/ja
Priority to US13/525,779 priority patent/US20120256320A1/en
Application granted granted Critical
Publication of JP5032187B2 publication Critical patent/JP5032187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明は熱応力により電極パッドの周囲を囲む絶縁層のクラック発生を防止することを課題とする。
【解決手段】半導体装置１００は、半導体チップ１１０が配線基板１２０にフリップチップ実装してなる構成である。配線基板１２０は、複数の配線層と複数の絶縁層が積層された多層構造であり、チップ実装側に第１電極パッド１３０が形成されている。第１電極パッド１３０のテーパ面１３２は、はんだ接続側又はチップ実装側となる上方向に対して絞られる向きの勾配を有する。そのため、はんだ接続側又はチップ実装側への力に対する保持力が強化されると共に、テーパ面１３２が第１層の絶縁層のテーパ状内壁に密着して絶縁層との接合強度が高められている。これにより、絶縁層でデラミネーショ及びクラックが発生することを防止できる。
【選択図】図２

Description

本発明は配線基板の製造方法及び半導体装置の製造方法及び配線基板に係り、特に多層基板の電極パッド形成部分における信頼性を高めるよう構成された配線基板の製造方法及び半導体装置の製造方法及び配線基板に関する。
例えば、ベアチップと基板との接続、或いはパッケージ基板とマザーボードとの接続に用いられるＢＧＡ（ball grid array）のボール形成方法の一つとして、基板上に複数の電極を形成し、その後電極に連通する孔を有するソルダレジストを形成し、各孔の開口にはんだボールを搭載させた状態で加熱処理(リフロー)によってはんだボールを溶融させて孔内の電極に接合すると共に、ソルダレジストの表面にはんだバンプを突出形成させる製造方法が知られている。
一方、ベアチップの小型化及び高集積化に伴ってベアチップを多層基板に実装するパッケージの開発も進められている（例えば、特許文献１参照）。
図１に従来の配線基板の構造の一例を示す。図１に示す基板構造では、電極パッド１０の外周が第１絶縁層１２により覆われ、電極パッド１０の上面が第２絶縁層１３により覆われるように積層されており、電極パッド１０の上面中央から上方に延在するビア１４が第２絶縁層１３を貫通して上部の配線層１６に接続されている。
電極パッド１０は、Ａｕ層１７とＮｉ層１８とが積層された構造であり、Ａｕ層１７の表面が第１絶縁層１２から露出され、Ｎｉ層１８にビア１４が接続されるように設けられている。
さらに、電極パッド１０には、はんだバンプを介して半導体チップが実装される場合と、はんだボールやピン等が接合される場合がある。このように多層構造の配線基板においては、電極パッド１０がベアチップ搭載用パッド、または外部接続用パッドとして用いられる。
特許３６３５２１９号(特開２０００−３２３６１３号公報)
しかしながら、図１に示される配線基板においては、電極パッド１０の外周が比較的平滑であるので、第１絶縁層１２との密着性が弱く、リフロー処理により加熱されると、第１絶縁層１２と電極パッド１０との熱膨張差によって熱応力が加えられて電極パッド１０の外周に接する境界部分でデラミネーションが生じ、第１絶縁層１２の一部が欠落するおそれがあった。
さらに、リフロー処理による加熱によって電極パッド１０の角部（Ｂ部）の外周に接する第１絶縁層１２の一部が欠落した場合、電極パッド１０の角部（Ａ部）から第２絶縁層１３に向けてクラック２０が発生するという問題があった。
また、電極パッド１０にはんだバンプを介して半導体チップを実装した後に、上記のようなデラミネーションやクラックが発生している状態で、半導体チップを配線基板から引き離そうとする力が加えられると、電極パッド１０が第１絶縁層１２から分離するおそれがあった。
そこで、本発明は上記事情に鑑み、上記課題を解決した配線基板の製造方法及び半導体装置の製造方法及び配線基板を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
本発明は、支持基板上にレジスト層を形成する第１工程と、前記レジスト層に前記支持基板側が小径で開口側が大径となるテーパ状開口を形成する第２工程と、前記テーパ状開口の内部に開口側が大径となる電極パッドを形成する第３工程と、前記レジスト層を除去し、前記電極パッドの周囲及び前記支持基板上に絶縁層を形成する第４工程と、前記絶縁層に前記電極パッドを露出させるビアを形成する第５工程と、前記ビア及び前記絶縁層の表面に前記電極パッドと電気的に接続される配線層を形成する第６工程と、前記支持基板を除去して前記電極パッドの小径側端面を露出する第７工程と、を有することにより、上記課題を解決するものである。
本発明は、支持基板上に絶縁層を形成する第１工程と、前記絶縁層に前記支持基板側が小径で開口側が大径となるテーパ状開口を形成する第２工程と、前記テーパ状開口の内部に開口側が大径となる電極パッドを形成する第３工程と、前記絶縁層の表面に前記電極パッドと電気的に接続される配線層を形成する第４工程と、前記支持基板を除去して前記電極パッドの小径側端面を露出する第５工程と、を有することにより、上記課題を解決するものである。
本発明は、前記電極パッドが、テーパ状外周面の水平面に対する傾き角θが５０度〜８０度に設定されることにより、上記課題を解決するものである。
本発明は、請求項１に記載の配線基板の製造方法であって、前記第４工程は、前記絶縁層を形成する前に前記電極パッドのテーパ状外周面を含む表面を粗面化する工程を含むことにより、上記課題を解決するものである。
本発明は、請求項２に記載の配線基板の製造方法であって、前記第３工程は、前記電極パッドを形成する前に前記テーパ状開口の内部を粗面化する工程を含むことにより、上記課題を解決するものである。
本発明は、請求項１に記載の配線基板の製造方法であって、前記支持基板は金属からなり、前記第３工程は、前記支持基板と前記電極パッドとの間に前記支持基板と同種の金属層を形成する工程を含み、前記第７工程は、前記支持基板を除去すると共に、前記金属層を除去して電極パッドの露出面がテーパ状開口を形成する工程を含むことにより、上記課題を解決するものである。
本発明は、請求項２に記載の配線基板の製造方法であって、前記支持基板は金属からなり、前記第３工程は、前記支持基板と前記電極パッドとの間に前記支持基板と同種の金属層を形成する工程を含み、前記第５工程は、前記支持基板を除去すると共に、前記金属層を除去して電極パッドの露出面がテーパ状開口を形成する工程を含むことにより、上記課題を解決するものである。
本発明は、前記請求項１乃至７の何れかに１項に記載された配線基板の製造方法を用いた半導体装置の製造方法であって、前記電極パッドにはんだバンプを介して半導体チップを実装する工程を有することにより、上記課題を解決するものである。
本発明は、前記請求項１乃至７の何れかに１項に記載された配線基板の製造方法を用いた半導体装置の製造方法であって、前記配線基板の前記電極パッドが形成される電極パッド形成面と反対側の面に半導体チップを実装する工程を有することにより、上記課題を解決するものである。
本発明は、電極パッドと、前記電極パッドに接して形成される絶縁層と、を有する配線基板において、前記電極パッドは、前記絶縁層が形成される絶縁層側が大径で、前記電極パッドの露出面側が小径となるテーパ状に形成されることにより、上記課題を解決するものである。
本発明によれば、電極パッドの外周を、支持基板側またははんだ接続側が小径となるようにテーパ状に形成するため、電極パッドの外周と絶縁層との密着性が高まり、例えばリフローによる熱応力が作用しても絶縁層の境界部分でデラミネーションが発生しにくくなると共に、電極パッドの外周角部から絶縁層にクラックが発生することを防止できる。さらに、電極パッドの外周テーパ部の露出面方向に対して絞られる向きの勾配に形成されているので、電極パッドのテーパ状外周が絶縁層のテーパ状内壁に密着して電極パッドの接合強度を高めることができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図２は本発明による配線基板の実施例１が適用された半導体装置を示す縦断面図である。図２に示されるように、半導体装置１００は、例えば、半導体チップ１１０を配線基板１２０にフリップチップ実装してなる構成である。配線基板１２０は、複数の配線層と複数の絶縁層とが積層された多層構造であり、本実施例においては、各配線層を有する第１層１２２、第２層１２４、第３層１２６、第４層１２８の各絶縁層が上下方向に積層された構成になっている。各絶縁層は、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなる。
尚、はんだ接続が行なわれる第１層１２２及び第４層１２８の絶縁層は、ソルダレジスト（アクリル樹脂やエポキシ樹脂等からなる）としての絶縁性樹脂により形成しても良い。また、半導体装置１００において、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
最上段の第１層１２２は、半導体チップ１１０の端子がフリップチップ接続される第１電極パッド１３０、ビア１３４が形成されている。また、第１層１２２の下側に積層された第２層１２４は、ビア１３４に導通される配線パターン層１４０、ビア１４２が形成されている。また、第２層１２４の下側に積層された第３層１２６は、ビア１４２に導通される配線パターン層１５０、ビア１５２を有する。また、第３層１２６の下側に積層された第４層１２８は、ビア１５２に導通される第２電極パッド１６０を有する。
第１電極パッド１３０は、はんだとの接合性が良好なＡｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４が積層される三層構造になっている。配線基板１２０の上面側（半導体チップ実装側）には、Ａｕ層１７０が露出されており、このＡｕ層１７０には半導体チップ１１０のはんだバンプ１８０が接続される。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
半導体チップ１１０の端子は、はんだバンプ１８０を介してＡｕ層１７０にはんだ付けされることで、第１電極パッド１３０に導通される。はんだバンプ１８０は、はんだボールを第１電極パッド１３０に搭載し、リフロー(加熱処理)して形成される。本実施例においては、例えば、第１電極パッド１３０の直径が７０μｍ〜１００μｍ程度、厚さが１５μｍ（±１０μｍ）程度となるように形成される。
第１電極パッド１３０は、上面側（はんだ接続側及びチップ実装側）の外径が小径で、下面側（基板の積層側）が大径となるように形成されるため、外周面がテーパ面１３２になっている。本実施例では、第１電極パッド１３０のテーパ面１３２の勾配角（水平面に対する傾き角）θがθ＝５０度〜８０度となるように勾配が設定されている。尚、この勾配角θの角度は、これに限るものではなく、５０度未満あるいは８０度以上の任意の角度に設定することも可能である。
また、第１電極パッド１３０のテーパ面１３２は、チップ実装側となる上方向に対して絞られる向きの勾配を有するため、チップ実装側への力に対する保持力が増大されると共に、テーパ面１３２が第１層１２２のテーパ状内壁に密着して絶縁層との接合強度が高められている。このテーパ面１３２と第１層１２２のテーパ状内壁との密着性が高まることにより、リフロー処理による熱応力が作用して第１電極パッド１３０の外周を覆う第１層１２２の絶縁層でデラミネーショ及びクラックが発生することを防止できる。
また、第１電極パッド１３０は、上下方向に同一径とされた円柱形状のものよりも、テーパ面１３２の表面積が大きくなっており、且つ上面側（半導体チップ実装側）の外径が、下面側（基板積層側）より小径となるようにテーパ面１３２が形成されているので、半導体チップ１１０を上方に引き上げようとする力に対する接合強度がより強化された状態に保持される。
ここで、半導体装置１００に用いられる配線基板１２０の製造方法について図３Ａ〜図３Ｏを参照して説明する。図３Ａ〜図３Ｏは実施例１の配線基板１２０の製造方法（その１〜その１５）を説明するための図である。尚、図３Ａ〜図３Ｏにおいては、第１電極パッド１３０が配線基板１２０の下面側となるフェイスダウンの向き（前述した図２に示す積層構造と上下方向に逆の向き）で各層を積層する。
図３Ａにおいて、まず、所定の厚さを有する平板状のＣｕ板やＣｕ箔からなる支持基板２００を用意する。そして、支持基板２００の上面にめっきレジストとしてドライフィルムレジスト等の樹脂フィルムをラミネートしてレジスト層２１０を形成する。また、ドライフィルムレジストの代わりに液状レジストを塗布することも可能である。
図３Ｂにおいて、レジスト層２１０に対して露光により支持基板２００の一部を露出する第１電極形成用テーパ状開口２２０を形成する。この第１電極形成用テーパ状開口２２０の内壁は、第１電極パッド１３０のテーパ面１３２を形成するためのテーパ状内壁になる。従って、第１電極形成用テーパ状開口２２０の勾配（水平面に対する傾き角θ）によって、第１電極パッド１３０のテーパ面１３２の勾配が決まる。
このテーパ面１３２の傾き角は、θ＝５０度〜８０度に設定されており、加工方法によって異なる任意の角度が設定される。例えば、熱硬化性エポキシ樹脂フィルムにレーザ加工を行なう方法では、テーパ面１３２の傾き角をθ≒８０度に設定することができる。また、液状レジストを露光工法によりパターニングする場合は、テーパ面１３２の傾き角をθ＝５０度に設定することができる。
図３Ｃにおいて、支持基板２００を給電層として電解めっきを行なって第１電極形成用テーパ状開口２２０内の支持基板２００上にＡｕを析出させてＡｕ層１７０を形成し、さらにＡｕ層１７０の表面にＮｉを析出させてＮｉ層１７２を積層する。
図３Ｄにおいて、さらに、支持基板２００を給電層として電解Ｃｕめっきを行なって第１電極形成用テーパ状開口２２０内のＮｉ層１７２上にＣｕを析出させてＣｕ層１７４を積層して第１電極パッド１３０を形成する。これにより、第１電極パッド形成用開口２２０内には、Ａｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４による３層構造の第１電極パッド１３０が形成される。
図３Ｅにおいて、支持基板２００からレジスト２１０を剥離することにより、支持基板２００上には外周がテーパ状に形成された第１電極パッド１３０がテーパ状に積層された状態で残される。
図３Ｆにおいて、第１電極パッド１３０の表面に粗化処理を施して第１電極パッド１３０の表面を粗面化する。尚、粗化処理によって得られる表面粗さは、例えば、Ｒａ＝０．２５μｍ〜０．７５μｍ程度とすることが好ましい。また、支持基板２００の表面を粗化処理しても良い。
図３Ｇにおいて、支持基板２００及び粗化処理された第１電極パッド１３０の表面にエポキシ樹脂やポリイミド樹脂等の樹脂フィルム２３０をラミネートする。樹脂フィルム２３０は、第１層１２２の絶縁層である。
樹脂フィルム２３０は、支持基板２００及び第１電極パッド１３０の表面に真空ラミネーション法や真空式ホットプレスを用いてラミネートされる。樹脂フィルム２３０は、真空下で支持基板２００及び第１電極パッド１３０の上面及び外周面に圧着されるため、第１電極パッド１３０のテーパ面１３２に隙間なく密着した状態にラミネートされ、ボイドの発生が防止される。しかも、第１電極パッド１３０の表面が粗面化されているので、樹脂フィルム２３０は、第１電極パッド１３０に対する密着性が高められ、熱応力によるデラミネーションの発生を抑制することが可能になる。
図３Ｈにおいて、樹脂フィルム２３０の表面を平坦化し、さらに、第１電極パッド１３０の上面中央が露出するように、例えば、レーザ光を照射してビアホール２６０を形成する。
図３Ｉにおいて、第１層１２２の絶縁層及びビアホール２６０の底部に露出する第１電極パッド１３０の表面にＣｕ等の無電解めっきによりシード層２８２を形成する。尚、シード層２８２の形成方法としては、他の薄膜形成法（スパッタ法やＣＶＤ法等）を用いても良いし、あるいはＣｕ以外の導電性金属を形成するようにしても良い。また、密着性向上のため、第１層１２２の絶縁層及び第１電極パッド１３０の表面に粗化処理を施してからシード層を形成しても良い。
次いで、第１層１２２の絶縁層の表面(上面)にドライフィルムレジスト２７０をラミネートする。そして、ドライフィルムレジスト２７０に対してパターニング(露光、現像)を施してシード層２８２の一部を露出する配線パターン形成用開口２８０を形成する。
図３Ｊにおいて、シード層２８２の給電により電解Ｃｕめっきを行なってビアホール２６０、配線パターン形成用開口２８０内のシード層２８２上にＣｕを析出させてビア１３４及び配線パターン層１４０を形成する。
図３Ｋにおいて、ドライフィルムレジスト２７０及び配線パターン層１４０下方以外のシード層２８２を第１層１２２の表面(上面)から除去する。これにより、第１層１２２の絶縁層の表面(上面)には配線パターン層１４０が残される。尚、図３Ｋ以降では、シード層２８２の図示を省略してある。
図３Ｌにおいて、第１層１２２の絶縁層及び配線パターン層１４０の表面に粗化処理を施した後、エポキシ樹脂を主成分としたフィルム状の所謂ビルトアップ樹脂２８４（要求される硬度または柔軟性に応じてフィラーの含有率を適宜変更しても良い）をラミネートして第２層１２４の絶縁層を形成する。そして、配線パターン層１４０の表面が露出するように、例えば、レーザ光を照射してビアホール２９０を形成する。
続いて、上記図３Ｈ〜図３Ｌの工程を繰り返すことにより、第２層１２４のビア１４２及び第３層１２６の配線パターン層１５０を形成する。また、配線基板１２０を４層以上に積層する場合には、その分上記図３Ｈ〜図３Ｌの工程を繰り返せば良い。
図３Ｍにおいて、第３層１２６の絶縁層の表面(上面)にＣｕ等の無電解めっきによりシード層３１４を形成し、次いで、めっきレジストとしてドライフィルムレジスト３００をラミネートする。尚、シード層３１４の形成方法としては、無電解Ｃｕめっき以外の薄膜形成法を用いても良いし、Ｃｕ以外の導電性金属で形成しても良い。
そして、ドライフィルムレジスト３００に対してパターニング(露光、現像)を施してシード層３１４の一部を露出する電極形成用開口３１０を形成する。次いで、シード層３１４への給電により電解Ｃｕめっきを行なってビアホール３１２、電極形成用開口３１０内にＣｕを析出させてビア１５２及び第２電極パッド１６０を形成する。その後、ドライフィルムレジスト３００及び第２電極パッド１６０下方以外のシード層３１４を除去する。尚、図３Ｎ以降の工程では、第２電極パッド１６０下方に介在するシード層３１４がＣｕ同士で一体化されるため、シード層３１４を省略してある。
図３Ｎにおいて、第３層１２６の絶縁層の表面(上面)にソルダレジスト３２０をラミネートして第４層１２８の絶縁層を形成した後、第２電極パッド１６０の中心部が露出されるように開口３３０を形成する。
図３Ｏにおいて、支持基板２００をウェットエッチングにより除去して配線基板１２０を得る。尚、支持基板２００としては、２枚の支持基板２００を上下方向に貼り合わせたものを用い、その上面側及び下面側の両面に配線基板１２０を積層することも可能である。その場合は、２枚の支持基板２００を２分割してからウェットエッチングにより支持基板２００を除去する。
この後は、図２に示されるように、配線基板１２０の第１電極パッド１３０にはんだボールを搭載し、リフローすることにより、半導体チップ１１０は、各端子がはんだバンプ１８０を介して第１電極パッド１３０に接続されて、配線基板１２０に実装される。尚、半導体チップ１１０を配線基板１２０に実装する工程は、適宜選択される工程であり、例えば、顧客からの要望に応じて半導体チップ１１０を配線基板１２０に実装する場合と、配線基板１２０が納品された取引先において、半導体チップ１１０を配線基板１２０に実装する場合がある。
また、上記はんだバンプ１８０の代わりに半導体チップ１１０がワイヤボンディングにより配線基板１２０に実装されても良い。また、上記はんだバンプ１８０の代わりに半導体チップ１１０がピンをはんだ付けして配線基板１２０に実装されても良い。
また、はんだバンプ１８０をリフローする際の熱応力が発生した場合には、第１電極パッド１３０の外周に基板の積層側よりもチップ実装側が小径となるテーパ面１３２が形成されているので、テーパ面１３２と第１層１２２の絶縁層との密着性が強化されており、これにより、クラック発生が防止される。さらに、第１層１２２の絶縁層のテーパ状に形成された開口内壁がテーパ面１３２の全周を覆うように形成されているので、第１電極パッド１３０に対する保持力が強化されており、これにより、チップ実装後に半導体チップ１１０を引き抜こうとする力が加えられても第１電極パッド１３０が第１層１２２の絶縁層から分離することが防止される。
図４は実施例１の変形例を示す図である。図４に示されるように、この変形例では配線基板１２０が上記実施例１の場合と上下方向が逆向きに用いられる。すなわち、第２電極パッド１６０には、はんだバンプ１８０を介して半導体チップ１１０が実装され、第１電極パッド１３０には、はんだボールをリフローしてはんだバンプ３４０を形成する。尚、上記はんだバンプ３４０の代わりにピンをはんだ付けしても良い。
この変形例では、はんだバンプ３４０が第１電極パッド１３０に接続されるため、テーパ面１３２と第１層１２２の絶縁層との密着性強化による接合強度がはんだバンプ３４０に対して作用する。
半導体チップ１１０は、上記図２及び図４に示されるように、配線基板１２０の第１電極パッド１３０または第２電極パッド１６０のどちらに実装しても良い。
尚、この変形例では、第２電極パッド１６０にＡｕ層とＮｉ層とが積層されためっき層（Ａｕ層が表面に露出するように積層する）を設けても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
また、この変形例の場合、前述した図３Ｎの工程で、半導体チップ１１０を配線基板１２０に搭載し、その後、支持基板２００除去することにより、半導体装置を完成するようにしても良い。
また、この変形例においても、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
また、上記はんだバンプ１８０の代わりに半導体チップ１１０がワイヤボンディングにより配線基板４２０に実装されても良い。また、上記はんだバンプ１８０の代わりに半導体チップ１１０がピンをはんだ付けして配線基板４２０に実装されても良い。
図５は配線基板の実施例２が適用された半導体装置を示す縦断面図である。尚、図５において、上記実施例１と同一部分には、同一符号を付してその説明を省略する。
図５に示されるように、実施例２の半導体装置４００に用いられる配線基板４２０は、第１電極パッド１３０の表面（Ａｕ層１７０側の端面）が第１層１２２の絶縁層の表面よりもテーパ状に凹んだ電極開口４３０に形成されている。そのため、はんだバンプ１８０は、はんだボールを電極開口４３０に挿入した状態でリフロー(加熱処理)し、Ａｕ層１７０側に形成される。
尚、この実施例２の半導体装置４００において、半導体チップ１１０と配線基板４２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
ここで、半導体装置４００に用いられる配線基板４２０の製造方法について図６Ａ〜図６Ｏを参照して説明する。図６Ａ〜図６Ｏは実施例２の配線基板４２０の製造方法（その１〜その１５）を説明するための図である。
図６Ａにおいて、まず、所定の厚さを有する平板状のＣｕ板やＣｕ箔からなる支持基板２００を用意する。そして、支持基板２００の上面にめっきレジストとしてドライフィルムレジストをラミネートしてレジスト層２１０を形成する。また、ドライフィルムレジストの代わりに液状レジストを塗布してレジスト層２１０を形成しても良い。
図６Ｂにおいて、レジスト層２１０に対して露光により支持基板２００の一部を露出する第１電極形成用テーパ状開口２２０を形成する。そして、第１電極形成用テーパ状開口２２０内に対して支持基板２００を給電層として電解Ｃｕめっきを行なって第１電極形成用テーパ状開口２２０内の支持基板２００上にＣｕを析出させてＣｕ層４４０を積層する。
図６Ｃにおいて、支持基板２００を給電層として電解めっきを行なって第１電極パッド形成用テーパ状開口２２０内のＣｕ層４４０上にＡｕを析出させてＡｕ層１７０を形成し、さらにＡｕ層１７０の表面にＮｉを析出させてＮｉ層１７２を積層する。
図６Ｄにおいて、さらに、支持基板２００を給電層として電解Ｃｕめっきを行なって第１電極パッド形成用テーパ状開口２２０内のＮｉ層１７２上にＣｕを析出させてＣｕ層１７４を積層する。これにより、第１電極パッド形成用テーパ状開口２２０内には、Ｃｕ層４４０と、Ａｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４による第１電極パッド１３０とが形成される。
図６Ｅにおいて、支持基板２００からレジスト層２１０を剥離することにより、支持基板２００上にはＣｕ層４４０と第１電極パッド１３０とがテーパ状に積層された状態で残される。
図６Ｆ〜図６Ｎに示す各工程は、前述した実施例１の図３Ｆ〜図３Ｎに示す各工程と同様な処理を行なうため、ここでは、その説明を省略する。
図６Ｏにおいて、支持基板２００をウェットエッチングにより除去し、さらにＣｕ層４４０も除去して配線基板４２０を得る。実施例２の配線基板４２０は、Ｃｕ層４４０が除去されることにより下面側(チップ実装側)にテーパ状の電極開口４３０が形成される。
尚、支持基板２００としては、２枚の支持基板２００を上下方向に貼り合わせたものを用い、その上面側及び下面側の両面に配線基板４２０を積層することも可能である。その場合は、２枚の支持基板２００を２分割してからウェットエッチングにより支持基板２００を除去する。
この後は、図５に示されるように、電極開口４３０のＡｕ層１７０にはんだボールを搭載し、リフローすることにより、半導体チップ１１０は、各端子がはんだバンプ１８０を介して第１電極パッド１３０に接続されて、配線基板４２０に実装される。尚、半導体チップ１１０を配線基板４２０に実装する工程は、適宜選択される工程であり、例えば、顧客からの要望に応じて半導体チップ１１０を配線基板４２０に実装する場合と、配線基板４２０が納品された取引先において、半導体チップ１１０を配線基板４２０に実装する場合がある。
このように、実施例２の配線基板４２０は、下面側(チップ実装側)に電極開口４３０が形成されるため、半導体チップ１１０を実装する際には、はんだバンプ１８０が、電極開口４３０にリフロー(加熱処理)されて第１電極パッド１３０のＡｕ層１７０側に接合される。そのため、はんだバンプ１８０は、第１電極パッド１３０に確実に接合されると共に、電極開口４３０の周縁部により半径方向の接合強度も強化される。
また、上記はんだバンプ１８０の代わりに半導体チップ１１０がワイヤボンディングにより配線基板４２０に実装されても良い。また、上記はんだバンプ１８０の代わりに半導体チップ１１０がピンをはんだ付けして配線基板４２０に実装されても良い。
また、はんだバンプ１８０をリフローする際の熱応力が発生した場合には、実施例１と同様に、第１電極パッド１３０の外周に基板の積層側よりもチップ実装側が小径となるテーパ面１３２が形成されているので、テーパ面１３２と第１層１２２の絶縁層との密着性が強化されており、これにより、クラック発生が防止される。
さらに、第１層１２２の絶縁層のテーパ状に形成された開口内壁がテーパ面１３２の全周を覆うように形成されているので、第１電極パッド１３０に対する保持力が強化されており、これにより、チップ実装後に半導体チップ１１０を引き抜こうとする力が加えられても第１電極パッド１３０が第１層１２２の絶縁層から分離することが防止される。
図７は実施例２の変形例を示す図である。図７に示されるように、この変形例では配線基板４２０が上記実施例２の場合と上下方向が逆向きに用いられる。すなわち、第２電極パッド１６０には、はんだバンプ１８０を介して半導体チップ１１０が実装され、第１電極パッド１３０には、はんだボールをリフローしてはんだバンプ３４０を形成する。この場合、はんだバンプ３４０は、電極開口４３０の周縁部により半径方向の接合強度が強化される。尚、上記はんだバンプ３４０の代わりにピンをはんだ付けしても良い。
半導体チップ１１０は、上記図５及び図７に示されるように、配線基板４２０の第１電極パッド１３０または第２電極パッド１６０のどちらに実装しても良い。
尚、この変形例では、第２電極パッド１６０にＡｕ層とＮｉ層とが積層されためっき層（Ａｕ層が表面に露出するように積層する）を設けても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
また、この変形例の場合、前述した図６Ｎの工程で、半導体チップ１１０を配線基板４２０に搭載し、その後、支持基板２００を除去することにより、半導体装置を完成するようにしても良い。
また、この変形例においても、半導体チップ１１０と配線基板４２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
また、上記はんだバンプ１８０の代わりに半導体チップ１１０がワイヤボンディングにより配線基板４２０に実装されても良い。また、上記はんだバンプ１８０の代わりに半導体チップ１１０がピンをはんだ付けして配線基板４２０に実装されても良い。
図８は本発明による配線基板の実施例３が適用された半導体装置を示す縦断面図である。図８に示されるように、半導体装置５００は、例えば、半導体チップ１１０を配線基板５２０にフリップチップ実装してなる構成である。配線基板５２０は、複数の配線層と複数の絶縁層とが積層された多層構造であり、本実施例においては、各配線層を有する第１層１２２、第２層１２４、第３層１２６、第４層１２８の各絶縁層が上下方向に積層された構成になっている。また、第１層１２２は、第１電極パッド１３０に幅広な第２電極パッド１３６を積層する工程を行なうために第１絶縁層１２１と第２絶縁層１２３とを積層した構成になっている。各絶縁層は、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなる。
尚、はんだ接続が行なわれる第１絶縁層１２１及び第４層１２８の絶縁層は、熱硬化性エポキシ樹脂フィルム等からなる絶縁性樹脂により形成しても良い。また、半導体装置５００において、半導体チップ１１０と配線基板５２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
最上段の第１層１２２は、半導体チップ１１０の端子がフリップチップ接続される第１電極パッド１３０、第３電極パッド１３６、ビア１３４が形成されている。また、第１層１２２の下側に積層された第２層１２４は、ビア１３４に導通される配線層１４０、ビア１４２が形成されている。また、第２層１２４の下側に積層された第３層１２６は、ビア１４２に導通される配線層１５０、ビア１５２を有する。また、第３層１２６の下側に積層された第４層１２８は、ビア１５２に導通される第２電極パッド１６０を有する。
また、第１層１２２は、第１電極パッド１３０の外周を囲むように第１絶縁層１２１が形成され、第１絶縁層１２２と第２絶縁層１２３との間に第３電極パッド１３６が形成されている。
第１電極パッド１３０は、前述した実施例１、２と同様に、上面側（はんだ接続側及びチップ実装側）の外径が小径で、下面側（基板の積層側）が大径となるように形成されるため、外周面がテーパ面１３２になっている。本実施例では、第１電極パッド１３０のテーパ面１３２の勾配角（水平面に対する傾き角）θがθ＝５０度〜８０度となるように勾配が設定されている。尚、この勾配角θの角度は、これに限るものではなく、５０度未満あるいは８０度以上の任意の角度に設定することも可能である。
第１電極パッド１３０は、はんだとの接合性が良好なＡｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４が積層される三層構造になっている。配線基板１２０の上面側（半導体チップ実装側）には、Ａｕ層１７０が露出されており、このＡｕ層１７０には半導体チップ１１０のはんだバンプ１８０が接続される。
半導体チップ１１０の端子は、はんだバンプ１８０を介してＡｕ層１７０にはんだ付けされることで、第１電極パッド１３０に導通される。はんだバンプ１８０は、はんだボールを第１電極パッド１３０に搭載し、リフロー(加熱処理)して形成される。
第１絶縁層１２１と第２絶縁層１２３との境界面には、第１電極パッド１３０より幅広な第３電極パッド１３６が形成されている。この第３電極パッド１３６は、第１電極パッド１３０の外径から半径方向（平面方向）にはみ出すように幅広に形成されている。本実施例においては、例えば、第１電極パッド１３０の直径が７０μｍ〜１００μｍ程度、厚さが１５μｍ（±１０μｍ）程度とすると、第３電極パッド１３６は、第１電極パッド１３０の直径に対して、例えば、２０％〜９０％増(好適には５０％〜８０％増)程度、厚さが２μｍ〜１５μｍ（好適には５μｍ）程度となるように形成される。
第１電極パッド１３０より幅広な第３電極パッド１３６を、第１電極パッド１３０とビア１３４との間に介在させることにより、例えば、リフロー処理による熱応力の進行方向が第３電極パッド１３６によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面に沿う方向で吸収されるため、第１電極パッド１３０の外周を覆う第１絶縁層１２１の一部でデラミネーションが生じて欠落しても第２絶縁層１２３のクラック発生を防止できる。
尚、第１電極パッド１３０としては、Ａｕ層１７０が配線基板１２０の表面に露出するようにＡｕ層１７０、Ｎｉ層１７２のみを積層する構成としても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
ここで、半導体装置５００に用いられる配線基板５２０の製造方法について図９Ａ〜図９Ｓを参照して説明する。図９Ａ〜図９Ｓは実施例３の配線基板５２０の製造方法（その１〜その２０）を説明するための図である。尚、図９Ａ〜図９Ｓにおいては、第１電極パッド１３０が配線基板１２０の下面側となるフェイスダウンの向き（前述した図８に示す積層構造と上下方向に逆の向き）で各層を積層する。
図９Ａにおいて、まず、所定の厚さを有する平板状のＣｕ板やＣｕ箔からなる支持基板２００を用意する。そして、支持基板２００の上面にめっきレジストとして熱硬化性エポキシ樹脂フィルム等をラミネートする。これにより第１絶縁層１２１が形成される。
図９Ｂにおいて、第１絶縁層１２１に対してレーザ光を照射して支持基板２００の一部を露出するように第１電極パッド形成用テーパ状開口２２０を形成する。この第１電極パッド形成用テーパ状開口２２０の内径は、第１電極パッド１３０の外径に相当する。
図９Ｃにおいて、第１絶縁層１２１及び第１電極パッド形成用テーパ状開口２２０の内壁に粗化処理を施す。尚、粗化処理によって得られる表面粗さは、例えば、Ｒａ＝０．２５μｍ〜０．７５μｍ程度とすることが好ましい。
図９Ｄにおいて、支持基板２００への給電により電解めっきを行なって第１電極パッド形成用テーパ状開口２２０内の支持基板２００上にＡｕを析出させてＡｕ層１７０を形成し、さらにＡｕ層１７０の表面にＮｉを析出させてＮｉ層１７２を積層する。
図９Ｅにおいて、支持基板２００への給電により電解めっきを行なって第１電極パッド形成用テーパ状開口２２０内のＮｉ層１７２上にＣｕを析出させてＣｕ層１７４を積層して第１電極パッド１３０を形成する。これにより、第１電極パッド形成用テーパ状開口２２０内には、Ａｕ層１７０、Ｎｉ層１７２、Ｃｕ層１７４による３層構造の第１電極パッド１３０が形成される。第１電極パッド形成用テーパ状開口２２０のテーパ状の内壁が粗面化されているので、第１電極パッド１３０に対する密着性が高められ、熱応力によるデラミネーションの発生を抑制することが可能になる。
また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎ等の金属も使用可能である。また、第１電極パッド１３０の上面が第１絶縁層１２１上に露出するように第１絶縁層１２１の表面をバフ研磨しても良い。
図９Ｆにおいて、第１電極パッド１３０及び第１絶縁層１２１の表面にＣｕ等の無電解めっきによりシード層１９０を形成する。尚、シード層１９０の形成方法としては、他の薄膜形成法（スパッタ法やＣＶＤ法等）を用いても良いし、あるいはＣｕ以外の導電性金属を形成するようにしても良い。また、密着性向上のため、第１絶縁層１２１及び第１電極パッド１３０の表面に粗化処理を施してからシード層を形成しても良い。
図９Ｇにおいて、シード層１９０の表面(上面)にめっきレジストとしてドライフィルムレジスト２４０をラミネートする。そして、ドライフィルムレジスト２４０に対してパターニング(露光、現像)を施してシード層１９０の一部を露出する第３電極パッド形成用開口２５０を形成する。この第３電極パッド形成用開口２５０の内径は、第３電極パッド１３６の外径に相当し、第３電極パッド形成用開口２５０の深さは、第３電極パッド１３６の高さ(厚さ)を規定している。尚、ドライフィルムレジスト２４０の代わりに液状レジストを塗布しても良い。
図９Ｈにおいて、シード層１９０からの給電により電解Ｃｕめっきを行なって第３電極パッド形成用開口２５０内にＣｕを析出させて第１電極パッド１３０よりも大径な第３電極パッド１３６を形成する。これにより、第１電極パッド１３０の表面には、半径方向（面方向）に大径な第３電極パッド１３６が積層される。
図９Ｉにおいて、ドライフィルムレジスト２４０及び第３電極パッド１３６下方以外のシード層１９０を第１絶縁層１２１から除去する。これにより、第１絶縁層１２１上には第３電極パッド１３６が残される。尚、図９Ｉ以降の工程では、第３電極パッド１３６下方に介在するシード層１９０がＣｕ同士で一体化されるため、シード層１９０を省略してある。
図９Ｊにおいて、第３電極パッド１３６の表面に粗化処理を施した後、エポキシ樹脂やポリイミド樹脂等の樹脂フィルムをラミネートして第２絶縁層１２３を形成する。これで、第１電極パッド１３０、第３電極パッド１３６を有する第１層１２２が得られる。
図９Ｋにおいて、第３電極パッド１３６の表面中央が露出するように、例えば、第２絶縁層１２３にレーザ光を照射してビアホール２６０を形成する。
図９Ｌにおいて、第２絶縁層１２３の表面及びビアホール２６０の内面に、無電解銅めっきによりシード層２８２を形成する。
図９Ｍにおいて、第２絶縁層１２３の表面(上面)にめっきレジストとしてドライフィルムレジスト２７０をラミネートする。そして、ドライフィルムレジスト２７０に対してパターニング(露光、現像)を施してシード層２８２の一部を露出する配線パターン形成用開口２８０を形成する。尚、ドライフィルムレジスト２７０の代わりに液状レジストを塗布しても良い。
図９Ｎにおいて、シード層２８２の給電により電解Ｃｕめっきを行なってビアホール２６０、配線パターン形成用開口２８０内のシード層２８２上にＣｕを析出させてビア１３４及び配線パターン層１４０を形成する。
図９Ｏにおいて、ドライフィルムレジスト２７０及び配線パターン層１４０下方以外のシード層２８２を第２絶縁層１２３から除去する。これにより、第２絶縁層１２３上には配線パターン層１４０が残される。尚、図９Ｏ以降では、シード層２８２の図示を省略してある。
図９Ｐにおいて、第２絶縁層１２３及び配線パターン層１４０の表面に粗化処理を施した後、エポキシ樹脂を主成分としたフィルム状の所謂ビルトアップ樹脂２８４（要求される硬度または柔軟性に応じてフィラーの含有率を適宜変更しても良い）をラミネートして第２層１２４の絶縁層(第３の絶縁層)を形成する。そして、配線パターン層１４０の表面が露出するように、例えば、レーザ光を照射してビアホール２９０を形成する。
続いて、上記図９Ｌ〜図９Ｐの工程を繰り返すことにより、第２層１２４のビア１４２及び第３層１２６の配線パターン層１５０を形成する。また、配線基板５２０を４層以上に積層する場合には、その分上記図９Ｌ〜図９Ｐの工程を繰り返せば良い。
図９Ｑにおいて、第３層１２６の絶縁層の表面(上面)にＣｕ等の無電解めっきによりシード層３１４を形成し、次いで、めっきレジストとしてドライフィルムレジスト３００をラミネートする。尚、シード層３１４の形成方法としては、無電解Ｃｕめっき以外の薄膜形成法を用いても良いし、Ｃｕ以外の導電性金属で形成しても良い。
そして、ドライフィルムレジスト３００に対してパターニング(露光、現像)を施してシード層３１４の一部を露出する電極形成用開口３１０を形成する。次いで、シード層３１４への給電により電解Ｃｕめっきを行なってビアホール３１２、電極形成用開口３１０内にＣｕを析出させてビア１５２及び第２電極パッド１６０を形成する。その後、ドライフィルムレジスト３００及び第２電極パッド１６０下方以外のシード層３１４を除去する。尚、図９Ｒ以降の工程では、第２電極パッド１６０下方に介在するシード層３１４がＣｕ同士で一体化されるため、シード層３１４を省略してある。
図９Ｒにおいて、第３層１２６の絶縁層の表面(上面)にソルダレジスト３２０をラミネートして第４層１２８の絶縁層を形成した後、第２電極パッド１６０の中心部が露出されるように開口３３０を形成する。
図９Ｓにおいて、支持基板２００をウェットエッチングにより除去して配線基板５２０を得る。尚、支持基板２００としては、２枚の支持基板２００を上下方向に貼り合わせたものを用い、その上面側及び下面側の両面に配線基板５２０を積層することも可能である。その場合は、２枚の支持基板２００を２分割してからウェットエッチングにより支持基板２００を除去する。
この後は、図８に示されるように、配線基板５２０の第１電極パッド１３０にはんだボールを搭載し、リフローすることにより、半導体チップ１１０は、各端子がはんだバンプ１８０を介して第１電極パッド１３０に接続されて、配線基板５２０に実装される。尚、半導体チップ１１０を配線基板５２０に実装する工程は、適宜選択される工程であり、例えば、顧客からの要望に応じて半導体チップ１１０を配線基板５２０に実装する場合と、配線基板１２０が納品された取引先において、半導体チップ１１０を配線基板５２０に実装する場合がある。
また、はんだバンプ１８０をリフローする際の熱応力が発生した場合には、第１電極パッド１３０の外周に基板の積層側よりもチップ実装側が小径となるテーパ面１３２が形成されているので、テーパ面１３２と第１絶縁層１２１との密着性が強化されており、これにより、クラック発生が防止される。さらに、第１絶縁層１２１のテーパ状に形成された開口内壁がテーパ面１３２の全周を覆うように形成されているので、第１電極パッド１３０に対する保持力が強化されており、これにより、チップ実装後に半導体チップ１１０を引き抜こうとする力が加えられても第１電極パッド１３０が第１層１２２の絶縁層から分離することが防止される。
さらに、本実施例では、第３電極パッド１３６が第１電極パッド１３０の外径よりの半径方向（平面方向）にはみ出すように形成されているため、熱応力の進行方向が第３電極パッド１３６によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面の沿う方向で吸収される。そのため、実施例３の配線基板５２０では、第３電極パッド１３６の外周を覆う第２絶縁層１２３において、クラック発生を防止できる。
図１０は実施例３の変形例を示す図である。図１０に示されるように、この変形例では配線基板５２０が上記実施例３の場合と上下方向が逆向きに用いられる。すなわち、第２電極パッド１６０には、はんだバンプ１８０を介して半導体チップ１１０が実装され、第１電極パッド１３０には、はんだボールをリフローしてはんだバンプ３４０を形成する。尚、上記はんだバンプ３４０の代わりにピンをはんだ付けしても良い。
この変形例では、はんだバンプ３４０が第１電極パッド１３０に接続されるため、テーパ面１３２と第１層１２２の絶縁層との密着性強化による接合強度がはんだバンプ３４０に対して作用する。
半導体チップ１１０は、上記図８及び図１０に示されるように、配線基板５２０の第１電極パッド１３０または第２電極パッド１６０のどちらに実装しても良い。
尚、この変形例では、第２電極パッド１６０にＡｕ層とＮｉ層とが積層されためっき層（Ａｕ層が表面に露出するように積層する）を設けても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
また、この変形例の場合、前述した図９Ｒの工程で、半導体チップ１１０を配線基板１２０に搭載し、その後、支持基板２００除去することにより、半導体装置を完成するようにしても良い。
また、この変形例においても、半導体チップ１１０と配線基板５２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
また、上記はんだバンプ１８０の代わりに半導体チップ１１０がワイヤボンディングにより配線基板５２０に実装されても良い。また、上記はんだバンプ１８０の代わりに半導体チップ１１０がピンをはんだ付けして配線基板５２０に実装されても良い。
図１１は配線基板の実施例４が適用された半導体装置を示す縦断面図である。尚、図１１において、上記実施例１〜３と同一部分には、同一符号を付してその説明を省略する。
図１１に示されるように、実施例４の半導体装置６００に用いられる配線基板６２０は、第１電極パッド１３０の表面（Ａｕ層１７０側の端面）が第１絶縁層１２１の表面よりもテーパ状に凹んだ電極開口４３０に形成されている。そのため、はんだバンプ１８０は、はんだボールを電極開口４３０に挿入した状態でリフロー(加熱処理)し、Ａｕ層１７０側に形成される。
ここで、半導体装置６００に用いられる配線基板６２０の製造方法は、前述した実施例３の図９Ａ〜図９Ｓの工程と同様であるが、図９Ｄの工程で支持基板２００にＣｕ層を積層し、このＣｕ層を図９Ｓの工程で支持基板２００と共に除去する点が異なる。
従って、実施例４では、図９Ｄの工程において、第１電極パッド形成用テーパ状開口２２０内に対して支持基板２００への給電により電解Ｃｕめっきを行なって第１電極パッド形成用テーパ状開口２２０内の支持基板２００上にＣｕを析出させてＣｕ層４４０（図６Ｂ参照）を形成する。次いで、支持基板２００への給電により電解めっきを行なって第１電極パッド形成用テーパ状開口２２０内のＣｕ層４４０上にＡｕを析出させてＡｕ層１７０を形成し、さらにＡｕ層１７０の表面にＮｉを析出させてＮｉ層１７２を積層する。さらに、支持基板２００を給電層として電解めっきを行なって第１電極パッド形成用テーパ状開口２２０内のＮｉ層１７２上にＣｕを析出させてＣｕ層１７４を積層する。
また、図９Ｓの工程において、支持基板２００をウェットエッチングにより除去し、さらにＣｕ層４４０も除去して配線基板６２０を得る。配線基板６２０は、Ｃｕ層４４０が除去されることにより下面側(チップ実装側)に第１絶縁層１２１の表面より凹んだ電極開口４３０（図６Ｏ参照）が形成される。
尚、実施例４においても、支持基板２００としては、２枚の支持基板２００を上下方向に貼り合わせたものを用い、その上面側及び下面側の両面に配線基板６２０を積層することも可能である。その場合は、２枚の支持基板２００を２分割してからウェットエッチングにより支持基板２００を除去する。
この後は、図１１に示されるように、電極開口４３０内に凹んだＡｕ層１７０にはんだボールを搭載し、リフローすることにより、半導体チップ１１０は、各端子がはんだバンプ１８０を介して第１電極パッド１３０に接続されて、配線基板６２０に実装される。尚、半導体チップ１１０を配線基板６２０に実装する工程は、適宜選択される工程であり、例えば、顧客からの要望に応じて半導体チップ１１０を配線基板６２０に実装する場合と、配線基板６２０が納品された取引先において、半導体チップ１１０を配線基板６２０に実装する場合がある。
このように、実施例４の配線基板６２０は、下面側(チップ実装側)に第１絶縁層１２１の表面より凹んだ電極開口４３０が形成されるため、半導体チップ１１０を実装する際には、はんだバンプ１８０が、電極開口４３０にリフロー(加熱処理)されて第１電極パッド１３０のＡｕ層１７０側に接合される。そのため、はんだバンプ１８０は、第１電極パッド１３０に確実に接合されると共に、電極開口４３０の周縁部により半径方向の接合強度も強化される。
尚、この実施例４の半導体装置６００において、半導体チップ１１０と配線基板６２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
また、本実施例ではんだバンプ１８０をリフローする際の熱応力が発生した場合には、第１電極パッド１３０の外周に基板の積層側よりもチップ実装側が小径となるテーパ面１３２が形成されているので、テーパ面１３２と第１絶縁層１２１との密着性が強化されており、これにより、クラック発生が防止される。
また、幅広に形成された第３電極パッド１３６が第１電極パッド１３０の外径よりの半径方向（平面方向）にはみ出すように形成されているため、熱応力の進行方向が第３電極パッド１３６によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面の沿う方向で吸収される。そのため、実施例４の配線基板６２０では、実施例３と同様に、第３電極パッド１３６の外周を覆う第２絶縁層１２３において、クラック発生を防止できる。
図１２は実施例４の変形例を示す図である。図１２に示されるように、この変形例では配線基板６２０が上記実施例４の場合と上下方向が逆向きに用いられる。すなわち、第２電極パッド１６０には、はんだバンプ１８０を介して半導体チップ１１０が実装され、第１電極パッド１３０には、はんだボールをリフローしてはんだバンプ３４０を形成する。この場合、はんだバンプ３４０は、第１絶縁層１２１の表面より凹んだ電極開口（凹部）４３０に形成されるため、電極開口４３０の周縁部により半径方向の接合強度が強化される。尚、上記はんだバンプ３４０の代わりにピンをはんだ付けしても良い。
この変形例では、はんだバンプ３４０が第１電極パッド１３０に接続されるため、テーパ面１３２と第１層１２２の絶縁層との密着性強化による接合強度がはんだバンプ３４０に対して作用する。
半導体チップ１１０は、上記図１１及び図１２に示されるように、配線基板６２０の第１電極パッド１３０または第２電極パッド１６０のどちらに実装しても良い。
尚、この変形例では、第２電極パッド１６０にＡｕ層とＮｉ層とが積層されためっき層（Ａｕ層が表面に露出するように積層する）を設けても良い。また、Ａｕ層１７０、Ｎｉ層１７２の代わりに、Ａｕ／Ｐｄ／Ｎｉ,Ｓｎ／Ｎｉ,Ｓｎ−Ａｇ（スズと銀の合金）,Ｓｎも使用可能である。また、上記の金属のみで第１電極パッド１３０を形成しても良い。また、各金属は上記した金属に限らず使用可能であり、上記各金属の組み合わせは、上記組み合わせに限らないのは勿論である。
また、この変形例の場合、半導体チップ１１０を配線基板６２０に搭載し、その後、支持基板２００を除去することにより、半導体装置を完成するようにしても良い。
また、この変形例においても、半導体チップ１１０と配線基板１２０との間に、絶縁性を有するアンダーフィル樹脂を充填しても良い。
また、上記はんだバンプ１８０の代わりに半導体チップ１１０がワイヤボンディングにより配線基板６２０に実装されても良い。また、上記はんだバンプ１８０の代わりに半導体チップ１１０がピンをはんだ付けして配線基板６２０に実装されても良い。
本発明の電極パッドは、半導体チップ搭載用の電極パッドだけでなく、ＢＧＡ（Ball Grid Array）、ＰＧＡ（Pin Grid Array）、ＬＧＡ（Land Grid Array）のような外部接続用の電極パッドにも適用できるのは勿論である。
また、本発明は、上記はんだバンプ１８０を形成する構成の半導体装置に限らず、基板に電子部品が搭載された構成、あるいは基板に配線パターンが形成された構成でも良いので、例えば、はんだバンプを介して基板上に接合されるフリップチップ、あるいははんだバンプを介して回路基板を接合させる多層基板やインターポーザにも適用することができるのは勿論である。
従来の配線基板の構造の一例を示す図である。 本発明による配線基板の実施例１が適用された半導体装置を示す縦断面図である。 実施例１の配線基板の製造方法（その１）を説明するための図である。 実施例１の配線基板の製造方法（その２）を説明するための図である。 実施例１の配線基板の製造方法（その３）を説明するための図である。 実施例１の配線基板の製造方法（その４）を説明するための図である。 実施例１の配線基板の製造方法（その５）を説明するための図である。 実施例１の配線基板の製造方法（その６）を説明するための図である。 実施例１の配線基板の製造方法（その７）を説明するための図である。 実施例１の配線基板の製造方法（その８）を説明するための図である。 実施例１の配線基板の製造方法（その９）を説明するための図である。 実施例１の配線基板の製造方法（その１０）を説明するための図である。 実施例１の配線基板の製造方法（その１１）を説明するための図である。 実施例１の配線基板の製造方法（その１２）を説明するための図である。 実施例１の配線基板の製造方法（その１３）を説明するための図である。 実施例１の配線基板の製造方法（その１４）を説明するための図である。 実施例１の配線基板の製造方法（その１５）を説明するための図である。 実施例１の変形例を示す図である。 配線基板の実施例２が適用された半導体装置を示す縦断面図である。 実施例２の配線基板の製造方法（その１）を説明するための図である。 実施例２の配線基板の製造方法（その２）を説明するための図である。 実施例２の配線基板の製造方法（その３）を説明するための図である。 実施例２の配線基板の製造方法（その４）を説明するための図である。 実施例２の配線基板の製造方法（その５）を説明するための図である。 実施例２の配線基板の製造方法（その６）を説明するための図である。 実施例２の配線基板の製造方法（その７）を説明するための図である。 実施例２の配線基板の製造方法（その８）を説明するための図である。 実施例２の配線基板の製造方法（その９）を説明するための図である。 実施例２の配線基板の製造方法（その１０）を説明するための図である。 実施例２の配線基板の製造方法（その１１）を説明するための図である。 実施例２の配線基板の製造方法（その１２）を説明するための図である。 実施例２の配線基板の製造方法（その１３）を説明するための図である。 実施例２の配線基板の製造方法（その１４）を説明するための図である。 実施例２の配線基板の製造方法（その１５）を説明するための図である。 実施例２の変形例を示す図である。 本発明による配線基板の実施例３が適用された半導体装置を示す縦断面図である。 実施例３の配線基板の製造方法（その１）を説明するための図である。 実施例３の配線基板の製造方法（その２）を説明するための図である。 実施例３の配線基板の製造方法（その３）を説明するための図である。 実施例３の配線基板の製造方法（その４）を説明するための図である。 実施例３の配線基板の製造方法（その５）を説明するための図である。 実施例３の配線基板の製造方法（その６）を説明するための図である。 実施例３の配線基板の製造方法（その７）を説明するための図である。 実施例３の配線基板の製造方法（その８）を説明するための図である。 実施例３の配線基板の製造方法（その９）を説明するための図である。 実施例３の配線基板の製造方法（その１０）を説明するための図である。 実施例３の配線基板の製造方法（その１１）を説明するための図である。 実施例３の配線基板の製造方法（その１２）を説明するための図である。 実施例３の配線基板の製造方法（その１３）を説明するための図である。 実施例３の配線基板の製造方法（その１４）を説明するための図である。 実施例３の配線基板の製造方法（その１５）を説明するための図である。 実施例３の配線基板の製造方法（その１６）を説明するための図である。 実施例３の配線基板の製造方法（その１７）を説明するための図である。 実施例３の配線基板の製造方法（その１８）を説明するための図である。 実施例３の配線基板の製造方法（その１９）を説明するための図である。 実施例３の変形例を示す図である。 配線基板の実施例４が適用された半導体装置を示す縦断面図である。 実施例４の変形例を示す図である。
符号の説明
１００，４００，５００，６００ 半導体装置
１１０ 半導体チップ
１２０，４２０，５２０，６２０ 配線基板
１２１ 第１絶縁層
１２２ 第１層
１２３ 第２絶縁層
１２４ 第２層
１２６ 第３層
１２８ 第４層
１３０ 第１電極パッド
１３２ テーパ面
１３４，１４２，１５２ ビア
１３６ 第３電極パッド
１４０，１５０ 配線パターン層
１６０ 第２電極パッド
１８０ はんだバンプ
２００ 支持基板
２２０ 第１電極形成用テーパ状開口
４３０ テーパ状開口
４３０ 電極開口
４４０ Ｃｕ層

Claims (10)

  1. 支持基板上にレジスト層を形成する第１工程と、
    前記レジスト層に前記支持基板側が小径で開口側が大径となるテーパ状開口を形成する第２工程と、
    前記テーパ状開口の内部に開口側が大径となる電極パッドを形成する第３工程と、
    前記レジスト層を除去し、前記電極パッドの周囲及び前記支持基板上に絶縁層を形成する第４工程と、
    前記絶縁層に前記電極パッドを露出させるビアを形成する第５工程と、
    前記ビア及び前記絶縁層の表面に前記電極パッドと電気的に接続される配線層を形成する第６工程と、
    前記支持基板を除去して前記電極パッドの小径側端面を露出する第７工程と、
    を有することを特徴とする配線基板の製造方法。
  2. 支持基板上に絶縁層を形成する第１工程と、
    前記絶縁層に前記支持基板側が小径で開口側が大径となるテーパ状開口を形成する第２工程と、
    前記テーパ状開口の内部に開口側が大径となる電極パッドを形成する第３工程と、
    前記絶縁層の表面に前記電極パッドと電気的に接続される配線層を形成する第４工程と、
    前記支持基板を除去して前記電極パッドの小径側端面を露出する第５工程と、
    を有することを特徴とする配線基板の製造方法。
  3. 前記電極パッドは、テーパ状外周面の水平面に対する傾き角θが５０度〜８０度に設定されることを特徴とする請求項１または２に記載の配線基板の製造方法。
  4. 請求項１に記載の配線基板の製造方法であって、
    前記第４工程は、前記絶縁層を形成する前に前記電極パッドのテーパ状外周面を含む表面を粗面化する工程を含むことを特徴とする配線基板の製造方法。
  5. 請求項２に記載の配線基板の製造方法であって、
    前記第３工程は、前記電極パッドを形成する前に前記テーパ状開口の内部を粗面化する工程を含むことを特徴とする配線基板の製造方法。
  6. 請求項１に記載の配線基板の製造方法であって、
    前記支持基板は金属からなり、
    前記第３工程は、前記支持基板と前記電極パッドとの間に前記支持基板と同種の金属層を形成する工程を含み、
    前記第７工程は、前記支持基板を除去すると共に、前記金属層を除去して電極パッドの露出面がテーパ状開口を形成する工程を含むことを特徴とする配線基板の製造方法。
  7. 請求項２に記載の配線基板の製造方法であって、
    前記支持基板は金属からなり、
    前記第３工程は、前記支持基板と前記電極パッドとの間に前記支持基板と同種の金属層を形成する工程を含み、
    前記第５工程は、前記支持基板を除去すると共に、前記金属層を除去して電極パッドの露出面がテーパ状開口を形成する工程を含むことを特徴とする配線基板の製造方法。
  8. 前記請求項１乃至７の何れかに１項に記載された配線基板の製造方法を用いた半導体装置の製造方法であって、
    前記電極パッドにはんだバンプを介して半導体チップを実装する工程を有することを特徴とする半導体装置の製造方法。
  9. 前記請求項１乃至７の何れかに１項に記載された配線基板の製造方法を用いた半導体装置の製造方法であって、
    前記配線基板の前記電極パッドが形成される電極パッド形成面と反対側の面に半導体チップを実装する工程を有することを特徴とする半導体装置の製造方法。
  10. 電極パッドと、
    前記電極パッドに接して形成される絶縁層と、
    を有する配線基板において、
    前記電極パッドは、前記絶縁層が形成される絶縁層側が大径で、前記電極パッドの露出面側が小径となるテーパ状に形成されることを特徴とする配線基板。
JP2007108152A 2007-04-17 2007-04-17 配線基板の製造方法及び半導体装置の製造方法及び配線基板 Active JP5032187B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007108152A JP5032187B2 (ja) 2007-04-17 2007-04-17 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TW097112962A TW200849530A (en) 2007-04-17 2008-04-10 Wiring board manufacturing method, semiconductor device manufacturing method and wiring board
US12/102,303 US8225502B2 (en) 2007-04-17 2008-04-14 Wiring board manufacturing method
CNA2008100902857A CN101290889A (zh) 2007-04-17 2008-04-17 布线板制造方法、半导体器件制造方法和布线板
KR1020080035535A KR101458989B1 (ko) 2007-04-17 2008-04-17 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
US13/525,779 US20120256320A1 (en) 2007-04-17 2012-06-18 Wiring board manufacturing method, semiconductor device manufacturing method and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007108152A JP5032187B2 (ja) 2007-04-17 2007-04-17 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
JP2008270346A true JP2008270346A (ja) 2008-11-06
JP5032187B2 JP5032187B2 (ja) 2012-09-26

Family

ID=39871092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007108152A Active JP5032187B2 (ja) 2007-04-17 2007-04-17 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Country Status (5)

Country Link
US (2) US8225502B2 (ja)
JP (1) JP5032187B2 (ja)
KR (1) KR101458989B1 (ja)
CN (1) CN101290889A (ja)
TW (1) TW200849530A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088000A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation 配線基板、半導体装置及びそれらの製造方法
JP2010267948A (ja) * 2009-05-12 2010-11-25 Unimicron Technology Corp コアレス・パッケージ基板およびその製造方法
JP2010283044A (ja) * 2009-06-03 2010-12-16 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR20100133317A (ko) * 2009-06-11 2010-12-21 신코 덴키 코교 가부시키가이샤 배선기판의 제조방법
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JP2016046519A (ja) * 2014-08-19 2016-04-04 インテル コーポレイション コアレスパッケージの両面ソルダーレジスト層、及び埋込インターコネクトブリッジを有するパッケージ、並びにそれらの製造方法
JP2016171204A (ja) * 2015-03-12 2016-09-23 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2017011251A (ja) * 2015-06-24 2017-01-12 京セラ株式会社 配線基板およびその製造方法
JPWO2014188760A1 (ja) * 2013-05-21 2017-02-23 株式会社村田製作所 モジュール
WO2018047861A1 (ja) * 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法
CN110430665A (zh) * 2015-08-19 2019-11-08 Lg伊诺特有限公司 印刷电路板以及该印刷电路板的制造方法
US10483195B2 (en) 2016-06-21 2019-11-19 Fujitsu Limited Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board
KR20200076621A (ko) * 2018-12-19 2020-06-29 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
JP7445717B2 (ja) 2022-01-28 2024-03-07 巨擘科技股▲ふん▼有限公司 多層基板の表面処理層構造
JP7491000B2 (ja) 2020-03-19 2024-05-28 Ｔｏｐｐａｎホールディングス株式会社 配線基板および配線基板の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101677125B1 (ko) 2011-12-19 2016-11-29 인텔 코포레이션 핀 그리드 인터포저
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US9768102B2 (en) 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
JP5594324B2 (ja) * 2012-06-22 2014-09-24 株式会社村田製作所 電子部品モジュールの製造方法
US8759961B2 (en) * 2012-07-16 2014-06-24 International Business Machines Corporation Underfill material dispensing for stacked semiconductor chips
CN104241231B (zh) * 2013-06-11 2017-12-08 南安市鑫灿品牌运营有限公司 芯片封装基板的制作方法
CN104008998B (zh) * 2014-06-10 2016-08-03 山东华芯半导体有限公司 多芯片层叠封装方法
JP6554833B2 (ja) 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
US10748863B2 (en) * 2016-12-30 2020-08-18 Texas Instruments Incorporated Semiconductor devices having metal posts for stress relief at flatness discontinuities
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
KR102451017B1 (ko) * 2017-08-16 2022-10-04 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
JP2019149507A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
CN110556356A (zh) * 2018-06-01 2019-12-10 夏普株式会社 功率模块
JP7208483B2 (ja) 2018-11-21 2023-01-19 テイ・エス テック株式会社 跨座式シート
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
KR20210026546A (ko) * 2019-08-30 2021-03-10 삼성전자주식회사 반도체 패키지 제조 방법
DE102020115794B3 (de) * 2020-06-16 2021-07-01 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit übereinander angeordneten Leiterschichten
KR20220028310A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
JP2004079756A (ja) * 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2007013092A (ja) * 2005-05-31 2007-01-18 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法
JP2007073991A (ja) * 2006-11-20 2007-03-22 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604298B1 (fr) * 1986-09-19 1988-10-28 Commissariat Energie Atomique Procede de realisation d'une prise de contact electrique sur un substrat en hgcdte de conductivite p et application a la fabrication d'une diode n/p
US6294743B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
JP3347578B2 (ja) 1996-04-26 2002-11-20 京セラ株式会社 配線基板
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
KR100975258B1 (ko) * 2002-02-22 2010-08-11 가부시키가이샤후지쿠라 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP4072141B2 (ja) * 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
JP2006186321A (ja) 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
JP2004079756A (ja) * 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2007013092A (ja) * 2005-05-31 2007-01-18 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法
JP2007073991A (ja) * 2006-11-20 2007-03-22 Ibiden Co Ltd 多層プリント配線板

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552570B2 (en) 2008-01-09 2013-10-08 Renesas Electronics Corporation Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
JP5392847B2 (ja) * 2008-01-09 2014-01-22 ルネサスエレクトロニクス株式会社 配線基板、半導体装置及びそれらの製造方法
WO2009088000A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation 配線基板、半導体装置及びそれらの製造方法
JP2010267948A (ja) * 2009-05-12 2010-11-25 Unimicron Technology Corp コアレス・パッケージ基板およびその製造方法
JP2010283044A (ja) * 2009-06-03 2010-12-16 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR20100133317A (ko) * 2009-06-11 2010-12-21 신코 덴키 코교 가부시키가이샤 배선기판의 제조방법
JP2010287742A (ja) * 2009-06-11 2010-12-24 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8790504B2 (en) 2009-06-11 2014-07-29 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
KR101985020B1 (ko) * 2009-06-11 2019-05-31 신코 덴키 코교 가부시키가이샤 배선기판의 제조방법
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
JPWO2014188760A1 (ja) * 2013-05-21 2017-02-23 株式会社村田製作所 モジュール
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
US11443970B2 (en) 2014-08-19 2022-09-13 Intel Corporation Methods of forming a package substrate
JP2016046519A (ja) * 2014-08-19 2016-04-04 インテル コーポレイション コアレスパッケージの両面ソルダーレジスト層、及び埋込インターコネクトブリッジを有するパッケージ、並びにそれらの製造方法
US10629469B2 (en) 2014-08-19 2020-04-21 Intel Corporation Solder resist layers for coreless packages and methods of fabrication
JP2016171204A (ja) * 2015-03-12 2016-09-23 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2017011251A (ja) * 2015-06-24 2017-01-12 京セラ株式会社 配線基板およびその製造方法
US11889634B2 (en) 2015-08-19 2024-01-30 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
CN110430665A (zh) * 2015-08-19 2019-11-08 Lg伊诺特有限公司 印刷电路板以及该印刷电路板的制造方法
CN110430665B (zh) * 2015-08-19 2022-11-11 Lg伊诺特有限公司 印刷电路板以及该印刷电路板的制造方法
US10483195B2 (en) 2016-06-21 2019-11-19 Fujitsu Limited Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board
JPWO2018047861A1 (ja) * 2016-09-08 2019-06-24 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP7092031B2 (ja) 2016-09-08 2022-06-28 凸版印刷株式会社 配線基板の製造方法
WO2018047861A1 (ja) * 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法
KR102353680B1 (ko) * 2018-12-19 2022-01-19 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
US11005445B2 (en) 2018-12-19 2021-05-11 Murata Manufacturing Co., Ltd. Electronic component including a pad electrode and a bump stacked on a wiring electrode
KR20200076621A (ko) * 2018-12-19 2020-06-29 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
JP7491000B2 (ja) 2020-03-19 2024-05-28 Ｔｏｐｐａｎホールディングス株式会社 配線基板および配線基板の製造方法
JP7445717B2 (ja) 2022-01-28 2024-03-07 巨擘科技股▲ふん▼有限公司 多層基板の表面処理層構造

Also Published As

Publication number Publication date
US20120256320A1 (en) 2012-10-11
TW200849530A (en) 2008-12-16
US8225502B2 (en) 2012-07-24
KR20080093910A (ko) 2008-10-22
US20080257596A1 (en) 2008-10-23
CN101290889A (zh) 2008-10-22
KR101458989B1 (ko) 2014-11-07
JP5032187B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
JP5032187B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20060208356A1 (en) Wiring board and method of manufacturing the same
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2007053327A (ja) 電子部品実装構造及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
TWI454198B (zh) 配線基板製造方法
TWI458416B (zh) 配線基板製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2023183319A (ja) 積層基板及び積層基板の製造方法
JP2004259878A (ja) 半導体チップの実装構造、実装基板、および電極ランドの形成方法
JP2017120836A (ja) プリント配線板及びその製造方法
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3