JP2010287742A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2010287742A
JP2010287742A JP2009140529A JP2009140529A JP2010287742A JP 2010287742 A JP2010287742 A JP 2010287742A JP 2009140529 A JP2009140529 A JP 2009140529A JP 2009140529 A JP2009140529 A JP 2009140529A JP 2010287742 A JP2010287742 A JP 2010287742A
Authority
JP
Japan
Prior art keywords
plating film
film
support plate
plating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009140529A
Other languages
English (en)
Other versions
JP2010287742A5 (ja
JP5231340B2 (ja
Inventor
Kotaro Kotani
幸太郎 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009140529A priority Critical patent/JP5231340B2/ja
Priority to US12/797,905 priority patent/US8790504B2/en
Priority to KR1020100055592A priority patent/KR101985020B1/ko
Priority to TW099119062A priority patent/TWI523591B/zh
Publication of JP2010287742A publication Critical patent/JP2010287742A/ja
Publication of JP2010287742A5 publication Critical patent/JP2010287742A5/ja
Application granted granted Critical
Publication of JP5231340B2 publication Critical patent/JP5231340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/068—Apparatus for etching printed circuits
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】種々の部品を搭載する配線基板の信頼性を向上する。
【解決手段】層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｊであって、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面と同一面で露出し、電極パッド毎に露出面の材質が異なっている。配線基板２０Ｊには、半導体チップ２１およびリッド２３が搭載され、半導体チップ２１の主面に形成されている外部接続端子２２と、電極パッド４ａとが電気的に接続され、リッド２３に形成されている接続部２３ｂと、電極パッド６ａとが電気的に接続され、半導体チップ２１の裏面にリッド２３が接着して配置される。
【選択図】図１１

Description

本発明は、配線基板の製造技術に関し、特に、半導体パッケージの配線基板に適用して有効な技術に関するものである。
例えば、サブストラクティブ法によって配線基板上に電極パッドを形成する場合、銅箔表面に開口部を有するレジストパターンを形成し、その開口部から露出する銅箔をエッチングした後、レジストパターンを剥離することによって、残存した銅箔からなる電極パッドが形成される。
また、例えば、セミアディティブ法によって配線基板上に電極パッドを形成する場合、まず、無電解めっき法によって基板最表面側の絶縁層上にシード膜を形成した後、そのシード膜表面に開口部を有するレジストパターンを形成する。次いで、その開口部から露出するシード膜上に電解めっきによって電極パッドを形成した後、レジストパターンを剥離し、エッチングによって不要なシード膜を除去することによって、電解めっき膜からなる電極パッドが形成される。
このように種々の方法によって、配線基板上に電極パッドを形成することができる。一方、電極パッドを有する配線基板の構造、特に、基板最表面側の絶縁層から露出する電極パッドを有する配線基板の構造に関して、以下の先行技術文献（特許文献１〜３）が抽出された。
特開２００５−３２７７８０号公報（特許文献１）には、すべての下層配線が基体絶縁膜の凹部の奥まった位置に有する半導体パッケージの配線基板が開示されている。この配線基板では、すべての下層配線上のエッチング容易層が除去されて、凹部が形成されている。この露出している下層配線の材質はすべて同一であり、同一の表面処理がされているといえる。
特開２００２−１９８４６２号公報（特許文献２）には、絶縁層の凹部の底面から露出する電極を複数有する半導体パッケージの配線基板が開示されている。この配線基板では、すべての電極が配線基板の下面側から所定の厚さ分だけエッチング除去される。この露出している電極の材質はすべて同一であり、同一の表面処理がされているといえる。
特開２００７−１３０９２号公報（特許文献３）には、ソルダレジスト層の外側の面より凹んだ構造の電極を複数有する配線基板が開示されている。この配線基板では、すべての電極が、その上の電極高さ調整層がエッチングされることによって凹んだ構造となっている。この露出している電極の材質はすべて同一であり、同一の表面処理がされているといえる。
特開２００５−３２７７８０号公報（明細書段落［００３０］、［００６２］、図１） 特開２００２−１９８４６２号公報（明細書段落［０１１１］、図２、図１５） 特開２００７−１３０９２号公報（明細書段落［００６２］〜［００６６］、図３）
図６３に、絶縁層１０３から露出する複数の電極パッド１０２を有する配線基板１０１を備えた半導体パッケージを示す。図６３に示す配線基板１０１では、前記特許文献１〜３記載の配線基板と同様に、複数の電極パッド１０２それぞれの搭載面が、絶縁層１０３に形成されている同じ凹み深さの凹部１０４から露出している。なお、配線基板１０１は、外部接続端子ともなる配線層１０５と、配線層１０５を覆うソルダレジスト１０６と、絶縁層１０３に形成され、電極パッド１０２と配線層１０５とを電気的に接続するビア（ＶＩＡ）１０７とを含んで構成されている。
配線基板１０１の電極パッド１０２は、例えば、露出している側からＡｕめっき膜、Ｎｉめっき膜、Ｃｕめっき膜の順で形成されている。この場合、電極パッド１０２はＡｕめっきによって表面処理されているといえる。
例えば、配線基板１０１の電極パッド１０２側で半導体チップが搭載される場合、電極パッド１０２と半導体チップの外部接続端子（例えば電極バンプ）とが電気的に接続される。また、配線基板１０１上には、半導体チップの他に、半導体チップの放熱を図る放熱板（例えばリッド）や別の配線基板、さらにはチップキャパシタなどの部品が搭載される場合がある。
配線基板１０１に種々の部品を搭載するにあたり、電極パッド１０２との接続において電気的特性を向上させたい場合や、酸化などの腐食を防止して信頼性を向上させたい場合などの要求がある。このような要求に対して、露出面の材質が同一の電極パッド１０２を有する配線基板１０１上に、半導体チップ、放熱板、別の配線基板、電子部品などの種々の部品を搭載する場合、搭載に関しての自由度が少ないため、半導体パッケージ全体として電気的特性の低下や信頼性の低下も考えられる。
また、半導体装置の高機能化、小型化に伴い、半導体チップを搭載する半導体パッケージ（配線基板）も小型化、薄型化が要求され、その配線や電極パッドも微細化、狭ピッチ化が要求されている。このような要求に対して、配線基板１０１上に半導体チップ、放熱板、別の配線基板、電子部品などの種々の部品を搭載する場合、単一の材質の電極パッドであると、搭載に関しての自由度が少ないものと考えられる。
配線基板１０１上に半導体チップ、放熱板などの種々の部品を搭載するには、配線基板１０１の複数の電極パッド１０２に、種々の部品の大きさの異なる外部接続端子を接続させる場合がある。この場合、外部接続端子に用いられる例えばはんだなどの接続材の量制御のみによって、配線基板１０１に半導体チップ、放熱板などが搭載される。例えば、半導体パッケージの薄型化に関して、配線基板１０１の電極パッド１０２のように、すべての搭載面が最表面から同一の深さにある場合、搭載用のはんだ量によって各種部品の接続高さを調整しなければならず、搭載に関しての自由度が少ない。このため、種々の部品によって接続するためのはんだ量が異なるため、その接続部の信頼性が低下することも考えられる。
本発明の目的は、配線基板の信頼性を向上することのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明の一実施形態における配線基板の製造方法は、以下の工程を含む。（ａ）支持板上に開口部を有する第１レジスト層を形成し、電解めっき法により、前記第１レジスト層の開口部の支持板上に第１めっき膜を形成し、次いで、前記第１レジスト層を除去する工程；（ｂ）前記支持板上に開口部を有する第２レジスト層を形成し、電解めっき法により、前記第２レジスト層の開口部の支持板上に第２めっき膜を形成し、次いで、前記第２レジスト層を除去する工程；（ｃ）前記（ａ）、（ｂ）工程後に、前記第１および第２めっき膜と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する工程；（ｄ）前記（ｃ）工程後に、前記支持板を除去し、前記配線基板本体の支持板除去面に前記第１および第２めっき膜を露出する工程。
この一実施形態によれば、配線基板の信頼性を向上することができる。
本発明の実施形態１における製造工程中の半導体パッケージの模式的な断面図である。 図１に続く製造工程中の半導体パッケージの模式的な断面図である。 図２に続く製造工程中の半導体パッケージの模式的な断面図である。 図３に続く製造工程中の半導体パッケージの模式的な断面図である。 図４に続く製造工程中の半導体パッケージの模式的な断面図である。 図５に続く製造工程中の半導体パッケージの模式的な断面図である。 図６に続く製造工程中の半導体パッケージの模式的な断面図である。 図７に続く製造工程中の半導体パッケージの模式的な断面図である。 図８に続く製造工程中の半導体パッケージの模式的な断面図である。 図９に続く製造工程中の半導体パッケージの模式的な断面図である。 図１０に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態１の変形例における製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態２における製造工程中の半導体パッケージの模式的な断面図である。 図１３に続く製造工程中の半導体パッケージの模式的な断面図である。 図１４に続く製造工程中の半導体パッケージの模式的な断面図である。 図１５に続く製造工程中の半導体パッケージの模式的な断面図である。 図１６に続く製造工程中の半導体パッケージの模式的な断面図である。 図１７に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態３における製造工程中の半導体パッケージの模式的な断面図である。 図１９に続く製造工程中の半導体パッケージの模式的な断面図である。 図２０に続く製造工程中の半導体パッケージの模式的な断面図である。 図２１に続く製造工程中の半導体パッケージの模式的な断面図である。 図２２に続く製造工程中の半導体パッケージの模式的な断面図である。 図２３に続く製造工程中の半導体パッケージの模式的な断面図である。 図２４に続く製造工程中の半導体パッケージの模式的な断面図である。 図２５に続く製造工程中の半導体パッケージの模式的な断面図である。 図２６に続く製造工程中の半導体パッケージの模式的な断面図である。 図２７に続く製造工程中の半導体パッケージの模式的な断面図である。 図２８に続く製造工程中の半導体パッケージの模式的な断面図である。 図２７における製造工程中の半導体パッケージの模式的な平面図である。 本発明の実施形態４における製造工程中の半導体パッケージの模式的な断面図である。 図３１に続く製造工程中の半導体パッケージの模式的な断面図である。 図３２に続く製造工程中の半導体パッケージの模式的な断面図である。 図３３に続く製造工程中の半導体パッケージの模式的な断面図である。 図３４に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態５における製造工程中の半導体パッケージの模式的な断面図である。 図３６に続く製造工程中の半導体パッケージの模式的な断面図である。 図３７に続く製造工程中の半導体パッケージの模式的な断面図である。 図３８に続く製造工程中の半導体パッケージの模式的な断面図である。 図３９に続く製造工程中の半導体パッケージの模式的な断面図である。 図４０に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態６における製造工程中の半導体パッケージの模式的な断面図である。 図４２に続く製造工程中の半導体パッケージの模式的な断面図である。 図４３に続く製造工程中の半導体パッケージの模式的な断面図である。 図４４に続く製造工程中の半導体パッケージの模式的な断面図である。 図４５に続く製造工程中の半導体パッケージの模式的な断面図である。 図４６に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態７における製造工程中の半導体パッケージの模式的な断面図である。 図４８に続く製造工程中の半導体パッケージの模式的な断面図である。 図４９に続く製造工程中の半導体パッケージの模式的な断面図である。 図５０に続く製造工程中の半導体パッケージの模式的な断面図である。 図５１に続く製造工程中の半導体パッケージの模式的な断面図である。 図５２に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態８における製造工程中の半導体パッケージの模式的な断面図である。 図５４に続く製造工程中の半導体パッケージの模式的な断面図である。 図５５に続く製造工程中の半導体パッケージの模式的な断面図である。 図５６に続く製造工程中の半導体パッケージの模式的な断面図である。 図５７に続く製造工程中の半導体パッケージの模式的な断面図である。 図５８に続く製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態９における製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態１０における製造工程中の半導体パッケージの模式的な断面図である。 本発明の実施形態１１における製造工程中の半導体パッケージの模式的な断面図である。 従来の半導体パッケージの模式的な断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
また、本発明における配線基板は、半導体パッケージ、インターポーザ、実装基板等に適用することができ、特に、半導体パッケージに適用することが好適である。以下の実施形態では、半導体パッケージとして配線基板を用いた場合について説明する。
（実施形態１）
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。まず、図１に示すように、支持板１上に、支持板１と材質が異なり、導電性を有する給電層７を形成する。支持板１は、例えば、５００μｍ程度の厚さのＣｕ（銅）箔である。給電層７は、例えば、めっき法によって形成した１〜５μｍ程度の厚さのＮｉ（ニッケル）めっき膜である。なお、支持板１として、Ｃｕ箔の他に各種金属箔を使用することができる。
なお、給電層７は、導通性を有していれば、Ａｌ（アルミニウム）膜などであっても良く、また、例えばスパッタ法などで形成されても良い。本実施形態では、後工程で、給電層７をめっき導通部として用いて電解めっき法を行うので、給電層７は導電性を有するものとしている。また、支持板１の厚さは、製造工程中の支持板１に反りが発生しない厚さであれば良い。支持板１の厚さが薄すぎて反りが発生してしまうと、例えば位置合わせずれが生じ、製造歩留まりが低下してしまうからである。
続いて、図２に示すように、給電層７を覆うように支持板１上にレジスト層２（めっきレジスト層）を形成した後、給電層７を露出する開口部２ａをレジスト層２に形成する。レジスト層２は、例えば、所定の厚さのドライフィルムレジストまたは液状レジストにより形成する。例えば、給電層７上にドライフィルムレジストを形成した後に、そのドライフィルムレジストに対して露光・現像を行うことによって開口部２ａを有するレジスト層２が給電層７上に形成される。
続いて、図３に示すように、給電層７をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの給電層７上に給電層７と材質が異なるめっき膜４を形成する。このめっき膜４は、電極パッドを構成するものに含まれる。なお、支持板１に導電性を有する各種金属箔を用いた場合、給電層７の他に支持板１もめっき導通部として機能する。
めっき膜４は、例えば、１０〜２０μｍ程度の厚さのＣｕめっき膜である。本実施形態では、給電層７としてＮｉめっき膜を形成しているので、めっき膜４はそれとは異なる材質のＣｕめっき膜を形成している。後工程で、Ｎｉめっき膜からなる給電層７はエッチングによって除去されるが、その時にはめっき膜４は残存させておくので、めっき膜４には、Ｎｉめっき膜とエッチングレートの異なる材質であるＣｕめっき膜を形成している。
続いて、図４に示すように、レジスト層２を除去する。
続いて、図５に示すように、給電層７を覆うように支持板１上にレジスト層５（めっきレジスト層）を形成した後、給電層７を露出する開口部５ａをレジスト層５に形成する。ここでのレジスト層５は、支持板１上に形成されているめっき膜４を覆うようにして、レジスト層２と同様にして形成される。
続いて、図６に示すように、給電層７をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの給電層７上に給電層７およびめっき膜４と材質が異なるめっき膜６を形成する。このめっき膜６は、電極パッドを構成するものに含まれる。なお、支持板１に導電性を有する各種金属箔を用いた場合、給電層７の他に支持板１もめっき導通部として機能する。
めっき膜６は、単層膜であっても良いが、本実施形態では、支持板１側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。給電層７としてＮｉめっき膜およびめっき膜４としてＣｕめっき膜を形成しているので、めっき膜６の支持板１側にはそれらとは異なる材質のＡｕめっき膜を形成している。
後工程で、Ｎｉめっき膜からなる給電層７はエッチングによって除去されるが、その時にはめっき膜６は残存させておくので、エッチングストッパとして、めっき膜６の支持板１側にはエッチングレートの異なる材質であるＡｕめっき膜を形成している。なお、前述したように、給電層７のエッチング除去時にはめっき膜４も残存させておくので、めっき膜４として、給電層７のＮｉめっき膜とエッチングレートの異なる材質であるＣｕめっき膜を形成している。
本実施形態では、めっき膜６を形成する際に、めっき膜４とも材質が異なるめっき膜６を形成している。めっき膜４としてＣｕめっき膜を形成しているので、めっき膜６の支持板１側にはそれとは異なるＡｕめっき膜を形成している。後工程ではこれらめっき膜４、６は配線基板の電極パッドとして用いられる。これにより、例えば、配線基板上に搭載される種々の部品の外部接続端子に対応した材質の異なる表面処理が施された電極パッドを形成することができることとなる。
なお、給電層７とはエッチングレートの異なる材質のめっき膜が形成されていれば、それ以降に形成されるめっき膜の材質は電極パッドとして構成できるものであれば、給電層７と同一の材質であっても良い。本実施形態のめっき膜６は、給電層７の材質をＮｉめっき膜としているので、給電層７とはエッチングレートの異なる材質のＡｕめっき膜を支持板１側に形成し、それ以降はＮｉめっき膜、Ｃｕめっき膜を形成することによってなる積層膜としている。
続いて、図７に示すように、レジスト層５を除去する。
続いて、図８に示すように、めっき膜４およびめっき膜６と電気的に接続された配線層を形成する。この配線層は、例えば、配線１１、１２、１３および層間絶縁層１４、１５、１６を含んで構成されるビルドアップ配線層である。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
まず、支持板１上に形成されているめっき膜４およびめっき膜６を覆うように層間絶縁層１４を形成した後、めっき膜４およびめっき膜６に到達するビア（ＶＩＡ）穴を形成し、そのビア穴を介してめっき膜４およびめっき膜６と電気的に接続される配線１１を形成する。
層間絶縁層１４は、例えば、エポキシ系樹脂やポリイミド系樹脂などの樹脂フィルムで形成する。また、前記ビア穴は、例えば、めっき膜４およびめっき膜６をストッパとして用いたレーザやドライエッチングによって、めっき膜４およびめっき膜６に到達して層間絶縁層１４に形成される開口部である。
また、配線１１は、例えば、セミアディティブ法によって形成される。まず、前記ビア穴内および層間絶縁層１４上に無電解めっきなどによりシード層（図示しない）を形成した後に、配線１１が形成される領域に開口部が設けられたレジスト層（図示しない）を形成する。次いで、前記シード層をめっき導通部に用いた電解めっき法によって、前記レジスト層の開口部内に、例えばＣｕめっき膜を形成する。次いで、前記レジスト層を剥離した後、前記Ｃｕめっき膜をマスクにして前記シード層をエッチングする。これにより、ビア穴内に形成されたビアと層間絶縁層１４上に形成された配線パターンとからなり、前記Ｃｕめっき膜から構成される配線１１が形成される。
次いで、層間絶縁層１４および配線１１の形成工程と同様の工程を繰り返すことによって、層間絶縁層１４上に形成されている配線１１を覆うように層間絶縁層１５を形成した後、配線１１に到達するビア穴を形成し、そのビア穴を介して配線１１と電気的に接続される配線１２を形成する。
次いで、層間絶縁層１４および配線１１の形成工程と同様の工程を繰り返すことによって、層間絶縁層１５上に形成されている配線１２を覆うように層間絶縁層１６を形成した後、配線１２に到達するビア穴を形成し、そのビア穴を介して配線１２と電気的に接続される配線１３を形成する。これにより、配線１１、１２、１３および層間絶縁層１４、１５、１６を含んで構成される配線層（ビルドアップ配線層）が形成される。
次いで、層間絶縁層１６上に、配線１３の表面を露出する開口部を有するソルダレジスト１７を形成する。ソルダレジスト１７は、例えば、層間絶縁層１６上にフィルム状のレジストを形成した後、該レジストに対して露光・現像を行うことによって形成される。なお、ソルダレジスト１７から露出している部分の配線１３は、電極パッドとして用いられ、ソルダレジスト１７によって、外部接続端子との接続時のショート（短絡）が防止され、また保護される。
次いで、露出している配線１３に対して保護などを行うための表面処理を行う。図示しないが、露出している配線１３上には、ＯＳＰ（Organic Solder Preservative）膜、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜、または無電解Ｎｉ／Ａｕめっき膜が形成される。
続いて、図９に示すように、支持板１を除去する。支持板１にＣｕ箔を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板１を除去する。給電層７に、支持板１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、塩化アンモニウム銅を含むエッチング液を用いたエッチングの際、Ｎｉめっき膜からなる給電層７は除去されない。
続いて、図１０に示すように、給電層７を除去する。給電層７にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって給電層７を除去する。めっき膜４に、給電層７のＮｉめっき膜とエッチングレートの異なるＣｕめっき膜が形成されているので、給電層７の除去の際にはめっき膜４は除去されずに残存する。また、めっき膜６の露出側に、給電層７のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、給電層７の除去の際にはめっき膜６は除去されずに残存する。これらめっき膜４、６の露出面が層間絶縁層１４の表面と同一面（フラット）となっている。
なお、硝酸と過酸化水素水を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。また、電極パッドの露出面を保護するなどの必要がある場合、めっき膜４上に、例えばＯＳＰ膜を形成しても良い。これにより、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
このようにして、半導体パッケージの配線基板２０Ｊが形成される。配線基板２０Ｊの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド４ａが形成されている。また、配線基板２０Ｊの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド６ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。配線基板２０Ｊでは、層間絶縁層１４から露出している電極パッド４ａと電極パッド６ａの材質が異なるように表面処理が施されており、電極パッド４ａの材質はＣｕ（Ｃｕめっき膜）であり、電極パッド６ａの材質はＡｕ（Ａｕめっき膜）である。
この配線基板２０Ｊは、一般的な配線基板が有するコア基板の代わりに、支持板１を用いて形成されたコアレス基板である。本実施形態では、支持板１への表面処理を利用すること、すなわち複数回のパターニングと複数のめっきを行うことにより、支持板１の除去後の配線基板２０Ｊ（コアレス基板）表面のめっき膜４、６露出面を異なる材質で形成することができる。
また、本実施形態では給電層７をめっき導通部としているので、一般的な配線基板のように別にめっき導通部（バスライン）を形成する必要がなく（バスレス化）、後でバスを除去あるいは切断する工程を削減することができ、コストも低減することができる。また、電極パッド６ａのめっき膜６形成時に電極パッド４ａ（めっき膜４）部にめっきが付かないようにマスクする必要が無いので、めっきマスク材によるめっき液汚染の防止を図ることもできる。また、バス形成のための配線を確保する必要もないので、電極パッド４ａ、６ａのファインピッチ化を図ることができる。
続いて、図１１に示すように、配線基板２０Ｊ上に半導体チップ２１を搭載する。半導体チップ２１の主面（素子形成面）には内部素子と電気的に接続されている金バンプやはんだバンプ等の外部接続端子２２が形成されている。この外部接続端子２２と、配線基板２０Ｊの電極パッド４ａとが電気的に接続されて、配線基板２０Ｊ上に半導体チップ２１はフリップチップ実装される。
次いで、配線基板２０Ｊ上に放熱作用を有する導電性のリッド２３（例えば、銅やアルミニウム等の金属からなる）を搭載する。このリッド２３は、放熱板として用いるが、放熱作用の他に、基準電位（ＧＮＤ）と接続して回路動作の安定化や、外部ノイズの遮断として用いても良い。半導体チップ２１の裏面（主面とは反対の面）と、蓋部２３ａとがグリス２４を介して接触され、また、蓋部２３ａの外周で枠状に突起している接続部２３ｂと、配線基板２０Ｊの電極パッド６ａとが、例えばはんだ２５を介して電気的に接続されて、配線基板２０Ｊ上にリッド２３は接合されている。これにより、半導体チップ２１とリッド２３は半導体チップ２１の裏面にグリス２４を介してリッド２３が接着して搭載され、リッド２３で半導体チップ２１がカバーされている。
このように、配線基板２０Ｊには、半導体チップ２１やリッド２３が搭載されている。半導体チップ２１は、半導体チップ２１の主面に形成されている外部接続端子２２と電極パッド４ａとが電気的に接続されて配線基板２０Ｊに搭載されている。また、リッド２３は、半導体チップ２１を覆うように、リッド２３に形成されている接続部２３ｂと電極パッド６ａとが電気的に接続されて配線基板２０Ｊに搭載されている。
以上により、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｊを有する半導体パッケージ３０Ｊが形成される。半導体装置の高機能化、小型化に伴い、半導体チップを搭載する半導体パッケージも小型化、薄型化が要求されている。この配線基板２０Ｊは、ある程度の厚みを有するコア基板の代わりに、後工程で除去される支持板１を用いて形成されたコアレス基板であるので、薄型化（例えば、１７０〜２００μｍ程度）とすることができる。よって、半導体パッケージ３０Ｊを小型化、薄型化することができる。
また、本実施形態における配線基板２０Ｊでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質で表面処理が施された電極パッド４ａ、６ａに用いることができる。本実施形態では、半導体チップ２１との接続には、電気信号の伝達性を良好とするために、電極パッド４ａの露出面の材質に例えばＣｕを用いている。また、リッド２３との接続に用いる電極パッド６ａの露出面の材質に酸化を防止し、はんだ付け性を向上するために例えばＡｕを用いている。このように、電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｊの電気的特性、信頼性を向上することができる。
なお、本実施形態では、Ｃｕ箔の支持板１上にＮｉめっき膜の給電層７を形成し、その給電層７をめっき導通部として用いたが、導電性の支持板１としてＮｉ箔を用いた場合には、給電層７を形成せずに配線基板２０Ｊを形成することができる。前述した製造工程と同様にして、Ｎｉ箔の支持板１上に開口部２ａを有するレジスト層２を直接形成し、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの支持板１上に支持体１と材質が異なるめっき膜４を形成した後、レジスト層２を除去する。
次いで、Ｎｉ箔の支持板１上に開口部５ａを有するレジスト層５を形成し、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの支持板１上に支持板１およびめっき膜４と材質が異なるめっき膜６を形成した後、レジスト層５を除去する。次いで、図１２に示すように、めっき膜４およびめっき膜６と電気的に接続され、配線１１、１２、１３および層間絶縁層１４、１５、１６を含んで構成される配線層（ビルドアップ配線層）が形成される。次いで、Ｎｉ箔の支持体１を例えばエッチングによって除去した後、図１０、図１１に示した製造工程を経ることによって、前述した配線基板２０Ｊを有する半導体パッケージ３０Ｊを形成することができる。
（実施形態２）
前記実施形態１では、電極パッド毎に露出面の材質を異ならせるために、図１０に示したように、領域Ａにおいて半導体チップ２１と接続される電極パッド４ａの表面にＣｕめっき膜を露出し、領域Ｂにおいてリッド２３と接続される電極パッド６ａの表面にＡｕめっき膜を露出する場合について説明した。本実施形態では、図１７に示すように、領域Ａにおいて半導体チップ２１と接続される電極パッド６ａの表面にＡｕめっき膜を露出し、領域Ｂにおいてリッド２３と接続される電極パッド４ａの表面にＣｕめっき膜を露出する場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。前記実施形態１で図１、図２を参照して説明した製造工程後に、図１３に示すように、給電層７をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの給電層７上に給電層７と材質が異なるめっき膜６を形成する。このめっき膜６は、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、支持板１側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。給電層７としてＮｉめっき膜を形成しているので、めっき膜６の支持板１側にはそれとは異なる材質のＡｕめっき膜を形成している。
次いで、レジスト層２を除去した後、図１４に示すように、支持板１上に開口部５ａを有するレジスト層５を形成する。次いで、給電層７をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの給電層７上に給電層７と材質が異なるめっき膜４（Ｃｕめっき膜）を形成する。このめっき膜４は、電極パッドを構成するものに含まれる。
次いで、レジスト層５を除去した後、図１５に示すように、めっき膜４およびめっき膜６を覆うように、配線１１、１２、１３および層間絶縁層１４、１５、１６を含む配線層（ビルドアップ配線層）を形成する。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
続いて、図１６に示すように、支持板１を除去する。支持板１にＣｕ箔を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板１を除去する。給電層７に、支持板１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、塩化アンモニウム銅を含むエッチング液を用いたエッチングの際、Ｎｉめっき膜からなる給電層７は除去されない。
続いて、図１７に示すように、給電層７を除去する。給電層７にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって給電層７を除去する。めっき膜４に、給電層７のＮｉめっき膜とエッチングレートの異なるＣｕめっき膜が形成されているので、給電層７の除去の際にはめっき膜４は除去されずに残存する。また、めっき膜６の露出側に、給電層７のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、給電層７の除去の際にはめっき膜６は除去されずに残存する。これにより、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
このようにして、半導体パッケージの配線基板２０Ｋが形成される。配線基板２０Ｋの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド６ａが形成されている。また、配線基板２０Ｋの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド４ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。配線基板２０Ｋでは、層間絶縁層１４から露出している電極パッド４ａと電極パッド６ａの材質が異なるものとなっており、電極パッド４ａの材質はＣｕ（Ｃｕめっき膜）であり、電極パッド６ａの材質はＡｕ（Ａｕめっき膜）である。
続いて、前記実施形態１で図１１を参照して説明した製造工程を行うことによって、図１８に示すように、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｋを有する半導体パッケージ３０Ｋが形成される。
本実施形態における配線基板２０Ｋでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。本実施形態では、半導体チップ２１との接続に用いる電極パッド６ａの露出面の材質に酸化を防止し、はんだ付け性を向上するための例えばＡｕを用いている。また、リッド２３との接続には、熱伝達性を良好とするために、電極パッド４ａの露出面の材質に例えばＣｕを用いている。このように、電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｋの信頼性などを向上することができる。
なお、前記実施形態１の変形例（図１２参照）と同様に、支持板１と電極パッド４ａ、６ａのめっき膜の材質を異ならせることは、本実施形態にも適用することができる。すなわち、導電性の支持板１としてＮｉ箔を用いた場合には、給電層７を形成せずに配線基板２０Ｋを形成することができる。
（実施形態３）
前記実施形態１では、電極パッド毎に露出面の材質を異ならせた配線基板２０Ｊとして、図１０に示したように、領域Ａにおいて半導体チップ２１と接続される電極パッド４ａとしてＣｕめっき膜を露出し、領域Ｂにおいてリッド２３と接続される電極パッド６ａとしてＡｕめっき膜を露出する場合について説明した。本実施形態では、図２７に示すように、配線基板２０Ａの中央部の領域Ａでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面とし、配線基板２０Ａの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面としている場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。まず、図１９に示すように、導電性の支持板１上に開口部２ａを有するレジスト層２を形成する。導電性の支持板１は、例えば、５００μｍ程度の厚さのＣｕ（銅）箔である。レジスト層２は、例えば、所定の厚さのドライフィルムレジストまたは液状レジストにより形成する。例えば、支持板１上にドライフィルムレジストを形成した後に、そのドライフィルムレジストに対して露光・現像を行うことによって開口部２ａを有するレジスト層２が支持板１上に形成される。
なお、支持板１は導電性を有していれば、Ａｌ（アルミニウム）箔などであっても良い。本実施形態では、後工程で、支持板１をめっき導通部として用いて電解めっき法を行うからである。また、支持板１の厚さは、製造工程中の支持板１に反りが発生しない厚さであれば良い。支持板１の厚さが薄すぎて反りが発生してしまうと、例えば位置合わせずれが生じ、製造歩留まりが低下してしまうからである。本実施形態では、後工程で、支持板１をＣｕ箔とし、それをエッチングによって除去するので、支持板１の厚さは、反りが発生せず、エッチング時間が短時間で済む厚さが好ましい。
続いて、図２０に示すように、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの支持板１上に支持板１と材質が異なる深さ調整膜３を形成する。深さ調整膜３は、例えば、１０〜２０μｍ程度の厚さのＮｉ（ニッケル）めっき膜である。本実施形態では、支持板１としてＣｕ箔を用いているので、深さ調整膜３はそれとは異なる材質のＮｉめっき膜を用いている。後工程で、Ｃｕ箔からなる支持板１はエッチングによって除去されるが、その時には深さ調整膜３は残存させておくので、深さ調整膜３には、Ｃｕ箔とエッチングレートの異なる材質であるＮｉめっき膜を用いている。
次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの深さ調整膜３上に深さ調整膜３と材質が異なるめっき膜４を形成する。このめっき膜４は、深さ調整膜３とは異なり、電極パッドを構成するものに含まれる。
めっき膜４は、例えば、１０〜２０μｍ程度の厚さのＣｕめっき膜である。本実施形態では、深さ調整膜３としてＮｉめっき膜を形成しているので、めっき膜４はそれとは異なる材質のＣｕめっき膜を形成している。後工程で、Ｎｉめっき膜からなる深さ調整膜３はエッチングによって除去されるが、その時にはめっき膜４は残存させておくので、めっき膜４には、Ｎｉめっき膜とエッチングレートの異なる材質であるＣｕめっき膜を形成している。
なお、めっき膜４は、例えばＮｉめっき膜からなる深さ調整膜３と異なる材質であれば、Ａｕ（金）めっき膜、Ｐｄ（パラジウム）めっき膜などであっても良く、Ｃｕめっき膜、Ａｕめっき膜、Ｐｄめっき膜を含む積層膜であっても良い。また、深さ調整膜３のエッチング時にめっき膜４が残存すれば良いので、例えばＮｉめっき膜からなる深さ調整膜３上に、深さ調整膜３と異なる材質のＣｕめっき膜（この場合、エッチングストッパとなる）を形成した後、その上に深さ調整膜３と同じ材質のＮｉめっき膜を形成した積層膜としても良い。
続いて、図２１に示すように、レジスト層２を除去する。
続いて、図２２に示すように、支持板１上に開口部５ａを有するレジスト層５を形成する。ここでのレジスト層５は、支持板１上に形成されている深さ調整膜３およびめっき膜４を覆うようにして、レジスト層２と同様にして形成される。
続いて、図２３に示すように、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの支持板１上に支持板１と材質が異なるめっき膜６を形成する。このめっき膜６は、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、支持板１側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。支持板１としてＣｕ箔を形成しているので、めっき膜６の支持板１側にはそれとは異なる材質のＡｕめっき膜を形成している。後工程で、Ｃｕ箔からなる支持板１はエッチングによって除去されるが、その時にはめっき膜６は残存させておくので、エッチングストッパとして、めっき膜６の支持板１側にはエッチングレートの異なる材質であるＡｕめっき膜を形成している。
ここで、本実施形態では、めっき膜６を形成する際に、めっき膜４とも材質が異なるめっき膜６を形成している。めっき膜４としてＣｕめっき膜を形成しているので、めっき膜６の支持板１側にはそれとは異なるＡｕめっき膜を形成している。後工程ではこれらめっき膜４、６は配線基板の電極パッドとして用いられる。これにより、例えば、配線基板上に搭載される種々の部品の外部接続端子に対応した材質の異なる電極パッドを形成することができることとなる。
続いて、図２４に示すように、レジスト層５を除去する。
続いて、図２５に示すように、めっき膜４およびめっき膜６と電気的に接続された配線層を形成する。この配線層は、例えば、配線１１、１２、１３および層間絶縁層１４、１５、１６を含んで構成されるビルドアップ配線層である。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
まず、支持板１上に形成されている深さ調整膜３／めっき膜４、およびめっき膜６を覆うように層間絶縁層１４を形成した後、深さ調整膜３／めっき膜４、およびめっき膜６に到達するビア（ＶＩＡ）穴を形成し、そのビア穴を介してめっき膜４およびめっき膜６と電気的に接続される配線１１を形成する。
層間絶縁層１４は、例えば、エポキシ系樹脂やポリイミド系樹脂などの樹脂フィルムで形成する。また、前記ビア穴は、例えば、めっき膜４およびめっき膜６をストッパとして用いたレーザやドライエッチングによって、めっき膜４およびめっき膜６に到達して層間絶縁層１４に形成される開口部である。
また、配線１１は、例えば、セミアディティブ法によって形成される。まず、前記ビア穴内および層間絶縁層１４上に無電解めっきなどによりシード層（図示しない）を形成した後に、配線１１が形成される領域に開口部が設けられたレジスト層（図示しない）を形成する。次いで、前記シード層をめっき導通部に用いた電解めっき法によって、前記レジスト層の開口部内に、例えばＣｕめっき膜を形成する。次いで、前記レジスト層を剥離した後、前記Ｃｕめっき膜をマスクにして前記シード層をエッチングする。これにより、前記Ｃｕめっき膜から構成される配線１１が形成される。
次いで、層間絶縁層１４および配線１１が形成された同様の工程を繰り返すことによって、層間絶縁層１４上に形成されている配線１１を覆うように層間絶縁層１５を形成した後、配線１１に到達するビア穴を形成し、そのビア穴を介して配線１１と電気的に接続される配線１２を形成する。
次いで、層間絶縁層１４および配線１１が形成された同様の工程を繰り返すことによって、層間絶縁層１５上に形成されている配線１２を覆うように層間絶縁層１６を形成した後、配線１２に到達するビア穴を形成し、そのビア穴を介して配線１２と電気的に接続される配線１３を形成する。これにより、配線１１、１２、１３および層間絶縁層１４、１５、１６を含んで構成される配線層（ビルドアップ配線層）が形成される。
次いで、層間絶縁層１６上に、配線１３の表面を露出する開口部を有するソルダレジスト１７を形成する。ソルダレジスト１７は、例えば、層間絶縁層１６上にフィルム状のレジストを形成した後、該レジストに対して露光・現像を行うことによって形成される。なお、ソルダレジスト１７から露出している部分の配線１３は、電極パッドとして用いられ、ソルダレジスト１７によって、外部接続端子との接続時のショート（短絡）が防止され、また保護される。
次いで、露出している配線１３に対して保護などを行うための表面処理を行う。図示しないが、露出している配線１３上には、ＯＳＰ（Organic Solder Preservative）膜、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜、または無電解Ｎｉ／Ａｕめっき膜が形成される。
続いて、図２６に示すように、支持板１を除去する。支持板１にＣｕ箔を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板１を除去する。なお、塩化アンモニウム銅を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。なお、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
深さ調整膜３に、支持板１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、支持板１の除去の際には深さ調整膜３およびめっき膜４は除去されずに残存する。これにより、深さ調整膜３の表面（露出面）は、層間絶縁層１４から露出することとなる。
また、めっき膜６の支持板１側に、支持板１のＣｕ箔とエッチングレートの異なるＡｕめっき膜が形成されているので、支持板１の除去の際にはめっき膜６は除去されずに残存する。これにより、めっき膜６の表面（露出面）は、層間絶縁層１４から露出することとなる。
続いて、図２７に示すように、深さ調整膜３を除去することによって、めっき膜４上に凹部１８を形成する。なお、電極パッドの露出面を保護するなどの必要がある場合、めっき膜４上に、例えばＯＳＰ膜を形成しても良い。
深さ調整膜３にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって深さ調整膜３を除去する。めっき膜６の露出側に、深さ調整膜３のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、深さ調整膜３の除去の際にはめっき膜６は除去されずに残存する。なお、硝酸と過酸化水素水を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。
層間絶縁層１４に形成された凹部１８の底面では、めっき膜４が露出している。凹部１８の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜３の厚さと同程度である。例えば、深さ調整膜３の厚さを１０〜２０μｍ程度とした場合、凹部１８の深さも１０〜２０μｍ程度となる。なお、深さ調整膜３の厚さを極めて薄くした場合、凹部１８が形成されず、めっき膜４の露出面が層間絶縁層１４の表面と実質的に同一面（フラット）とすることもできる。
このようにして、半導体パッケージの配線基板２０Ａが形成される。図３０は配線基板２０Ａを模式的に示す平面図である。なお、この図３０のＸ−Ｘ線に対応して、これまで説明した図１９〜図２７、後に説明する図２８〜図２９に製造工程中の半導体パッケージの断面が示されている。
本実施形態では、図３０において、符号Ａが示す領域をチップ搭載領域とし、符号Ｂが示す領域をリッド搭載領域としている。配線基板２０Ａの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド４ａが形成されている。また、配線基板２０Ａの中央部に隣接した外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド６ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。
この配線基板２０Ａは、一般的な配線基板が有するコア基板の代わりに、支持板１を用いて形成されたコアレス基板である。本実施形態では、支持板１への表面処理を利用すること、すなわち複数回のパターニングと複数のめっきを行うことにより、支持板１の除去後の配線基板２０Ａ（コアレス基板）表面のめっき膜４、６露出面に、異なる任意の段差を形成することができる。
異なる任意の段差について説明する。本実施形態では、層間絶縁層１４からのめっき膜６の露出面までの深さがなく、めっき膜６の露出面が層間絶縁層１４の表面と同一面となっている場合を示すが、このような場合を含めて層間絶縁層１４からのめっき膜６の露出面の深さを段差（深さがある）として説明している。
配線基板２０Ａは、めっき膜４で構成される電極パッド４ａ、およびめっき膜６で構成される電極パッド６ａを有しており、電極パッド４ａおよび電極パッド６ａは層間絶縁層１４の表面からの深さが互いに異なって露出している。配線基板２０Ａの領域Ａは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面であり、ポケット状に形成されている。また、配線基板２０Ａの領域Ｂは、電極パッド６ａの露出面が、層間絶縁層１４の表面と同一面であり、フラット状に形成されている。これら深さの相違によって、電極パッド４ａと電極パッド６ａ形成部分の配線基板２０Ａに異なる段差を形成することができる。
また、本実施形態では支持板１をめっき導通部としているので、別にめっき導通部（バスライン）を形成する必要がなく（バスレス化）、後でバスを除去あるいは切断する工程を削減することができ、コストも低減することができる。また、電極パッド６ａのめっき膜６形成時に電極パッド４ａ（めっき膜４）部にめっきが付かないようにマスクする必要が無いので、めっきマスク材によるめっき液汚染の防止を図ることもできる。また、バス形成のための配線を確保する必要もないので、電極パッド４ａ、６ａのファインピッチ化を図ることができる。
続いて、図２８に示すように、配線基板２０Ａ上に半導体チップ２１を搭載する。半導体チップ２１の主面（素子形成面）には内部素子と電気的に接続されている金バンプやはんだバンプ等の外部接続端子２２が形成されている。この外部接続端子２２と、配線基板２０Ａの電極パッド４ａとが電気的に接続されて、配線基板２０Ａ上に半導体チップ２１はフリップチップ実装される。
続いて、図２９に示すように、配線基板２０Ａ上に放熱作用を有する導電性のリッド２３を搭載する。このリッド２３は、放熱板として用いるが、放熱作用の他に、基準電位（ＧＮＤ）と接続して回路動作の安定化や、外部ノイズの遮断として用いても良い。
図２９に示すリッド２３は、平面矩形状の蓋部２３ａと、蓋部２３ａの外周で枠状に突起している接続部２３ｂとを含んだ枡形をしている。半導体チップ２１の裏面（主面とは反対の面）と、蓋部２３ａとがグリス２４を介して接触され、また、接続部２３ｂと、配線基板２０Ａの電極パッド６ａとが、例えばはんだ２５を介して電気的に接続されて、配線基板２０Ａ上にリッド２３は接合されている。これにより、半導体チップ２１とリッド２３は半導体チップ２１の裏面にグリス２４を介してリッド２３が接着して搭載され、枡形をしているリッド２３の内部で半導体チップ２１がカバーされている。
このように、配線基板２０Ａには、半導体チップ２１やリッド２３が搭載されている。半導体チップ２１は、半導体チップ２１の主面に形成されている外部接続端子２２と電極パッド４ａとが電気的に接続されて配線基板２０Ａに搭載されている。また、枡形のリッド２３は、半導体チップ２１を覆うように、リッド２３に形成されている接続部２３ｂと電極パッド６ａとが電気的に接続されて配線基板２０Ａに搭載されている。
以上により、半導体チップ２１およびリッド２３が搭載された配線基板２０Ａを有する半導体パッケージ３０Ａが形成される。半導体装置の高機能化、小型化に伴い、半導体チップを搭載する半導体パッケージも小型化、薄型化が要求されている。この配線基板２０Ａは、ある程度の厚みを有するコア基板の代わりに、後工程で除去される支持板１を用いて形成されたコアレス基板であるので、薄型化（例えば、１７０〜２００μｍ程度）とすることができる。よって、半導体パッケージ３０Ａを小型化、薄型化することができる。
半導体パッケージの薄型化の観点において、配線基板に種々の部品を搭載する場合、図６３を参照して説明したように、配線基板１０１の電極パッド１０２すべての搭載面（露出面）が最表面から同一の深さにある場合、搭載用のはんだ（接続材）の量によって部品の接続高さを調整しなければならない。
しかしながら、本実施形態では、はんだ量の調整の他に、電極パッドの搭載面（露出面）の深さ制御を加えることによって、配線基板に部品を搭載することに関しての自由度を高めている。具体的には、例えば、図２９に示したように、電極パッド４ａ、６ａが層間絶縁層１４の表面からの深さが互いに異なって露出しているので、配線基板２０Ａ上に種々の部品（半導体チップ２１およびリッド２３）を搭載できる自由度を高めることができる。
これにより、半導体パッケージ３０Ａの薄型化においては、配線基板２０Ａに搭載する種々の部品の高さ調整を電極パッド４ａ、６ａの搭載面（露出面）の深さ制御に重点をおき、配線基板２０Ａと種々の部品との接続においては、はんだ（接続材）の量制御に重点をおくこともできる。したがって、配線基板２０Ａと種々の部品との接続強度を高めることができるので、半導体パッケージ３０Ａの信頼性を向上することができる。
さらに、本実施形態では、種々の部品（半導体チップ２１およびリッド２３）によって、電極パッド４ａの深さが、電極パッド６ａの深さより深く、電極パッド４ａの露出面の面積が、電極パッド６ａの露出面の面積より小さいものとしている。このように、配線基板２０Ａに搭載する種々の部品によって、電極パッド４ａ、６ａの深さ、面積を調整することで、電極パッド４ａ、６ａ、外部接続端子２２、接続部２３ｂへの応力やひずみが緩和され、半導体パッケージ３０Ａの信頼性を向上することができる。
また、半導体チップ２１の外部接続端子２２の高さと、電極パッド４ａの深さとを調整することによって、電極パッド４ａ上の凹部１８に外部接続端子２２を嵌め込むように固定して、配線基板２０Ａと半導体チップ２１を接続できるので、半導体パッケージ３０Ａの信頼性を向上することができる。
また、本実施形態における配線基板２０Ａでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いても良い。本実施形態では、半導体チップ２１との接続には、電気信号の伝達性を良好とするために、電極パッド４ａの露出面の材質に例えばＣｕを用いている。また、リッド２３との接続に用いる電極パッド６ａの露出面の材質に酸化を防止し、はんだ付け性を向上するための例えばＡｕを用いている。このように、電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ａの電気的特性、信頼性を向上することができる。
（実施形態４）
前記実施形態３では、図２７に示したように、配線基板２０Ａの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面となっている場合を示した。本実施形態では、図３４に示すように、配線基板２０Ｂの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部４２の底面と同一面となっている場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。前記実施形態３で図１９〜図２２を参照して説明した製造工程後に、図３１に示すように、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの支持板１上に支持板１と材質が同一の深さ調整膜４１を形成する。深さ調整膜４１は、例えば、５μｍ程度の厚さのＣｕめっき膜である。本実施形態では、支持板１としてＣｕ箔を用いるので、深さ調整膜４１はそれとは同一材質のＣｕめっき膜を用いている。後工程で、Ｃｕ箔からなる支持板１はエッチングによって除去されるが、そのエッチング時に深さ調整膜４１も除去するので、深さ調整膜４１には、Ｃｕ箔と同一材質であるＣｕめっき膜を用いている。
次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの深さ調整膜４１上に深さ調整膜４１と材質が異なるめっき膜６を形成する。このめっき膜６は、深さ調整膜４１とは異なり、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、支持板１側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。深さ調整膜４１としてＣｕめっき膜を形成しているので、めっき膜６の支持板１側にはそれとは異なる材質のＡｕめっき膜を形成している。後工程で、Ｃｕ箔からなる支持板１およびＣｕめっき膜からなる深さ調整膜４１はエッチングによって除去されるが、そのエッチング時にはめっき膜６は残存させておくので、エッチングストッパとして、めっき膜６の支持板１側にはエッチングレートの異なる材質であるＡｕめっき膜を形成している。
次いで、レジスト層５を除去した後、図３２に示すように、めっき膜４およびめっき膜６を覆うように、配線１１、１２、１３および層間絶縁層１４、１５、１６を含む配線層（ビルドアップ配線層）を形成する。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
続いて、図３３に示すように、支持板１および深さ調整膜４１を除去する。支持板１にＣｕ箔、深さ調整膜４１にＣｕめっき膜を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板１および深さ調整膜４１を除去する。なお、エッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。なお、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
深さ調整膜３に、支持板１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、支持板１の除去の際には深さ調整膜３およびめっき膜４は除去されずに残存する。これにより、深さ調整膜３の表面（露出面）は、層間絶縁層１４から露出することとなる。
また、めっき膜６の支持板１側に、支持板１のＣｕ箔および深さ調整膜４１のＣｕめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、支持板１および深さ調整膜４１の除去の際にはめっき膜６は除去されずに残存する。深さ調整膜４１を除去することによって、めっき膜６上に凹部４２が形成され、めっき膜６の表面（露出面）は、層間絶縁層１４から露出することとなる。
このように、層間絶縁層１４に形成された凹部４２の底面では、めっき膜６が露出している。凹部４２の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜４１の厚さと同程度である。例えば、深さ調整膜４１の厚さを５μｍ程度とした場合、凹部４２の深さも５μｍ程度となる。
続いて、図３４に示すように、深さ調整膜３を除去することによって、めっき膜４上に凹部１８を形成する。深さ調整膜３にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって深さ調整膜３を除去する。めっき膜６の露出側に、深さ調整膜３のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、深さ調整膜３の除去の際にはめっき膜６は除去されずに残存する。なお、硝酸と過酸化水素水を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。
このように、層間絶縁層１４に形成された凹部１８の底面では、めっき膜４が露出している。凹部１８の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜３の厚さと同程度である。例えば、深さ調整膜３の厚さを１０〜２０μｍ程度とした場合、凹部１８の深さも１０〜２０μｍ程度となる。
このようにして、半導体パッケージの配線基板２０Ｂが形成される。配線基板２０Ｂの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド４ａが形成されている。また、配線基板２０Ｂの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド６ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。
配線基板２０Ｂは、めっき膜４で構成される電極パッド４ａ、およびめっき膜６で構成される電極パッド６ａを有しており、電極パッド４ａおよび電極パッド６ａは層間絶縁層１４の表面からの深さが互いに異なって露出している。配線基板２０Ｂの領域Ａは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面であり、ポケット状に形成されている。また、配線基板２０Ｂの領域Ｂは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部４２の底面と同一面であり、ポケット状に形成されている。これら電極パッド４ａ、６ａの露出面の深さの相違によって、電極パッド４ａと電極パッド６ａ形成部分の配線基板２０Ｂに異なる段差を形成することができる。
続いて、前記実施形態３で図２８、図２９を参照して説明した製造工程を行うことによって、図３５に示すように、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｂを有する半導体パッケージ３０Ｂが形成される。
本実施形態における半導体パッケージ３０Ｂは、層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｂを備え、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面からの深さが互いに異なって露出している。これにより、配線基板２０Ｂに種々の部品を搭載することに関しての自由度が、接続材の量制御の他、電極パッド４ａ、６ａの搭載面（露出面）の深さ制御が加わることによって高まる。したがって、配線基板２０Ｂと種々の部品との接続強度を高めることができるので、半導体パッケージ３０Ｂの信頼性を向上することができる。
また、配線基板２０Ｂでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｂの電気的特性、信頼性を向上することができる。
（実施形態５）
前記実施形態３では、図２７に示したように、配線基板２０Ａの中央部の領域Ａでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面となっており、配線基板２０Ａの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面となっている場合を示した。本実施形態では、図４０に示すように、配線基板２０Ｃの外周部の領域Ｂでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面となっており、配線基板２０Ｃの中央部の領域Ａでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面となっている場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。前記実施形態３で図１９を参照して説明した製造工程後に、図３６に示すように、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの支持板１上に支持板１と材質が異なるめっき膜６を形成する。このめっき膜６は、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、支持板１側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。支持板１としてＣｕ箔を形成しているので、めっき膜６の支持板１側にはそれとは異なる材質のＡｕめっき膜を形成している。後工程で、Ｃｕ箔からなる支持板１はエッチングによって除去されるが、その時にはめっき膜６は残存させておくので、エッチングストッパとして、めっき膜６の支持板１側にはエッチングレートの異なる材質であるＡｕめっき膜を形成している。
次いで、レジスト層２を除去した後、図３７に示すように、支持板１上に開口部５ａを有するレジスト層５を形成する。次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの支持板１上に支持板１と材質が異なる深さ調整膜３（Ｎｉめっき膜）を形成する。次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの深さ調整膜３上に深さ調整膜３と材質が異なるめっき膜４（Ｃｕめっき膜）を形成する。このめっき膜４は、深さ調整膜３とは異なり、電極パッドを構成するものに含まれる。
次いで、レジスト層５を除去した後、図３８に示すように、めっき膜４およびめっき膜６を覆うように、配線１１、１２、１３および層間絶縁層１４、１５、１６を含む配線層（ビルドアップ配線層）を形成する。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
続いて、図３９に示すように、支持板１を除去する。支持板１にＣｕ箔を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板１を除去する。なお、塩化アンモニウム銅を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。なお、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
深さ調整膜３に、支持板１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、支持板１の除去の際には深さ調整膜３およびめっき膜４は除去されずに残存する。これにより、深さ調整膜３の表面（露出面）は、層間絶縁層１４から露出することとなる。
また、めっき膜６の支持板１側に、支持板１のＣｕ箔とエッチングレートの異なるＡｕめっき膜が形成されているので、支持板１の除去の際にはめっき膜６は除去されずに残存する。これにより、めっき膜６の表面（露出面）は、層間絶縁層１４から露出することとなる。
続いて、図４０に示すように、深さ調整膜３を除去することによって、めっき膜４上に凹部１８を形成する。深さ調整膜３にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって深さ調整膜３を除去する。めっき膜６の露出側に、深さ調整膜３のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、深さ調整膜３の除去の際にはめっき膜６は除去されずに残存する。なお、硝酸と過酸化水素水を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。
層間絶縁層１４に形成された凹部１８の底面では、めっき膜４が露出している。凹部１８の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜３の厚さと同程度である。例えば、深さ調整膜３の厚さを１０〜２０μｍ程度とした場合、凹部１８の深さも１０〜２０μｍ程度となる。
このようにして、半導体パッケージの配線基板２０Ｃが形成される。配線基板２０Ｃの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド６ａが形成されている。また、配線基板２０Ｃの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド４ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。
配線基板２０Ｃは、めっき膜４で構成される電極パッド４ａ、およびめっき膜６で構成される電極パッド６ａを有しており、電極パッド４ａおよび電極パッド６ａは層間絶縁層１４の表面からの深さが互いに異なって露出している。配線基板２０Ｃの領域Ｂは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面であり、ポケット状に形成されている。また、配線基板２０Ｃの領域Ａは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面であり、フラット状に形成されている。これら電極パッド４ａ、６ａの露出面の深さの相違によって、電極パッド４ａと電極パッド６ａ形成部分の配線基板２０Ｃに異なる段差を形成することができる。
続いて、前記実施形態３で図２８、図２９を参照して説明した製造工程を行うことによって、図４１に示すように、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｃを有する半導体パッケージ３０Ｃが形成される。
本実施形態における半導体パッケージ３０Ｃは、層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｃを備え、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面からの深さが互いに異なって露出している。これにより、配線基板２０Ｃに種々の部品を搭載することに関しての自由度が、接続材の量制御の他、電極パッド４ａ、６ａの搭載面（露出面）の深さ制御が加わることによって高まる。したがって、配線基板２０Ｃと種々の部品との接続強度を高めることができるので、半導体パッケージ３０Ｃの信頼性を向上することができる。
また、配線基板２０Ｃでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｃの電気的特性、信頼性を向上することができる。
（実施形態６）
前記実施形態３では、図２７に示したように、配線基板２０Ａの中央部の領域Ａでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面となっており、配線基板２０Ａの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面となっている場合を示した。本実施形態では、図４６に示すように、配線基板２０Ｄの外周部の領域Ｂでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面となっており、配線基板２０Ｄの中央部の領域Ａでは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部４２の底面と同一面となっている場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。前記実施形態３で図１９を参照して説明した製造工程後に、図４２に示すように、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの支持板１上に支持板１と材質が同一の深さ調整膜４１を形成する。深さ調整膜４１は、例えば、５μｍ程度の厚さのＣｕめっき膜である。本実施形態では、支持板１としてＣｕ箔を用いるので、深さ調整膜４１はそれとは同一材質のＣｕめっき膜を用いている。後工程で、Ｃｕ箔からなる支持板１はエッチングによって除去されるが、そのエッチング時に深さ調整膜４１も除去するので、深さ調整膜４１には、Ｃｕ箔と同一材質であるＣｕめっき膜を用いている。
次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの深さ調整膜４１上に深さ調整膜４１と材質が異なるめっき膜６を形成する。このめっき膜６は、深さ調整膜４１とは異なり、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、支持板１側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。深さ調整膜４１としてＣｕめっき膜を形成しているので、めっき膜６の支持板１側にはそれとは異なる材質のＡｕめっき膜を形成している。
次いで、レジスト層２を除去した後、図４３に示すように、支持板１上に開口部５ａを有するレジスト層５を形成する。次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの支持板１上に支持板１と材質が異なる深さ調整膜３（Ｎｉめっき膜）を形成する。次いで、支持板１をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの深さ調整膜３上に深さ調整膜３と材質が異なるめっき膜４（Ｃｕめっき膜）を形成する。このめっき膜４は、深さ調整膜３とは異なり、電極パッドを構成するものに含まれる。
次いで、レジスト層５を除去した後、図４４に示すように、めっき膜４およびめっき膜６を覆うように、配線１１、１２、１３および層間絶縁層１４、１５、１６を含む配線層（ビルドアップ配線層）を形成する。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
続いて、図４５に示すように、支持板１および深さ調整膜４１を除去する。支持板１にＣｕ箔、深さ調整膜４１にＣｕめっき膜を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板１および深さ調整膜４１を除去する。なお、塩化アンモニウム銅を含むエッチング液を用いたエッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。なお、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
深さ調整膜３に、支持板１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、支持板１の除去の際には深さ調整膜３およびめっき膜４は除去されずに残存する。これにより、深さ調整膜３の表面（露出面）は、層間絶縁層１４から露出することとなる。
また、めっき膜６の支持板１側に、支持板１のＣｕ箔および深さ調整膜４１のＣｕめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、支持板１および深さ調整膜４１の除去の際にはめっき膜６は除去されずに残存する。深さ調整膜４１を除去することによって、めっき膜６上に凹部４２が形成され、めっき膜６の表面（露出面）は、層間絶縁層１４から露出することとなる。
このように、層間絶縁層１４に形成された凹部４２の底面では、めっき膜６が露出している。凹部４２の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜４１の厚さと同程度である。例えば、深さ調整膜４１の厚さを５μｍ程度とした場合、凹部４２の深さも５μｍ程度となる。
続いて、図４６に示すように、深さ調整膜３を除去することによって、めっき膜４上に凹部１８を形成する。深さ調整膜３にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって深さ調整膜３を除去する。めっき膜６の露出側に、深さ調整膜３のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、深さ調整膜３の除去の際にはめっき膜６は除去されずに残存する。
このように、層間絶縁層１４に形成された凹部１８の底面では、めっき膜４が露出している。凹部１８の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜３の厚さと同程度である。例えば、深さ調整膜３の厚さを１０〜２０μｍ程度とした場合、凹部１８の深さも１０〜２０μｍ程度となる。
このようにして、半導体パッケージの配線基板２０Ｄが形成される。配線基板２０Ｄの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド６ａが形成されている。また、配線基板２０Ｄの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド４ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。
配線基板２０Ｄは、めっき膜４で構成される電極パッド４ａ、およびめっき膜６で構成される電極パッド６ａを有しており、電極パッド４ａおよび電極パッド６ａは層間絶縁層１４の表面からの深さが互いに異なって露出している。配線基板２０Ｄの領域Ａは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部４２の底面と同一面であり、ポケット状に形成されている。また、配線基板２０Ｄの領域Ｂは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面であり、ポケット状に形成されている。これら電極パッド４ａ、６ａの露出面の深さの相違によって、電極パッド４ａと電極パッド６ａ形成部分の配線基板２０Ｄに異なる段差を形成することができる。
続いて、前記実施形態３で図２８、図２９を参照して説明した製造工程を行うことによって、図４７に示すように、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｄを有する半導体パッケージ３０Ｄが形成される。
本実施形態における半導体パッケージ３０Ｄは、層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｄを備え、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面からの深さが互いに異なって露出している。これにより、配線基板２０Ｄに種々の部品を搭載することに関しての自由度が、接続材の量制御の他、電極パッド４ａ、６ａの搭載面（露出面）の深さ制御が加わることによって高まる。したがって、配線基板２０Ｄと種々の部品との接続強度を高めることができるので、半導体パッケージ３０Ｄの信頼性を向上することができる。
また、配線基板２０Ｄでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｄの電気的特性、信頼性を向上することができる。
（実施形態７）
前記実施形態３では、図２７に示したように、配線基板２０Ａの中央部の領域Ａでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面となっており、配線基板２０Ａの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面となっている場合を示した。本実施形態では、図５２に示すように、配線基板２０Ｅの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部５４の底面と同一面となっており、配線基板２０Ｅの中央部の領域Ａでは、電極パッド４ａの露出面が層間絶縁層１４の表面と同一面となっている場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。まず、図４８に示すように、導電性の支持板５１を準備した後、支持板５１をめっき導通部として用いた電解めっき法によって、支持板５１の片面上に給電層５２を形成する。支持板５１は、例えば、５００μｍ程度の厚さのＣｕ箔である。また、給電層５２は、例えば、１〜５μｍ程度の厚さのＮｉめっき膜である。
次いで、給電層５２上に開口部２ａを有するレジスト層２を形成する。レジスト層２は、例えば、所定の厚さのドライフィルムレジストまたは液状レジストにより形成する。例えば、給電層５２上にドライフィルムレジストを形成した後に、そのドライフィルムレジストに対して露光・現像を行うことによって開口部２ａを有するレジスト層２が給電層５２上に形成される。
次いで、支持板５１及び給電層５２をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの給電層５２上に給電層５２と材質が異なるめっき膜４を形成する。このめっき膜４は、電極パッドを構成するものに含まれる。
めっき膜４は、例えば、１０〜２０μｍ程度の厚さのＣｕめっき膜である。本実施形態では、給電層５２としてＮｉめっき膜を形成しているので、めっき膜４はそれとは異なる材質のＣｕめっき膜を形成している。後工程で、Ｎｉめっき膜からなる給電５２はエッチングによって除去されるが、その時にはめっき膜４は残存させておくので、めっき膜４には、Ｎｉめっき膜とエッチングレートの異なる材質であるＣｕめっき膜を形成している。
次いで、レジスト層２を除去した後、図４９に示すように、給電層５２上に開口部５ａを有するレジスト層５を形成する。次いで、支持板５１及び給電層５２をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの給電層５２上に給電層５２と材質が同一の深さ調整膜５３（Ｎｉめっき膜）を形成する。次いで、支持板５１及び給電層５２をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの深さ調整膜５３上に深さ調整膜５３と材質が異なるめっき膜６を形成する。このめっき膜６は、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、深さ調整膜５３側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。なお、深さ調整膜５３としてＮｉめっき膜を形成しているので、めっき膜６の給電層５２側にはそれとは異なる材質のＡｕめっき膜を形成している。
次いで、レジスト層５を除去した後、図５０に示すように、めっき膜４およびめっき膜６を覆うように、配線１１、１２、１３および層間絶縁層１４、１５、１６を含む配線層（ビルドアップ配線層）を形成する。すなわち、めっき膜４、６と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する。
続いて、図５１に示すように、支持板５１を除去する。支持板５１にＣｕ箔を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板５１を除去する。給電層５２に、支持板５１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、支持板５１の除去の際には給電層５２は除去されずに残存する。
続いて、図５２に示すように、給電層５２および深さ調整膜５３を除去する。給電層５２および深さ調整膜５３にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって給電層５２および深さ調整膜５３を除去する。なお、エッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。なお、配線基板本体の支持板除去面にめっき膜４、６を露出させることとなる。
めっき膜４に、給電層５２のＮｉめっき膜とエッチングレートの異なるＣｕめっき膜が形成されているので、給電層５２の除去の際にはめっき膜４は除去されずに残存する。これにより、めっき膜４の表面（露出面）は、層間絶縁層１４の表面（最表面）と同一平面となるように露出することとなる。
また、めっき膜６の給電層５２側に、給電層５２および深さ調整膜５３のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、給電層５２および深さ調整膜５３の除去の際にはめっき膜６は除去されずに残存する。深さ調整膜５３を除去することによって、めっき膜６上に凹部５４が形成され、めっき膜６の表面（露出面）は、層間絶縁層１４から露出することとなる。
層間絶縁層１４に形成された凹部５４の底面では、めっき膜６が露出している。凹部５４の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜５３の厚さと同程度である。例えば、深さ調整膜５３の厚さを１０μｍ程度とした場合、凹部５４の深さも１０μｍ程度となる。
このようにして、半導体パッケージの配線基板２０Ｅが形成される。配線基板２０Ｅの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド４ａが形成されている。また、配線基板２０Ｅの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド６ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。
配線基板２０Ｅは、めっき膜４で構成される電極パッド４ａ、およびめっき膜６で構成される電極パッド６ａを有しており、電極パッド４ａおよび電極パッド６ａは層間絶縁層１４の表面からの深さが互いに異なって露出している。配線基板２０Ｅの領域Ｂは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部５４の底面と同一面であり、ポケット状に形成されている。また、配線基板２０Ｅの領域Ａは、電極パッド４ａの露出面が層間絶縁層１４の表面と同一面であり、フラット状に形成されている。これら電極パッド４ａ、６ａの露出面の深さの相違によって、電極パッド４ａと電極パッド６ａ形成部分の配線基板２０Ｅに異なる段差を形成することができる。
続いて、前記実施形態３で図２８、図２９を参照して説明した製造工程を行うことによって、図５３に示すように、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｅを有する半導体パッケージ３０Ｅが形成される。
本実施形態における半導体パッケージ３０Ｅは、層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｅを備え、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面からの深さが互いに異なって露出している。これにより、配線基板２０Ｅに種々の部品を搭載することに関しての自由度が、接続材の量制御の他、電極パッド４ａ、６ａの搭載面（露出面）の深さ制御が加わることによって高まる。したがって、配線基板２０Ｅと種々の部品との接続強度を高めることができるので、半導体パッケージ３０Ｅの信頼性を向上することができる。
また、配線基板２０Ｅでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｅの電気的特性、信頼性を向上することができる。
なお、本実施形態では、支持板５１としてＣｕ箔、給電層５２としてＮｉめっき膜を用いた場合について説明したが、支持板５１としてＮｉ箔を用いた場合であっても良い。この場合、Ｎｉ箔の支持板５１、Ｎｉめっき膜の給電層５２、Ｎｉめっき膜の深さ調整膜５３を、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって除去すると、図５２で示した状態となる。なお、支持板５１としてＮｉ箔を用いた場合、Ｎｉめっき膜の給電層５２は形成しなくても良い。
（実施形態８）
前記実施形態３では、図２７に示したように、配線基板２０Ａの中央部の領域Ａでは、電極パッド４ａの露出面が層間絶縁層１４に形成された凹部１８の底面と同一面となっており、配線基板２０Ａの外周部の領域Ｂでは、電極パッド６ａの露出面が層間絶縁層１４の表面と同一面となっている場合を示した。本実施形態では、図５８に示すように、配線基板２０Ｆの中央部の領域Ａでは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部５４の底面と同一面となっており、配線基板２０Ｆの外周部の領域Ｂでは、電極パッド４ａの露出面が層間絶縁層１４の表面と同一面となっている場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について図面を参照して説明する。まず、図５４に示すように、導電性の支持板５１を準備した後、支持板５１をめっき導通部として用いた電解めっき法によって、支持板５１の片面上に給電層５２を形成する。支持板５１は、例えば、５００μｍ程度の厚さのＣｕ箔である。また、給電層５２は、例えば、１〜５μｍ程度の厚さのＮｉめっき膜である。
次いで、給電層５２上に開口部２ａを有するレジスト層２を形成する。レジスト層２は、例えば、所定の厚さのドライフィルムレジストまたは液状レジストにより形成する。例えば、給電層５２上にドライフィルムレジストを形成した後に、そのドライフィルムレジストに対して露光・現像を行うことによって開口部２ａを有するレジスト層２が給電層５２上に形成される。
次いで、支持板５１及び給電層５２をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの給電層５２上に給電層５２と材質が同一の深さ調整膜５３を形成する。次いで、給電層５２をめっき導通部として用いた電解めっき法によって、レジスト層２の開口部２ａの深さ調整膜５３上に深さ調整膜５３と材質が異なるめっき膜６を形成する。このめっき膜６は、電極パッドを構成するものに含まれる。
めっき膜６は、単層膜であっても良いが、本実施形態では、深さ調整膜５３側から順に形成されたＡｕめっき膜６ｅ／Ｎｉめっき膜６ｆ／Ｃｕめっき膜６ｇ（Ａｕめっき膜６ｅとＮｉめっき膜６ｆとの間にＰｄめっき膜を形成しても良い）の積層膜としている。なお、深さ調整膜５３としてＮｉめっき膜を形成しているので、めっき膜６の給電層５２側にはそれとは異なる材質のＡｕめっき膜を形成している。
次いで、レジスト層２を除去した後、図５５に示すように、給電層５２上に開口部５ａを有するレジスト層５を形成する。次いで、支持板５１及び給電層５２をめっき導通部として用いた電解めっき法によって、レジスト層５の開口部５ａの給電層５２上に給電層５２と材質が異なるめっき膜４を形成する。このめっき膜４は、電極パッドを構成するものに含まれる。
めっき膜４は、例えば、１０〜２０μｍ程度の厚さのＣｕめっき膜である。本実施形態では、給電層５２としてＮｉめっき膜を形成しているので、めっき膜４はそれとは異なる材質のＣｕめっき膜を形成している。後工程で、Ｎｉめっき膜からなる給電５２はエッチングによって除去されるが、その時にはめっき膜４は残存させておくので、めっき膜４には、Ｎｉめっき膜とエッチングレートの異なる材質であるＣｕめっき膜を形成している。
次いで、レジスト層５を除去した後、図５６に示すように、めっき膜４およびめっき膜６を覆うように、配線１１、１２、１３および層間絶縁層１４、１５、１６を含む配線層（ビルドアップ配線層）を形成する。これにより配線層と絶縁層を積層した配線基板本体を形成する。
続いて、図５７に示すように、支持板５１を除去する。支持板５１にＣｕ箔を用いた場合、例えば、塩化アンモニウム銅を含むエッチング液を用いたエッチングによって支持板５１を除去する。給電層５２に、支持板５１のＣｕ箔とエッチングレートの異なるＮｉめっき膜が形成されているので、支持板５１の除去の際には給電層５２は除去されずに残存する。
続いて、図５８に示すように、給電層５２および深さ調整膜５３を除去する。給電層５２および深さ調整膜５３にＮｉめっき膜を用いた場合、例えば、硝酸と過酸化水素水を含むエッチング液を用いたエッチングによって給電層５２および深さ調整膜５３を除去する。なお、エッチングの際、エポキシ系樹脂やポリイミド系樹脂などの層間絶縁層１４は除去されない。
めっき膜４に、給電層５２のＮｉめっき膜とエッチングレートの異なるＣｕめっき膜が形成されているので、給電層５２の除去の際にはめっき膜４は除去されずに残存する。これにより、めっき膜４の表面（露出面）は、層間絶縁層１４の表面（最表面）と同一平面となるように露出することとなる。
また、めっき膜６の給電層５２側に、給電層５２および深さ調整膜５３のＮｉめっき膜とエッチングレートの異なるＡｕめっき膜が形成されているので、給電層５２および深さ調整膜５３の除去の際にはめっき膜６は除去されずに残存する。深さ調整膜５３を除去することによって、めっき膜６上に凹部５４が形成され、めっき膜６の表面（露出面）は、層間絶縁層１４から露出することとなる。
層間絶縁層１４に形成された凹部５４の底面では、めっき膜６が露出している。凹部５４の深さ（層間絶縁層１４の表面からの深さ）は、深さ調整膜５３の厚さと同程度である。例えば、深さ調整膜５３の厚さを１０μｍ程度とした場合、凹部５４の深さも１０μｍ程度となる。
このようにして、半導体パッケージの配線基板２０Ｆが形成される。配線基板２０Ｆの中央部の領域Ａには、搭載される半導体チップの外部接続端子と接続されるための電極パッド６ａが形成されている。また、配線基板２０Ｆの外周部の領域Ｂには、搭載されるリッド（放熱板）の接続部と接続されるための電極パッド４ａが領域Ａを囲むように枠状に形成されている（例えば、図３０の電極パッド６ａ参照）。
配線基板２０Ｆは、めっき膜４で構成される電極パッド４ａ、およびめっき膜６で構成される電極パッド６ａを有しており、電極パッド４ａおよび電極パッド６ａは層間絶縁層１４の表面からの深さが互いに異なって露出している。配線基板２０Ｆの領域Ａは、電極パッド６ａの露出面が層間絶縁層１４に形成された凹部５４の底面と同一面であり、ポケット状に形成されている。また、配線基板２０Ｆの領域Ｂは、電極パッド４ａの露出面が層間絶縁層１４の表面と同一面であり、フラット状に形成されている。これら電極パッド４ａ、６ａの露出面の深さの相違によって、電極パッド４ａと電極パッド６ａ形成部分の配線基板２０Ｆに異なる段差を形成することができる。
続いて、前記実施形態３で図２８、図２９を参照して説明した製造工程を行うことによって、図５９に示すように、半導体チップ２１およびリッド２３が搭載された配線基板２０Ｆを有する半導体パッケージ３０Ｆが形成される。
本実施形態における半導体パッケージ３０Ｆは、層間絶縁層１４から露出する電極パッド４ａ、６ａを有する配線基板２０Ｆを備え、電極パッド４ａ、６ａはそれぞれ層間絶縁層１４の表面からの深さが互いに異なって露出している。これにより、配線基板２０Ｆに種々の部品を搭載することに関しての自由度が、接続材の量制御の他、電極パッド４ａ、６ａの搭載面（露出面）の深さ制御が加わることによって高まる。したがって、配線基板２０Ｆと種々の部品との接続強度を高めることができるので、半導体パッケージ３０Ｆの信頼性を向上することができる。
また、配線基板２０Ｆでは、種々の部品（半導体チップ２１、リッド２３）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｆの電気的特性、信頼性を向上することができる。
（実施形態９）
前記実施形態３では、図２９に示したように、電極パッド４ａ、６ａが形成されている面側の配線基板２０Ａ上に種々の部品（半導体チップ２１、リッド２３）を搭載した場合について説明した。本実施形態では、図６０に示すように、電極４ａ、６ａが形成されている面側の配線基板２０Ｇ上に種々の部品（チップキャパシタ６１、はんだボール６２）を搭載し、その反対面の配線基板２０Ｇ上に半導体チップ６４を搭載する場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
本実施形態における配線基板２０Ｇは、前記実施形態３で図１９〜図２７を参照して説明した製造工程を用いて形成することができる。これらの製造工程を経て配線基板２０Ｇの電極パッド４ａおよび電極パッド６ａは、表面絶縁層１４の表面からの深さが互いに異なって露出することになる。また、電極パッド４ａ、６ａが形成されている面（以下、第１面という）側とは反対面（以下、第２面という）では、ソルダレジスト１７の表面から露出した配線１３が電極パッドとして構成している。
図６０に示すように、配線基板２０Ｇの第１面上には、チップキャパシタ６１が搭載されている。このチップキャパシタ６１には外部接続端子６３が形成されている。この外部接続端子６３と、配線基板２０Ｇの電極パッド４ａとがはんだ６６を介して電気的に接続されて、配線基板２０Ｇ上にチップキャパシタ６１は実装される。
また、配線基板２０Ｇの第１面上には、配線基板２０Ｇの外部接続端子としてはんだボール６２が搭載されている。このはんだボール６２と、配線基板２０Ｇの電極パッド６ａとが電気的に接続されて、配線基板２０Ｇ上にはんだボール６２は実装される。
また、配線基板２０Ｇの第２面上には、半導体チップ６４が搭載されている。半導体チップ６４の主面（素子形成面）には内部素子と電気的に接続されている金バンプやはんだバンプ等の外部接続端子６５が形成されている。この外部接続端子６５と、配線基板２０Ｇの電極パッド（配線１３）とが電気的に接続されて、配線基板２０Ｇ上に半導体チップ６４はフリップチップ実装される。
以上により、半導体チップ６４、チップキャパシタ６１およびはんだボール６２が搭載された配線基板２０Ｇを有する半導体パッケージ３０Ｇが形成される。前記実施形態３では、電極パッド４ａ、６ａが形成されている面上に半導体チップ２１を搭載したが（図２９参照）、本実施形態では、電極パッド４ａ、６ａが形成されている面（第１面）上に半導体チップ６４を搭載せずに、他の部品（チップキャパシタ６１、はんだボール６２）を搭載している。
本実施形態の配線基板２０Ｇでは、電極パッド４ａ、６ａが層間絶縁層１４の表面からの深さが互いに異なって露出しているので、配線基板２０Ｇ上に種々の部品（チップキャパシタ６１、はんだボール６２）を搭載できる自由度を高めることができる。なお、チップキャパシタ６１にかえて、チップ抵抗等の他の電気部品を搭載しても良い。また、配線基板２０Ｇの代わりに、前記実施形態１〜８で示したいずれかの構造の配線基板を適用することもできる。
また、配線基板２０Ｇでは、種々の部品（チップキャパシタ６１、はんだボール６２）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｇの電気的特性、信頼性を向上することができる。
（実施形態１０）
前記実施形態３では、図２９に示したように、電極パッド４ａ、６ａが形成されている面側の配線基板２０Ａ上に半導体チップ２１、リッド２３を搭載した場合について説明した。本実施形態では、別の部品（チップキャパシタ）を搭載する場合について説明する。なお、前記実施形態と重複する説明は省略する場合がある。
図６１に示す配線基板２０Ｈは、前記実施形態３で図１９〜図２７を参照して説明した製造工程を用いて形成することができる。これらの製造工程を経て配線基板２０Ｈの電極パッド４ａおよび電極パッド６ａは、表面絶縁層１４の表面からの深さが互いに異なって露出することになる。この配線基板２０Ｈの電極パッド４ａと、半導体チップ２１の外部接続端子２２とが電気的に接続されて配線基板２０Ｈ上に半導体チップ２１が搭載される。また、配線基板２０Ｈの電極パッド６ａと、チップキャパシタ６１の外部接続端子６３とがはんだ６６により電気的に接続されて配線基板２０Ｈ上にチップキャパシタ６１が搭載される。
このように、半導体チップ２１およびチップキャパシタ６１が搭載された配線基板２０Ｈを有する半導体パッケージ３０Ｈが形成される。本実施形態の配線基板２０Ｈでは、電極パッド４ａ、６ａが層間絶縁層１４の表面からの深さが互いに異なって露出しているので、配線基板２０Ｈ上に種々の部品を搭載できる自由度を高めることができる。なお、チップキャパシタ６１にかえて、チップ抵抗等の他の電気部品を搭載しても良い。また、配線基板２０Ｈの代わりに、前記実施形態１〜８で示したいずれかの構造の配線基板を適用することもできる。
また、配線基板２０Ｈでは、種々の部品（半導体チップ２１、チップキャパシタ６１）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｈの電気的特性、信頼性を向上することができる。
（実施形態１１）
図６２に示す配線基板２０Ｉは、前記実施形態５で図３６〜図４０を参照して説明した製造工程を用いて形成することができる。これらの製造工程を経て配線基板２０Ｉの電極パッド４ａおよび電極パッド６ａは、表面絶縁層１４の表面からの深さが互いに異なって露出することになる。この配線基板２０Ｉの電極パッド６ａと、半導体チップ２１の外部接続端子２２とが電気的に接続されて配線基板２０Ｉ上に半導体チップ２１が搭載される。また、配線基板２０Ｉの電極パッド４ａと、ＰＯＰ（Package On Package）基板７１の外部接続端子８０とが電気的に接続されて配線基板２０Ｉ上にＰＯＰ基板７１が搭載される。
なお、ＰＯＰ基板７１は、例えば、コア基板７２の両面に形成された配線７３、７４と、コア基板７２を貫通し、配線７３と配線７４とを電気的に接続するスルーホール７５と、配線７３、７４を覆うようにコア基板７２上に形成されたソルダレジスト７６、７７とを有する配線基板である。このＰＯＰ基板７１には半導体チップ７８が搭載されており、半導体チップ７８の金バンプやはんだバンプ等の外部接続端子７９と、ソルダレジスト７６から露出した配線７３とが電気的に接続されている。また、ＰＯＰ基板７１の外部接続端子８０が、半導体チップ７８が搭載された面とは反対面の配線７４に形成されている。
このように、半導体チップ２１およびＰＯＰ基板７１が搭載された配線基板２０Ｉを有する半導体パッケージ３０Ｉが形成される。本実施形態の配線基板２０Ｉでは、電極パッド４ａ、６ａが層間絶縁層１４の表面からの深さが互いに異なって露出しているので、配線基板２０Ｉ上に種々の部品を搭載できる自由度を高めることができる。なお、配線基板２０Ｉの代わりに、前記実施形態１〜８で示したいずれかの構造の配線基板を適用することもできる。
また、配線基板２０Ｉでは、種々の部品（半導体チップ２１、ＰＯＰ基板７１）を搭載できるが、種々の部品に対応させた材質を電極パッド４ａ、６ａに用いることができる。電極パッド４ａ、６ａの露出面の材質を搭載する部品に対応させて異ならせることによって、半導体パッケージ３０Ｉの電気的特性、信頼性を向上することができる。
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施形態１では、電極パッド４ａ（めっき膜４）を形成した後、電極パッド６ａ（めっき膜６）を形成した場合について説明したが、電極パッド４ａ、６ａはどちらを先に形成しても良い。他の前記実施形態においても、同様に、電極パッド４ａ、６ａはどちらを先に形成しても良い。
また、例えば、前記実施形態３では、図３０に示したように、電極パッド４ａの平面形状は円形状、電極パッド６ａの平面形状は枠状とした場合について説明したが、搭載される種々の部品によって、円形状や矩形状（半導体チップやチップキャパシタ搭載用）、枠状（蓋体搭載用）など各種形状のものが含まれる。他の前記実施形態においても、同様である。
また、電極パッド４ａ、６ａの最表層に露出するめっき膜としては、Ｃｕめっき膜やＡｕめっき膜にかえ、Ｓｎ（錫）めっき膜や、Ｓｎ−Ｐｂ（鉛）などのはんだめっき膜など、各種金属を用いることができる。
本発明は、配線基板、特に、半導体パッケージの配線基板の製造業に幅広く利用されるものである。
１ 支持板
２ レジスト層
２ａ 開口部
３ 深さ調整膜
４ めっき膜
４ａ 電極パッド
５ レジスト層
５ａ 開口部
６ めっき膜
６ａ 電極パッド
６ｅ Ａｕめっき膜
６ｆ Ｎｉめっき膜
６ｇ Ｃｕめっき膜
１１、１２、１３ 配線
１４、１５、１６ 層間絶縁層
１７ ソルダレジスト
１８ 凹部
２０Ａ〜２０Ｋ 配線基板
２１ 半導体チップ
２２ 外部接続端子
２３ リッド
２３ａ 蓋部
２３ｂ 接続部
２４ グリス
２５ はんだ
３０Ａ〜３０Ｋ 半導体パッケージ
４１ 深さ調整膜
４２ 凹部
５１ 支持板
５２ 給電層
５３ 深さ調整膜
５４ 凹部
６１ チップキャパシタ
６２ はんだボール
６３ 外部接続端子
６４ 半導体チップ
６５ 外部接続端子
６６ はんだ
７１ ＰＯＰ基板
７２ コア基板
７３、７４ 配線
７５ スルーホール
７６、７７ ソルダレジスト
７８ チップ
７９、８０ 外部接続端子
１０１ 配線基板
１０２ 電極パッド
１０３ 絶縁層
１０４ 凹部
１０５ 配線層
１０６ ソルダレジスト
１０７ ビア

Claims (13)

  1. 以下の工程を含むことを特徴とする配線基板の製造方法：
    （ａ）支持板上に開口部を有する第１レジスト層を形成し、電解めっき法により、前記第１レジスト層の開口部の支持板上に第１めっき膜を形成し、次いで、前記第１レジスト層を除去する工程；
    （ｂ）前記支持板上に開口部を有する第２レジスト層を形成し、電解めっき法により、前記第２レジスト層の開口部の支持板上に第２めっき膜を形成し、次いで、前記第２レジスト層を除去する工程；
    （ｃ）前記（ａ）、（ｂ）工程後に、前記第１および第２めっき膜と電気的に接続された配線層と絶縁層とを積層し、配線基板本体を形成する工程；
    （ｄ）前記（ｃ）工程後に、前記支持板を除去し、前記配線基板本体の支持板除去面に前記第１および第２めっき膜を露出する工程。
  2. 請求項１記載の配線基板の製造方法において、
    前記第１めっき膜と前記第２めっき膜が、異なる材質からなることを特徴とする配線基板の製造方法。
  3. 請求項１記載の配線基板の製造方法において、
    前記支持板はＮｉからなり、
    前記第１めっき膜はＣｕからなり、
    前記第２めっき膜はＡｕ／Ｐｄ／Ｎｉ／ＣｕまたはＡｕ／Ｎｉ／Ｃｕからなることを特徴とする配線基板の製造方法。
  4. 請求項１記載の配線基板の製造方法において、
    前記支持板上には給電層が形成されており、
    前記（ａ）工程および前記（ｂ）工程の電解めっき法では、前記給電層をめっき給電部として用いることを特徴とする配線基板の製造方法。
  5. 請求項４記載の配線基板の製造方法において、
    前記支持板はＣｕからなり、
    前記給電層はＮｉからなり、
    前記第１めっき膜はＣｕからなり、
    前記第２めっき膜はＡｕ／Ｐｄ／Ｎｉ／ＣｕまたはＡｕ／Ｎｉ／Ｃｕからなることを特徴とする配線基板の製造方法。
  6. 請求項４記載の配線基板の製造方法において、
    前記（ａ）工程または前記（ｂ）工程では、前記支持板と前記第１または第２めっき膜との間に深さ調整膜を形成し、
    前記（ｄ）工程では、前記支持板を除去した後、前記深さ調整膜を除去することを特徴とする配線基板の製造方法。
  7. 請求項６記載の配線基板の製造方法において、
    前記支持板はＣｕからなり、
    前記給電層はＮｉからなり、
    前記第１めっき膜はＣｕからなり、
    前記深さ調整膜はＮｉからなり、
    前記深さ調整膜上の前記第２めっき膜はＡｕ／Ｐｄ／Ｎｉ／ＣｕまたはＡｕ／Ｎｉ／Ｃｕからなることを特徴とする配線基板の製造方法。
  8. 請求項１記載の配線基板の製造方法において、
    前記（ａ）工程または前記（ｂ）工程では、前記支持板と前記第１または第２めっき膜との間に深さ調整膜を形成し、
    前記（ｄ）工程では、前記支持板を除去した後、前記深さ調整膜を除去することを特徴とする配線基板の製造方法。
  9. 請求項８記載の配線基板の製造方法において、
    前記支持板はＣｕからなり、
    前記深さ調整膜はＮｉからなり、
    前記深さ調整膜上の前記第１めっき膜はＣｕからなり、
    前記第２めっき膜はＡｕ／Ｐｄ／Ｎｉ／ＣｕまたはＡｕ／Ｎｉ／Ｃｕからなることを特徴とする配線基板の製造方法。
  10. 請求項８記載の配線基板の製造方法において、
    前記支持板はＮｉからなり、
    前記深さ調整膜はＮｉからなり、
    前記第１めっき膜はＣｕからなり、
    前記深さ調整膜上の前記第２めっき膜はＡｕ／Ｐｄ／Ｎｉ／ＣｕまたはＡｕ／Ｎｉ／Ｃｕからなることを特徴とする配線基板の製造方法。
  11. 請求項１記載の配線基板の製造方法において、
    前記（ａ）工程では、前記支持板と前記第１めっき膜との間に第１深さ調整膜を形成し、
    前記（ｂ）工程では、前記支持板と前記第２めっき膜との間に第２深さ調整膜を形成し、
    前記（ｄ）工程では、前記支持板および前記第２深さ調整膜を除去した後、前記第１深さ調整膜を除去することを特徴とする配線基板の製造方法。
  12. 請求項１１記載の配線基板の製造方法において、
    前記支持板はＣｕからなり、
    前記第１深さ調整膜はＮｉからなり、
    前記第１深さ調整膜上の前記第１めっき膜はＣｕからなり、
    前記第２深さ調整膜はＣｕからなり、
    前記第２深さ調整膜上の前記第２めっき膜はＡｕ／Ｐｄ／Ｎｉ／ＣｕまたはＡｕ／Ｎｉ／Ｃｕからなることを特徴とする配線基板の製造方法。
  13. 前記請求項１〜１２のいずれか一項に記載の配線基板の製造方法において、
    前記（ｄ）工程後に、前記第１および前記第２めっき膜のそれぞれには異なる部品が電気的に接続されることを特徴とする配線基板の製造方法。
JP2009140529A 2009-06-11 2009-06-11 配線基板の製造方法 Active JP5231340B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009140529A JP5231340B2 (ja) 2009-06-11 2009-06-11 配線基板の製造方法
US12/797,905 US8790504B2 (en) 2009-06-11 2010-06-10 Method of manufacturing wiring substrate
KR1020100055592A KR101985020B1 (ko) 2009-06-11 2010-06-11 배선기판의 제조방법
TW099119062A TWI523591B (zh) 2009-06-11 2010-06-11 佈線基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009140529A JP5231340B2 (ja) 2009-06-11 2009-06-11 配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013057587A Division JP5574132B2 (ja) 2013-03-21 2013-03-21 配線基板および半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2010287742A true JP2010287742A (ja) 2010-12-24
JP2010287742A5 JP2010287742A5 (ja) 2012-05-24
JP5231340B2 JP5231340B2 (ja) 2013-07-10

Family

ID=43305482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140529A Active JP5231340B2 (ja) 2009-06-11 2009-06-11 配線基板の製造方法

Country Status (4)

Country Link
US (1) US8790504B2 (ja)
JP (1) JP5231340B2 (ja)
KR (1) KR101985020B1 (ja)
TW (1) TWI523591B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872326B2 (en) 2012-08-29 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional (3D) fan-out packaging mechanisms
JP2019201121A (ja) * 2018-05-17 2019-11-21 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
WO2023210815A1 (ja) * 2022-04-28 2023-11-02 凸版印刷株式会社 配線基板、半導体装置及び配線基板の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP6234132B2 (ja) * 2013-09-19 2017-11-22 新光電気工業株式会社 配線基板の製造方法
JP6516399B2 (ja) * 2013-10-25 2019-05-22 セイコーインスツル株式会社 電子デバイス
US9673119B2 (en) * 2014-01-24 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for bonding package lid
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10314171B1 (en) * 2017-12-29 2019-06-04 Intel Corporation Package assembly with hermetic cavity
CN111405774B (zh) * 2020-03-18 2021-05-28 盐城维信电子有限公司 一种线路板及其制造方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220033636A (ko) 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214534A (ja) * 2006-02-09 2007-08-23 Phoenix Precision Technology Corp 導電構造を具備する回路基板の製造方法
JP2008270346A (ja) * 2007-04-17 2008-11-06 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US7501328B2 (en) * 2003-05-07 2009-03-10 Microfabrica Inc. Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
JP2005235982A (ja) 2004-02-19 2005-09-02 Dainippon Printing Co Ltd 配線基板の製造方法と配線基板、および半導体パッケージ
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
JP5091469B2 (ja) * 2006-12-05 2012-12-05 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR20090022877A (ko) * 2007-08-31 2009-03-04 주식회사 탑 엔지니어링 박막 금속 전도선의 제조 방법
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214534A (ja) * 2006-02-09 2007-08-23 Phoenix Precision Technology Corp 導電構造を具備する回路基板の製造方法
JP2008270346A (ja) * 2007-04-17 2008-11-06 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872326B2 (en) 2012-08-29 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional (3D) fan-out packaging mechanisms
US9431367B2 (en) 2012-08-29 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor package
KR101752592B1 (ko) * 2012-08-29 2017-06-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3차원 팬 아웃 패키징 메커니즘
US9960125B2 (en) 2012-08-29 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor package
US10276516B2 (en) 2012-08-29 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package
US10672723B2 (en) 2012-08-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package
US11362046B2 (en) 2012-08-29 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
JP2019201121A (ja) * 2018-05-17 2019-11-21 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
JP7063718B2 (ja) 2018-05-17 2022-05-09 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
WO2023210815A1 (ja) * 2022-04-28 2023-11-02 凸版印刷株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
TW201108894A (en) 2011-03-01
KR20100133317A (ko) 2010-12-21
TWI523591B (zh) 2016-02-21
US20100314254A1 (en) 2010-12-16
JP5231340B2 (ja) 2013-07-10
US8790504B2 (en) 2014-07-29
KR101985020B1 (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
JP5561460B2 (ja) 配線基板および配線基板の製造方法
JP5231340B2 (ja) 配線基板の製造方法
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2007201254A (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP2014082334A (ja) 配線板及びその製造方法
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP2015146346A (ja) 多層配線板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP5574132B2 (ja) 配線基板および半導体パッケージ
US6207354B1 (en) Method of making an organic chip carrier package
JP2008211254A (ja) 部品内蔵多層回路基板
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP6856444B2 (ja) 配線基板、配線基板の製造方法
JP6806315B2 (ja) プリント回路基板
JP3834305B2 (ja) 多層配線基板の製造方法
JP2023160444A (ja) 配線基板及び配線基板の製造方法
JP6157821B2 (ja) 配線板及びその製造方法
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150