JP6504665B2 - 印刷回路基板、その製造方法、及び電子部品モジュール - Google Patents

印刷回路基板、その製造方法、及び電子部品モジュール Download PDF

Info

Publication number
JP6504665B2
JP6504665B2 JP2015230980A JP2015230980A JP6504665B2 JP 6504665 B2 JP6504665 B2 JP 6504665B2 JP 2015230980 A JP2015230980 A JP 2015230980A JP 2015230980 A JP2015230980 A JP 2015230980A JP 6504665 B2 JP6504665 B2 JP 6504665B2
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
circuit
printed circuit
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230980A
Other languages
English (en)
Other versions
JP2016201529A (ja
Inventor
ホ リー、ジョン
ホ リー、ジョン
ド クウェオン、ユン
ド クウェオン、ユン
ジョオン キム、ヒュン
ジョオン キム、ヒュン
ヨ クク、セウン
ヨ クク、セウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016201529A publication Critical patent/JP2016201529A/ja
Application granted granted Critical
Publication of JP6504665B2 publication Critical patent/JP6504665B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は、印刷回路基板、その製造方法、及び電子部品モジュールに関する。
最近、モバイル機器とタブレットＰＣなどの高性能化、高集積化に伴いＣＰＵ、ＧＰＵ、ＡＰなどの中核部品も高性能、高集積化している。このために、パッケージ基板においても線幅３μｍ以下の微細パターン技術を具現するための多様な技術と構造が検討されている。
米国特許出願公開第２０１１／０１０３０３０号明細書
本発明の一目的は、反り制御が容易な印刷回路基板及びその製造方法を提供することである。
本発明の他の目的は、微細パターンと微細ピッチに対応することができる印刷回路基板及びその製造方法を提供することである。
本発明の他の目的は、複数の電子部品間（ｄｉｅ ｔｏ ｄｉｅ）の連結が可能なパターンを有する印刷回路基板及びその製造方法を提供することである。
本発明のさらに他の目的は、設計自由度を改善し、製品のサイズと層数を減らすことができる印刷回路基板及びその製造方法を提供することである。
本発明のさらに他の目的は、上記印刷回路基板を適用した電子部品モジュールを提供することである。
本発明の一実施例による印刷回路基板は、貫通部及び第１の回路パターンを有する回路基板と、第２の回路パターンを含む微細回路構造体を有し、上記貫通部に収容される連結基板と、を含む。
本発明によれば、反り制御が容易な印刷回路基板及びその製造方法を提供することができる。また、微細パターンと微細ピッチに対応することができる印刷回路基板及びその製造方法を提供することができる。また、複数の電子部品間（ｄｉｅ ｔｏ ｄｉｅ）の連結が可能なパターンを有する印刷回路基板及びその製造方法を提供することができる。また、設計自由度を改善し、製品のサイズと層数を減らすことができる印刷回路基板及びその製造方法を提供することができる。また、上記印刷回路基板を適用した電子部品モジュールを提供することができる。
本発明の一実施例による印刷回路基板を例示する断面図である。 本発明の他の実施例による印刷回路基板を例示する断面図である。 本発明のさらに他の実施例による印刷回路基板を例示する断面図である。 本発明のさらに他の実施例による印刷回路基板を例示する断面図である。 本発明のさらに他の実施例による印刷回路基板を例示する断面図である。 本発明の一実施例による電子部品モジュールを例示する断面図である。 本発明の他の実施例による電子部品モジュールを例示する断面図である。 本発明の一実施例による電子部品モジュールの製造方法を示すフローチャートである。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を示すフローチャートである。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。 本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
印刷回路基板
図１は、本発明の一実施例による印刷回路基板を例示する断面図である。
図１を参照すると、上記印刷回路基板は、貫通部１０１を有する回路基板１００と、上記貫通部１０１に収容される連結基板１０と、を含む。
上記回路基板１００は、複数の回路層と上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層を含む多層印刷回路基板である。例えば、上記回路基板１００としては、通常のコア基板を含むＢＧＡ基板を用いることができる。
上記回路基板１００はまた、層間回路層を連結させるためのブラインドビア及び貫通ビアを含む。
上記回路層は、電子部品などの外部製品との接続のための第１のパッド１１５、１２５を含む。
上記連結基板１０は、コア絶縁層１１と上記コア絶縁層１１の上面に微細回路構造体１０Ａを有し、下面に金属層１２を有する。
上記微細回路構造体１０Ａは、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む。
上記微細回路構造体１０Ａの回路層は、上記回路基板１００の回路層に比べて小さいピッチの微細パターンを有するように形成される。
上記微細回路構造体１０Ａはまた、層間回路層を連結させるためのビアを含む。
上記微細回路構造体１０Ａの回路層は、印刷回路基板に実装される複数の電子部品を連結する信号線の機能をする回路パターンを含むことができる。
上記微細回路構造体１０Ａの回路層は、電子部品などの外部製品との接続のための第２のパッド４２を含む。
上記第２のパッド４２は、上記第１のパッド１１５、１２５より小さいピッチを有する。
上記金属層１２は、連結基板１０の下面に形成されて反り（ｗａｒｐａｇｅ）制御と放熱効果に寄与する。
上記微細回路構造体１０Ａに用いられる絶縁層としては、微細回路の形成が容易となるように感光性絶縁層を用いることができる。上記微細回路構造体１０Ａに用いられる絶縁層としては、通常の樹脂絶縁層材料より表面粗さが低い感光性絶縁層、例えば、ガラスシートを含有しない感光性絶縁層を用いることができる。
通常、電子部品間の連結のためにはシリコンインターポーザなどの高価な技術が必要であるが、本実施例によれば、一般の樹脂基板を用いることにより、熱膨張係数ミスマッチ（ｍｉｓｍａｔｃｈ）を最小化し密着力を向上させると共に安価なインターポーザの具現が可能となる。
また、連結基板において回路基板の絶縁層に比べて相対的に厚いコア絶縁層を用いることにより、反り制御が容易となる。
さらに、微細回路構造体を連結基板の一部に形成して新規工法の適用面積を小さくすることにより、投資費用を節減し既存のインフラを最大限に活用することができるという長所がある。
一方、上記回路基板１００及び微細回路構造体１０Ａに用いられる回路層には、印刷回路基板分野で回路用伝導性物質として用いられるものであればいずれのものでも制限なく適用されることができる。例えば、上記回路層は、銅（Ｃｕ）で形成されることができる。
また、上記連結基板１０の金属層１２は、通常の回路層と同一の物質で形成されることができる。
上記回路基板１００及び連結基板１０のコア絶縁層１１に用いられる絶縁層には、通常、印刷回路基板において絶縁素材として用いられる絶縁樹脂であれば特に限定されず、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂を用いることができる。例えば、上記絶縁層は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などの樹脂で形成されることができる。
上記回路基板１００と連結基板１０の間には充填樹脂１６０が形成されることができる。上記充填樹脂１６０としては、通常、印刷回路基板の層間絶縁材として用いられる物質又はソルダレジストを用いることができる。
さらに、上記回路基板１００及び連結基板１０の最外層上には、複数のパッド１１５、１２５を露出させる保護層として通常の液状又はフィルム型のソルダレジスト層１４０、１５０が形成されることができる。
上記ソルダレジスト層は、最外層の回路パターンを保護し、電気的絶縁のために形成されるものであり、外部製品と接続される最外層のパッドを露出させるために開口部が形成される。
上記ソルダレジスト層の開口部から露出したパッド上には表面処理層が選択的にさらに形成されることができる。
上記表面処理層は、当業界に公知のものであれば特に限定されず、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）又は無電解スズメッキ（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などによって形成されることができる。
このような過程を経て形成されたパッドは、適用目的に応じて、ワイヤボンディング用パッド又はバンプ用パッドとして用いられるか又はハンダボールのような外部接続端子を装着するためのハンダボール用パッドとして用いられる。
本実施例では、第１のパッド１２５に形成された外部接続端子としてハンダボール１７０を示した。
図２は本発明の他の実施例による印刷回路基板を例示する断面図であり、重複する構成に関する説明は省略する。
図２を参照すると、上記印刷回路基板は、回路基板１００と、上記回路基板１００を貫通して位置する連結基板１０と、を含む。
上記連結基板１０は、コア絶縁層１１と、上記コア絶縁層１１の両面に形成された微細回路構造体１０Ａを有し、上記両面の微細回路構造体１０Ａは、上記コア絶縁層１１を貫通するビア１５を介して電気的に連結される。
上記微細回路構造体１０Ａは、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む。
上記微細回路構造体１０Ａの回路層は、上記回路基板１００の回路層に比べて小さいピッチの微細パターンを有するように形成される。
上記微細回路構造体１０Ａはまた、層間回路層を連結させるためのビアを含む。
上記微細回路構造体１０Ａの回路層は、印刷回路基板に実装される複数の電子部品を連結する信号線の機能をする回路パターンを含むことができる。
上記微細回路構造体１０Ａの回路層は、電子部品などの外部製品との接続のための第２のパッド５２を含む。
上記第２のパッド５２は、上記第１のパッド１１５、１２５より小さいピッチを有する。
上記微細回路構造体１０Ａに用いられる絶縁層としては、微細回路の形成が容易となるように感光性絶縁層を用いることができる。上記微細回路構造体１０Ａに用いられる絶縁層としては、通常の樹脂絶縁層材料より表面粗さが低い感光性絶縁層、例えば、ガラスシートを含有しない感光性絶縁層を用いることができる。
通常、電子部品間の連結のためにはシリコンインターポーザなどの高価な技術が必要であるが、本実施例によれば、一般の樹脂基板を用いることにより、熱膨張係数ミスマッチを最小化し密着力を向上させると共に安価なインターポーザの具現が可能となる。
また、連結基板において回路基板の絶縁層に比べて相対的に厚いコア絶縁層を用いることにより、反り制御が容易となる。
また、微細回路構造体を連結基板の両面の一部に形成して新規工法の適用面積を小さくすることにより、投資費用を節減し既存のインフラを最大限に活用することができる。さらに、両面適用が可能であるため、３Ｄ積層（ｓｔａｃｋｉｎｇ）と類似した効果が得られる。
図３は本発明のさらに他の実施例による印刷回路基板を例示する断面図であり、重複する構成に関する説明は省略する。
図３を参照すると、上記印刷回路基板は、回路基板１００と、上記回路基板１００を貫通して位置する連結基板１０と、を含む。
上記連結基板１０は、コア絶縁層１１と上記コア絶縁層１１の上面に微細回路構造体１０Ａを有し、下面に金属層１２を有する。
上記回路基板１００と連結基板１０の回路層１１３、４３上にはそれぞれビルドアップ絶縁層１３０とビルドアップ回路層１３９を含む一つ以上のビルドアップ層が形成される。
さらに、最外層のビルドアップ回路層１３９上には、複数のパッド１３５、１３７を露出させる保護層として通常の液状又はフィルム型のソルダレジスト層２４０が形成されることができる。
本実施例によれば、回路基板１００と連結基板１０上に同時にビルドアップ層が形成されることにより、実際に適用される製品によってデザイン自由度を向上させることができるという長所がある。
図４及び図５は本発明のさらに他の実施例による印刷回路基板を例示する断面図であり、重複する構成に関する説明は省略する。
図４を参照すると、上記印刷回路基板は、回路基板１００と、上記回路基板１００を貫通して位置する連結基板１０と、を含む。
上記回路基板１００としては、通常のコアレス基板、即ち、薄板の基板を用いることができる。
上記連結基板１０は、コア絶縁層１１と上記コア絶縁層１１の上面に微細回路構造体１０Ａを有し、下面に金属層１２を有する。
図５を参照すると、上記印刷回路基板は、回路基板１００と、上記回路基板１００を貫通して位置する連結基板１０と、を含む。
上記回路基板１００としては、通常のコアレス基板、即ち、薄板の基板を用いることができる。
上記連結基板１０は、コア絶縁層１１と、上記コア絶縁層１１の両面に形成された微細回路構造体１０Ａを有し、上記両面の微細回路構造体１０Ａは、上記コア絶縁層１１を貫通するビア１５を介して電気的に連結される。
電子部品モジュール
図６は本発明の一実施例による電子部品モジュールを例示する断面図であり、重複する構成に関する説明は省略する。
図６を参照すると、上記電子部品モジュールは、印刷回路基板に搭載された電子部品５０１、５０２を含む。
上記印刷回路基板は、貫通部１０１を有する回路基板１００と、上記貫通部１０１に収容される連結基板１０と、を含む。
上記回路基板１００は、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む多層印刷回路基板である。例えば、上記回路基板１００としては、通常のコア基板を含むＢＧＡ基板を用いることができる。
上記回路層は、電子部品などの外部製品との接続のための第１のパッド１１５、１２５を含む。
上記第１のパッド１１５上にはフリップチップボンディングによって電子部品５０１、５０２が搭載され、上記第１のパッド１２５上には外部接続端子としてハンダボール１７０が実装され、上記ハンダボール１７０を介して、例えば、メインボード（図示せず）のような外部製品と接続される。
上記連結基板１０は、コア絶縁層１１と上記コア絶縁層１１の上面に微細回路構造体１０Ａを有し、下面に金属層１２を有する。
上記微細回路構造体１０Ａは、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む。
上記微細回路構造体１０Ａの回路層は、上記回路基板１００の回路層に比べて小さいピッチの微細パターンを有するように形成される。
上記微細回路構造体１０Ａの回路層は、印刷回路基板に実装される複数の電子部品を連結する信号線の機能をする回路パターンを含む。
上記微細回路構造体１０Ａの回路層は、電子部品などの外部製品との接続のための第２のパッド４２を含む。
上記第２のパッド４２は、上記第１のパッド１１５、１２５より小さいピッチを有する。
上記金属層１２は、連結基板１０の下面に形成されて反り制御と放熱効果に寄与する。
上記微細回路構造体１０Ａに用いられる絶縁層としては、微細回路の形成が容易となるように感光性絶縁層を用いることができる。上記微細回路構造体１０Ａに用いられる絶縁層としては、通常の樹脂絶縁層材料より表面粗さが低い感光性絶縁層、例えば、ガラスシートを含有しない感光性絶縁層を用いることができる。
上記電子部品５０１、５０２は、回路基板１００の第１のパッド１１５及び連結基板１０の第２のパッド４２に連結されて印刷回路基板に搭載される。
上記電子部品５０１、５０２は受動素子と能動素子のような多様な電子素子を含み、通常、印刷回路基板上に実装されるか又は内部に内蔵されることができる電子素子であれば特に制限なく適用可能である。
上記電子部品５０１、５０２は、上記微細回路構造体１０Ａに形成された信号線を介して相互に連結される。
通常、電子部品間の連結のためにはシリコンインターポーザなどの高価な技術が必要であるが、本実施例によれば、一般の樹脂基板を用いることにより、熱膨張係数ミスマッチ（ｍｉｓｍａｔｃｈ）を最小化し密着力を向上させると共に安価なインターポーザの具現が可能となる。
また、連結基板において回路基板の絶縁層に比べて相対的に厚いコア絶縁層を用いることにより、反り制御が容易となる。
さらに、微細回路構造体を連結基板の一部に形成して新規工法の適用面積を小さくすることにより、投資費用を節減し既存のインフラを最大限に活用することができるという長所がある。
図７は本発明の他の実施例による電子部品モジュールを例示する断面図であり、重複する構成に関する説明は省略する。
図７を参照すると、上記電子部品モジュールは、印刷回路基板に搭載された電子部品５０１、５０２、５０３を含む。
上記印刷回路基板は、貫通部１０１を有する回路基板１００と、上記貫通部１０１に収容される連結基板１０と、を含む。
上記回路基板１００は、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む多層印刷回路基板である。例えば、上記回路基板１００としては、通常のコア基板を含むＢＧＡ基板を用いることができる。
上記回路層は、電子部品などの外部製品との接続のための第１のパッド１１５、１２５を含む。
上記第１のパッド１１５上にはフリップチップボンディングによって電子部品５０１、５０２が搭載され、上記第１のパッド１２５上には外部接続端子としてハンダボール１７０が実装され、上記ハンダボール１７０を介して、例えば、メインボード（図示せず）のような外部製品と接続される。
上記連結基板１０は、コア絶縁層１１と、上記コア絶縁層１１の両面に形成された微細回路構造体１０Ａを有し、上記両面の微細回路構造体１０Ａは、上記コア絶縁層１１を貫通するビア１５を介して電気的に連結される。
上記微細回路構造体１０Ａは、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む。
上記微細回路構造体１０Ａの回路層は、上記回路基板１００の回路層に比べて小さいピッチの微細パターンを有するように形成される。
上記微細回路構造体１０Ａの回路層は、印刷回路基板に実装される複数の電子部品を連結する信号線の機能をする回路パターンを含む。
上記微細回路構造体１０Ａの回路層は、電子部品などの外部製品との接続のための第２のパッド５２を含む。
上記第２のパッド５２は、上記第１のパッド１１５、１２５より小さいピッチを有する。
上記微細回路構造体１０Ａに用いられる絶縁層としては、微細回路の形成が容易となるように感光性絶縁層を用いることができる。上記微細回路構造体１０Ａに用いられる絶縁層としては、通常の樹脂絶縁層材料より表面粗さが低い感光性絶縁層、例えば、ガラスシートを含有しない感光性絶縁層を用いることができる。
上記電子部品５０１、５０２は、回路基板１００の第１のパッド１１５及び連結基板１０の第２のパッド５２に連結されて印刷回路基板の上面に搭載され、上記電子部品５０３は、上記連結基板１０の第２のパッド５２に連結されて印刷回路基板の下面に搭載される。
上記電子部品５０１、５０２、５０３は受動素子と能動素子のような多様な電子素子を含み、通常、印刷回路基板上に実装されるか又は内部に内蔵されることができる電子素子であれば特に制限なく適用可能である。
通常、電子部品間の連結のためにはシリコンインターポーザなどの高価な技術が必要であるが、本実施例によれば、一般の樹脂基板を用いることにより、熱膨張係数ミスマッチを最小化し密着力を向上させると共に安価なインターポーザの具現が可能となる。
また、連結基板において回路基板の絶縁層に比べて相対的に厚いコア絶縁層を用いることにより、反り制御が容易となる。
また、微細回路構造体を連結基板の両面の一部に形成して新規工法の適用面積を小さくすることにより、投資費用を節減し既存のインフラを最大限に活用することができる。さらに、両面適用が可能であるため、３Ｄ積層（ｓｔａｃｋｉｎｇ）と類似した効果が得られる。
印刷回路基板／電子部品モジュールの製造方法
図８は、本発明の一実施例による電子部品モジュールの製造方法を示すフローチャートであり、図９〜図２２は、本発明の一実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。
図８を参照すると、上記製造方法は、貫通部を有する回路基板を準備する段階Ｓ１０１と、連結基板を準備する段階Ｓ１０２と、貫通部に連結基板を収容する段階Ｓ１０３と、ソルダレジスト層を形成する段階Ｓ１０４と、素子を実装する段階Ｓ１０５と、を含む。
以下、図９〜図２２に示す工程断面図を参照してそれぞれの工程を説明する。
図９〜図１６を参照して、一実施例により連結基板を製造する過程を説明する。
まず、図９を参照すると、両面に金属層１２を有するコア絶縁層１１を準備する。
上記コア絶縁層１１には、通常、印刷回路基板において絶縁素材として用いられる絶縁樹脂であれば特に限定されず、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂を用いることができる。例えば、上記絶縁層は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などの樹脂で形成されることができる。
上記金属層１２は、通常の回路層と同一の物質で形成されることができる。例えば、上記回路層は、銅（Ｃｕ）で形成されることができる。
上記両面に金属層１２を有するコア絶縁層１１として、例えば、通常の両面銅張積層板を用いることができる。
次に、図１０を参照すると、上記コア絶縁層１１の上面に所定の開口部１１０１を有するようにパターン化されたメッキレジスト層１１００を形成する。
上記メッキレジスト層１１００には、通常の液状又はフィルム型のドライフィルムを用いることができる。
また、図示されてはいないが、メッキレジスト層１１００を形成する前に、上記上面の金属層１２をハーフエッチング（ｈａｌｆ−ｅｔｃｈｉｎｇ）した後、無電解メッキによってシード層を形成することができる。
次に、図１１を参照すると、無電解及び／又は電解金属メッキによって上記開口部１１０１に第１の回路層１３を形成する。
次に、図１２を参照すると、メッキレジスト層１１００を除去し、図１３を参照すると、第１の感光性絶縁層２１を適用した後、通常の露光及び現像を含むフォトリソグラフィー工程を経てビアホールを形成する。
次に、図１４を参照すると、無電解及び電解金属メッキによって第２の回路層２２を形成する。
次に、図１５を参照すると、第２の感光性絶縁層３１を形成した後、第３の回路層３２を形成し、図１６を参照すると、第３の感光性絶縁層４１を形成した後、第２のパッド４２を含む第４の回路層を形成する。
本実施例では、微細回路構造体の一例として４層の回路層を示したが、実際に適用される製品によって回路層の数は多様に変更可能である。また、当業界に公知の回路形成方法であれば特に限定されず、ＳＡＰ（ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、ＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、アディティブ工法（ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（ｓｕｂｔｒａｃｔｉｖｅ ｐｒｏｃｅｓｓ）などによって形成可能である。
上記のような過程を経て、コア絶縁層１１の上面に微細回路構造体１０Ａが形成され、上記コア絶縁層１１の下面に金属層１２が形成された連結基板１０を準備する。
ここで、上記下面の金属層１２は、放熱機能などの目的に応じて厚さが調節されることができる。
次に、図１７を参照すると、回路基板１００として、貫通部１０１を有する印刷回路基板を準備する。
上記回路基板１００は、複数の回路層と、上記複数の回路層を絶縁させるために上記複数の回路層の間に介在される複数の絶縁層と、を含む多層印刷回路基板である。上記回路基板１００としては、例えば、ＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）用基板を用いることができる。
上記回路基板１００はまた、層間回路層を連結させるためのブラインドビア及び貫通ビアを含む。
上記回路層は、電子部品などの外部製品との接続のための第１のパッド１１５、１２５を有する。
上記回路基板１００の貫通部１０１は、回路基板１００に連結基板１０を収容するために穿孔される領域であり、連結基板１０が容易に挿入されることができるようにそのサイズ及び形状が決定される。
上記貫通部１０１の穿孔は、特に限定されず、一例として機械的ドリル加工などによって行われることができる。
上記回路基板１００の上面には、最外層の第１のパッド１１５を露出させる第１のソルダレジスト層１４０が形成される。
一方、本実施例では、本段階で第１のソルダレジスト層１４０が形成されることを説明したが、特にこれに限定されない。
例えば、あとでキャリアフィルムを除去してから、上記回路基板と上記回路基板に収容される連結基板の上面に同時にビルドアップ層を形成した後、その上面に第１のソルダレジスト層１４０を形成してもよい。
次に、図１８を参照すると、上記回路基板１００の上面にキャリアフィルム１０００を付着する。
上記キャリアフィルム１０００は、回路基板１００と、あとで挿入される連結基板１０を安定して載置することができる支持台の役割をする部材であり、支持台の役割をすると共に着脱が容易な材料であれば特に制限なく適用可能である。
例えば、上記キャリアフィルム１０００としては、熱を加える場合に接着力がなくなり非接着性を示す接着部材を用いることができる。この場合、基板の固定が容易であり、除去も熱処理によって容易に行うことができるという長所がある。例えば、上記熱処理の際に非接着性を示す接着剤としてはウレタン発泡テープなどがあるが、特にこれに限定されない。
次に、図１９を参照すると、連結基板１０を上記回路基板１００の貫通部１０１に収容する。
次に、図２０を参照すると、キャリアフィルム１０００が付着されていない回路基板１００及び連結基板１０の下面に第２のソルダレジスト層１５０を形成し、複数の第１のパッド１２５を露出させる開口部を形成する。
また、図示されてはいないが、上記ソルダレジスト層を形成する前に、必要に応じて、ビルドアップ回路層及び／又はビルドアップ絶縁層を含むビルドアップ層をさらに形成することができる。
また、上記ソルダレジスト層の開口部から露出した第１のパッド１２５上には、選択的に表面処理層を形成することができる。
ここで、上記回路基板１００の貫通部１０１と連結基板１０の間には充填樹脂１６０が形成される。
上記充填樹脂１６０は、別途の樹脂充填過程を経て形成されるか、又は上記最外層上にソルダレジスト層を形成する過程で空いた空間にソルダレジストを充填することにより形成されることができる。
次に、図２１を参照すると、露出した第１のパッド１２５上に外部接続端子としてハンダボール１７０を実装する。
上記のようなハンダボール１７０を介して、あとで他の電子部品、上下部パッケージ又はマザーボードのような外部製品との接続が可能である。
次に、図２２を参照すると、キャリアフィルム１０００を除去し、印刷回路基板の上面に電子部品５０１、５０２を搭載する。
上記電子部品５０１、５０２は、第１のパッド１１５と第２のパッド４２に接続されて搭載される。
上記電子部品５０１、５０２は、上記連結基板１０の微細回路構造体１０Ａに具現された信号線によって相互に連結される。
図２３は、本発明の他の実施例による電子部品モジュールの製造方法を示すフローチャートであり、図２４〜図３８は、本発明の他の実施例による電子部品モジュールの製造方法を工程順に示す工程断面図である。
図２３を参照すると、上記製造方法は、貫通部を有する回路基板を準備する段階Ｓ２０１と、連結基板を準備する段階Ｓ２０２と、貫通部に連結基板を収容する段階Ｓ２０３と、ソルダレジスト層を形成する段階Ｓ２０４と、素子を実装する段階Ｓ２０５と、を含む。
以下、図２４〜図３８に示す工程断面図を参照してそれぞれの工程を説明する。
図２４〜図３２を参照して、他の実施例により連結基板を製造する過程を説明する。
まず、図２４を参照すると、コア絶縁層１１を準備する。
次に、図２５を参照すると、上記コア絶縁層１１を貫通する貫通孔１１Ａを形成する。
上記貫通孔１１Ａは、例えば、コア絶縁層１１の両面をレーザードリル加工することにより形成されることができる。
本実施例では、砂時計状の貫通孔を例示したが、特にこれに限定されない。
次に、図２６を参照すると、無電解及び電解金属メッキによって、上記貫通孔１１Ａを含めてコア絶縁層１１の両面に第１の回路層１３を形成する。
上記第１の回路層１３は、コア絶縁層１１を貫通するビア１５を含む。
次に、図２７を参照すると、第１の感光性絶縁層２１を適用した後、通常の露光及び現像を含むフォトリソグラフィー工程を経てビアホールを形成する。
次に、図２８を参照すると、無電解及び電解金属メッキによって第２の回路層２２を形成する。
次に、図２９及び図３０を参照すると、第２の感光性絶縁層３１を形成した後、第３の回路層３２を形成し、図３１を参照すると、第３の感光性絶縁層４１を形成した後、第４の回路層４３を形成する。
最後に、図３２を参照すると、第４の感光性絶縁層５１を形成した後、第２のパッド５２を含む第５の回路層を形成する。
上記のような過程を経て、コア絶縁層１１の両面に微細回路構造体１０Ａが形成された連結基板１０を準備する。
次に、図３３を参照すると、回路基板１００として、貫通部１０１を有する印刷回路基板を準備する。
一方、本実施例では、本段階で回路基板１００に第１のソルダレジスト層１４０が形成されることを図示したが、特にこれに限定されない。
例えば、あとでキャリアフィルムを除去してから、上記回路基板と上記回路基板に収容される連結基板の上面に同時にビルドアップ層を形成した後、その上面に第１のソルダレジスト層１４０を形成してもよい。
次に、図３４を参照すると、上記回路基板１００の上面にキャリアフィルム１０００を付着する。
次に、図３５を参照すると、連結基板１０を上記回路基板１００の貫通部１０１に収容する。
次に、図３６を参照すると、キャリアフィルム１０００が付着されていない回路基板１００及び連結基板１０の下面に第２のソルダレジスト層１５０を形成し、複数の第１のパッド１２５を露出させる開口部を形成する。
次に、図３７を参照すると、露出した第１のパッド１２５上に外部接続端子としてハンダボール１７０を実装する。
上記のようなハンダボール１７０を介して、あとで他の電子部品、上下部パッケージ又はマザーボードのような外部製品との接続が可能である。
一方、本実施例では、キャリアフィルム１０００を除去する前に第２のソルダレジスト層１５０を形成しハンダボール１７０を実装する場合を一例として説明したが、特にこれに限定されない。
例えば、キャリアフィルム１０００を除去した後、第２のソルダレジスト層１５０を形成しハンダボール１７０を実装してもよい。
次に、図３８を参照すると、キャリアフィルム１０００を除去し、印刷回路基板の両面に電子部品５０１、５０２、５０３を搭載する。
上記電子部品５０１、５０２は、第１のパッド１１５と第２のパッド５２に接続されて印刷回路基板の上面に搭載される。
上記電子部品５０１、５０２は、上記連結基板１０の微細回路構造体１０Ａに具現された信号線によって相互に連結される。
また、上記電子部品５０３は、第２のパッド５２に接続されて印刷回路基板の下面に搭載される。
上記複数の電子部品５０１、５０２、５０３はまた、微細回路構造体１０Ａに具現された回路パターンによって相互に連結されることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ 回路基板
１０１ 貫通部
１１５、１２５ 第１のパッド
１３０ ビルドアップ絶縁層
１３９ ビルドアップ回路層
１４０、１５０、２４０ ソルダレジスト層
１６０ 充填樹脂
１７０ ハンダボール
５０１、５０２、５０３ 電子部品
１０ 連結基板
１０Ａ 微細回路構造体
１１ コア絶縁層
１２ 金属層
１５ ビア
４２、５２ 第２のパッド

Claims (19)

  1. コア基板、前記コア基板上に形成される第１の回路パターン、及び前記コア基板及び前記第１の回路パターンを貫通する貫通部を有する回路基板と、
    コア絶縁層及び前記コア絶縁層上に形成される第２の回路パターンを含む微細回路構造体を有し、前記回路基板の前記貫通部に収容される連結基板と、を含み、
    前記コア絶縁層の厚さは、前記コア基板の厚さよりも厚い、印刷回路基板。
  2. 前記第１の回路パターンは、複数の回路層と前記複数の回路層の間に介在された絶縁層を含む、請求項１に記載の印刷回路基板。
  3. 前記第１の回路パターンは、電子部品を実装するための第１のパッドを含む、請求項１または２に記載の印刷回路基板。
  4. 前記微細回路構造体は、前記連結基板の一面又は両面に形成される、請求項１から３のいずれか一項に記載の印刷回路基板。
  5. 前記微細回路構造体は前記連結基板の両面に形成され、前記両面の微細回路構造体はビアを介して電気的に連結される、請求項１から４のいずれか一項に記載の印刷回路基板。
  6. 前記微細回路構造体は、複数の回路層と前記複数の回路層の間に介在された絶縁層を含む、請求項１から５のいずれか一項に記載の印刷回路基板。
  7. 前記絶縁層は感光性絶縁層である、請求項６に記載の印刷回路基板。
  8. 前記第２の回路パターンは、電子部品を連結するための信号線を含む、請求項１から７のいずれか一項に記載の印刷回路基板。
  9. 前記第２の回路パターンは、電子部品を実装するための第２のパッドを含む、請求項１から８のいずれか一項に記載の印刷回路基板。
  10. 前記第２の回路パターンは、前記第１の回路パターンより小さいピッチの微細パターンを含む、請求項１から９のいずれか一項に記載の印刷回路基板。
  11. 前記回路基板及び前記連結基板上に形成されたビルドアップ絶縁層とビルドアップ回路層を含むビルドアップ層をさらに含む、請求項１から１０のいずれか一項に記載の印刷回路基板。
  12. 前記回路基板上に形成されたソルダレジスト層をさらに含む、請求項１から１１のいずれか一項に記載の印刷回路基板。
  13. 前記連結基板と前記貫通部の間に形成される充填樹脂をさらに含む、請求項１から１２のいずれか一項に記載の印刷回路基板。
  14. 前記充填樹脂はソルダレジストである、請求項１３に記載の印刷回路基板。
  15. コア基板、前記コア基板上に形成される第１の回路パターン、及び前記コア基板及び前記第１の回路パターンを貫通する貫通部を有する回路基板と、コア絶縁層及び前記コア絶縁層上に形成される第２の回路パターンを含む微細回路構造体を有し、前記回路基板の前記貫通部に収容される連結基板と、を含む印刷回路基板と、
    前記印刷回路基板の一面又は両面に搭載される電子部品と、を含み、
    前記コア絶縁層の厚さは、前記コア基板の厚さよりも厚い、電子部品モジュール。
  16. 前記第２の回路パターンは、前記第１の回路パターンより小さいピッチの微細パターンを含む、請求項１５に記載の電子部品モジュール。
  17. コア基板、前記コア基板上に形成される第１の回路パターン、及び前記コア基板及び前記第１の回路パターンを貫通する貫通部を有する回路基板を準備する段階と、
    前記貫通部にコア絶縁層及び前記コア絶縁層上に形成される第２の回路パターンを含む微細回路構造体を有する連結基板を収容する段階と、を含み、
    前記コア絶縁層の厚さは、前記コア基板の厚さよりも厚い、印刷回路基板の製造方法。
  18. 前記連結基板を前記貫通部に収容する段階の前に、
    前記連結基板を準備する段階をさらに含み、
    前記連結基板は、前記コア絶縁層の第１の側及び前記第１の側と対向する第２の側上に配置された回路パターン及び絶縁層、及び前記コア絶縁層の第１の側と第２の側を電気的に連結するビアを含む、請求項１７に記載の印刷回路基板の製造方法。
  19. 前記印刷回路基板の一面又は両面に一つ以上の電子部品を実装する段階をさらに含む、請求項１８に記載の印刷回路基板の製造方法。
JP2015230980A 2015-04-07 2015-11-26 印刷回路基板、その製造方法、及び電子部品モジュール Active JP6504665B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150048937A KR102163039B1 (ko) 2015-04-07 2015-04-07 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR10-2015-0048937 2015-04-07

Publications (2)

Publication Number Publication Date
JP2016201529A JP2016201529A (ja) 2016-12-01
JP6504665B2 true JP6504665B2 (ja) 2019-04-24

Family

ID=57112099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230980A Active JP6504665B2 (ja) 2015-04-07 2015-11-26 印刷回路基板、その製造方法、及び電子部品モジュール

Country Status (3)

Country Link
US (1) US20160302308A1 (ja)
JP (1) JP6504665B2 (ja)
KR (1) KR102163039B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102381986B1 (ko) * 2016-10-28 2022-03-31 삼성전기주식회사 감광성 절연필름 및 이를 포함하는 부품
KR20180070786A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 반도체 패키지
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
CN107864562A (zh) * 2017-12-20 2018-03-30 惠州市串联电子科技有限公司 一种led线路板及其制作方法
US10643945B2 (en) 2017-12-28 2020-05-05 Intel Corporation Pitch translation architecture for semiconductor package including embedded interconnect bridge
US11798865B2 (en) 2019-03-04 2023-10-24 Intel Corporation Nested architectures for enhanced heterogeneous integration
US11164818B2 (en) * 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US11011496B2 (en) 2019-09-06 2021-05-18 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
US20220149005A1 (en) * 2020-11-10 2022-05-12 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device
KR20230075176A (ko) * 2021-11-22 2023-05-31 삼성전기주식회사 인쇄회로기판
CN116564923A (zh) * 2022-01-28 2023-08-08 奥特斯奥地利科技与系统技术有限公司 包括基于半导体的部件的模块及其制造方法
CN117177433A (zh) * 2022-05-26 2023-12-05 奥特斯奥地利科技与系统技术有限公司 封装件和制造封装件的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3913966B4 (de) 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP2004327645A (ja) 2003-04-24 2004-11-18 Fuji Electric Device Technology Co Ltd プリント基板
JP2005039217A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR20090053628A (ko) * 2007-11-23 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JPWO2009141928A1 (ja) * 2008-05-19 2011-09-29 イビデン株式会社 プリント配線板及びその製造方法
JP5010737B2 (ja) * 2008-05-23 2012-08-29 イビデン株式会社 プリント配線板
DE102008062516A1 (de) 2008-12-16 2010-07-01 Continental Automotive Gmbh Leiterplatte mit aufgewachsener Metallschicht in einer biegbaren Zone
US20110103030A1 (en) 2009-11-02 2011-05-05 International Business Machines Corporation Packages and Methods for Mitigating Plating Stub Effects
JP2011159855A (ja) * 2010-02-02 2011-08-18 Panasonic Corp 局所多層回路基板、および局所多層回路基板の製造方法
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5566921B2 (ja) 2011-01-17 2014-08-06 名東電産株式会社 アルミニウムを導電パターンとしたプリント配線基板の製造方法
CN102504332A (zh) 2011-11-02 2012-06-20 台光电子材料(昆山)有限公司 无机填充物及含该无机填充物的电学材料
KR101316105B1 (ko) * 2012-02-07 2013-10-11 삼성전기주식회사 난연성 절연층을 포함하는 인쇄회로기판의 제조방법
JP2014049578A (ja) * 2012-08-30 2014-03-17 Ibiden Co Ltd 配線板、及び、配線板の製造方法
KR20140081193A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
US9351410B2 (en) * 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
KR102163039B1 (ko) 2020-10-08
US20160302308A1 (en) 2016-10-13
KR20160120011A (ko) 2016-10-17
JP2016201529A (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9474158B2 (en) Printed wiring board
US9431347B2 (en) Wiring board and method for manufacturing the same
JP5932056B2 (ja) 基板コア層を製造する方法
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20140102768A1 (en) Wiring board and method for manufacturing the same
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
US9613893B2 (en) Wiring substrate and method for manufacturing the same
US9793200B2 (en) Printed wiring board
JP2011142286A (ja) 電子部品内蔵型プリント基板およびその製造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
US20140146500A1 (en) Multi-piece substrate
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20160113110A1 (en) Printed wiring board
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190322

R150 Certificate of patent or registration of utility model

Ref document number: 6504665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250