JP2014049578A - 配線板、及び、配線板の製造方法 - Google Patents

配線板、及び、配線板の製造方法 Download PDF

Info

Publication number
JP2014049578A
JP2014049578A JP2012190709A JP2012190709A JP2014049578A JP 2014049578 A JP2014049578 A JP 2014049578A JP 2012190709 A JP2012190709 A JP 2012190709A JP 2012190709 A JP2012190709 A JP 2012190709A JP 2014049578 A JP2014049578 A JP 2014049578A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
layer
conductor pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012190709A
Other languages
English (en)
Inventor
Masatoshi Kunieda
雅敏 國枝
Makoto Terui
誠 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012190709A priority Critical patent/JP2014049578A/ja
Publication of JP2014049578A publication Critical patent/JP2014049578A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】高い信頼性を有する配線板及びその製造方法を提供する。
【解決手段】配線板100は、層間絶縁層26aと、層間絶縁層26a上に設けられ、絶縁層110と導体パターン111とを有する配線構造体10と、層間絶縁層26a上、かつ、配線構造体10の側方に形成されている導体層36aと、配線構造体10上、導体層36a上及び層間絶縁層26a上に形成されている層間絶縁層39aと、層間絶縁層39a上に形成されている導体層37cと、層間絶縁層39aの内部に設けられ、導体層36aと導体層37cとを接続するビア導体38cと、を備えている。配線構造体10の表面は略平坦とされている。
【選択図】図1B

Description

本発明は、配線板、及び、配線板の製造方法に関する。
ICチップ(半導体素子)を実装するための多層プリント配線板として、スルーホール導体を有する樹脂性のコア基板上に層間絶縁層と導体層を交互に積層し、導体層間をバイアホール導体で接続する配線板が知られている。
近年のICチップの微細化、高集積化に伴い、パッケージ基板の最上層に形成されるパッド数が増大し、パッド数の増大によってパッドのファインピッチ化が進行している。このようなパッドのファインピッチ化に伴い、パッケージ基板の配線ピッチも急速に細線化している(例えば、特許文献1を参照)。
この配線板では、その内部に、高密度の配線を部分的に形成している。具体的には、配線板の層間絶縁層の内部に、高密度の配線層が形成されている電子部品が配設されている。そして、このような構造により、上述したパッドのファインピッチ化の傾向に対応している。
国際公開第2007/129545号
しかしながら、このような配線板では、電子部品上に形成されている複数の導体パッド(図1において、導体パッド39に相当)を埋め込んでいる絶縁層(図1において、電子部品(配線構造体)10上に位置する層間絶縁層39の厚さが薄くなる場合に、導体パッド間のギャップを充填することができず、当該導体パッド間にある絶縁層において、ボイド(気泡)や、アンジュレーション(表面の起伏)が発生することにより、配線板の表面の平坦性を確保できないことがあった。
本発明は、こうした実情に鑑みてなされたものであり、高い信頼性を有する配線板を提供することを目的とする。
本発明の第1の観点に係る配線板の製造方法は、
第1樹脂絶縁層と、
前記第1樹脂絶縁層上に設けられ、第2樹脂絶縁層と第1導体パターンとを備える配線構造体と、
前記第1樹脂絶縁層上、かつ、前記配線構造体の側方に形成されている第2導体パターンと、
前記配線構造体上、前記第2導体パターン上及び前記第1樹脂絶縁層上に形成されている第3樹脂絶縁層と、
前記第3樹脂絶縁層上に形成されている第3導体パターンと、
前記第3樹脂絶縁層の内部に設けられ、前記第2導体パターンと前記第3導体パターンとを接続する第1ビア導体と、を有しており、
前記配線構造体の表面は略平坦である、
ことを特徴とする。
前記第3樹脂絶縁層の内部に設けられ、前記第1導体パターンと前記第3導体パターンとを接続する第2ビア導体を、さらに有している、ことが好ましい。
前記配線構造体の表面と、前記第3樹脂絶縁層の表面とは略一致している、ことが好ましい。
前記配線構造体において、前記第1導体パターンは前記第2樹脂絶縁層の内部に位置し、前記第1導体パターンの表面と前記第2樹脂絶縁層の表面とは同一平面上に位置している、ことが好ましい。
前記第1導体パターンの幅は、前記第2導体パターンの幅よりも小さい、ことが好ましい。
隣接する前記第1導体パターン同士の間隔は、隣接する第2導体パターン同士の間隔よ
りも小さい、ことが好ましい。
前記第1樹脂絶縁層と前記配線構造体との間には接着層が介在されている、ことが好ましい。
前記第3樹脂絶縁層上に、第1半導体素子と第2半導体素子とが実装されている、ことが好ましい。
前記第1導体パターンは、前記第1半導体素子と前記第2半導体素子とを接続する信号の伝送ラインである、ことが好ましい。
前記第2導体パターンにおける配線パターンのL/S(ラインスペース)が、1μm/1μm〜5μm/5μmである、ことが好ましい。
本発明の第2の観点に係る配線板の製造方法は、
第1樹脂絶縁層上に、第2樹脂絶縁層と第1導体パターンとを備える配線構造体を配置することと、
前記第1樹脂絶縁層上であって前記配線構造体の側方に第2導体パターンを形成することと、
前記配線構造体上、前記第2導体パターン上及び前記第1樹脂絶縁層上に第3樹脂絶縁層を形成することと、
前記第3樹脂絶縁層上に第3導体パターンを形成することと、
前記第3樹脂絶縁層の内部に、前記第2導体パターンと前記第3導体パターンとを接続する第1ビア導体を形成することと、
前記配線構造体の表面を略平坦とすることを特徴とする、
ことを特徴とする。
前記第3樹脂絶縁層の内部に、前記第1導体パターンと前記第3導体パターンとを接続する第2ビア導体を形成すること、をさらに含む、ことが好ましい。
前記第1導体パターンの幅を、前記第2導体パターンの幅よりも小さくなるようにする、ことが好ましい。
隣接する前記第1導体パターン同士の間隔は、隣接する第2導体パターン同士の間隔よ
りも小さくなるようにする、ことが好ましい。
前記第1樹脂絶縁層と前記配線構造体との間に接着層を介在させる、ことが好ましい。
本発明によれば、高い信頼性を有する配線板を提供することができる。
本発明の第1実施形態に係る配線板が使用されたパッケージ基板を示す断面図である(下側の図は上側の図の要部である領域Aの拡大断面図を示す)。 第1実施形態に係る配線板が使用されたパッケージ基板を詳細に示す断面図である。 図1AをZ2方向からみた平面図である。 第1実施形態に係る配線板の要部を示す図であり、図1A及び図1Bの一部を拡大して示す断面図である(下側の図は上側の図の要部である領域Bの拡大断面図を示す)。 第1実施形態に係る配線構造体の製造プロセスを示すフローチャートである。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 図4に示す配線構造体の製造方法を説明する工程図である。 第1実施形態に係る配線板の製造プロセスを示すフローチャートである。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である(上側の図は下側の図の要部である領域Cの拡大断面図を示す)。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 図6に示す配線板の製造方法を説明する工程図である。 本発明の第2実施形態に係る配線構造体の製造プロセスを示すフローチャートである。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 図8に示す配線構造体の製造方法を説明する工程図である。 本発明の第3実施形態に係る配線構造体の製造プロセスを示すフローチャートである。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 図10に示す配線構造体の製造方法を説明する工程図である。 本発明の第3実施形態に係る主配線板を示す断面図である。
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(又は配線板の厚み方向)を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(又は各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。積層方向において、配線板のコアに近い側を下層、コアから遠い側を上層という。
以下の実施形態において、導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線(グランドも含む)、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。
開口部には、孔及び溝のほか、切欠及び切れ目等も含まれる。
開口部内に形成される導体のうち、ビアホール内に形成される導体をビア導体といい、スルーホール内に形成される導体をスルーホール導体といい、開口部に充填された導体をフィルド導体という。
ランドは、孔(ビアホール又はスルーホール等)の上又は縁部に形成される導体であり、少なくとも一部が孔内の導体(ビア導体又はスルーホール導体等)と一体的に形成される。
スタックとは、ビア導体が、その下層に形成されたビア導体のランド上に形成されていることをいう。すなわち、ビア導体の底面が、その下層のビア導体のランドからはみ出さなければ、スタックされていることになる。
めっきには、電解めっき又は無電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)又はCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。
層間材(層間絶縁層)には、層間絶縁用フィルム(味の素(株)製:商品名;ABF−45SH)が使用される。
孔又は柱体(突起)の「幅(又は太さ)」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には2√(断面積/π)を意味する。ただし、他の寸法を指すことを明記している場合は、この限りでない。また、寸法が均一でない場合(凹凸がある場合又はテーパしている場合など)は、原則として、その寸法の平均値(異常値を除いた有効値のみの平均)を用いる。ただし、最大値など、平均値以外の値を用いることを明記している場合は、この限りでない。
<第1実施形態>
本実施形態に係る配線板100は、例えば図1A、図1Bに示されるような多層プリント配線板である。本実施形態の配線板100は、コア基板を有するビルドアップ多層積層配線板である。ただし、本発明に係る配線板は、コア基板を有するビルドアップ多層積層配線板には限定されず、例えば両面リジッド配線板、フレキシブル配線板又はフレックスリジッド配線板であってもよい。また、配線板100において、本発明の技術思想の範囲において、導体層及び絶縁層の寸法、層数等は、任意に変更することができる。
図1A、図1B、図2に示されるように、配線板100上には、第1半導体素子としてのマイクロプロセッサMPU(Micro-Processing Unit)50と、第2半導体素子としてのダイナミックラムDRAM(Dynamic Random Access Memory)51とが実装配置され、パッケージ基板2000を構成している。図1Bに示すように、配線板100は、マザーボード基板60上に実装配置される。配線板100と、MPU50、DRAM51との間は、アンダーフィル樹脂70で封止されている。
配線板100は、コア基板20と、層間絶縁層25a、26a、39a、25b、26b、33b、39b、導体層24a、29a、35a、37c、24b、29b、31b、35b、37dと、ビア導体23、30a、36a、38c、30b、32b、36b、38dと、最表層に形成されたソルダーレジスト層40a、40bと、を有する。
コア基板20は、第1面F1(Z1側)及びその反対側の第2面F2(Z2側)を有し、ビア導体23は、コア基板20を貫通している。コア基板20、ビア導体23、及び導体層24a、24bは、コア部に相当する。また、コア基板20の第1面F1上には、ビルドアップ部B1(第1積層部)が形成され、コア基板20の第2面F2上には、ビルドアップ部B2(第2積層部)が形成されている。ビルドアップ部B1は、3組の層間絶縁層及び導体層(層間絶縁層25a、26a、39a及び導体層24a、29a、35a、37c)を含み、ビルドアップ部B2は、4組の層間絶縁層及び導体層(層間絶縁層25b、26b、33b、39b及び導体層24b、29b、31b、35b、37d)を含んでいる。
コア基板20の第1面F1側には、4層の導体層24a、29a、35a、37cと3層の層間絶縁層25a、26a、39aとが下方(Z2側)から交互に積層される。層間絶縁層25a、26a、39aは、それぞれ、導体層24a、29a、35a、37cの各層間に形成されている。また、コア基板20の第1面F1側の最上層の表面には、ソルダーレジスト層40aが配置されている。
コア基板20の第2面F2側には、5層の導体層24b、29b、31b、35b、37dと4層の層間絶縁層25b、26b、33b、39bとが交互に積層される。層間絶縁層25b、26b、33b、39bは、それぞれ、導体層24b、29b、31b、35b、37dの各層間に形成されている。また、コア基板20の第2面F2側の最上層の表面には、ソルダーレジスト層40bが配置されている。
コア基板20には、コア基板20を貫通する貫通孔21(図7B参照)が形成されている。スルーホール導体23は、フィルド導体であり、貫通孔21に導体が充填されて構成されている。コア基板20の第1面F1上に形成される導体層24aとコア基板20の第2面F2上に形成される導体層24bとは、ビア導体23を介して、互いに電気的に接続されている。
コア基板20は、例えば芯材を樹脂含浸してなる。コア基板20は、例えばガラス繊維の布にエポキシ樹脂を含浸させて熱硬化処理し、さらに板状に成形することで得られる。ただしこれに限定されず、コア基板20の材料は任意である。
ビア導体23の形状は、例えばコア基板20の第1面F1及び第2面F2から中央部に向かって縮径されるつづみ型の円柱である。また、ビア導体23の平面形状(X−Y平面)は例えば真円である。しかしこれに限定されず、ビア導体23の形状は任意である。
層間絶縁層25a、26a、39a、25b、26b、33b、39bには、それぞれビア導体30a、36a、38c、30b、32b、36b、38dが形成されている。これらビア導体は、いずれもフィルド導体であり、各層間絶縁層を貫通する各ビアホールに導体が充填されてなる。ビア導体30a、36a、38c、30b、32b、36b、38dの形状はそれぞれ、例えばコア基板20に向かって縮径されるようにテーパしたテーパ円柱(円錐台)であり、その平面形状(X−Y平面)は例えば真円である。しかしこれに限定されず、ビア導体30a等の形状は任意である。
層間絶縁層25a(第1積層部の最下層の層間絶縁層)、層間絶縁層25b(第2積層部の最下層の層間絶縁層)、及びこれらよりも上層の層間絶縁層26a、39a、26b、33b、39bはそれぞれ、例えばFR−4材から構成される。これらの絶縁層はそれぞれ、例えば芯材を樹脂含浸してなる。FR−4材は、例えばガラス繊維の布にエポキシ樹脂をしみ込ませて熱硬化処理し、さらに板状に成形することで得られる。ただしこれに限定されず、各絶縁層の材料は任意である。
配線板100の最上層には、半田ボール43aが配置されており、半田ボール43aは、パッド50a、51aを介してMPU50、DRAM51に電気的に接続されている。
本実施形態では、配線板100は、主配線板200と、この主配線板200の内部に配置された配線構造体10とを含んでいる。配線構造体10は、多層プリント配線板の配線ルールではなく、後に詳述するようにICやLSIなどの半導体素子の配線ルールに従って配線設計されたものであり、主配線板200よりも、配線の密度の指標である、ラインとスペースの比を示すL/S(ラインスペース)が微細になるように設計されている。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。具体的には、ラインとスペースの比を示すL/S(ラインスペース)が1μm/1μm〜5μm/5μm、好ましくは3μm/3μm〜5μm/5μmになるように高配線密度に形成されている。これは、本実施形態の主配線板200を含む通常の多層プリント配線板のL/Sが10μm/10μm程度であることに比較すると微細なレベルである。
主配線板200は、半導体素子であるMPU50及びDRAM51の電源端子Vddへの電源の供給ラインと、信号の伝送ラインとを含む(図2参照)。
配線構造体10は、電源の供給ラインを含まず、信号の伝送ラインのみを含んでおり、MPU50とDRAM51との間の信号の伝送に使用される。
詳しくは、導体パターン111は、MPU50とDRAM51との間の信号の伝送に使用され、MPU50及びDRAM51への電源の供給には使用されない。MPU50、DRAM51の電源端子Vddは、主配線板200内のスタックビア80(図3参照)に電気的に接続され、外部の直流電源から電源が供給される。MPU50、DRAM51のグランド端子Gndは、主配線板200内の別のスタックビアを介してグランドに接続される。
図1を参照して、配線構造体10は、層間絶縁層39a内に配置されている。配線構造体10は、最下層の接着層120cと、接着層120c上の絶縁層110、120と、絶縁層110内に形成された信号伝送用の導体パターン(導体層)111と、絶縁層110内に形成された導体パッド(導体層)36cと、ビア導体120aと、を含んでいる。ビア導体120aは、絶縁層120内に形成され、導体パターン111と、導体パッド(導体層)36cとを接続している。導体パターン111は、絶縁層110の内部に位置しており、導体パターン111の表面は、絶縁層110の表面と同一平面上に位置している。
絶縁層110、120には、例えば、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂などが絶縁材として使用できるが、特に、感光性絶縁材料であるELPAC WPR(型番;JSR株式会社製)を使用することが好ましい。
接着層120cに使用する材料としては、例えばエポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の接着剤を用いることができる。絶縁層120には、小径のビア孔36dが形成されており、ビア孔36dは導体で充填され、フィルドビアであるビア導体120aを構成している。
ビア導体120aは、上層の導体層(パッド)36aと電気的に接続されている。導体層(パッド)36aは、上層のビア導体38c、42a、半田ボール43a、パッド50a、51aを介して、それぞれ、MPU50、DRAM51に電気的に接続されている。なお、本実施形態の配線構造体10では、導体パターン111と接着層120cとの間に、絶縁層110が介在配置されている。また、絶縁層110上には、導体パッド36c間を埋め込むための絶縁層120が介在配置されている。即ち、配線構造体10は、3層構成とされている。しかしこれに限られず、絶縁層110が配置されず、接着層120c上に直接導体パターン111が形成された2層構成であってもよい。
ビア導体120aの直径は、1μm以上10μm以下、好ましくは0.5μm以上5μm以下であることがよい。ビア導体120aの直径をこのような微小なサイズとすることにより、配線構造体10での導体パターン111の配線取り回しの自由度が向上し、例えば、1層の絶縁層120にのみ形成された導体パターン111で、配線構造体10の左右の辺の一方辺側から多くの配線を取り出すことが可能となる。また、導体パターン111は、1層のみに形成されるので、配線構造体10での配線の総数を減少させることも可能となる。
図3に示されるように、ビア導体36a、38cは、それぞれ、例えば銅箔などの金属箔、銅の無電解めっき膜、及び銅の電解めっきからなる金属層301a、307cを介して各層間絶縁層26a、39aに形成されたビアホール内に配置されている。
図3に示されるビア導体などの寸法のうち、ビア導体38cの上面の直径(幅)D2は、例えば62μmであり、半田ボール43aの直径D1は、例えば46μmである。また、配線構造体10の厚さt1は、例えば25μm、配線構造体10の接着層120cの厚さt2は、例えば10μm、ビア導体36aの厚さt3は、例えば15μm、ソルダーレジスト層40aの厚さt4は、例えば15μmである。このように、配線構造体10の接着層120cの厚さt2を10μm程度とすることで、主配線板200との間で十分な接着力が得られ、接着層120cに使用する材料の選択の幅が広がる。また、配線構造体10上の導体層(パッド)36aの直径D3は、15〜25μmである。
半田ボール43aは、ソルダーレジスト層40a、40bの開口部(SRO)44内において、導体層(パッド)38c上に配置されている。半田ボール43aと、ビア導体(導体層)38cとの間には、ニッケルめっき層41aと、金めっき層42aとが形成されている。本実施形態では、最上層のビア導体38cの開口部の直径Dbと比較して、ソルダーレジスト層40a、40bの開口部44の直径Daが10%程度大きい。このようにソルダーレジスト層40a、40bの開口部44の直径Daが大きくなると、一般に、製造時の公差の精度が厳しくなるが、配線構造体10は、ビア導体120aの直径が1μm以上10μm以下と小さいので、配線構造体10を主配線板200に搭載(貼り付け)する場合に位置ずれを生じても、電気的接続が確保される範囲が広くなるという利点がある。
本実施形態の配線板100には、主配線板200の全層を貫通するスルーホールは形成されていない。しかしこれに限られず、主配線板200の全層を貫通するスルーホールを形成し、表層部の導体層同士を電気的に接続し、配線板100上の半導体素子への信号の伝送や電源の供給に使用することもできる。
本実施形態の配線板100によれば、主配線板200に、主配線板200よりも高配線密度とされた、半導体素子間の信号伝送用の配線構造体10を内蔵するので、多層プリント配線板である配線板100の設計の自由度を向上させることができる。例えば、電源系及び信号系の配線の全てが配線板の特定の部位に集中することを回避することができる。また、例えば、電子部品の周辺の電子部品が存在しない領域では、導体が存在せず樹脂のみ存在するような構造となることを避けることができる。
以下、本実施形態に係る配線板100の製造方法の一例について説明する。配線板100の製造プロセスは、配線構造体10の製造プロセス、主配線板200に配線構造体10を実装する工程を含む主配線板(多層プリント基板)200の製造プロセスで構成される。
配線構造体10は、例えば図4、図5A〜図5Iに示すようなプロセスで製造される。
<配線構造体10の製造プロセス>
まず、図4のステップS11では、図5Aに示されるように、支持板(支持材)1001を準備する。支持板1001は、例えば表面の平坦なガラスからなる。そして、支持板1001上に、剥離層1002を形成する。
次に、図4のステップS12では、支持板1001上に、剥離層1002を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン(導体層)とが交互に積層されてなる。
具体的には、図5Bに示されるように、例えばセミアディティブ(SAP)法又はテンティング法により、剥離層1002上に、例えば銅からなる導体パッド(導体層)36cを形成する。
次に、剥離層1002上に、導体パッド36cを覆うように、絶縁層(層間絶縁層)120を形成する。この絶縁層120には、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂などが絶縁材として使用できるが、特に、感光性絶縁材料であるELPAC WPR(型番;JSR株式会社製)を使用することが好ましい。
続いて、例えばレーザにより、絶縁層120に孔(ビアホール)36dを形成する。孔36dは、導体パターン111に到達し、その一部を露出させる。ここでの孔36dの直径は、1μm以上10μm以下、好ましくは0.5μm以上5μm以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
続いて、図5Cに示されるように、絶縁層120上に導体パターン111を形成する。この導体パターン111は、第1導体膜111aと第2導体膜111bとからなる(図3参照)。より詳しくは、第1導体膜111aは、TiN層(下層)とTi層(中間層)とCu層(上層)の3層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン111と基材との良好な密着性が確保される。また、第2導体膜111bは、Cu層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。また、導体パターン111の形成に伴って、孔36dは導体でフィルドされ、フィルドビアであるビア導体120aが形成される。
導体パターン111は、ラインとスペースの比を示すL/S(ラインスペース)が1μm/1μm〜5μm/5μm、好ましくは3μm/3μm〜5μm/5μmになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、IC(Integrated Circuit)やLSI(Large Scale Integrated Circuit)などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
続いて、図5Eに示されるように、絶縁層120上に、導体パターン111を覆うように、例えばラミネート等により、絶縁層120と同じ材料を用いて、絶縁層(層間絶縁層)110を形成する。
これにより、図5Eに示されるように、支持板1001上に、剥離層1002、絶縁層110、120、導体パッド36c及び導体パターン111から構成され、絶縁層120にビア導体120aが形成された積層部101が得られる。
続いて、図4のステップS13では、図5Fに示されるように、絶縁層110上に接着層120cを形成する。接着層120cは、例えば積層部101上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。そして、接着層120c上に、表面の平坦なガラスからなる、別の支持板1003を積層する。
続いて、図4のステップS14では、図5Gに示されるように、支持板1001(支持材)を取り外す。具体的には、Z2方向に支持板1001を移動させることにより、剥離層1002を残して積層部101の第2主面(絶縁層120)から支持板1001を剥離する。なお、支持板1001は、例えば洗浄等を行って再利用することができる。
続いて、図4のステップS15では、図5Hに示されるように、絶縁層120から剥離層1002を除去する。
続いて、図4のステップS16では、図5Iに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板100を個片化する。これにより、複数の配線構造体10が得られる。ここで得られた配線構造体10は、支持板1003上に接着層120cを介して積層部101が形成されたものである。
本実施形態の配線構造体10の製造方法は、支持材1001、1003として表面の平坦なガラス板を使用するので、配線構造体10の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線構造体10が得られる。
次に主配線板200を製造するとともに、主配線板200に配線構造体10を実装し、本実施形態の配線板100を製造する。配線板100は、例えば図6、図7A〜図7Pに示されるようなプロセスで製造する。
<配線板100の製造プロセス>
まず、図6のステップS21では、図7Aに示されるように、補強材に樹脂が含浸されてなるコア基板20を準備する。コア基板20の第1面F上及び第2面S上には銅箔22がラミネートにより形成されている。コア基板20の厚さは、例えば0.4〜0.7mmである。補強材としては、例えばガラスクロス、アラミド繊維、ガラス繊維などが使用できる。樹脂としては、例えばエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などが使用できる。さらに、樹脂中には、水酸化物からなる粒子が含有されている。水酸化物としては、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。水酸化物は熱で分解されることで水が生成する。このため、水酸化物は、コア基板を構成する材料から熱を奪うことが可能であると考えられる。すなわち、コア基板が水酸化物を含むことで、レーザでの加工性が向上すると推測される。
次に、銅箔22の表面に、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を施し、黒化浴(酸化浴)による黒化処理を施す。
続いて、図6のステップS22では、図7Bに示されるように、コア基板20の第1面F(上面)側及び第2面S(下面)側からCOレーザにて、レーザを照射してコア基板20を貫通する貫通孔21を形成する。具体的には、COレーザを用い、コア基板20の第1面F側及び第2面S(下面)側から、交互にレーザを照射することで、第1面F側及び第2面S側から穿孔された孔を連通させ、貫通孔21を形成する。
続いて、コア基板20を、所定濃度の過マンガン酸を含む溶液に浸漬し、デスミア処理を行う。このとき、コア基板20の重量減少度が1.0重量%以下、好ましくは0.5重量%以下であるように処理することがよい。コア基板20は、ガラスクロス等の強化材に樹脂が含浸されて成り、デスミア処理で樹脂を溶解すると、貫通孔内にはガラスクロスが突き出すことになるが、コア基板20の重量減少度がこのような範囲の場合、ガラスクロスの突き出しが抑制され、貫通孔内にめっきを充填する際にボイドが残ることが防止される。その後、コア基板20の表面に、パラジウム触媒を付与する。
続いて、図7Cに示されるように、無電解めっき液にコア基板20を浸漬し、コア基板20の第1面F上、第2面S上及び貫通孔21の内壁に無電解めっき膜22を形成する。無電解めっき膜22を形成する材料としては、銅、ニッケルなどが挙げられる。この無電解めっき膜22をシード層として、無電解めっき膜22上に電解めっき膜23を形成する。貫通孔21は、電解めっき膜23で充填される。
続いて、図7Dに示されるように、基板表面の電解めっき膜23に所定パターンのエッチングレジストを形成し、エッチングレジストの非形成部の無電解めっき膜22、電解めっき膜23、及び銅箔を除去する。その後、エッチングレジストを除去することにより、コア基板20の第1面F上に第1導体(導体層)24aが、コア基板20の第2面S上に第2導体(導体層)24bが形成される。これら導体層24aと導体層24bとは、貫通孔21内の電解めっき膜23(スルーホール導体)により互いに接続される。
続いて、図6のステップS23では、図7Eに示されるように、コア基板20の両面F、S上に、層間絶縁用フィルム(味の素(株)製:商品名;ABF−45SH)を積層し、層間絶縁層25a、25bを形成する。
続いて、図7Fに示されるように、COガスレーザを用い、層間絶縁層25a、25bにそれぞれバイアホール用開口部26c、26dを形成する。さらに、過マンガン酸塩などの酸化剤等に基板を浸漬し、デスミア処理を行う。
続いて、図7Gに示されるように、層間絶縁層25a、25bの表面にパラジウムなどの触媒を付与し、無電解めっき液に基板を浸漬させることにより、無電解めっき膜27a、27bを形成する。その後、無電解めっき膜27a、27b上にめっきレジストを形成する。そして、めっきレジストから露出する無電解めっき膜27a、27b上に、電解めっき膜28a、28bを形成する。その後、モノエタノールアミンを含む溶液を用いてめっきレジストを除去する。電解めっき膜間の無電解めっき膜をエッチングで除去することで、導体層29a、29b及びビア導体30a、30bを形成する。次いで、導体層29a、29bの表面にSnめっきを施し、SnCu層を形成する。このSnCu層上にシランカップリング剤を塗布する。
続いて、図6のステップS24では、図7H、図7I(図7J)に示されるように、上述した工程を繰り返す。これにより、層間絶縁層25a、25b上に、コア基板20の第1面F側及び第2面S(下面)側から層間絶縁層26a、26bが積層され、層間絶縁層26bに導体層31b及びビア導体32bが形成される。
続いて、図6のステップS25では、図7Kに示されるように、配線構造体10を、層間絶縁層26a、26b上の所定領域に、接着層120cを介して搭載(貼り付ける)する。これにより、図7Lに示す状態となる。この配線構造体10からは、支持板1003は除去されており、絶縁層120上には、支持材としての積層フィルム1004が積層されている。
続いて、図7Mに示されるように、積層フィルム1004を剥離する。
続いて、図6のステップS26では、図7Nに示されるように、配線構造体10及び層間絶縁層26a、26b上から層間絶縁層39a、33bを積層する。さらに、上述した工程を繰り返す。これにより、層間絶縁層26a、26b上に、コア基板20の第1面F側及び第2面S側から、層間絶縁層26a、26bが積層され、層間絶縁層26a、26bに、導体層35a、35b及びビア導体36a、36bが形成される。さらに、層間絶縁層33b上に、層間絶縁層39bが積層されるとともに、層間絶縁層26a上に、層間絶縁層39aが積層される。また、層間絶縁層39a、33b、39bに、それぞれ、導体層37c、35b、37d及びビア導体38c、36b、38dが形成される。
続いて、基板の両面に、開口部38a、38bを有するソルダーレジスト層40a、40bを形成する。ここでは、開口部38a、38bから露出する導体層35a、35b及びビア導体36a、36bの上面が半田パッドとして機能する。ここで、半田パッドは、配線構造体10に接続されている半田パッド同士のピッチがそれ以外の半田パッド同士のピッチよりも小さくなるようにする。
続いて、図6のステップS27では、図7Pに示されるように、半田パッド上にニッケルめっき層41a、41bを形成し、さらにニッケルめっき層41a、41b上に金めっき層42a、42bを形成する。ニッケル−金層の代わりに、ニッケルーパラジウムー金層を形成することもできる。その後、開口部38a、38b内に半田ボールを搭載し、リフローを行うことで、第1面(上面)側に半田ボール43aを、第2面(裏面)側に半田ボール43bを形成し、多層プリント配線板である配線板100が完成する。
本実施形態によれば、配線構造体10を形成した段階で、導体パッド(導体層)36c間のギャップが上述した絶縁材によって埋め込まれているので、従来、配線構造体10上の絶縁層の厚さが薄い場合に当該生じる傾向にあった、ボイド(気泡)や、アンジュレーション(表面の起伏)の発生が抑制される。これにより、配線板100の表面(本実施形態では、コア基板20の第1面F1側の層間絶縁層39の表面)の平坦性が確保されるようになる。これにより、配線構造体10の絶縁性が確保されるとともに、主配線板200内への配線構造体10の配置設計の自由度が向上するようになる。さらには、配線板100へMPU50やDRAM51などの電気素子を実装する時に要求される実装精度を緩和することができる。
<第2実施形態>
上記第1実施形態では、配線構造体10を、図4、図5A〜図5Iに示すようなプロセスで製造した。本実施形態では、このプロセスに代えて、図8、図9A〜図9Jに示すようなプロセスで配線構造体10を製造する。また、主配線板200に配線構造体10を実装する工程を含む主配線板(多層プリント基板)200の製造プロセスは第1実施形態と同様である。
<配線構造体10の製造プロセス>
まず、図8のステップS11では、図9Aに示されるように、支持板(支持材)1001を準備する。支持板1001は、例えば表面の平坦なガラスからなる。そして、支持板1001上に、剥離層1002を形成する。
次に、図8のステップS12では、支持板1001上に、剥離層1002を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン(導体層)とが交互に積層されてなる。
具体的には、図9Bに示されるように、例えばセミアディティブ(SAP)法又はテンティング法により、剥離層1002上に、例えば銅からなる導体パッド(導体層)36c及び導体パッド(導体層)36c上に位置するビア導体120aを形成する。ここでのビア導体120aの直径は、1μm以上10μm以下、好ましくは0.5μm以上5μm以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
次に、図9Cに示されるように、剥離層1002上に、導体パッド36c及びビア導体120aを覆うように、絶縁層(層間絶縁層)120を形成する。この絶縁層120には、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂などが絶縁材として使用できるが、特に、感光性絶縁材料であるELPAC WPR(型番;JSR株式会社製)を使用することが好ましい。
続いて、図9Dに示されるように、化学機械研磨法(CMP)などを用いて、絶縁層120を平坦化し、ビア導体120aの先端部が露出するようにする。
続いて、図9Eに示されるように、絶縁層120上に導体パターン111を形成する。この導体パターン111は、第1導体膜111aと第2導体膜111bとからなる(図3参照)。より詳しくは、第1導体膜111aは、TiN層(下層)とTi層(中間層)とCu層(上層)の3層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン111と基材との良好な密着性が確保される。また、第2導体膜111bは、Cu層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
導体パターン111は、ラインとスペースの比を示すL/S(ラインスペース)が1μm/1μm〜5μm/5μm、好ましくは3μm/3μm〜5μm/5μmになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、IC(Integrated Circuit)やLSI(Large Scale Integrated Circuit)などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
続いて、図9Eに示されるように、絶縁層120上に、導体パターン111を覆うように、例えばラミネート等により、絶縁層120と同じ材料を用いて、絶縁層(層間絶縁層)110を形成する。
これにより、図9Fに示されるように、支持板1001上に、剥離層1002、絶縁層110、120、導体パッド36c及び導体パターン111から構成され、絶縁層120にビア導体120aが形成された積層部101が得られる。
続いて、図8のステップS13では、図9Gに示されるように、絶縁層110上に接着層120cを形成する。接着層120cは、例えば積層部101上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。そして、接着層120c上に、表面の平坦なガラスからなる、別の支持板1003を積層する。
続いて、図8のステップS14では、図9Hに示されるように、支持板1001(支持材)を取り外す。具体的には、Z2方向に支持板1001を移動させることにより、剥離層1002を残して積層部101の第2主面(絶縁層120)から支持板1001を剥離する。なお、支持板1001は、例えば洗浄等を行って再利用することができる。
続いて、図8のステップS15では、図9Iに示されるように、絶縁層120から剥離層1002を除去する。
続いて、図8のステップS16では、図9Jに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板100を個片化する。これにより、複数の配線構造体10が得られる。ここで得られた配線構造体10は、支持板1003上に接着層120cを介して積層部101が形成されたものである。
本実施形態の配線構造体10の製造方法は、支持材1001、1003として表面の平坦なガラス板を使用するので、配線構造体10の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線構造体10が得られる。
次に、第1実施形態と同様にして、主配線板200を製造するとともに、主配線板200に配線構造体10を実装し、本実施形態の配線板100を製造する。
<第3実施形態>
上記第1実施形態では、配線構造体10を、図4、図5A〜図5Iに示すようなプロセスで製造した。本実施形態では、このプロセスに代えて、図10、図11A〜図11Jに示すようなプロセスで配線構造体10を製造する。
<配線構造体10の製造プロセス>
図10のステップS11では、図11Aに示されるように、支持板(支持材)1001を準備する。支持板1001は、例えば表面の平坦なガラスからなる。そして、支持板1001上に、接着層1002を形成する。
図10のステップS12では、支持板1001上に、接着層1002を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン(導体層)とが交互に積層されてなる。
具体的には、図11Bに示されるように、接着層1002上に、例えば樹脂からなる絶縁層110(樹脂絶縁層)を配置する。絶縁層110と接着層1002とは、例えば加熱処理により接着する。
続いて、図11Bに示されるように、例えばセミアディティブ(SAP)法により、絶縁層110上に導体パターン111を形成する。導体パターン111は、第1導体膜111aと第2導体膜111bとからなる(図3参照)。より詳しくは、第1導体膜111aは、TiN層(下層)とTi層(中間層)とCu層(上層)の3層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン111と基材との良好な密着性が確保される。また、第2導体膜111bは、Cu層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
導体パターン111は、ラインとスペースの比を示すL/S(ラインスペース)が1μm/1μm〜5μm/5μm、好ましくは3μm/3μm〜5μm/5μmになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、IC(Integrated Circuit)やLSI(Large Scale Integrated Circuit)などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
続いて、図11Dに示されるように、絶縁層110上に、例えばラミネート等により、絶縁層120を形成する。絶縁層120は、導体パターン111を覆うように形成する。
続いて、例えばレーザにより、絶縁層120に孔120a(ビアホール)を形成する。孔120aは、導体パターン111に到達し、その一部を露出させる。ここでの孔120aの直径は、1μm以上10μm以下、好ましくは0.5μm以上5μm以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
続いて、例えばセミアディティブ(SAP)法により、孔120a内にビア導体120a(フィルド導体)を形成するとともに、ビア導体120aに接続されるように、絶縁層120上に導体層36aを形成する。導体パターン121及びビア導体120aはそれぞれ、第1導体膜121aと第2導体膜121bとの2層からなる(図3参照)。より詳しくは、第1導体膜121aは、TiN層(下層)とTi層(中間層)とCu層(上層)の3層からなる。また、第2導体膜121bは、Cu層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
これにより、図11Eに示されるように、支持板1001上に、絶縁層110、120、及び導体パターン111から構成され、絶縁層120にビア導体120aが形成された積層部101が得られる。
図10のステップS13では、図11Fに示されるように、別の支持板1003(支持材)を準備する。支持板1003は、支持板1001と同様、例えば表面の平坦なガラスからなる。そして、支持板1003を積層部101上に接着層120bを介して積層する。
図10のステップS14では、支持板1001(支持材)を取り外す。具体的には、図11Gに示すように、例えばレーザを照射して接着層1002を軟化させた後、X方向(又はY方向)に支持板1001をスライド移動させることにより、積層部101の第2主面から支持板1001を剥離する。なお、積層部101から支持板1001を剥離した後において、例えば接着層1002が積層部101の第2主面上に残っている場合には、洗浄を行い、その接着層1002を除去する。そうすると、図11Hに示されるような、支持板1003上に積層部101が形成された状態となる。なお、支持板1001は、例えば洗浄等を行って再利用することができる。
図10のステップS15では、図11Hに示されるように、積層部101上に接着層120cを形成する。具体的には、接着層120cは、例えば積層部101上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。
図10のステップS16では、図11Iに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板100を個片化する。これにより、複数の配線構造体(配線構造体)10が得られる。ここで得られた配線構造体10は、支持板1003上に絶縁層120及び接着層120b(図示せず)を介して積層部101が形成され、さらに積層部101の上に接着層120cが形成されたものである。
本実施形態の配線構造体10の製造方法は、支持材1001、1003として表面の平坦なガラス板を使用するので、配線構造体10の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線構造体10が得られる。
次に主配線板200を製造するとともに、主配線板200に配線構造体10を実装し、本実施形態の配線板100を製造する。
ここで、主配線板200に配線構造体10を実装する工程を含む主配線板(多層プリント基板)200の製造プロセスは、第1実施形態の図7Pに代えて、図12に示すように、最上層の層間絶縁層39aの表面と配線構造体10の上表面とが一致するように層間絶縁層39aの厚さを調整する以外は、第1実施形態と同様である。図12に示すように、本実施形態の主配線板200は、配線構造体10の表面と、層間絶縁層39aの表面とは略一致している。
本実施形態によれば、本実施形態の主配線板200は、配線構造体10の表面と、層間絶縁層39aの表面とは略一致している(図12参照)。さらに、配線構造体10の表面は平坦とされているので、従来、配線構造体10上の絶縁層の厚さが薄い場合に当該生じる傾向にあった、ボイド(気泡)や、アンジュレーション(表面の起伏)の発生が解消される。これにより、配線板100の表面(本実施形態では、コア基板20の第1面F1側の層間絶縁層39a及び配線構造体10の表面)の平坦性が確保されるようになる。これにより、配線構造体10の絶縁性が確保されるとともに、主配線板200内への配線構造体10の配置設計の自由度が向上するようになる。さらには、配線板100へMPU50やDRAM51などの電気素子を実装する時に要求される実装精度を緩和することができる。
以上の通り、本発明の実施形態に係る配線板及びその製造プロセスについて説明したが、本発明に係る配線板及びその製造プロセスは、上記各実施形態及び変形例で示した順序及び内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、不要な工程を適宜に省略することもできる。
例えば、上記各実施形態では、配線板10を形成するにあたり、配線構造体10を層間絶縁層39aで覆うようにした。しかし、これに限られず、層間絶縁層39aに開口(座繰り部)を形成し、この開口内に配線構造体10を収容することで形成してもよい。
上記各実施形態及び変形例は、任意に組み合わせることができる。例えば、用途等に応じて適切な組み合わせを選ぶことができる。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明に係る配線板は、複数の半導体素子(ダイ)が搭載されるパッケージ基板に好適に使用できる。また、本発明に係る配線板の製造方法は、そのようなパッケージ基板の製造に適している。
10 配線構造体
20 コア基板
21 貫通孔
22 銅箔
23 ビア導体
24a、24b、29a、35a、36c 導体層
25a、25b、26a、26b、39a 層間絶縁層
26c バイアホール用開口部
30a、36a、38c 導体層(ビア導体)
36d ビア孔
38a、44 開口部
40a、40b ソルダーレジスト層
43a、43b 半田ボール
50a パッド
60 マザーボード基板
80 スタックビア
100 配線板
101 積層部
110、120 絶縁層
111 導体層(導体パターン)
111a、111b 導体膜
120a ビア導体
120b、120c 接着層
200 主配線板
301a 金属層
B1、B2 ビルドアップ部
D1、D2、D3、Da、Db、Dc、Dd 直径
F1 第1面
F2 第2面
51 DRAM ダイナミックラム
Gnd グランド端子
50 MPU マイクロプロセッサ
Vdd 電源端子

Claims (15)

  1. 第1樹脂絶縁層と、
    前記第1樹脂絶縁層上に設けられ、第2樹脂絶縁層と第1導体パターンとを備える配線構造体と、
    前記第1樹脂絶縁層上、かつ、前記配線構造体の側方に形成されている第2導体パターンと、
    前記配線構造体上、前記第2導体パターン上及び前記第1樹脂絶縁層上に形成されている第3樹脂絶縁層と、
    前記第3樹脂絶縁層上に形成されている第3導体パターンと、
    前記第3樹脂絶縁層の内部に設けられ、前記第2導体パターンと前記第3導体パターンとを接続する第1ビア導体と、を有しており、
    前記配線構造体の表面は略平坦であることを特徴とする配線板。
  2. 前記第3樹脂絶縁層の内部に設けられ、前記第1導体パターンと前記第3導体パターンとを接続する第2ビア導体を、さらに有している、ことを特徴とする請求項1に記載の配線板。
  3. 前記配線構造体の表面と、前記第3樹脂絶縁層の表面とは略一致している、ことを特徴とする請求項1に記載の配線板。
  4. 前記配線構造体において、前記第1導体パターンは前記第2樹脂絶縁層の内部に位置し、前記第1導体パターンの表面と前記第2樹脂絶縁層の表面とは同一平面上に位置している、ことを特徴とする請求項1乃至3のいずれか1項に記載の配線板。
  5. 前記第1導体パターンの幅は、前記第2導体パターンの幅よりも小さい、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の配線板。
  6. 隣接する前記第1導体パターン同士の間隔は、隣接する第2導体パターン同士の間隔よ
    りも小さい、ことを特徴とする請求項1乃至5のいずれか1項に記載の配線板。
  7. 前記第1樹脂絶縁層と前記配線構造体との間には接着層が介在されている、
    ことを特徴とする請求項1乃至6のいずれか1項に記載の配線板。
  8. 前記第3樹脂絶縁層上に、第1半導体素子と第2半導体素子とが実装されている、ことを特徴とする請求項1乃至7のいずれか1項に記載の配線板。
  9. 前記第1導体パターンは、前記第1半導体素子と前記第2半導体素子とを接続する信号の伝送ラインである、ことを特徴とする請求項1乃至8のいずれか1項に記載の配線板。
  10. 前記第1導体パターンにおける配線パターンのL/S(ラインスペース)が、1μm/1μm〜5μm/5μmである、ことを特徴とする請求項1乃至9のいずれか1項に記載の配線板。
  11. 第1樹脂絶縁層上に、第2樹脂絶縁層と第1導体パターンとを備える配線構造体を配置することと、
    前記第1樹脂絶縁層上であって前記配線構造体の側方に第2導体パターンを形成することと、
    前記配線構造体上、前記第2導体パターン上及び前記第1樹脂絶縁層上に第3樹脂絶縁層を形成することと、
    前記第3樹脂絶縁層上に第3導体パターンを形成することと、
    前記第3樹脂絶縁層の内部に、前記第2導体パターンと前記第3導体パターンとを接続する第1ビア導体を形成することと、
    前記配線構造体の表面を略平坦とすることを特徴とする配線板の製造方法。
  12. 前記第3樹脂絶縁層の内部に、前記第1導体パターンと前記第3導体パターンとを接続する第2ビア導体を形成すること、をさらに含む、ことを特徴とする請求項11に記載の配線板の製造方法。
  13. 前記第1導体パターンの幅を、前記第2導体パターンの幅よりも小さくなるようにする、ことを特徴とする請求項11又は12に記載の配線板の製造方法。
  14. 隣接する前記第1導体パターン同士の間隔は、隣接する第2導体パターン同士の間隔よりも小さくなるようにする、ことを特徴とする請求項11乃至13のいずれか1項に記載の配線板の製造方法。
  15. 前記第1樹脂絶縁層と前記配線構造体との間に接着層を介在させる、ことを特徴とする請求項11乃至14のいずれか1項に記載の配線板の製造方法。
JP2012190709A 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法 Pending JP2014049578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012190709A JP2014049578A (ja) 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190709A JP2014049578A (ja) 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2014049578A true JP2014049578A (ja) 2014-03-17

Family

ID=50608951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190709A Pending JP2014049578A (ja) 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2014049578A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
KR20160058666A (ko) * 2014-11-17 2016-05-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2016122790A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 多層配線板
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板、その製造方法、及び電子部品モジュール
KR101926922B1 (ko) 2015-11-03 2018-12-07 니혼도꾸슈도교 가부시키가이샤 검사용 배선기판
JP2019075580A (ja) * 2016-03-29 2019-05-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2006005097A (ja) * 2004-06-16 2006-01-05 Sony Corp 回路モジュール体の製造方法
JP2006210748A (ja) * 2005-01-31 2006-08-10 Nec Corp ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2006005097A (ja) * 2004-06-16 2006-01-05 Sony Corp 回路モジュール体の製造方法
JP2006210748A (ja) * 2005-01-31 2006-08-10 Nec Corp ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
US9706663B2 (en) 2014-09-01 2017-07-11 Ibiden Co., Ltd. Printed wiring board, method for manufacturing the same and semiconductor device
KR20160058666A (ko) * 2014-11-17 2016-05-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102333097B1 (ko) * 2014-11-17 2021-12-02 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2016122790A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 多層配線板
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板、その製造方法、及び電子部品モジュール
KR101926922B1 (ko) 2015-11-03 2018-12-07 니혼도꾸슈도교 가부시키가이샤 검사용 배선기판
JP2019075580A (ja) * 2016-03-29 2019-05-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板

Similar Documents

Publication Publication Date Title
JP5931547B2 (ja) 配線板及びその製造方法
US9431347B2 (en) Wiring board and method for manufacturing the same
US9425159B2 (en) Wiring board and method for manufacturing the same
JP2013214578A (ja) 配線板及びその製造方法
JP2014082334A (ja) 配線板及びその製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9480157B2 (en) Wiring board and method for manufacturing the same
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9538664B2 (en) Wiring substrate
JP6473619B2 (ja) キャビティ付き配線板の製造方法
US9723728B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2014049578A (ja) 配線板、及び、配線板の製造方法
US10887985B2 (en) Wiring substrate
JP2016039214A (ja) 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2013070009A (ja) プリント回路基板及びその製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP6082233B2 (ja) 配線板及びその製造方法
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP6157821B2 (ja) 配線板及びその製造方法
JP2024061022A (ja) 配線基板の製造方法
JP2024061023A (ja) 配線基板
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2020053560A (ja) プリント配線板の製造方法
JP2020053562A (ja) プリント配線板及びプリント配線板の製造方法
JP2016100496A (ja) 電子部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108