JP2014049578A - 配線板、及び、配線板の製造方法 - Google Patents

配線板、及び、配線板の製造方法 Download PDF

Info

Publication number
JP2014049578A
JP2014049578A JP2012190709A JP2012190709A JP2014049578A JP 2014049578 A JP2014049578 A JP 2014049578A JP 2012190709 A JP2012190709 A JP 2012190709A JP 2012190709 A JP2012190709 A JP 2012190709A JP 2014049578 A JP2014049578 A JP 2014049578A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
layer
conductor pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012190709A
Other languages
English (en)
Inventor
Masatoshi Kunieda
雅敏 國枝
Makoto Terui
誠 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012190709A priority Critical patent/JP2014049578A/ja
Publication of JP2014049578A publication Critical patent/JP2014049578A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】高い信頼性を有する配線板及びその製造方法を提供する。
【解決手段】配線板１００は、層間絶縁層２６ａと、層間絶縁層２６ａ上に設けられ、絶縁層１１０と導体パターン１１１とを有する配線構造体１０と、層間絶縁層２６ａ上、かつ、配線構造体１０の側方に形成されている導体層３６ａと、配線構造体１０上、導体層３６ａ上及び層間絶縁層２６ａ上に形成されている層間絶縁層３９ａと、層間絶縁層３９ａ上に形成されている導体層３７ｃと、層間絶縁層３９ａの内部に設けられ、導体層３６ａと導体層３７ｃとを接続するビア導体３８ｃと、を備えている。配線構造体１０の表面は略平坦とされている。
【選択図】図１Ｂ

Description

本発明は、配線板、及び、配線板の製造方法に関する。
ＩＣチップ（半導体素子）を実装するための多層プリント配線板として、スルーホール導体を有する樹脂性のコア基板上に層間絶縁層と導体層を交互に積層し、導体層間をバイアホール導体で接続する配線板が知られている。
近年のＩＣチップの微細化、高集積化に伴い、パッケージ基板の最上層に形成されるパッド数が増大し、パッド数の増大によってパッドのファインピッチ化が進行している。このようなパッドのファインピッチ化に伴い、パッケージ基板の配線ピッチも急速に細線化している（例えば、特許文献１を参照）。
この配線板では、その内部に、高密度の配線を部分的に形成している。具体的には、配線板の層間絶縁層の内部に、高密度の配線層が形成されている電子部品が配設されている。そして、このような構造により、上述したパッドのファインピッチ化の傾向に対応している。
国際公開第２００７／１２９５４５号
しかしながら、このような配線板では、電子部品上に形成されている複数の導体パッド（図１において、導体パッド３９に相当）を埋め込んでいる絶縁層（図１において、電子部品（配線構造体）１０上に位置する層間絶縁層３９の厚さが薄くなる場合に、導体パッド間のギャップを充填することができず、当該導体パッド間にある絶縁層において、ボイド（気泡）や、アンジュレーション（表面の起伏）が発生することにより、配線板の表面の平坦性を確保できないことがあった。
本発明は、こうした実情に鑑みてなされたものであり、高い信頼性を有する配線板を提供することを目的とする。
本発明の第１の観点に係る配線板の製造方法は、
第１樹脂絶縁層と、
前記第１樹脂絶縁層上に設けられ、第２樹脂絶縁層と第1導体パターンとを備える配線構造体と、
前記第１樹脂絶縁層上、かつ、前記配線構造体の側方に形成されている第２導体パターンと、
前記配線構造体上、前記第２導体パターン上及び前記第１樹脂絶縁層上に形成されている第３樹脂絶縁層と、
前記第３樹脂絶縁層上に形成されている第３導体パターンと、
前記第３樹脂絶縁層の内部に設けられ、前記第２導体パターンと前記第３導体パターンとを接続する第１ビア導体と、を有しており、
前記配線構造体の表面は略平坦である、
ことを特徴とする。
前記第３樹脂絶縁層の内部に設けられ、前記第１導体パターンと前記第３導体パターンとを接続する第２ビア導体を、さらに有している、ことが好ましい。
前記配線構造体の表面と、前記第３樹脂絶縁層の表面とは略一致している、ことが好ましい。
前記配線構造体において、前記第１導体パターンは前記第２樹脂絶縁層の内部に位置し、前記第１導体パターンの表面と前記第２樹脂絶縁層の表面とは同一平面上に位置している、ことが好ましい。
前記第１導体パターンの幅は、前記第２導体パターンの幅よりも小さい、ことが好ましい。
隣接する前記第１導体パターン同士の間隔は、隣接する第２導体パターン同士の間隔よ
りも小さい、ことが好ましい。
前記第１樹脂絶縁層と前記配線構造体との間には接着層が介在されている、ことが好ましい。
前記第３樹脂絶縁層上に、第１半導体素子と第２半導体素子とが実装されている、ことが好ましい。
前記第１導体パターンは、前記第１半導体素子と前記第２半導体素子とを接続する信号の伝送ラインである、ことが好ましい。
前記第２導体パターンにおける配線パターンのＬ／Ｓ（ラインスペース）が、１μｍ／１μｍ〜５μｍ／５μｍである、ことが好ましい。
本発明の第２の観点に係る配線板の製造方法は、
第１樹脂絶縁層上に、第２樹脂絶縁層と第１導体パターンとを備える配線構造体を配置することと、
前記第１樹脂絶縁層上であって前記配線構造体の側方に第２導体パターンを形成することと、
前記配線構造体上、前記第２導体パターン上及び前記第１樹脂絶縁層上に第３樹脂絶縁層を形成することと、
前記第３樹脂絶縁層上に第３導体パターンを形成することと、
前記第３樹脂絶縁層の内部に、前記第２導体パターンと前記第３導体パターンとを接続する第１ビア導体を形成することと、
前記配線構造体の表面を略平坦とすることを特徴とする、
ことを特徴とする。
前記第３樹脂絶縁層の内部に、前記第１導体パターンと前記第３導体パターンとを接続する第２ビア導体を形成すること、をさらに含む、ことが好ましい。
前記第１導体パターンの幅を、前記第２導体パターンの幅よりも小さくなるようにする、ことが好ましい。
隣接する前記第１導体パターン同士の間隔は、隣接する第２導体パターン同士の間隔よ
りも小さくなるようにする、ことが好ましい。
前記第１樹脂絶縁層と前記配線構造体との間に接着層を介在させる、ことが好ましい。
本発明によれば、高い信頼性を有する配線板を提供することができる。
本発明の第１実施形態に係る配線板が使用されたパッケージ基板を示す断面図である（下側の図は上側の図の要部である領域Ａの拡大断面図を示す）。 第１実施形態に係る配線板が使用されたパッケージ基板を詳細に示す断面図である。 図１ＡをＺ２方向からみた平面図である。 第１実施形態に係る配線板の要部を示す図であり、図１Ａ及び図１Ｂの一部を拡大して示す断面図である（下側の図は上側の図の要部である領域Ｂの拡大断面図を示す）。 第１実施形態に係る配線構造体の製造プロセスを示すフローチャートである。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 図４に示す配線構造体の製造方法を説明する工程図である。 第１実施形態に係る配線板の製造プロセスを示すフローチャートである。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である（上側の図は下側の図の要部である領域Ｃの拡大断面図を示す）。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 図６に示す配線板の製造方法を説明する工程図である。 本発明の第２実施形態に係る配線構造体の製造プロセスを示すフローチャートである。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 図８に示す配線構造体の製造方法を説明する工程図である。 本発明の第３実施形態に係る配線構造体の製造プロセスを示すフローチャートである。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 図１０に示す配線構造体の製造方法を説明する工程図である。 本発明の第３実施形態に係る主配線板を示す断面図である。
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向に相当する配線板の積層方向（又は配線板の厚み方向）を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（又は各層の側方）を指す。配線板の主面は、Ｘ−Ｙ平面となる。また、配線板の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。積層方向において、配線板のコアに近い側を下層、コアから遠い側を上層という。
以下の実施形態において、導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線（グランドも含む）、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。
開口部には、孔及び溝のほか、切欠及び切れ目等も含まれる。
開口部内に形成される導体のうち、ビアホール内に形成される導体をビア導体といい、スルーホール内に形成される導体をスルーホール導体といい、開口部に充填された導体をフィルド導体という。
ランドは、孔（ビアホール又はスルーホール等）の上又は縁部に形成される導体であり、少なくとも一部が孔内の導体（ビア導体又はスルーホール導体等）と一体的に形成される。
スタックとは、ビア導体が、その下層に形成されたビア導体のランド上に形成されていることをいう。すなわち、ビア導体の底面が、その下層のビア導体のランドからはみ出さなければ、スタックされていることになる。
めっきには、電解めっき又は無電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）又はＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
層間材（層間絶縁層）には、層間絶縁用フィルム（味の素（株）製：商品名；ＡＢＦ−４５ＳＨ）が使用される。
孔又は柱体（突起）の「幅（又は太さ）」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には２√（断面積／π）を意味する。ただし、他の寸法を指すことを明記している場合は、この限りでない。また、寸法が均一でない場合（凹凸がある場合又はテーパしている場合など）は、原則として、その寸法の平均値（異常値を除いた有効値のみの平均）を用いる。ただし、最大値など、平均値以外の値を用いることを明記している場合は、この限りでない。
＜第１実施形態＞
本実施形態に係る配線板１００は、例えば図１Ａ、図１Ｂに示されるような多層プリント配線板である。本実施形態の配線板１００は、コア基板を有するビルドアップ多層積層配線板である。ただし、本発明に係る配線板は、コア基板を有するビルドアップ多層積層配線板には限定されず、例えば両面リジッド配線板、フレキシブル配線板又はフレックスリジッド配線板であってもよい。また、配線板１００において、本発明の技術思想の範囲において、導体層及び絶縁層の寸法、層数等は、任意に変更することができる。
図１Ａ、図１Ｂ、図２に示されるように、配線板１００上には、第１半導体素子としてのマイクロプロセッサＭＰＵ（Micro-Processing Unit）５０と、第２半導体素子としてのダイナミックラムＤＲＡＭ(Dynamic Random Access Memory)５１とが実装配置され、パッケージ基板２０００を構成している。図１Ｂに示すように、配線板１００は、マザーボード基板６０上に実装配置される。配線板１００と、ＭＰＵ５０、ＤＲＡＭ５１との間は、アンダーフィル樹脂７０で封止されている。
配線板１００は、コア基板２０と、層間絶縁層２５ａ、２６ａ、３９ａ、２５ｂ、２６ｂ、３３ｂ、３９ｂ、導体層２４ａ、２９ａ、３５ａ、３７ｃ、２４ｂ、２９ｂ、３１ｂ、３５ｂ、３７ｄと、ビア導体２３、３０ａ、３６ａ、３８ｃ、３０ｂ、３２ｂ、３６ｂ、３８ｄと、最表層に形成されたソルダーレジスト層４０ａ、４０ｂと、を有する。
コア基板２０は、第１面Ｆ１（Ｚ１側）及びその反対側の第２面Ｆ２（Ｚ２側）を有し、ビア導体２３は、コア基板２０を貫通している。コア基板２０、ビア導体２３、及び導体層２４ａ、２４ｂは、コア部に相当する。また、コア基板２０の第１面Ｆ１上には、ビルドアップ部Ｂ１（第１積層部）が形成され、コア基板２０の第２面Ｆ２上には、ビルドアップ部Ｂ２（第２積層部）が形成されている。ビルドアップ部Ｂ１は、３組の層間絶縁層及び導体層（層間絶縁層２５ａ、２６ａ、３９ａ及び導体層２４ａ、２９ａ、３５ａ、３７ｃ）を含み、ビルドアップ部Ｂ２は、４組の層間絶縁層及び導体層（層間絶縁層２５ｂ、２６ｂ、３３ｂ、３９ｂ及び導体層２４ｂ、２９ｂ、３１ｂ、３５ｂ、３７ｄ）を含んでいる。
コア基板２０の第１面Ｆ１側には、４層の導体層２４ａ、２９ａ、３５ａ、３７ｃと３層の層間絶縁層２５ａ、２６ａ、３９ａとが下方（Ｚ２側）から交互に積層される。層間絶縁層２５ａ、２６ａ、３９ａは、それぞれ、導体層２４ａ、２９ａ、３５ａ、３７ｃの各層間に形成されている。また、コア基板２０の第１面Ｆ１側の最上層の表面には、ソルダーレジスト層４０ａが配置されている。
コア基板２０の第２面Ｆ２側には、５層の導体層２４ｂ、２９ｂ、３１ｂ、３５ｂ、３７ｄと４層の層間絶縁層２５ｂ、２６ｂ、３３ｂ、３９ｂとが交互に積層される。層間絶縁層２５ｂ、２６ｂ、３３ｂ、３９ｂは、それぞれ、導体層２４ｂ、２９ｂ、３１ｂ、３５ｂ、３７ｄの各層間に形成されている。また、コア基板２０の第２面Ｆ２側の最上層の表面には、ソルダーレジスト層４０ｂが配置されている。
コア基板２０には、コア基板２０を貫通する貫通孔２１（図７Ｂ参照）が形成されている。スルーホール導体２３は、フィルド導体であり、貫通孔２１に導体が充填されて構成されている。コア基板２０の第１面Ｆ１上に形成される導体層２４ａとコア基板２０の第２面Ｆ２上に形成される導体層２４ｂとは、ビア導体２３を介して、互いに電気的に接続されている。
コア基板２０は、例えば芯材を樹脂含浸してなる。コア基板２０は、例えばガラス繊維の布にエポキシ樹脂を含浸させて熱硬化処理し、さらに板状に成形することで得られる。ただしこれに限定されず、コア基板２０の材料は任意である。
ビア導体２３の形状は、例えばコア基板２０の第１面Ｆ１及び第２面Ｆ２から中央部に向かって縮径されるつづみ型の円柱である。また、ビア導体２３の平面形状（Ｘ−Ｙ平面）は例えば真円である。しかしこれに限定されず、ビア導体２３の形状は任意である。
層間絶縁層２５ａ、２６ａ、３９ａ、２５ｂ、２６ｂ、３３ｂ、３９ｂには、それぞれビア導体３０ａ、３６ａ、３８ｃ、３０ｂ、３２ｂ、３６ｂ、３８ｄが形成されている。これらビア導体は、いずれもフィルド導体であり、各層間絶縁層を貫通する各ビアホールに導体が充填されてなる。ビア導体３０ａ、３６ａ、３８ｃ、３０ｂ、３２ｂ、３６ｂ、３８ｄの形状はそれぞれ、例えばコア基板２０に向かって縮径されるようにテーパしたテーパ円柱（円錐台）であり、その平面形状（Ｘ−Ｙ平面）は例えば真円である。しかしこれに限定されず、ビア導体３０ａ等の形状は任意である。
層間絶縁層２５ａ（第１積層部の最下層の層間絶縁層）、層間絶縁層２５ｂ（第２積層部の最下層の層間絶縁層）、及びこれらよりも上層の層間絶縁層２６ａ、３９ａ、２６ｂ、３３ｂ、３９ｂはそれぞれ、例えばＦＲ−４材から構成される。これらの絶縁層はそれぞれ、例えば芯材を樹脂含浸してなる。ＦＲ−４材は、例えばガラス繊維の布にエポキシ樹脂をしみ込ませて熱硬化処理し、さらに板状に成形することで得られる。ただしこれに限定されず、各絶縁層の材料は任意である。
配線板１００の最上層には、半田ボール４３ａが配置されており、半田ボール４３ａは、パッド５０ａ、５１ａを介してＭＰＵ５０、ＤＲＡＭ５１に電気的に接続されている。
本実施形態では、配線板１００は、主配線板２００と、この主配線板２００の内部に配置された配線構造体１０とを含んでいる。配線構造体１０は、多層プリント配線板の配線ルールではなく、後に詳述するようにＩＣやＬＳＩなどの半導体素子の配線ルールに従って配線設計されたものであり、主配線板２００よりも、配線の密度の指標である、ラインとスペースの比を示すＬ／Ｓ（ラインスペース）が微細になるように設計されている。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。具体的には、ラインとスペースの比を示すＬ／Ｓ（ラインスペース）が１μｍ／１μｍ〜５μｍ／５μｍ、好ましくは３μｍ／３μｍ〜５μｍ／５μｍになるように高配線密度に形成されている。これは、本実施形態の主配線板２００を含む通常の多層プリント配線板のＬ／Ｓが１０μｍ／１０μｍ程度であることに比較すると微細なレベルである。
主配線板２００は、半導体素子であるＭＰＵ５０及びＤＲＡＭ５１の電源端子Ｖｄｄへの電源の供給ラインと、信号の伝送ラインとを含む（図２参照）。
配線構造体１０は、電源の供給ラインを含まず、信号の伝送ラインのみを含んでおり、ＭＰＵ５０とＤＲＡＭ５１との間の信号の伝送に使用される。
詳しくは、導体パターン１１１は、ＭＰＵ５０とＤＲＡＭ５１との間の信号の伝送に使用され、ＭＰＵ５０及びＤＲＡＭ５１への電源の供給には使用されない。ＭＰＵ５０、ＤＲＡＭ５１の電源端子Ｖｄｄは、主配線板２００内のスタックビア８０（図３参照）に電気的に接続され、外部の直流電源から電源が供給される。ＭＰＵ５０、ＤＲＡＭ５１のグランド端子Ｇｎｄは、主配線板２００内の別のスタックビアを介してグランドに接続される。
図１を参照して、配線構造体１０は、層間絶縁層３９ａ内に配置されている。配線構造体１０は、最下層の接着層１２０ｃと、接着層１２０ｃ上の絶縁層１１０、１２０と、絶縁層１１０内に形成された信号伝送用の導体パターン（導体層）１１１と、絶縁層１１０内に形成された導体パッド（導体層）３６ｃと、ビア導体１２０ａと、を含んでいる。ビア導体１２０ａは、絶縁層１２０内に形成され、導体パターン１１１と、導体パッド（導体層）３６ｃとを接続している。導体パターン１１１は、絶縁層１１０の内部に位置しており、導体パターン１１１の表面は、絶縁層１１０の表面と同一平面上に位置している。
絶縁層１１０、１２０には、例えば、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂などが絶縁材として使用できるが、特に、感光性絶縁材料であるＥＬＰＡＣ ＷＰＲ（型番；ＪＳＲ株式会社製）を使用することが好ましい。
接着層１２０ｃに使用する材料としては、例えばエポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の接着剤を用いることができる。絶縁層１２０には、小径のビア孔３６ｄが形成されており、ビア孔３６ｄは導体で充填され、フィルドビアであるビア導体１２０ａを構成している。
ビア導体１２０ａは、上層の導体層（パッド）３６ａと電気的に接続されている。導体層（パッド）３６ａは、上層のビア導体３８ｃ、４２ａ、半田ボール４３ａ、パッド５０ａ、５１ａを介して、それぞれ、ＭＰＵ５０、ＤＲＡＭ５１に電気的に接続されている。なお、本実施形態の配線構造体１０では、導体パターン１１１と接着層１２０ｃとの間に、絶縁層１１０が介在配置されている。また、絶縁層１１０上には、導体パッド３６ｃ間を埋め込むための絶縁層１２０が介在配置されている。即ち、配線構造体１０は、３層構成とされている。しかしこれに限られず、絶縁層１１０が配置されず、接着層１２０ｃ上に直接導体パターン１１１が形成された２層構成であってもよい。
ビア導体１２０ａの直径は、１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下であることがよい。ビア導体１２０ａの直径をこのような微小なサイズとすることにより、配線構造体１０での導体パターン１１１の配線取り回しの自由度が向上し、例えば、１層の絶縁層１２０にのみ形成された導体パターン１１１で、配線構造体１０の左右の辺の一方辺側から多くの配線を取り出すことが可能となる。また、導体パターン１１１は、１層のみに形成されるので、配線構造体１０での配線の総数を減少させることも可能となる。
図３に示されるように、ビア導体３６ａ、３８ｃは、それぞれ、例えば銅箔などの金属箔、銅の無電解めっき膜、及び銅の電解めっきからなる金属層３０１ａ、３０７ｃを介して各層間絶縁層２６ａ、３９ａに形成されたビアホール内に配置されている。
図３に示されるビア導体などの寸法のうち、ビア導体３８ｃの上面の直径（幅）Ｄ２は、例えば６２μｍであり、半田ボール４３ａの直径Ｄ１は、例えば４６μｍである。また、配線構造体１０の厚さｔ１は、例えば２５μｍ、配線構造体１０の接着層１２０ｃの厚さｔ２は、例えば１０μｍ、ビア導体３６ａの厚さｔ３は、例えば１５μｍ、ソルダーレジスト層４０ａの厚さｔ４は、例えば１５μｍである。このように、配線構造体１０の接着層１２０ｃの厚さｔ２を１０μｍ程度とすることで、主配線板２００との間で十分な接着力が得られ、接着層１２０ｃに使用する材料の選択の幅が広がる。また、配線構造体１０上の導体層（パッド）３６ａの直径Ｄ３は、１５〜２５μｍである。
半田ボール４３ａは、ソルダーレジスト層４０ａ、４０ｂの開口部（ＳＲＯ）４４内において、導体層（パッド）３８ｃ上に配置されている。半田ボール４３ａと、ビア導体（導体層）３８ｃとの間には、ニッケルめっき層４１ａと、金めっき層４２ａとが形成されている。本実施形態では、最上層のビア導体３８ｃの開口部の直径Ｄｂと比較して、ソルダーレジスト層４０ａ、４０ｂの開口部４４の直径Ｄａが１０％程度大きい。このようにソルダーレジスト層４０ａ、４０ｂの開口部４４の直径Ｄａが大きくなると、一般に、製造時の公差の精度が厳しくなるが、配線構造体１０は、ビア導体１２０ａの直径が１μｍ以上１０μｍ以下と小さいので、配線構造体１０を主配線板２００に搭載（貼り付け）する場合に位置ずれを生じても、電気的接続が確保される範囲が広くなるという利点がある。
本実施形態の配線板１００には、主配線板２００の全層を貫通するスルーホールは形成されていない。しかしこれに限られず、主配線板２００の全層を貫通するスルーホールを形成し、表層部の導体層同士を電気的に接続し、配線板１００上の半導体素子への信号の伝送や電源の供給に使用することもできる。
本実施形態の配線板１００によれば、主配線板２００に、主配線板２００よりも高配線密度とされた、半導体素子間の信号伝送用の配線構造体１０を内蔵するので、多層プリント配線板である配線板１００の設計の自由度を向上させることができる。例えば、電源系及び信号系の配線の全てが配線板の特定の部位に集中することを回避することができる。また、例えば、電子部品の周辺の電子部品が存在しない領域では、導体が存在せず樹脂のみ存在するような構造となることを避けることができる。
以下、本実施形態に係る配線板１００の製造方法の一例について説明する。配線板１００の製造プロセスは、配線構造体１０の製造プロセス、主配線板２００に配線構造体１０を実装する工程を含む主配線板（多層プリント基板）２００の製造プロセスで構成される。
配線構造体１０は、例えば図４、図５Ａ〜図５Ｉに示すようなプロセスで製造される。
＜配線構造体１０の製造プロセス＞
まず、図４のステップＳ１１では、図５Ａに示されるように、支持板（支持材）１００１を準備する。支持板１００１は、例えば表面の平坦なガラスからなる。そして、支持板１００１上に、剥離層１００２を形成する。
次に、図４のステップＳ１２では、支持板１００１上に、剥離層１００２を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン（導体層）とが交互に積層されてなる。
具体的には、図５Ｂに示されるように、例えばセミアディティブ（ＳＡＰ）法又はテンティング法により、剥離層１００２上に、例えば銅からなる導体パッド（導体層）３６ｃを形成する。
次に、剥離層１００２上に、導体パッド３６ｃを覆うように、絶縁層（層間絶縁層）１２０を形成する。この絶縁層１２０には、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂などが絶縁材として使用できるが、特に、感光性絶縁材料であるＥＬＰＡＣ ＷＰＲ（型番；ＪＳＲ株式会社製）を使用することが好ましい。
続いて、例えばレーザにより、絶縁層１２０に孔（ビアホール）３６ｄを形成する。孔３６ｄは、導体パターン１１１に到達し、その一部を露出させる。ここでの孔３６ｄの直径は、１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
続いて、図５Ｃに示されるように、絶縁層１２０上に導体パターン１１１を形成する。この導体パターン１１１は、第１導体膜１１１ａと第２導体膜１１１ｂとからなる（図３参照）。より詳しくは、第１導体膜１１１ａは、ＴｉＮ層（下層）とＴｉ層（中間層）とＣｕ層（上層）の３層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン１１１と基材との良好な密着性が確保される。また、第２導体膜１１１ｂは、Ｃｕ層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。また、導体パターン１１１の形成に伴って、孔３６ｄは導体でフィルドされ、フィルドビアであるビア導体１２０ａが形成される。
導体パターン１１１は、ラインとスペースの比を示すＬ／Ｓ（ラインスペース）が１μｍ／１μｍ〜５μｍ／５μｍ、好ましくは３μｍ／３μｍ〜５μｍ／５μｍになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、ＩＣ（Integrated Circuit）やＬＳＩ（Large Scale Integrated Circuit）などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
続いて、図５Ｅに示されるように、絶縁層１２０上に、導体パターン１１１を覆うように、例えばラミネート等により、絶縁層１２０と同じ材料を用いて、絶縁層（層間絶縁層）１１０を形成する。
これにより、図５Ｅに示されるように、支持板１００１上に、剥離層１００２、絶縁層１１０、１２０、導体パッド３６ｃ及び導体パターン１１１から構成され、絶縁層１２０にビア導体１２０ａが形成された積層部１０１が得られる。
続いて、図４のステップＳ１３では、図５Ｆに示されるように、絶縁層１１０上に接着層１２０ｃを形成する。接着層１２０ｃは、例えば積層部１０１上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。そして、接着層１２０ｃ上に、表面の平坦なガラスからなる、別の支持板１００３を積層する。
続いて、図４のステップＳ１４では、図５Ｇに示されるように、支持板１００１（支持材）を取り外す。具体的には、Ｚ２方向に支持板１００１を移動させることにより、剥離層１００２を残して積層部１０１の第２主面（絶縁層１２０）から支持板１００１を剥離する。なお、支持板１００１は、例えば洗浄等を行って再利用することができる。
続いて、図４のステップＳ１５では、図５Ｈに示されるように、絶縁層１２０から剥離層１００２を除去する。
続いて、図４のステップＳ１６では、図５Ｉに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板１００を個片化する。これにより、複数の配線構造体１０が得られる。ここで得られた配線構造体１０は、支持板１００３上に接着層１２０ｃを介して積層部１０１が形成されたものである。
本実施形態の配線構造体１０の製造方法は、支持材１００１、１００３として表面の平坦なガラス板を使用するので、配線構造体１０の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線構造体１０が得られる。
次に主配線板２００を製造するとともに、主配線板２００に配線構造体１０を実装し、本実施形態の配線板１００を製造する。配線板１００は、例えば図６、図７Ａ〜図７Ｐに示されるようなプロセスで製造する。
＜配線板１００の製造プロセス＞
まず、図６のステップＳ２１では、図７Ａに示されるように、補強材に樹脂が含浸されてなるコア基板２０を準備する。コア基板２０の第１面Ｆ上及び第２面Ｓ上には銅箔２２がラミネートにより形成されている。コア基板２０の厚さは、例えば０．４〜０．７ｍｍである。補強材としては、例えばガラスクロス、アラミド繊維、ガラス繊維などが使用できる。樹脂としては、例えばエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが使用できる。さらに、樹脂中には、水酸化物からなる粒子が含有されている。水酸化物としては、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。水酸化物は熱で分解されることで水が生成する。このため、水酸化物は、コア基板を構成する材料から熱を奪うことが可能であると考えられる。すなわち、コア基板が水酸化物を含むことで、レーザでの加工性が向上すると推測される。
次に、銅箔２２の表面に、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を施し、黒化浴（酸化浴）による黒化処理を施す。
続いて、図６のステップＳ２２では、図７Ｂに示されるように、コア基板２０の第１面Ｆ（上面）側及び第２面Ｓ（下面）側からＣＯ２レーザにて、レーザを照射してコア基板２０を貫通する貫通孔２１を形成する。具体的には、ＣＯ２レーザを用い、コア基板２０の第１面Ｆ側及び第２面Ｓ（下面）側から、交互にレーザを照射することで、第１面Ｆ側及び第２面Ｓ側から穿孔された孔を連通させ、貫通孔２１を形成する。
続いて、コア基板２０を、所定濃度の過マンガン酸を含む溶液に浸漬し、デスミア処理を行う。このとき、コア基板２０の重量減少度が１．０重量％以下、好ましくは０．５重量％以下であるように処理することがよい。コア基板２０は、ガラスクロス等の強化材に樹脂が含浸されて成り、デスミア処理で樹脂を溶解すると、貫通孔内にはガラスクロスが突き出すことになるが、コア基板２０の重量減少度がこのような範囲の場合、ガラスクロスの突き出しが抑制され、貫通孔内にめっきを充填する際にボイドが残ることが防止される。その後、コア基板２０の表面に、パラジウム触媒を付与する。
続いて、図７Ｃに示されるように、無電解めっき液にコア基板２０を浸漬し、コア基板２０の第１面Ｆ上、第２面Ｓ上及び貫通孔２１の内壁に無電解めっき膜２２を形成する。無電解めっき膜２２を形成する材料としては、銅、ニッケルなどが挙げられる。この無電解めっき膜２２をシード層として、無電解めっき膜２２上に電解めっき膜２３を形成する。貫通孔２１は、電解めっき膜２３で充填される。
続いて、図７Ｄに示されるように、基板表面の電解めっき膜２３に所定パターンのエッチングレジストを形成し、エッチングレジストの非形成部の無電解めっき膜２２、電解めっき膜２３、及び銅箔を除去する。その後、エッチングレジストを除去することにより、コア基板２０の第１面Ｆ上に第１導体（導体層）２４ａが、コア基板２０の第２面Ｓ上に第２導体（導体層）２４ｂが形成される。これら導体層２４ａと導体層２４ｂとは、貫通孔２１内の電解めっき膜２３（スルーホール導体）により互いに接続される。
続いて、図６のステップＳ２３では、図７Ｅに示されるように、コア基板２０の両面Ｆ、Ｓ上に、層間絶縁用フィルム（味の素（株）製：商品名；ＡＢＦ−４５ＳＨ）を積層し、層間絶縁層２５ａ、２５ｂを形成する。
続いて、図７Ｆに示されるように、ＣＯ２ガスレーザを用い、層間絶縁層２５ａ、２５ｂにそれぞれバイアホール用開口部２６ｃ、２６ｄを形成する。さらに、過マンガン酸塩などの酸化剤等に基板を浸漬し、デスミア処理を行う。
続いて、図７Ｇに示されるように、層間絶縁層２５ａ、２５ｂの表面にパラジウムなどの触媒を付与し、無電解めっき液に基板を浸漬させることにより、無電解めっき膜２７ａ、２７ｂを形成する。その後、無電解めっき膜２７ａ、２７ｂ上にめっきレジストを形成する。そして、めっきレジストから露出する無電解めっき膜２７ａ、２７ｂ上に、電解めっき膜２８ａ、２８ｂを形成する。その後、モノエタノールアミンを含む溶液を用いてめっきレジストを除去する。電解めっき膜間の無電解めっき膜をエッチングで除去することで、導体層２９ａ、２９ｂ及びビア導体３０ａ、３０ｂを形成する。次いで、導体層２９ａ、２９ｂの表面にＳｎめっきを施し、ＳｎＣｕ層を形成する。このＳｎＣｕ層上にシランカップリング剤を塗布する。
続いて、図６のステップＳ２４では、図７Ｈ、図７Ｉ（図７Ｊ）に示されるように、上述した工程を繰り返す。これにより、層間絶縁層２５ａ、２５ｂ上に、コア基板２０の第１面Ｆ側及び第２面Ｓ（下面）側から層間絶縁層２６ａ、２６ｂが積層され、層間絶縁層２６ｂに導体層３１ｂ及びビア導体３２ｂが形成される。
続いて、図６のステップＳ２５では、図７Ｋに示されるように、配線構造体１０を、層間絶縁層２６ａ、２６ｂ上の所定領域に、接着層１２０ｃを介して搭載（貼り付ける）する。これにより、図７Ｌに示す状態となる。この配線構造体１０からは、支持板１００３は除去されており、絶縁層１２０上には、支持材としての積層フィルム１００４が積層されている。
続いて、図７Ｍに示されるように、積層フィルム１００４を剥離する。
続いて、図６のステップＳ２６では、図７Ｎに示されるように、配線構造体１０及び層間絶縁層２６ａ、２６ｂ上から層間絶縁層３９ａ、３３ｂを積層する。さらに、上述した工程を繰り返す。これにより、層間絶縁層２６ａ、２６ｂ上に、コア基板２０の第１面Ｆ側及び第２面Ｓ側から、層間絶縁層２６ａ、２６ｂが積層され、層間絶縁層２６ａ、２６ｂに、導体層３５ａ、３５ｂ及びビア導体３６ａ、３６ｂが形成される。さらに、層間絶縁層３３ｂ上に、層間絶縁層３９ｂが積層されるとともに、層間絶縁層２６ａ上に、層間絶縁層３９ａが積層される。また、層間絶縁層３９ａ、３３ｂ、３９ｂに、それぞれ、導体層３７ｃ、３５ｂ、３７ｄ及びビア導体３８ｃ、３６ｂ、３８ｄが形成される。
続いて、基板の両面に、開口部３８ａ、３８ｂを有するソルダーレジスト層４０ａ、４０ｂを形成する。ここでは、開口部３８ａ、３８ｂから露出する導体層３５ａ、３５ｂ及びビア導体３６ａ、３６ｂの上面が半田パッドとして機能する。ここで、半田パッドは、配線構造体１０に接続されている半田パッド同士のピッチがそれ以外の半田パッド同士のピッチよりも小さくなるようにする。
続いて、図６のステップＳ２７では、図７Ｐに示されるように、半田パッド上にニッケルめっき層４１ａ、４１ｂを形成し、さらにニッケルめっき層４１ａ、４１ｂ上に金めっき層４２ａ、４２ｂを形成する。ニッケル−金層の代わりに、ニッケルーパラジウムー金層を形成することもできる。その後、開口部３８ａ、３８ｂ内に半田ボールを搭載し、リフローを行うことで、第１面（上面）側に半田ボール４３ａを、第２面（裏面）側に半田ボール４３ｂを形成し、多層プリント配線板である配線板１００が完成する。
本実施形態によれば、配線構造体１０を形成した段階で、導体パッド（導体層）３６ｃ間のギャップが上述した絶縁材によって埋め込まれているので、従来、配線構造体１０上の絶縁層の厚さが薄い場合に当該生じる傾向にあった、ボイド（気泡）や、アンジュレーション（表面の起伏）の発生が抑制される。これにより、配線板１００の表面（本実施形態では、コア基板２０の第１面Ｆ１側の層間絶縁層３９の表面）の平坦性が確保されるようになる。これにより、配線構造体１０の絶縁性が確保されるとともに、主配線板２００内への配線構造体１０の配置設計の自由度が向上するようになる。さらには、配線板１００へＭＰＵ５０やＤＲＡＭ５１などの電気素子を実装する時に要求される実装精度を緩和することができる。
＜第２実施形態＞
上記第１実施形態では、配線構造体１０を、図４、図５Ａ〜図５Ｉに示すようなプロセスで製造した。本実施形態では、このプロセスに代えて、図８、図９Ａ〜図９Ｊに示すようなプロセスで配線構造体１０を製造する。また、主配線板２００に配線構造体１０を実装する工程を含む主配線板（多層プリント基板）２００の製造プロセスは第１実施形態と同様である。
＜配線構造体１０の製造プロセス＞
まず、図８のステップＳ１１では、図９Ａに示されるように、支持板（支持材）１００１を準備する。支持板１００１は、例えば表面の平坦なガラスからなる。そして、支持板１００１上に、剥離層１００２を形成する。
次に、図８のステップＳ１２では、支持板１００１上に、剥離層１００２を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン（導体層）とが交互に積層されてなる。
具体的には、図９Ｂに示されるように、例えばセミアディティブ（ＳＡＰ）法又はテンティング法により、剥離層１００２上に、例えば銅からなる導体パッド（導体層）３６ｃ及び導体パッド（導体層）３６ｃ上に位置するビア導体１２０ａを形成する。ここでのビア導体１２０ａの直径は、１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
次に、図９Ｃに示されるように、剥離層１００２上に、導体パッド３６ｃ及びビア導体１２０ａを覆うように、絶縁層（層間絶縁層）１２０を形成する。この絶縁層１２０には、ポリイミド、フェノール系樹脂、ポリベンゾオキサゾール系樹脂などが絶縁材として使用できるが、特に、感光性絶縁材料であるＥＬＰＡＣ ＷＰＲ（型番；ＪＳＲ株式会社製）を使用することが好ましい。
続いて、図９Ｄに示されるように、化学機械研磨法（ＣＭＰ）などを用いて、絶縁層１２０を平坦化し、ビア導体１２０ａの先端部が露出するようにする。
続いて、図９Ｅに示されるように、絶縁層１２０上に導体パターン１１１を形成する。この導体パターン１１１は、第１導体膜１１１ａと第２導体膜１１１ｂとからなる（図３参照）。より詳しくは、第１導体膜１１１ａは、ＴｉＮ層（下層）とＴｉ層（中間層）とＣｕ層（上層）の３層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン１１１と基材との良好な密着性が確保される。また、第２導体膜１１１ｂは、Ｃｕ層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
導体パターン１１１は、ラインとスペースの比を示すＬ／Ｓ（ラインスペース）が１μｍ／１μｍ〜５μｍ／５μｍ、好ましくは３μｍ／３μｍ〜５μｍ／５μｍになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、ＩＣ（Integrated Circuit）やＬＳＩ（Large Scale Integrated Circuit）などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
続いて、図９Ｅに示されるように、絶縁層１２０上に、導体パターン１１１を覆うように、例えばラミネート等により、絶縁層１２０と同じ材料を用いて、絶縁層（層間絶縁層）１１０を形成する。
これにより、図９Ｆに示されるように、支持板１００１上に、剥離層１００２、絶縁層１１０、１２０、導体パッド３６ｃ及び導体パターン１１１から構成され、絶縁層１２０にビア導体１２０ａが形成された積層部１０１が得られる。
続いて、図８のステップＳ１３では、図９Ｇに示されるように、絶縁層１１０上に接着層１２０ｃを形成する。接着層１２０ｃは、例えば積層部１０１上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。そして、接着層１２０ｃ上に、表面の平坦なガラスからなる、別の支持板１００３を積層する。
続いて、図８のステップＳ１４では、図９Ｈに示されるように、支持板１００１（支持材）を取り外す。具体的には、Ｚ２方向に支持板１００１を移動させることにより、剥離層１００２を残して積層部１０１の第２主面（絶縁層１２０）から支持板１００１を剥離する。なお、支持板１００１は、例えば洗浄等を行って再利用することができる。
続いて、図８のステップＳ１５では、図９Ｉに示されるように、絶縁層１２０から剥離層１００２を除去する。
続いて、図８のステップＳ１６では、図９Ｊに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板１００を個片化する。これにより、複数の配線構造体１０が得られる。ここで得られた配線構造体１０は、支持板１００３上に接着層１２０ｃを介して積層部１０１が形成されたものである。
本実施形態の配線構造体１０の製造方法は、支持材１００１、１００３として表面の平坦なガラス板を使用するので、配線構造体１０の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線構造体１０が得られる。
次に、第１実施形態と同様にして、主配線板２００を製造するとともに、主配線板２００に配線構造体１０を実装し、本実施形態の配線板１００を製造する。
＜第３実施形態＞
上記第１実施形態では、配線構造体１０を、図４、図５Ａ〜図５Ｉに示すようなプロセスで製造した。本実施形態では、このプロセスに代えて、図１０、図１１Ａ〜図１１Ｊに示すようなプロセスで配線構造体１０を製造する。
＜配線構造体１０の製造プロセス＞
図１０のステップＳ１１では、図１１Ａに示されるように、支持板（支持材）１００１を準備する。支持板１００１は、例えば表面の平坦なガラスからなる。そして、支持板１００１上に、接着層１００２を形成する。
図１０のステップＳ１２では、支持板１００１上に、接着層１００２を介して、積層部を形成する。この積層部は、樹脂絶縁層と導体パターン（導体層）とが交互に積層されてなる。
具体的には、図１１Ｂに示されるように、接着層１００２上に、例えば樹脂からなる絶縁層１１０（樹脂絶縁層）を配置する。絶縁層１１０と接着層１００２とは、例えば加熱処理により接着する。
続いて、図１１Ｂに示されるように、例えばセミアディティブ（ＳＡＰ）法により、絶縁層１１０上に導体パターン１１１を形成する。導体パターン１１１は、第１導体膜１１１ａと第２導体膜１１１ｂとからなる（図３参照）。より詳しくは、第１導体膜１１１ａは、ＴｉＮ層（下層）とＴｉ層（中間層）とＣｕ層（上層）の３層からなる。これらの金属層は、それぞれ、例えばスパッタ法によって製膜されるので、微細とされた導体パターン１１１と基材との良好な密着性が確保される。また、第２導体膜１１１ｂは、Ｃｕ層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
導体パターン１１１は、ラインとスペースの比を示すＬ／Ｓ（ラインスペース）が１μｍ／１μｍ〜５μｍ／５μｍ、好ましくは３μｍ／３μｍ〜５μｍ／５μｍになるように高配線密度に形成する。ここで、ラインはパターン幅、スペースはパターン間の間隙を示し、パターン幅の中心同士の距離を示す。ここでの配線密度は、ＩＣ（Integrated Circuit）やＬＳＩ（Large Scale Integrated Circuit）などの半導体素子に配線を形成する場合と同等の配線ルールで形成する。
続いて、図１１Ｄに示されるように、絶縁層１１０上に、例えばラミネート等により、絶縁層１２０を形成する。絶縁層１２０は、導体パターン１１１を覆うように形成する。
続いて、例えばレーザにより、絶縁層１２０に孔１２０ａ（ビアホール）を形成する。孔１２０ａは、導体パターン１１１に到達し、その一部を露出させる。ここでの孔１２０ａの直径は、１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下の微小なサイズとする。その後、必要に応じて、デスミアやソフトエッチをする。
続いて、例えばセミアディティブ（ＳＡＰ）法により、孔１２０ａ内にビア導体１２０ａ（フィルド導体）を形成するとともに、ビア導体１２０ａに接続されるように、絶縁層１２０上に導体層３６ａを形成する。導体パターン１２１及びビア導体１２０ａはそれぞれ、第１導体膜１２１ａと第２導体膜１２１ｂとの２層からなる（図３参照）。より詳しくは、第１導体膜１２１ａは、ＴｉＮ層（下層）とＴｉ層（中間層）とＣｕ層（上層）の３層からなる。また、第２導体膜１２１ｂは、Ｃｕ層上の無電解銅めっき膜と、無電解銅めっき膜上の電解めっき膜とからなる。
これにより、図１１Ｅに示されるように、支持板１００１上に、絶縁層１１０、１２０、及び導体パターン１１１から構成され、絶縁層１２０にビア導体１２０ａが形成された積層部１０１が得られる。
図１０のステップＳ１３では、図１１Ｆに示されるように、別の支持板１００３（支持材）を準備する。支持板１００３は、支持板１００１と同様、例えば表面の平坦なガラスからなる。そして、支持板１００３を積層部１０１上に接着層１２０ｂを介して積層する。
図１０のステップＳ１４では、支持板１００１（支持材）を取り外す。具体的には、図１１Ｇに示すように、例えばレーザを照射して接着層１００２を軟化させた後、Ｘ方向（又はＹ方向）に支持板１００１をスライド移動させることにより、積層部１０１の第２主面から支持板１００１を剥離する。なお、積層部１０１から支持板１００１を剥離した後において、例えば接着層１００２が積層部１０１の第２主面上に残っている場合には、洗浄を行い、その接着層１００２を除去する。そうすると、図１１Ｈに示されるような、支持板１００３上に積層部１０１が形成された状態となる。なお、支持板１００１は、例えば洗浄等を行って再利用することができる。
図１０のステップＳ１５では、図１１Ｈに示されるように、積層部１０１上に接着層１２０ｃを形成する。具体的には、接着層１２０ｃは、例えば積層部１０１上にラミネータで接着剤を厚さが均一になるようにラミネートすることで形成する。
図１０のステップＳ１６では、図１１Ｉに示されるように、例えばダイシングソーにより、所定のダイシングラインに沿ってカットして、配線板１００を個片化する。これにより、複数の配線構造体（配線構造体）１０が得られる。ここで得られた配線構造体１０は、支持板１００３上に絶縁層１２０及び接着層１２０ｂ（図示せず）を介して積層部１０１が形成され、さらに積層部１０１の上に接着層１２０ｃが形成されたものである。
本実施形態の配線構造体１０の製造方法は、支持材１００１、１００３として表面の平坦なガラス板を使用するので、配線構造体１０の製造に適している。このような製造方法であれば、表面が平坦とされ、かつ、反りが抑制された高品質の配線構造体１０が得られる。
次に主配線板２００を製造するとともに、主配線板２００に配線構造体１０を実装し、本実施形態の配線板１００を製造する。
ここで、主配線板２００に配線構造体１０を実装する工程を含む主配線板（多層プリント基板）２００の製造プロセスは、第１実施形態の図７Ｐに代えて、図１２に示すように、最上層の層間絶縁層３９ａの表面と配線構造体１０の上表面とが一致するように層間絶縁層３９ａの厚さを調整する以外は、第１実施形態と同様である。図１２に示すように、本実施形態の主配線板２００は、配線構造体１０の表面と、層間絶縁層３９ａの表面とは略一致している。
本実施形態によれば、本実施形態の主配線板２００は、配線構造体１０の表面と、層間絶縁層３９ａの表面とは略一致している（図１２参照）。さらに、配線構造体１０の表面は平坦とされているので、従来、配線構造体１０上の絶縁層の厚さが薄い場合に当該生じる傾向にあった、ボイド（気泡）や、アンジュレーション（表面の起伏）の発生が解消される。これにより、配線板１００の表面（本実施形態では、コア基板２０の第１面Ｆ１側の層間絶縁層３９ａ及び配線構造体１０の表面）の平坦性が確保されるようになる。これにより、配線構造体１０の絶縁性が確保されるとともに、主配線板２００内への配線構造体１０の配置設計の自由度が向上するようになる。さらには、配線板１００へＭＰＵ５０やＤＲＡＭ５１などの電気素子を実装する時に要求される実装精度を緩和することができる。
以上の通り、本発明の実施形態に係る配線板及びその製造プロセスについて説明したが、本発明に係る配線板及びその製造プロセスは、上記各実施形態及び変形例で示した順序及び内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、不要な工程を適宜に省略することもできる。
例えば、上記各実施形態では、配線板１０を形成するにあたり、配線構造体１０を層間絶縁層３９ａで覆うようにした。しかし、これに限られず、層間絶縁層３９ａに開口（座繰り部）を形成し、この開口内に配線構造体１０を収容することで形成してもよい。
上記各実施形態及び変形例は、任意に組み合わせることができる。例えば、用途等に応じて適切な組み合わせを選ぶことができる。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明に係る配線板は、複数の半導体素子（ダイ）が搭載されるパッケージ基板に好適に使用できる。また、本発明に係る配線板の製造方法は、そのようなパッケージ基板の製造に適している。
１０ 配線構造体
２０ コア基板
２１ 貫通孔
２２ 銅箔
２３ ビア導体
２４ａ、２４ｂ、２９ａ、３５ａ、３６ｃ 導体層
２５ａ、２５ｂ、２６ａ、２６ｂ、３９ａ 層間絶縁層
２６ｃ バイアホール用開口部
３０ａ、３６ａ、３８ｃ 導体層（ビア導体）
３６ｄ ビア孔
３８ａ、４４ 開口部
４０ａ、４０ｂ ソルダーレジスト層
４３ａ、４３ｂ 半田ボール
５０ａ パッド
６０ マザーボード基板
８０ スタックビア
１００ 配線板
１０１ 積層部
１１０、１２０ 絶縁層
１１１ 導体層（導体パターン）
１１１ａ、１１１ｂ 導体膜
１２０ａ ビア導体
１２０ｂ、１２０ｃ 接着層
２００ 主配線板
３０１ａ 金属層
Ｂ１、Ｂ２ ビルドアップ部
Ｄ１、Ｄ２、Ｄ３、Ｄａ、Ｄｂ、Ｄｃ、Ｄｄ 直径
Ｆ１ 第１面
Ｆ２ 第２面
５１ ＤＲＡＭ ダイナミックラム
Ｇｎｄ グランド端子
５０ ＭＰＵ マイクロプロセッサ
Ｖｄｄ 電源端子

Claims (15)

  1. 第１樹脂絶縁層と、
    前記第１樹脂絶縁層上に設けられ、第２樹脂絶縁層と第1導体パターンとを備える配線構造体と、
    前記第１樹脂絶縁層上、かつ、前記配線構造体の側方に形成されている第２導体パターンと、
    前記配線構造体上、前記第２導体パターン上及び前記第１樹脂絶縁層上に形成されている第３樹脂絶縁層と、
    前記第３樹脂絶縁層上に形成されている第３導体パターンと、
    前記第３樹脂絶縁層の内部に設けられ、前記第２導体パターンと前記第３導体パターンとを接続する第１ビア導体と、を有しており、
    前記配線構造体の表面は略平坦であることを特徴とする配線板。
  2. 前記第３樹脂絶縁層の内部に設けられ、前記第１導体パターンと前記第３導体パターンとを接続する第２ビア導体を、さらに有している、ことを特徴とする請求項１に記載の配線板。
  3. 前記配線構造体の表面と、前記第３樹脂絶縁層の表面とは略一致している、ことを特徴とする請求項１に記載の配線板。
  4. 前記配線構造体において、前記第１導体パターンは前記第２樹脂絶縁層の内部に位置し、前記第１導体パターンの表面と前記第２樹脂絶縁層の表面とは同一平面上に位置している、ことを特徴とする請求項１乃至３のいずれか１項に記載の配線板。
  5. 前記第１導体パターンの幅は、前記第２導体パターンの幅よりも小さい、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の配線板。
  6. 隣接する前記第１導体パターン同士の間隔は、隣接する第２導体パターン同士の間隔よ
    りも小さい、ことを特徴とする請求項１乃至５のいずれか１項に記載の配線板。
  7. 前記第１樹脂絶縁層と前記配線構造体との間には接着層が介在されている、
    ことを特徴とする請求項１乃至６のいずれか１項に記載の配線板。
  8. 前記第３樹脂絶縁層上に、第１半導体素子と第２半導体素子とが実装されている、ことを特徴とする請求項１乃至７のいずれか１項に記載の配線板。
  9. 前記第１導体パターンは、前記第１半導体素子と前記第２半導体素子とを接続する信号の伝送ラインである、ことを特徴とする請求項１乃至８のいずれか１項に記載の配線板。
  10. 前記第１導体パターンにおける配線パターンのＬ／Ｓ（ラインスペース）が、１μｍ／１μｍ〜５μｍ／５μｍである、ことを特徴とする請求項１乃至９のいずれか１項に記載の配線板。
  11. 第１樹脂絶縁層上に、第２樹脂絶縁層と第１導体パターンとを備える配線構造体を配置することと、
    前記第１樹脂絶縁層上であって前記配線構造体の側方に第２導体パターンを形成することと、
    前記配線構造体上、前記第２導体パターン上及び前記第１樹脂絶縁層上に第３樹脂絶縁層を形成することと、
    前記第３樹脂絶縁層上に第３導体パターンを形成することと、
    前記第３樹脂絶縁層の内部に、前記第２導体パターンと前記第３導体パターンとを接続する第１ビア導体を形成することと、
    前記配線構造体の表面を略平坦とすることを特徴とする配線板の製造方法。
  12. 前記第３樹脂絶縁層の内部に、前記第１導体パターンと前記第３導体パターンとを接続する第２ビア導体を形成すること、をさらに含む、ことを特徴とする請求項１１に記載の配線板の製造方法。
  13. 前記第１導体パターンの幅を、前記第２導体パターンの幅よりも小さくなるようにする、ことを特徴とする請求項１１又は１２に記載の配線板の製造方法。
  14. 隣接する前記第１導体パターン同士の間隔は、隣接する第２導体パターン同士の間隔よりも小さくなるようにする、ことを特徴とする請求項１１乃至１３のいずれか１項に記載の配線板の製造方法。
  15. 前記第１樹脂絶縁層と前記配線構造体との間に接着層を介在させる、ことを特徴とする請求項１１乃至１４のいずれか１項に記載の配線板の製造方法。
JP2012190709A 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法 Pending JP2014049578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012190709A JP2014049578A (ja) 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190709A JP2014049578A (ja) 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2014049578A true JP2014049578A (ja) 2014-03-17

Family

ID=50608951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190709A Pending JP2014049578A (ja) 2012-08-30 2012-08-30 配線板、及び、配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2014049578A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
KR20160058666A (ko) * 2014-11-17 2016-05-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2016122790A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 多層配線板
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール
KR101926922B1 (ko) 2015-11-03 2018-12-07 니혼도꾸슈도교 가부시키가이샤 검사용 배선기판
JP2019075580A (ja) * 2016-03-29 2019-05-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2006005097A (ja) * 2004-06-16 2006-01-05 Sony Corp 回路モジュール体の製造方法
JP2006210748A (ja) * 2005-01-31 2006-08-10 Nec Corp ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2006005097A (ja) * 2004-06-16 2006-01-05 Sony Corp 回路モジュール体の製造方法
JP2006210748A (ja) * 2005-01-31 2006-08-10 Nec Corp ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
US9706663B2 (en) 2014-09-01 2017-07-11 Ibiden Co., Ltd. Printed wiring board, method for manufacturing the same and semiconductor device
KR20160058666A (ko) * 2014-11-17 2016-05-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102333097B1 (ko) * 2014-11-17 2021-12-02 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2016122790A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 多層配線板
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール
KR101926922B1 (ko) 2015-11-03 2018-12-07 니혼도꾸슈도교 가부시키가이샤 검사용 배선기판
JP2019075580A (ja) * 2016-03-29 2019-05-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板

Similar Documents

Publication Publication Date Title
JP5931547B2 (ja) 配線板及びその製造方法
US9431347B2 (en) Wiring board and method for manufacturing the same
US9425159B2 (en) Wiring board and method for manufacturing the same
JP2013214578A (ja) 配線板及びその製造方法
JP2014082334A (ja) 配線板及びその製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9480157B2 (en) Wiring board and method for manufacturing the same
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9538664B2 (en) Wiring substrate
JP6473619B2 (ja) キャビティ付き配線板の製造方法
US9723728B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2014049578A (ja) 配線板、及び、配線板の製造方法
US10887985B2 (en) Wiring substrate
JP2016039214A (ja) 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2013070009A (ja) プリント回路基板及びその製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP6082233B2 (ja) 配線板及びその製造方法
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP6157821B2 (ja) 配線板及びその製造方法
JP2024061022A (ja) 配線基板の製造方法
JP2024061023A (ja) 配線基板
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2020053560A (ja) プリント配線板の製造方法
JP2020053562A (ja) プリント配線板及びプリント配線板の製造方法
JP2016100496A (ja) 電子部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108