JP2006210748A - ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 - Google Patents
ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 Download PDFInfo
- Publication number
- JP2006210748A JP2006210748A JP2005022496A JP2005022496A JP2006210748A JP 2006210748 A JP2006210748 A JP 2006210748A JP 2005022496 A JP2005022496 A JP 2005022496A JP 2005022496 A JP2005022496 A JP 2005022496A JP 2006210748 A JP2006210748 A JP 2006210748A
- Authority
- JP
- Japan
- Prior art keywords
- core substrate
- built
- layer
- stub
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 コア基板10の貫通ビアを、高周波信号配線12との接続点の近傍まで座ぐり、高周波信号配線12との接続点からの延長部分であるスタブが無い又はごく短いスタブレス貫通ビア14aとする。その座ぐりは、貫通ビア自体を途中まで座ぐることにより行われている。又は、貫通ビアを含めてコア基板を大きく座ぐることにより、部品17の内部設置が可能な広さと深さのキャビティー部18の形成と同時に行われている。
【選択図】 図4
Description
その理由は、貫通ビアをビルドアップ層の積層前、もしくはビルドアップ層の積層後に、座ぐり加工することで貫通ビアのスタブを小さくでき、スタブによる分岐や容量による反射や波形なまりを抑えることができるからである。
その理由は、LSI下を部品搭載が可能な大きさで所望の深さまでキャビティー形成加工することで、LSI下の近傍にコンデンサ等の電子部品を配置でき、また、その加工によってキャビティー部にある高周波信号用の貫通ビアも座ぐり加工され、スタブレス貫通を形成することができるからである。
まず、図5(a)に示すように、一般のプリント配線板の工法でコア基板10を製造する。
すなわち、このビルトアッププリント配線板1Cの場合には、図4に示したようなスタブレス貫通ビア14をコア基板10に形成することなく、ビルドアップ層11を逐次積層し、その後、2箇所のLSI16下のそれぞれについて、裏側のビルドアップ層11から高周波信号配線12との接続点の近傍までコア基板10を座ぐり加工し、各箇所のキャビティー部18の形成と同時に、各箇所の貫通ビア13をスタブレス貫通ビア14aとする。
10 コア基板
11 ビルドアップ層
12 高周波信号配線
13 通常の貫通ビア
14 スタブレス貫通ビア
14a スタブレス貫通ビア
15 ビルドビア
16 LSI
17 電子部品
18 キャビティー部
Claims (4)
- コア基板にビルトアップ層が積層され、コア基板に形成された高周波信号配線とビルトアップ層上の部品とが、コア基板を貫通する貫通ビアを介して導通されるビルトアッププリント配線板構造において、前記高周波信号配線との接続点から延長する前記貫通ビアのスタブが、該接続点の近傍まで座ぐり除去されていることを特徴とするビルトアッププリント配線板構造。
- スタブの除去が、貫通ビア自体を途中まで座ぐることにより行われていることを特徴とする請求項1に記載のビルトアッププリント配線板構造。
- スタブの除去が、貫通ビアを含めてコア基板を座ぐることにより、部品の内部設置が可能な広さと深さのキャビティー部の形成と同時に行われていることを特徴とする請求項1に記載のビルトアッププリント配線板構造。
- コア基板にビルトアップ層が積層され、コア基板に形成された高周波信号配線とビルトアップ層上の部品とが、コア基板を貫通する貫通ビアを介して導通されるビルトアッププリント配線板の加工方法であって、部品の内部設置が可能な広さと深さであって、しかも前記高周波信号配線と前記貫通ビアとの接続点の近傍までコア基板を座ぐり加工して、部品の内部設置が可能なキャビティー部の形成と同時に、前記接続点から延長する前記貫通ビアのスタブを接続点の近傍まで除去することを特徴とするビルトアッププリント配線板の加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022496A JP4617900B2 (ja) | 2005-01-31 | 2005-01-31 | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005022496A JP4617900B2 (ja) | 2005-01-31 | 2005-01-31 | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210748A true JP2006210748A (ja) | 2006-08-10 |
JP4617900B2 JP4617900B2 (ja) | 2011-01-26 |
Family
ID=36967219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005022496A Expired - Fee Related JP4617900B2 (ja) | 2005-01-31 | 2005-01-31 | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4617900B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078290A (ja) * | 2006-09-20 | 2008-04-03 | Nec Corp | プリント配線板、および、プリント配線板製造方法 |
JP2011187809A (ja) * | 2010-03-10 | 2011-09-22 | Renesas Electronics Corp | 半導体装置および多層配線基板 |
JP2012248653A (ja) * | 2011-05-27 | 2012-12-13 | Hitachi Ltd | 信号配線基板、信号伝送回路 |
JP2014049578A (ja) * | 2012-08-30 | 2014-03-17 | Ibiden Co Ltd | 配線板、及び、配線板の製造方法 |
CN104851841A (zh) * | 2014-02-13 | 2015-08-19 | 台湾积体电路制造股份有限公司 | 包括嵌入式表面贴装器件的半导体封装件及其形成方法 |
JP2020099026A (ja) * | 2018-12-19 | 2020-06-25 | 株式会社デンソー | インピーダンス補償回路 |
CN112349668A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种采用射频母板的宽带射频模块结构及其设计方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208941A (ja) * | 1999-01-11 | 2000-07-28 | Nec Corp | ビルドアップ配線基板 |
JP2003046255A (ja) * | 2001-07-31 | 2003-02-14 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003158381A (ja) * | 2001-11-19 | 2003-05-30 | Nec Corp | 多層配線基板およびその製造方法 |
JP2005026549A (ja) * | 2003-07-04 | 2005-01-27 | Hitachi Chem Co Ltd | 高速信号スタブレススルーホール多層プリント配線基板の製造方法、多層プリント配線基板 |
-
2005
- 2005-01-31 JP JP2005022496A patent/JP4617900B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208941A (ja) * | 1999-01-11 | 2000-07-28 | Nec Corp | ビルドアップ配線基板 |
JP2003046255A (ja) * | 2001-07-31 | 2003-02-14 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003158381A (ja) * | 2001-11-19 | 2003-05-30 | Nec Corp | 多層配線基板およびその製造方法 |
JP2005026549A (ja) * | 2003-07-04 | 2005-01-27 | Hitachi Chem Co Ltd | 高速信号スタブレススルーホール多層プリント配線基板の製造方法、多層プリント配線基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078290A (ja) * | 2006-09-20 | 2008-04-03 | Nec Corp | プリント配線板、および、プリント配線板製造方法 |
JP2011187809A (ja) * | 2010-03-10 | 2011-09-22 | Renesas Electronics Corp | 半導体装置および多層配線基板 |
US8618632B2 (en) | 2010-03-10 | 2013-12-31 | Renesas Electronics Corporation | Semiconductor device and multi-layered wiring substrate |
JP2012248653A (ja) * | 2011-05-27 | 2012-12-13 | Hitachi Ltd | 信号配線基板、信号伝送回路 |
JP2014049578A (ja) * | 2012-08-30 | 2014-03-17 | Ibiden Co Ltd | 配線板、及び、配線板の製造方法 |
CN104851841A (zh) * | 2014-02-13 | 2015-08-19 | 台湾积体电路制造股份有限公司 | 包括嵌入式表面贴装器件的半导体封装件及其形成方法 |
JP2020099026A (ja) * | 2018-12-19 | 2020-06-25 | 株式会社デンソー | インピーダンス補償回路 |
JP7151456B2 (ja) | 2018-12-19 | 2022-10-12 | 株式会社デンソー | インピーダンス補償回路 |
CN112349668A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种采用射频母板的宽带射频模块结构及其设计方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4617900B2 (ja) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5506737B2 (ja) | 信号伝送回路 | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
KR20070108258A (ko) | 프린트 배선판 | |
EP1127387B1 (en) | Non-circular micro-via | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
JP4256603B2 (ja) | 積層配線板の製造方法 | |
TWI272886B (en) | Substrate with multi-layer PTH and method for forming the multi-layer PTH | |
US20150008029A1 (en) | Circuit board and method of manufacturing the same | |
US8119928B2 (en) | Multi-layered wiring substrate and method of manufacturing the same | |
JP6367479B2 (ja) | 伝送線路ビア構造 | |
US20080151513A1 (en) | High-frequency PCB connections that utilize blocking capacitors between the pins | |
JP4749966B2 (ja) | プリント配線板の製造方法 | |
JP4296864B2 (ja) | 高速信号スタブレススルーホール多層プリント配線基板の製造方法、多層プリント配線基板 | |
JP4485975B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
JP2019071318A (ja) | 多層配線板及びその製造方法 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
KR20180075171A (ko) | Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법 | |
JP2009060151A (ja) | 積層配線板の製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
KR102149797B1 (ko) | 기판 및 그 제조 방법 | |
KR102104185B1 (ko) | 다층 배선판 및 그의 제조 방법 | |
JP6744034B1 (ja) | スルーホールビアおよび回路基板 | |
JP4963495B2 (ja) | 積層配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080404 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |