JP2000216513A - 配線基板及びそれを用いた製造方法 - Google Patents

配線基板及びそれを用いた製造方法

Info

Publication number
JP2000216513A
JP2000216513A JP11013971A JP1397199A JP2000216513A JP 2000216513 A JP2000216513 A JP 2000216513A JP 11013971 A JP11013971 A JP 11013971A JP 1397199 A JP1397199 A JP 1397199A JP 2000216513 A JP2000216513 A JP 2000216513A
Authority
JP
Japan
Prior art keywords
hole
wiring
via hole
holes
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11013971A
Other languages
English (en)
Inventor
Tetsuya Yamazaki
哲也 山崎
Hidetaka Shigi
英孝 志儀
Yoshihide Yamaguchi
欣秀 山口
Naoya Kitamura
直也 北村
Masayuki Kyoi
正之 京井
Makio Watabe
真貴雄 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11013971A priority Critical patent/JP2000216513A/ja
Publication of JP2000216513A publication Critical patent/JP2000216513A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】プリント基板におけるスルーホール密度の不足
の問題点を解決し、高密度の多層配線回路を実現するた
めに、安価かつ確実な方法で、スルーホールの密度を実
質的に向上する。さらに、スルーホールにおける電気特
性の制御を可能にする。 【解決手段】ビアホールまたはスルーホールの円周を少
なくとも2つ以上に分割するか、ビアホールまたはスル
ーホールを絶縁材料で充填した後、充填した絶縁材部分
に、前記のビアホールまたはスルーホールと電気的に絶
縁された少なくとも一つ以上のビアホールまたはスルー
ホールを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板、特にマ
ルチチップモジュールに用いられる薄膜回路基板やビル
ドアップ基板、またはLSIなどの、微細かつ多層の配
線を必要とする電子装置及び電子部品に係り、高密度の
ビアホールまたはスルーホールを要求される配線基板お
よびその好適な製造方法であって、特に、プリント回路
基板に用いられる製造プロセスに関する。
【0002】
【従来の技術】LSIの高集積化と処理能力の高度化に
伴い、LSIやこれを実装する回路基板、たとえばプリ
ント配線基板やビルドアップ基板に対して、その配線密
度の向上が求められてきた。配線密度を向上する手段と
しては配線の微細化とともに、多層化が要求されてい
る。
【0003】配線の多層化および高密度化に伴い、層間
の接続を受け持つビアホールまたはスルーホールの高密
度化が求められるようになっている。特にプリント回路
基板においては、スルーホールの形成をドリル加工で行
うため、直径0.3mm、ピッチ0.6mm程度が微細化の限
界となっている。
【0004】ビルドアップ基板は、配線の高密度化とと
もに、直径0.1mm程度の微細ビアホールを形成するこ
とが出来、層間接続の数的限界をプリント回路基板に比
べ大きく向上することが可能である。しかし、ビルドア
ップ基板もコアとしてプリント回路基板を用いているた
め、表裏面間の接続を行う場合にはプリント回路基板の
スルーホール密度の制限を受けることになる。
【0005】このような問題を解決するために、スルー
ホールの微細化が検討され、直径0.1mmのドリルが開発
されているが、耐久性の問題があり、実用化が困難であ
る。
【0006】一方、コアとしてプリント回路基板を用い
ない多層配線基板の製造方法として、配線と層間接続用
導体をを形成した薄いフィルムを積層し、プレスによっ
て多層化する方法が、たとえば特開平7-147464
号公報などに述べられているが、このような方法は従来
のプリント配線基板の製造方法とはまったく異なるた
め、コストが高いなどの問題がある。さらにLSIの駆動
周波数が上昇するにつれて、配線基板の周波数も高くな
る傾向がある。
【0007】このため、従来は問題でなかったプリント
基板のスルーホール電気特性が問題となることが予想さ
れる。つまり従来の基板においてはスルーホールにおけ
るインピーダンスや隣接するスルーホールとのクロスト
ークノイズなどの電気特性は特に制御されていなかっ
た。
【0008】しかし、基板の駆動周波数が100MHzを越え
るようになるとスルーホールと配線のインピーダンスが
異なることによる反射ノイズやスルーホール間のクロス
トークノイズが問題となってくる。本発明はスルーホー
ルにおけるインピーダンスをはじめとする電気特性を制
御可能とし、このようなノイズの問題をも解決しようと
するものである。
【0009】
【発明が解決しようとする課題】本発明は、上に述べた
ようにプリント基板におけるスルーホール密度の不足の
問題点を解決し、高密度の多層配線回路を実現するため
に、安価かつ確実な方法で、スルーホールの密度を実質
的に向上しようとするものである。さらに、スルーホー
ルにおける電気特性の制御を可能にし、電気的ノイズを
低減可能な基板を提供するものである。さらに、同様な
手法をいわゆる薄膜配線基板などに応用することによっ
て、ビアホールを微細化することなく、実質的なビアホ
ール密度の向上を可能にするものである。
【0010】
【課題を解決するための手段】上記の課題は以下のよう
な手段によって解決できる。すなわち、スルーホールま
たはビアホールを電気的に分割するか、多重化すること
によって、一つのスルーホールまたはビアホールを実質
的に2つ以上のスルーホールまたはビアホールとして利
用可能とする。
【0011】さらに、このように分割または多重化した
スルーホールまたはビアホールを通る導体の少なくとも
一つ以上を、グランドのようなシールド効果のある配線
とすることにより、他の信号配線から発生するノイズを
シールドし、さらに配線の電気的特性、たとえば特性イ
ンピーダンスなどを所定の値にすることが可能となる。
【0012】具体的な例としては、一つのスルーホール
を絶縁材で充填し、そこに第2のスルーホールを形成す
る場合、内側を信号配線とし、外側をグランドとするこ
とにより、スルーホール内の配線を同軸ケーブルと同等
の電気的特性を持つものとすることが出来る。
【0013】
【発明の実施の形態】以下、本発明による実施例につい
て説明する。
【0014】実施例1 図1に本発明によるスルーホールを分割した基板の製造
工程を示す。両面銅張りプリント基板の所定位置にドリ
ル加工によりスルーホールを形成する(図1−2)。次
に通常のプリント板製造工程によって、加工残さ除去、
触媒付与、フラッシュめっき、電気めっきまたは無電解
めっきを行い、スルーホール内に銅の導電膜を形成する
(図1−3)。
【0015】続いてドライフィルムなどのレジスト膜を
形成し、露光、現像、エッチングを行って、所定の配線
パターンを形成する(図1−4)。最後にスルーホール
内とこれに接続するパッドを加工し、スルーホールを電
気的に分割する(図1−5)。
【0016】この加工方法として、機械的な加工や、レ
ーザによる加工が考えられる。機械的加工としては所定
の刃先形状をもったポンチを用いる方法がある。たとえ
ば、一つのスルーホールを4つに分割する場合、十字型
の刃先を持つポンチを用いて加工を行う。
【0017】レーザ加工を用いる場合は、YAGレーザ
やその高調波のレーザ、エキシマレーザなど、金属と有
機物を同意に加工可能なレーザを用いる。これらのレー
ザ光を、所定のたとえば矩形や十字型に絞りで形成し、
スルーホール内の導電膜を加工して、スルーホールを分
割する。また、必要であれば、レーザビームを小さなス
ポットに集光し、これを走引する事により、スルーホー
ルの加工を行うこともできる。
【0018】実施例2 図2に別の実施例の製造工程を示す。実施例1と同様に
スルーホールの形成、加工残さ除去、触媒付与、フラッ
シュめっきを行い(図2−1〜2−3)、この段階で、
実施例1と同様にスルーホールの分割を行う(図2−
4)。必要であれば、加工残さ除去を行い、次にめっき
を行い、銅箔面とスルーホール内のフラッシュめっきが
残った部分のみをめっきする(図2−5)。次にドライ
フィルムなどのレジスト膜を形成し、露光、現像、エッ
チングを行って、所定の配線パターンを形成する(図2
−6)。
【0019】この方法は実施例1に比べ、加工するスル
ーホール内の銅膜厚が薄いため、加工が容易であるとい
う利点を持つ。
【0020】実施例3 図3に本発明によるスルーホール内にスルーホールを形
成した基板の製造工程を示す。通常のプリント板製造工
程によって配線とスルーホールを持つプリント基板を形
成する(図3−1)。このプリント基板のスルーホール
を樹脂で充填し、次に樹脂を塗布などの方法で成膜し、
絶縁層を形成する(図3−2)。可能であれば、絶縁層
の形成と同時にスルーホール内に樹脂を充填してもよ
い。
【0021】続いてこのスルーホール内の樹脂をレーザ
加工などの方法で加工し、第2のスルーホールを形成す
る(図3−3)。この際、第2のスルーホールは第一の
スルーホールに比べ小さくする必要がある。たとえば第
一のスルーホールが直径0.3mmであれば、第2のスル
ーホールの直径は0.2mm以下、望ましくは0.15mm
以下である。さらに小さな穴加工を行えば、第2のスル
ーホールを複数第一のスルーホール内に開けることもで
きる。
【0022】第2のスルーホールの加工方法としては、
炭酸ガスレーザ、YAGの第3または第4高調波、エキ
シマレーザなどのレーザを用いた加工方法が可能であ
る。また、第2のスルーホール内にはドリル加工を困難
とするガラスクロスがないため、直径0.1mm程度のドリ
ル加工も可能である。
【0023】続いて第2のスルーホールおよび絶縁層表
面にプリント基板製造工程である粗化、触媒付与、フラ
ッシュめっき、電気めっきまたは無電解めっきの各工程
を行い、導電膜を形成する。さらにこの導電膜を通常の
ホトエッチング工程によって配線に加工する(図3−
4)。
【0024】以上の実施例はプリント基板のスルーホー
ルの形成について述べたが、同様な手法を用いて薄膜配
線やビルドアップ基板のビアホールを分割することも可
能である。
【0025】
【発明の効果】本発明によりプリント基板をはじめとす
る配線基板において一つのスルーホールまたはビアホー
ルを実質的に2つ以上のスルーホールまたはビアホール
として利用する事が可能となる。さらに、このように分
割または多重化したスルーホールまたはビアホールを通
る導体の少なくとも一つ以上を、グランドのようなシー
ルド効果のある配線とすることにより、他の信号配線か
ら発生するノイズをシールドし、さらに配線の電気的特
性、たとえば特性インピーダンスなどを所定の値にする
ことが可能となる。
【図面の簡単な説明】
【図1】本発明による実施例1の概略断面および平面図
を工程順に示した工程順を示す側断面図である。
【図2】本発明による実施例2の概略断面および平面図
を工程順に示した工程順を示す側断面図である。
【図3】本発明による実施例3の概略断面を工程順に示
した工程順を示す側断面図である。
【符号の説明】
11…プリント基板、12…プリント基板の銅箔、13
…スルーホール、14…めっき銅膜、15…スルーホー
ルの4分割加工部、16…配線、17…パッド、21…
フラッシュめっき膜、22…スルーホールの2分割加
工、31…第一のスルーホール、32…絶縁樹脂、33
…第2のスルーホール、34…第2層のめっき膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 欣秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 北村 直也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 渡部 真貴雄 神奈川県横浜市戸塚区戸塚町町216番地 株式会社日立製作所情報通信事業部内 Fターム(参考) 5E317 AA26 BB01 BB12 CC31 CD12 CD25 CD27 CD31 GG11 GG14

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】絶縁層に形成したビアホールまたはスルー
    ホールを少なくとも2つ以上に電気的に分割し、見かけ
    上複数のビアホールまたはスルーホールと同等に利用す
    ることが可能な構造を持つことを特徴とした配線基板。
  2. 【請求項2】請求項1において、電気的に分割したビア
    ホールまたはスルーホールの少なくとも1つの導電路を
    電源配線またはグランド配線とし、少なくとも1つを信
    号配線とすることにより、ビアホールまたはスルーホー
    ルの信号配線のインピーダンスを制御可能とする事を特
    徴とする配線基板。
  3. 【請求項3】請求項1において、ビアホールまたはスル
    ーホールの円周を少なくとも2つ以上に分割する構造を
    持つことを特徴とした配線基板。
  4. 【請求項4】請求項1において、ビアホールまたはスル
    ーホールを絶縁材料で充填した後、充填した絶縁材部分
    に、前記のビアホールまたはスルーホールと電気的に絶
    縁された少なくとも一つ以上のビアホールまたはスルー
    ホールを形成する構造を持つことを特徴とした配線基
    板。
  5. 【請求項5】請求項4において、内側のビアホールまた
    はスルーホールを信号配線とし、外側のビアホールまた
    はスルーホールを電源またはグランドとする事で、当該
    ビアホールまたはスルーホールを同軸ケーブルと同等と
    し、信号配線のインピーダンス制御および低ノイズ化を
    可能とすることを特徴とする配線基板。
  6. 【請求項6】上記請求項3において、分割したビアホー
    ルまたはスルーホールの内部に請求項3または4のビアホ
    ールまたはスルーホールを形成した構造を持つことを特
    徴とする配線基板。
  7. 【請求項7】上記請求項1から6のいずれか1項記載に
    おいて、導電膜をビアホールまたはスルーホールに形成
    した後、これを加工してビアホールまたはスルーホール
    を電気的に分割することを特徴とする配線基板の製造方
    法。
  8. 【請求項8】上記請求項1から6のいずれか1項記載に
    おいて、めっき工程によって導電膜をビアホールまたは
    スルーホールに形成する配線基板の製造方法においてめ
    っきのためのシード層を形成した後、これを分割加工
    し、そこにめっきを行うことによってビアホールまたは
    スルーホールを電気的に分割することを特徴とする配線
    基板の製造方法。
  9. 【請求項9】上記請求項1から8のいずれか1項記載に
    よって、製造された多層配線基板およびそれを用いた電
    子装置であることを特徴とする配線基板。
  10. 【請求項10】上記請求項1から8のいずれか1項記載
    によって、製造された多層配線を持つ半導体装置および
    それを用いた電子装置であることを特徴とする配線基
    板。
JP11013971A 1999-01-22 1999-01-22 配線基板及びそれを用いた製造方法 Pending JP2000216513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11013971A JP2000216513A (ja) 1999-01-22 1999-01-22 配線基板及びそれを用いた製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11013971A JP2000216513A (ja) 1999-01-22 1999-01-22 配線基板及びそれを用いた製造方法

Publications (1)

Publication Number Publication Date
JP2000216513A true JP2000216513A (ja) 2000-08-04

Family

ID=11848120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11013971A Pending JP2000216513A (ja) 1999-01-22 1999-01-22 配線基板及びそれを用いた製造方法

Country Status (1)

Country Link
JP (1) JP2000216513A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244635A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板の製造方法
US7372143B2 (en) 2003-06-09 2008-05-13 Fujitsu Limited Printed circuit board including via contributing to superior characteristic impedance
CN100399866C (zh) * 2004-08-11 2008-07-02 日月光半导体制造股份有限公司 电路基板
JP2008218931A (ja) * 2007-03-07 2008-09-18 Nec Corp 多層プリント配線板及びその製造方法
US7679006B2 (en) 2005-03-23 2010-03-16 Fujitsu Limited Printed wiring board
US8429594B2 (en) 2007-11-21 2013-04-23 Fujitsu Limited Via design apparatus and via design method based on impedance calculations
JP2013143461A (ja) * 2012-01-11 2013-07-22 Nec Corp 多層プリント基板及びそれに用いる製造方法
JP2020035839A (ja) * 2018-08-29 2020-03-05 京セラ株式会社 多層印刷配線板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244635A (ja) * 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板の製造方法
US7372143B2 (en) 2003-06-09 2008-05-13 Fujitsu Limited Printed circuit board including via contributing to superior characteristic impedance
CN100399866C (zh) * 2004-08-11 2008-07-02 日月光半导体制造股份有限公司 电路基板
US7679006B2 (en) 2005-03-23 2010-03-16 Fujitsu Limited Printed wiring board
JP2008218931A (ja) * 2007-03-07 2008-09-18 Nec Corp 多層プリント配線板及びその製造方法
US8429594B2 (en) 2007-11-21 2013-04-23 Fujitsu Limited Via design apparatus and via design method based on impedance calculations
JP2013143461A (ja) * 2012-01-11 2013-07-22 Nec Corp 多層プリント基板及びそれに用いる製造方法
JP2020035839A (ja) * 2018-08-29 2020-03-05 京セラ株式会社 多層印刷配線板
JP7071244B2 (ja) 2018-08-29 2022-05-18 京セラ株式会社 多層印刷配線板

Similar Documents

Publication Publication Date Title
US4258468A (en) Forming vias through multilayer circuit boards
EP2346310B1 (en) Multilayer wiring circuit board
KR100632554B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
MY122378A (en) Method for producing vias in the manufacture of printed circuit boards
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
JPH05218618A (ja) プリント配線板の製造方法
JP2000216289A (ja) 半導体装置用パッケ―ジ
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
JP3086332B2 (ja) 多層プリント配線板の製造方法
JP2007165863A (ja) 微小ホールランドを有するビアホールおよびその形成方法
JP2004342871A (ja) 多層プリント配線板及びその製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
JP3179572B2 (ja) 多層プリント配線板およびその製造方法
JPH11284300A (ja) プリント配線板
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100298896B1 (ko) 인쇄회로기판및그제조방법
JP3179564B2 (ja) 多層プリント配線板およびその製造方法
JPH0590762A (ja) 多層プリント配線板の製造方法