JP2000216289A - 半導体装置用パッケ―ジ - Google Patents

半導体装置用パッケ―ジ

Info

Publication number
JP2000216289A
JP2000216289A JP11015995A JP1599599A JP2000216289A JP 2000216289 A JP2000216289 A JP 2000216289A JP 11015995 A JP11015995 A JP 11015995A JP 1599599 A JP1599599 A JP 1599599A JP 2000216289 A JP2000216289 A JP 2000216289A
Authority
JP
Japan
Prior art keywords
wiring pattern
core substrate
insulating layers
plating film
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11015995A
Other languages
English (en)
Other versions
JP3577421B2 (ja
Inventor
Takahiro Iijima
隆廣 飯島
Akio Mutsukawa
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP01599599A priority Critical patent/JP3577421B2/ja
Priority to US09/488,087 priority patent/US6340841B2/en
Publication of JP2000216289A publication Critical patent/JP2000216289A/ja
Application granted granted Critical
Publication of JP3577421B2 publication Critical patent/JP3577421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

(57)【要約】 【課題】 工数を削減でき、コストの低減化が図れる半
導体装置用パッケージを提供する。 【解決手段】 コア基板３１の一方の面側の各配線パタ
ーン３２、４２、５０が、各絶縁層３８、４４を貫通し
て設けられたビア穴４０、４７の内壁面に形成されたビ
アめっき皮膜４１、４８を介して電気的に接続されて、
コア基板３１の一方の面側の最外層の配線パターンが５
０が搭載される半導体チップの端子と電気的に接続され
る配線パターンに形成され、コア基板３１の他方の面の
配線パターン３３上に複数層の絶縁層３９、４５が形成
され、コア基板３１の他方の面側の最外層の絶縁層４５
上に外部接続用端子５５を形成する配線パターン５４が
形成され、コア基板３１の他方の面の配線パターン３３
と外部接続端子５５を形成する配線パターン５４とが、
コア基板３１の他方の面側の複数層の絶縁層３９、４５
を貫通して設けられたビア穴５３の内壁面に形成された
ビアめっき皮膜５６を介して電気的に接続されているこ
とを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用パッケ
ージに関する。
【０００２】
【従来の技術】半導体装置用パッケージとして、コア基
板の両側にビルドアップ法により多段の配線パターンを
形成するビルドアップ基板が用いられるようになってき
ている。図５にビルドアップ基板１０の一例を示す。１
２は絶縁基板からなるコア基板で、その両面に配線パタ
ーン１３、１４が形成されている。両配線パターン１
３、１４はスルーホールめっき皮膜１５で電気的に接続
している。
【０００３】両配線パターン１３、１４上に絶縁層１
６、１７が形成され、この絶縁層１６、１７にビアホー
ル１６ａ、１７ａが形成されている。無電解めっき、次
いで電解めっきが施されて、絶縁層１６、１７上および
ビアホール１６ａ、１７ａ内壁に銅めっき皮膜が形成さ
れ、この銅めっき皮膜がエッチングされて、それぞれ配
線パターン１３、１４にビアめっき皮膜を介して電気的
に接続する第１段目の配線パターン１８、１９が形成さ
れている。
【０００４】以下同様にしてコア基板１２の両面に多段
の配線パターンが形成される。一方の最外層の配線パタ
ーン２０上には、半導体チップ２１がフリップチップ接
続されるパッドが形成される。また他方の最外層の配線
パターン２２の外部接続端子には外部接続用のはんだバ
ンプ２３が形成される。スルーホールやビア穴には樹脂
が充填され、また表面には保護用のソルダーレジスト層
２４、２４が形成される。
【０００５】
【発明が解決しようとする課題】上記ビルドアップ基板
１０は、絶縁層を樹脂の塗布等によって多層に形成する
ので薄型に形成できると共に、配線パターン１８、１
９、２０、２２はめっきで形成されるので、微細パター
ンに形成可能で、したがって高密度の半導体チップ２１
を搭載できる利点がある。しかしながら、コア基板１２
の両面に、絶縁層を樹脂の塗布等によって形成し、それ
ぞれビア穴をレーザー加工等であけ、まためっき、エッ
チングを施して、各絶縁層毎に配線パターンを形成する
ので、工数がかかり、コスト高となるという課題があ
る。
【０００６】そこで、本発明は上記課題を解決すべくな
されたものであり、その目的とするところは、工数を削
減でき、コストの低減化が図れる半導体装置用パッケー
ジを提供するにある。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置用パッケージによれば、コア基板の両面に、コ
ア基板を貫通する導体部を介して電気的に接続する配線
パターンが形成され、該コア基板の一方の面の配線パタ
ーン上に、複数層の配線パターンが絶縁層を介して形成
され、前記コア基板の一方の面側の各配線パターンが、
前記各絶縁層を貫通して設けられたビア穴の内壁面に形
成されたビアめっき皮膜を介して電気的に接続されて、
該コア基板の一方の面側の最外層の配線パターンが、搭
載される半導体チップの端子と電気的に接続される配線
パターンに形成され、前記コア基板の他方の面の配線パ
ターン上に複数層の絶縁層が形成され、該コア基板の他
方の面側の最外層の絶縁層上に外部接続用端子を形成す
る配線パターンが形成され、前記コア基板の他方の面の
配線パターンと前記外部接続端子を形成する配線パター
ンとが、前記コア基板の他方の面側の複数層の絶縁層を
貫通して設けられたビア穴の内壁面に形成されたビアめ
っき皮膜を介して電気的に接続されていることを特徴と
している。
【０００８】コア基板の他方の面側の複数層の絶縁層に
は、最外層を除いて、また必要に応じて中間層に電源プ
レーンあるいはグランドプレーンを形成する場合を除い
て基本的に配線パターンを形成しないので、工数の削
減、コストの低減化が図れる。
【０００９】前記コア基板の、一方の面側の絶縁層と他
方の面側の絶縁層とを同数に形成することにより、コア
基板の両面における層構造を同じくでき、反り等を防止
できる。前記外部接続用端子にバンプを形成してパッケ
ージとしてもよい。また、前記コア基板の他方の面の配
線パターン上に形成された複数層の絶縁層のうちの最内
層または中間層上に、該複数層の絶縁層を貫通して形成
された前記ビアめっき皮膜に電気的に接続された電源プ
レーンもしくはグランドプレーンを形成するようにして
もよい。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１はビルドア
ップ基板から成る半導体装置用パッケージ３０の一例を
示す概略的な断面図である。以下製法も含めてその構成
を説明する。
【００１１】３１は絶縁基板からなるコア基板で、その
両面に配線パターン３３、３４が形成されている。配線
パターン３３、３４を形成するには、両面銅張基板にま
ずスルーホール３４をドリルで開口し、このスルーホー
ル３４に、無電解銅めっき、次いで電解銅めっきを施し
てスルーホールめっき皮膜（導体部）３５を形成し、次
いで両面の銅箔をエッチング加工して所要の配線パター
ン３３、３４に形成する。スルーホール３４内は穴埋め
樹脂３６を充填する。なお、配線パターンは銅に限ら
ず、その他の金属でもよい。以下同様である。また、ス
ルーホールめっき皮膜でなく、スルーホール３４内に導
電材料を充填して導体部としてもよい（図示せず）。
【００１２】次いで配線パターン３３（コア基板の一方
の面の配線パターン）、配線パターン３４（コア基板の
他方の面の配線パターン）上にポリイミド樹脂等の樹脂
を塗布、あるいは樹脂シートを積層してそれぞれ絶縁層
３８、３９を形成する。次に、絶縁層３８にレーザー光
によりビア穴４０を形成する。絶縁層３９にはこの段階
ではビア穴を形成しない。
【００１３】そして、無電解銅めっき、次いで電解銅め
っきを施して、絶縁層３８上、ビア穴４０内壁に銅めっ
き皮膜を形成する。次いでこの銅めっき皮膜をエッチン
グ加工して配線パターン４２を形成する。配線パターン
４２はビアめっき皮膜４１を介して配線パターン３２に
電解的に接続する。
【００１４】次に、配線パターン４２上および絶縁層３
９上に上記と同様にしてそれぞれ絶縁層４４、４５を形
成する。絶縁層４４にビア穴４７を形成し、そして上記
と同様にして、ビアめっき皮膜４８で配線パターン４２
に電気的に接続する配線パターン５０を形成する。この
ようにしてコア基板１の一方の面側には絶縁層を介して
多段の配線パターンを形成する。またコア基板３１の他
方の面側には多層の絶縁層を形成する。これらコア基板
３１の一方の面側の多段の配線パターンが、搭載される
半導体チップの端子を引き回す引回し配線パターンとな
る。配線パターン５０上にソルダーレジスト層５２を形
成し、フォトリソグラフィーにより穴開け加工して、半
導体チップを搭載するためのパッド５１を露出、形成す
る。
【００１５】一方、コア基板３１の他方の面側の絶縁層
３９および絶縁層４５には、レーザー光により、両絶縁
層３９、４５を同時に貫通するビア穴５３を形成し、配
線パターン３３の一部を露出させる。ビア穴５３は比較
的深い穴となるがレーザー光により加工が可能である。
次いで最外層の絶縁層４５上およびビア穴５３内壁に無
電解銅めっき、電解銅めっきを施して銅めっき皮膜を形
成し、この銅めっき皮膜をエッチング加工して、最外層
の配線パターン５４を形成する。最外層の配線パターン
５４は外部接続用端子５５を含む。最外層の配線パター
ン５４はビアめっき皮膜５６を介して、コア基板３１の
他方の面の配線パターン３３に電気的に接続する。最外
層の配線パターン５４上にソルダーレジスト層５７を形
成し、フォトリソグラフィーにより穴開け加工して外部
接続用端子５５を露出させる。これにより半導体装置用
パッケージ３０に完成される。なお、端子５５上にはん
だボール等の外部接続用のバンプ５９を形成してパッケ
ージとしてもよい。
【００１６】上記のように、コア基板３１の一方の面側
の、半導体チップが搭載される側の配線パターンは、半
導体チップの端子を引き回す引回し配線パターンとなる
から、高密度かつ微細であり、これらを各絶縁層上に形
成した複数段の配線パターンに分担させて、引回し配線
パターンとする。このように、コア基板３１の一方の面
側の複数段の配線パターンにより半導体チップの端子の
引回し配線パターンを形成してしまい、コア基板の他方
の面側の複数層の絶縁層には、最外層を除いて、また後
記するように必要に応じて中間層に電源プレーンあるい
はグランドプレーンを形成する場合を除いて基本的に配
線パターンを形成しないので、工数の削減、コストの低
減化が図れる。
【００１７】図２〜図４は他の実施の形態を示す部分断
面図である。図１に示す実施の形態と同一の部材は同一
符号を付して説明を省略する。本実施の形態では、図２
に示すように、コア基板３１の両面に絶縁層３８、３９
を形成し、絶縁層３８にはビア穴４０を形成する。絶縁
層３９にはこの段階ではビア穴を形成しない。次に、絶
縁層３８およびビア穴４０の内壁、絶縁層３９上に、無
電解銅めっきおよび電解銅めっきを施して銅めっき皮膜
を形成する。絶縁層３８上の銅めっき皮膜はエッチング
加工して配線パターン４２に形成する。絶縁層３９上の
銅めっき皮膜６０はベタパターンのまま残す。次いで、
コア基板３１の一方の面側には上記と同様にして所要段
数の配線パターンを形成する。コア基板３１の他方の面
側の銅めっき皮膜６０上には絶縁層４５、４６、・・・
のみを形成していく。
【００１８】次に、図３に示すように、コア基板３１の
他方の面側の絶縁層３９、４５、４６にビア穴５３をレ
ーザー光により開口する。この場合、まず絶縁層４５、
４６にビア穴５３ａを形成し、次にレーザー光を絞り込
んで、銅めっき皮膜６０に若干小径の穴明けをする。次
いで絶縁層３９にビア穴５３ａよりも小径のビア穴５３
ｂを開口するようにするとよい。つまり、樹脂からなる
絶縁層３９、４５、４６に穴明けをする際よりも高いエ
ネルギーとなるレーザー光で銅めっき皮膜６０に穴明け
加工をする。多層の絶縁層に一度に深いビア穴５３を形
成することになるが、レーザー光を用いることにより穴
明け加工が可能である。
【００１９】次に図４に示すように、最外層の絶縁層４
６上、ビア穴５３内壁に無電解銅めっき、電解銅めっき
を施して銅めっき皮膜を形成し、この銅めっき皮膜をエ
ッチング加工して、最外層の配線パターン５４を形成す
る。最外層の配線パターン５４は外部接続用端子５５を
含む。最外層の配線パターン５４はビアめっき皮膜５６
を介して、コア基板３１の他方の面の配線パターン３３
に電気的に接続する。最外層の配線パターン５４上にソ
ルダーレジスト層５７を形成し、フォトリソグラフィー
により穴開け加工して外部接続用端子５５を露出させ
る。これにより半導体装置用パッケージ３０に完成され
る。なお、端子５５上にはんだボール等の外部接続用の
バンプ５９を形成してパッケージとしてもよい。
【００２０】本実施の形態では、銅めっき皮膜６０は電
源プレーンあるいはグランドプレーンとして用いること
ができる。図示のように、ビア穴５３の中途部に段差が
でき、この段差部に露出した銅めっき皮膜６０にビアめ
っき皮膜５６が形成されるので、ビアめっき皮膜５６と
銅めっき皮膜（電源プレーンあるいはグランドプレー
ン）６０との接続が確実に行える。電源プレーンあるい
はグランドプレーンは、コア基板３１の他方の面側の絶
縁層のうちの最内層または中間層上に形成する。本実施
の形態でも、コア基板３１の他方の面側は、中間層に電
源プレーンあるいはグランドプレーンのみを形成し、配
線パターンは形成しないので、工数の削減、コストの低
減化が図れる。
【００２１】なお、上記各実施の形態において、コア基
板３１の両側に形成する絶縁層の数は同数とするのが好
ましく、これによりパッケージの反り等を防止できる。
【００２２】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２３】
【発明の効果】本発明に係る半導体装置用パッケージに
よれば、コア基板の他方の面側の複数層の絶縁層には、
最外層を除いて、また必要に応じて中間層に電源プレー
ンあるいはグランドプレーンを形成する場合を除いて基
本的に配線パターンを形成しないので、工数の削減、コ
ストの低減化が図れる。
【図面の簡単な説明】
【図１】第１の実施の形態を示す断面説明図である。
【図２】図２〜図４は電源プレーンあるいはグランドプ
レーンを形成する第２の実施の形態を示し、図２は絶縁
層を形成した状態の部分断面図である。
【図３】図３はビアホールを形成した状態の部分断面図
である。
【図４】図４はビアめっき皮膜等を形成した部分断面図
である。
【図５】従来例を示す断面説明図である。
【符号の説明】
３０ 半導体装置用パッケージ ３１ コア基板 ３２、３３ 配線パターン ３４ スルーホール ３５ スルーホールめっき皮膜 ３８、３９、４４、４５、４６ 絶縁層 ４０、４７ ビア穴 ４１、４８ ビアめっき皮膜 ４２、５０ 配線パターン ５１ パッド ５２、５７ ソルダーレジスト層 ５３ ビア穴 ５４ 配線パターン ５５ 外部接続用端子 ５６ ビアめっき皮膜 ５９ バンプ ６０ 銅めっき皮膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 コア基板の両面に、コア基板を貫通する
    導体部を介して電気的に接続する配線パターンが形成さ
    れ、 該コア基板の一方の面の配線パターン上に、複数層の配
    線パターンが絶縁層を介して形成され、 前記コア基板の一方の面側の各配線パターンが、前記各
    絶縁層を貫通して設けられたビア穴の内壁面に形成され
    たビアめっき皮膜を介して電気的に接続されて、該コア
    基板の一方の面側の最外層の配線パターンが、搭載され
    る半導体チップの端子と電気的に接続される配線パター
    ンに形成され、 前記コア基板の他方の面の配線パターン上に複数層の絶
    縁層が形成され、 該コア基板の他方の面側の最外層の絶縁層上に外部接続
    用端子を形成する配線パターンが形成され、 前記コア基板の他方の面の配線パターンと前記外部接続
    端子を形成する配線パターンとが、前記コア基板の他方
    の面側の複数層の絶縁層を貫通して設けられたビア穴の
    内壁面に形成されたビアめっき皮膜を介して電気的に接
    続されていることを特徴とする半導体装置用パッケー
    ジ。
  2. 【請求項２】 前記コア基板の一方の面側の絶縁層と他
    方の面側の絶縁層とが同数層形成されていることを特徴
    とする請求項１記載の半導体装置用パッケージ。
  3. 【請求項３】 前記外部接続用端子を形成する配線パタ
    ーンの外部接続用端子にバンプが形成されていることを
    特徴とする請求項１または２記載の半導体装置用パッケ
    ージ。
  4. 【請求項４】 前記コア基板の他方の面の配線パターン
    上に形成された複数層の絶縁層のうちの最内層または中
    間層上に、該複数層の絶縁層を貫通して形成された前記
    ビアめっき皮膜に電気的に接続された電源プレーンもし
    くはグランドプレーンが形成されていることを特徴とす
    る請求項１、２または３記載の半導体装置用パッケー
    ジ。
JP01599599A 1999-01-25 1999-01-25 半導体装置用パッケージ Expired - Fee Related JP3577421B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01599599A JP3577421B2 (ja) 1999-01-25 1999-01-25 半導体装置用パッケージ
US09/488,087 US6340841B2 (en) 1999-01-25 2000-01-20 Build-up board package for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01599599A JP3577421B2 (ja) 1999-01-25 1999-01-25 半導体装置用パッケージ

Publications (2)

Publication Number Publication Date
JP2000216289A true JP2000216289A (ja) 2000-08-04
JP3577421B2 JP3577421B2 (ja) 2004-10-13

Family

ID=11904238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01599599A Expired - Fee Related JP3577421B2 (ja) 1999-01-25 1999-01-25 半導体装置用パッケージ

Country Status (2)

Country Link
US (1) US6340841B2 (ja)
JP (1) JP3577421B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036318A (ko) * 2009-07-31 2012-04-17 에이티아이 테크놀로지스 유엘씨 비대칭 빌드업 층들을 가지는 기판의 제조 방법
JP2016021481A (ja) * 2014-07-14 2016-02-04 凸版印刷株式会社 パッケージ基板およびその製造方法
WO2019032313A1 (en) * 2017-08-07 2019-02-14 General Electric Company METHOD FOR MANUFACTURING ELECTRONIC DEVICE USING LATEST DEVICE PLACEMENT FOR NEARLY LAST DEVICE
WO2022113968A1 (ja) * 2020-11-27 2022-06-02 京セラ株式会社 印刷配線板および印刷配線板の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
DE10125025A1 (de) * 2001-05-22 2002-12-12 Infineon Technologies Ag Schaltungsplantine für Speicherbauelemente
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
US20030034124A1 (en) * 2001-06-19 2003-02-20 Yasuhiro Sugaya Dielectric resonator, dielectric filter and method of producing the same, filter device combined to a transmit-receive antenna and communication apparatus using the same
US7061095B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Printed circuit board conductor channeling
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
US20050001309A1 (en) * 2003-06-20 2005-01-06 Akinori Tanaka Printed wiring board for mounting semiconductor
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP2017123376A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP3289858B2 (ja) 1993-09-29 2002-06-10 凸版印刷株式会社 マルチチップモジュールの製造方法およびプリント配線板への実装方法
DE69527017T2 (de) * 1994-10-03 2003-01-02 Toshiba Kawasaki Kk Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
JP3361427B2 (ja) 1995-04-28 2003-01-07 日本ビクター株式会社 多層印刷配線板及びその製造方法
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036318A (ko) * 2009-07-31 2012-04-17 에이티아이 테크놀로지스 유엘씨 비대칭 빌드업 층들을 가지는 기판의 제조 방법
JP2013501345A (ja) * 2009-07-31 2013-01-10 エーティーアイ・テクノロジーズ・ユーエルシー 非対称なビルドアップ層を有する基板を製造する方法
KR101633839B1 (ko) * 2009-07-31 2016-06-27 에이티아이 테크놀로지스 유엘씨 비대칭 빌드업 층들을 가지는 기판의 제조 방법
JP2016021481A (ja) * 2014-07-14 2016-02-04 凸版印刷株式会社 パッケージ基板およびその製造方法
WO2019032313A1 (en) * 2017-08-07 2019-02-14 General Electric Company METHOD FOR MANUFACTURING ELECTRONIC DEVICE USING LATEST DEVICE PLACEMENT FOR NEARLY LAST DEVICE
WO2022113968A1 (ja) * 2020-11-27 2022-06-02 京セラ株式会社 印刷配線板および印刷配線板の製造方法

Also Published As

Publication number Publication date
US6340841B2 (en) 2002-01-22
JP3577421B2 (ja) 2004-10-13
US20010035570A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
JP3577421B2 (ja) 半導体装置用パッケージ
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US6545353B2 (en) Multilayer wiring board and semiconductor device
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US7435618B2 (en) Method to manufacture a coreless packaging substrate
JP2000261117A (ja) プリント基板上及びキャリヤ上の機械式レーザ構造
JP2004256908A (ja) メッキ引込線なしにメッキされるパッケージ基板およびその製造方法
KR20110003453A (ko) 회로판 및 그 제조방법
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
TW587322B (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
JP3086332B2 (ja) 多層プリント配線板の製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2001308484A (ja) 回路基板及びその製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2002043456A (ja) 多層印刷配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees