JP3289858B2 - マルチチップモジュールの製造方法およびプリント配線板への実装方法 - Google Patents
マルチチップモジュールの製造方法およびプリント配線板への実装方法Info
- Publication number
- JP3289858B2 JP3289858B2 JP26589693A JP26589693A JP3289858B2 JP 3289858 B2 JP3289858 B2 JP 3289858B2 JP 26589693 A JP26589693 A JP 26589693A JP 26589693 A JP26589693 A JP 26589693A JP 3289858 B2 JP3289858 B2 JP 3289858B2
- Authority
- JP
- Japan
- Prior art keywords
- chip module
- wiring board
- printed wiring
- mounting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュー
ルの高密度実装を可能とし、しかもマルチチップモジュ
ール基板の反りがあっても実装を可能とするマルチチッ
プモジュールの製造方法およびプリント配線板への実装
方法に関するものである。
ルの高密度実装を可能とし、しかもマルチチップモジュ
ール基板の反りがあっても実装を可能とするマルチチッ
プモジュールの製造方法およびプリント配線板への実装
方法に関するものである。
【０００２】
【従来の技術】最近の電子機器の急速な高機能化・多機
能化・小型化等に対応してプリント基板の高密度配線、
高密度実装技術が求められている。
能化・小型化等に対応してプリント基板の高密度配線、
高密度実装技術が求められている。
【０００３】従来からこの高密度配線、高密度実装技術
に関しては種々の改良、発展が続けられてきたが、最
近、高密度・低コスト化実現を目的としたマルチチップ
モジュールが開発された。このマルチチップモジュール
は絶縁性基板上にビルドアップ法により配線層が形成さ
れるとともに絶縁層が樹脂を用いて形成され且つ表面に
複数の半導体素子が実装されたもので、該マルチチップ
モジュールは電極が下面（裏面）に面状に配置されてお
り、多電極化及び実装密度向上が図られている。また、
このようなマルチチップモジュールはさらに外部のプリ
ント配線板へ実装されるが、マルチチップモジュールの
下面に配置された電極と対応するプリント配線板の電極
とが半田接合により接続される。
に関しては種々の改良、発展が続けられてきたが、最
近、高密度・低コスト化実現を目的としたマルチチップ
モジュールが開発された。このマルチチップモジュール
は絶縁性基板上にビルドアップ法により配線層が形成さ
れるとともに絶縁層が樹脂を用いて形成され且つ表面に
複数の半導体素子が実装されたもので、該マルチチップ
モジュールは電極が下面（裏面）に面状に配置されてお
り、多電極化及び実装密度向上が図られている。また、
このようなマルチチップモジュールはさらに外部のプリ
ント配線板へ実装されるが、マルチチップモジュールの
下面に配置された電極と対応するプリント配線板の電極
とが半田接合により接続される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記マ
ルチチップモジュールは基板と熱膨張率が異なる配線層
があるため、製造時あるいは使用時に熱が加わると基板
に反りが生じて、プリント配線板への実装が困難にな
る。
ルチチップモジュールは基板と熱膨張率が異なる配線層
があるため、製造時あるいは使用時に熱が加わると基板
に反りが生じて、プリント配線板への実装が困難にな
る。
【０００５】この場合、半田を厚めに塗布してマルチチ
ップモジュール基板の反りを吸収させることも可能では
あるが、半田の厚塗りを行うと接合時の半田流れによる
電極間のショートが起こる恐れがあり好ましくない。
ップモジュール基板の反りを吸収させることも可能では
あるが、半田の厚塗りを行うと接合時の半田流れによる
電極間のショートが起こる恐れがあり好ましくない。
【０００６】本発明は上記従来の問題に鑑みなされたも
ので、その目的とするところは、マルチチップモジュー
ルの高密度実装を可能とし、しかもマルチチップモジュ
ール基板の反りがあってもプリント配線板への実装を可
能とするマルチチップモジュールの製造方法およびプリ
ント配線板への実装方法を提供することにある。
ので、その目的とするところは、マルチチップモジュー
ルの高密度実装を可能とし、しかもマルチチップモジュ
ール基板の反りがあってもプリント配線板への実装を可
能とするマルチチップモジュールの製造方法およびプリ
ント配線板への実装方法を提供することにある。
【０００７】
【０００８】
【０００９】
【課題を解決するための手段】 上記目的を達成するた
め、 本発明のマルチチップモジュールの製造方法は、樹
脂からなる絶縁性基板両面にビルドアップ法により形成
された同数の配線層を有し、複数の半導体素子を表面に
搭載してなるマルチチップモジュールの製造方法におい
て、該マルチチップモジュールの裏面最外層に内部配線
層と導通する金属層からなる電極部を形成した後、該電
極部の周辺部の絶縁性樹脂を除去し、溝部を形成するこ
とを特徴とする。
め、 本発明のマルチチップモジュールの製造方法は、樹
脂からなる絶縁性基板両面にビルドアップ法により形成
された同数の配線層を有し、複数の半導体素子を表面に
搭載してなるマルチチップモジュールの製造方法におい
て、該マルチチップモジュールの裏面最外層に内部配線
層と導通する金属層からなる電極部を形成した後、該電
極部の周辺部の絶縁性樹脂を除去し、溝部を形成するこ
とを特徴とする。
【００１０】さらに、本発明のマルチチップモジュール
のプリント配線板への実装方法は、上記本発明の製造方
法により得られたマルチチップモジュールを半田接合に
より外部のプリント配線板へ実装するに際し、前記プリ
ント配線板表面の電極部の周辺部の絶縁層を除去した
後、マルチチップモジュールの電極部と半田接合するこ
とを特徴としている。
のプリント配線板への実装方法は、上記本発明の製造方
法により得られたマルチチップモジュールを半田接合に
より外部のプリント配線板へ実装するに際し、前記プリ
ント配線板表面の電極部の周辺部の絶縁層を除去した
後、マルチチップモジュールの電極部と半田接合するこ
とを特徴としている。
【００１１】
【作用】本発明のマルチチップモジュールは、裏面（プ
リント配線板への実装面側）最外層に絶縁性樹脂で形成
された突起部及び該突起部の表面に形成された電極部を
有することにより、半田を厚塗りしても流れた半田が突
起部の周囲の溝の中へ入り込むため、隣の電極部とのシ
ョートは起こらない。すなわち、マルチチップモジュー
ル基板の反りがあってこれを吸収するために半田を厚塗
りしても半田流れによるショートを起こさずにプリント
配線板への実装が可能となる。
リント配線板への実装面側）最外層に絶縁性樹脂で形成
された突起部及び該突起部の表面に形成された電極部を
有することにより、半田を厚塗りしても流れた半田が突
起部の周囲の溝の中へ入り込むため、隣の電極部とのシ
ョートは起こらない。すなわち、マルチチップモジュー
ル基板の反りがあってこれを吸収するために半田を厚塗
りしても半田流れによるショートを起こさずにプリント
配線板への実装が可能となる。
【００１２】また、本発明のマルチチップモジュールは
とくに絶縁性基板の表面（半導体素子搭載面側）に形成
された配線層と同じ層数の配線層を裏面にも形成するこ
とにより、基板の両面の熱膨張率がほぼ等しく反りが生
じにくくなる。
とくに絶縁性基板の表面（半導体素子搭載面側）に形成
された配線層と同じ層数の配線層を裏面にも形成するこ
とにより、基板の両面の熱膨張率がほぼ等しく反りが生
じにくくなる。
【００１３】また、本発明のマルチチップモジュールは
裏面最外層に内部配線層と導通する電極部を形成した
後、該電極部の少なくとも周辺部の絶縁性樹脂を除去し
て突起部を形成することによって製造することが出来
る。
裏面最外層に内部配線層と導通する電極部を形成した
後、該電極部の少なくとも周辺部の絶縁性樹脂を除去し
て突起部を形成することによって製造することが出来
る。
【００１４】また、本発明のマルチチップモジュールを
プリント配線板へ実装するに際し、プリント配線板表面
の電極部の少なくとも周辺部の絶縁層を除去して突起部
を形成することにより、半田接合時の余分な溶融半田を
プリント配線板側でも吸収でき、マルチチップモジュー
ルの実装時の反りによる不具合を解消できる。
プリント配線板へ実装するに際し、プリント配線板表面
の電極部の少なくとも周辺部の絶縁層を除去して突起部
を形成することにより、半田接合時の余分な溶融半田を
プリント配線板側でも吸収でき、マルチチップモジュー
ルの実装時の反りによる不具合を解消できる。
【００１５】
【実施例】以下、添付図面を参照して本発明の実施例を
詳述する。
詳述する。
【００１６】図１は本発明のマルチチップモジュールの
一実施例の構成を示す断面図である。
一実施例の構成を示す断面図である。
【００１７】本実施例のマルチチップモジュール２０
は、図１に示すように、ベースとなる樹脂系の絶縁性基
板２１上に二層からなる配線層２２が設けられており、
絶縁性基板２１の裏面には同じく二層からなるダミーの
配線層２３が設けられている。
は、図１に示すように、ベースとなる樹脂系の絶縁性基
板２１上に二層からなる配線層２２が設けられており、
絶縁性基板２１の裏面には同じく二層からなるダミーの
配線層２３が設けられている。
【００１８】各配線層には所定の配線パターンが形成さ
れており、各配線パターン間の絶縁層は絶縁性樹脂で形
成されている。配線層２２の表面には複数の半導体素子
２４がそれぞれワイヤ２５によって所定の配線パターン
と接続されている。さらに、裏面側の最外層には絶縁性
樹脂で形成された突起部２７を有し、該突起部２７の表
面には貫通スルーホール２８によって内部配線層と導通
する金属層からなる電極部２６が形成されている。
れており、各配線パターン間の絶縁層は絶縁性樹脂で形
成されている。配線層２２の表面には複数の半導体素子
２４がそれぞれワイヤ２５によって所定の配線パターン
と接続されている。さらに、裏面側の最外層には絶縁性
樹脂で形成された突起部２７を有し、該突起部２７の表
面には貫通スルーホール２８によって内部配線層と導通
する金属層からなる電極部２６が形成されている。
【００１９】上記配線層は絶縁性基板２１上にいわゆる
ビルドアップ法により形成される。ビルドアップ法によ
る製造方法について図５により説明する。
ビルドアップ法により形成される。ビルドアップ法によ
る製造方法について図５により説明する。
【００２０】例えばガラス繊維にエポキシ樹脂などから
なるワニスを含浸させた基板１の両面に銅箔を貼り合せ
た両面銅張積層板を用いフォトリソグラフィー法によっ
てパターニングして、第１層目の配線パターン２を形成
する（同図（ａ）参照）。なお、基板１をまたぐスルー
ホールを形成する場合には、ドリル穴あけ加工を行って
から、スルーホールめっきを行う。
なるワニスを含浸させた基板１の両面に銅箔を貼り合せ
た両面銅張積層板を用いフォトリソグラフィー法によっ
てパターニングして、第１層目の配線パターン２を形成
する（同図（ａ）参照）。なお、基板１をまたぐスルー
ホールを形成する場合には、ドリル穴あけ加工を行って
から、スルーホールめっきを行う。
【００２１】次に、このようにして配線パターン２を形
成した基板１上に例えば感光性エポキシ樹脂又はポリイ
ミド樹脂等を塗布して絶縁層３を形成する（同図（ｂ）
参照）。 次いで、所望のバイアホールパターンを形成
してあるマスク４を重ね、露光５、現像して、第１層目
の配線パターンに達する凹部６を形成する（同図
（ｃ）、（ｄ）参照）。
成した基板１上に例えば感光性エポキシ樹脂又はポリイ
ミド樹脂等を塗布して絶縁層３を形成する（同図（ｂ）
参照）。 次いで、所望のバイアホールパターンを形成
してあるマスク４を重ね、露光５、現像して、第１層目
の配線パターンに達する凹部６を形成する（同図
（ｃ）、（ｄ）参照）。
【００２２】続いて、無電解銅めっきにより、凹部６の
内部を含む全面に銅の薄膜７を形成し、さらに電解銅め
っきにより銅めっき膜８を一定の厚さに形成する（同図
（ｅ）、（ｆ）参照）。
内部を含む全面に銅の薄膜７を形成し、さらに電解銅め
っきにより銅めっき膜８を一定の厚さに形成する（同図
（ｅ）、（ｆ）参照）。
【００２３】しかる後、フォトリソグラフィー法による
銅めっき膜８のパターニングを行って、第２層目の配線
パターン１０およびバイアホール９を形成する（同図
（ｇ）参照）。
銅めっき膜８のパターニングを行って、第２層目の配線
パターン１０およびバイアホール９を形成する（同図
（ｇ）参照）。
【００２４】こうして、図１に示すような配線層が出来
上がるが、以上の工程を繰り返すことにより、さらに多
層配線層を製造することが出来る。
上がるが、以上の工程を繰り返すことにより、さらに多
層配線層を製造することが出来る。
【００２５】なお、上記配線層は一般に基板の片面側に
設けられるが、図１に示す本実施例の如く、基板の両面
にそれぞれ配線層（本実施例では前述したように基板の
裏面側はダミーの配線層）を設けることにより反りの発
生を少なくできるので望ましい。この場合、とくに両面
の配線層の層数は等しいことが望ましい。
設けられるが、図１に示す本実施例の如く、基板の両面
にそれぞれ配線層（本実施例では前述したように基板の
裏面側はダミーの配線層）を設けることにより反りの発
生を少なくできるので望ましい。この場合、とくに両面
の配線層の層数は等しいことが望ましい。
【００２６】マルチチップモジュール２０の裏面最外層
にある電極部２６は、上述したようなビルドアップ法に
よる配線層の製造における銅めっき膜のパターニングに
よって形成することが出来るが、こうして電極部２６を
形成した後に、エキシマレーザーや反応性ガスを用いた
プラズマ等によるエッチング５０を施すことによって、
図３に示す如く、電極部２６の少なくとも周辺部の絶縁
性樹脂が除去されて突起部２７を形成することが出来
る。
にある電極部２６は、上述したようなビルドアップ法に
よる配線層の製造における銅めっき膜のパターニングに
よって形成することが出来るが、こうして電極部２６を
形成した後に、エキシマレーザーや反応性ガスを用いた
プラズマ等によるエッチング５０を施すことによって、
図３に示す如く、電極部２６の少なくとも周辺部の絶縁
性樹脂が除去されて突起部２７を形成することが出来
る。
【００２７】上記の如く構成されたマルチチップモジュ
ール２０の実装方法について図２により説明する。
ール２０の実装方法について図２により説明する。
【００２８】マルチチップモジュール２０の外部プリン
ト配線板３０への実装は、マルチチップモジュール２０
の電極部２６とプリント配線板３０の電極部３１とを位
置合せして両者を半田接合することによって行うが、具
体的には、マルチチップモジュール２０の電極部２６の
表面に例えばスクリーン印刷法によって半田層４０を形
成し、これをリフロー半田法によりプリント配線板３０
と接合する。
ト配線板３０への実装は、マルチチップモジュール２０
の電極部２６とプリント配線板３０の電極部３１とを位
置合せして両者を半田接合することによって行うが、具
体的には、マルチチップモジュール２０の電極部２６の
表面に例えばスクリーン印刷法によって半田層４０を形
成し、これをリフロー半田法によりプリント配線板３０
と接合する。
【００２９】マルチチップモジュール２０は上述したよ
うに突起部２７の表面に電極部２６が形成されているた
め、半田接合時に出た余分な溶融半田は突起部２７の周
囲の溝の中へ入り込むので、隣の電極部とのショートは
起こらない。したがって、マルチチップモジュール２０
の反りを吸収させるために半田を厚塗りしても半田流れ
による不都合は起こらない。なお、図２に示す様に、プ
リント配線板３０表面の電極部３１の少なくとも周辺部
の絶縁層を除去してプリント配線板３０側にも突起部３
２を形成することにより、半田接合時に余分な溶融半田
をマルチチップモジュール２０だけでなくプリント配線
板３０の方でも吸収できる。プリント配線板３０に突起
部３２を形成する方法は上述のマルチチップモジュール
２０の突起部２７を形成する方法と全く同様である。
うに突起部２７の表面に電極部２６が形成されているた
め、半田接合時に出た余分な溶融半田は突起部２７の周
囲の溝の中へ入り込むので、隣の電極部とのショートは
起こらない。したがって、マルチチップモジュール２０
の反りを吸収させるために半田を厚塗りしても半田流れ
による不都合は起こらない。なお、図２に示す様に、プ
リント配線板３０表面の電極部３１の少なくとも周辺部
の絶縁層を除去してプリント配線板３０側にも突起部３
２を形成することにより、半田接合時に余分な溶融半田
をマルチチップモジュール２０だけでなくプリント配線
板３０の方でも吸収できる。プリント配線板３０に突起
部３２を形成する方法は上述のマルチチップモジュール
２０の突起部２７を形成する方法と全く同様である。
【００３０】図４は本発明のマルチチップモジュールの
他の実施例の構成を示すもので、突起部２７がこのよう
な構造であってもよい。
他の実施例の構成を示すもので、突起部２７がこのよう
な構造であってもよい。
【００３１】
【発明の効果】以上詳細に説明したように、本発明のマ
ルチチップモジュールによれば、裏面の最外層に絶縁性
樹脂で形成された突起部及び該突起部の表面に形成され
た電極部を有するので、半田を厚塗りしても流れた余分
の半田が突起部の周囲の溝の中へ入り込むため、たとえ
ばマルチチップモジュール基板の反りを吸収するために
半田を厚塗りしても半田流れによる不具合を起こさずに
外部プリント配線板への実装が可能となる。
ルチチップモジュールによれば、裏面の最外層に絶縁性
樹脂で形成された突起部及び該突起部の表面に形成され
た電極部を有するので、半田を厚塗りしても流れた余分
の半田が突起部の周囲の溝の中へ入り込むため、たとえ
ばマルチチップモジュール基板の反りを吸収するために
半田を厚塗りしても半田流れによる不具合を起こさずに
外部プリント配線板への実装が可能となる。
【００３２】また、本発明のマルチチップモジュールは
絶縁性基板の表面に形成された配線層と同じ層数の配線
層を裏面にも形成することにより、基板の両面の熱膨張
率をほぼ等しくして反りの程度を少なくできる。
絶縁性基板の表面に形成された配線層と同じ層数の配線
層を裏面にも形成することにより、基板の両面の熱膨張
率をほぼ等しくして反りの程度を少なくできる。
【００３３】また、本発明のマルチチップモジュールは
裏面最外層に内部配線層と導通する電極部を形成した
後、該電極部の少なくとも周辺部の絶縁性樹脂を除去し
て突起部を形成することによって容易に製造することが
可能である。
裏面最外層に内部配線層と導通する電極部を形成した
後、該電極部の少なくとも周辺部の絶縁性樹脂を除去し
て突起部を形成することによって容易に製造することが
可能である。
【００３４】さらに、本発明のマルチチップモジュール
をプリント配線板へ実装するに際し、プリント配線板表
面の電極部の少なくとも周辺部の絶縁層を除去してプリ
ント配線板の表面にも突起部を形成することにより、半
田接合時の余分な溶融半田をプリント配線板側でも吸収
でき、マルチチップモジュールの実装時の反りによる不
具合を解消できる。
をプリント配線板へ実装するに際し、プリント配線板表
面の電極部の少なくとも周辺部の絶縁層を除去してプリ
ント配線板の表面にも突起部を形成することにより、半
田接合時の余分な溶融半田をプリント配線板側でも吸収
でき、マルチチップモジュールの実装時の反りによる不
具合を解消できる。
【図１】 本発明のマルチチップモジュールの一実施例
の構成を示す断面図である。
の構成を示す断面図である。
【図２】 マルチチップモジュールの外部プリント配線
板への実装状態を示す要部断面図である。
板への実装状態を示す要部断面図である。
【図３】 突起部の形成方法を説明するための要部断面
図である。
図である。
【図４】 本発明のマルチチップモジュールの他の実施
例の構成を示す断面図である。
例の構成を示す断面図である。
【図５】 ビルドアップ法によるマルチチップモジュー
ルの製造方法を示す断面図である。
ルの製造方法を示す断面図である。
１ 基板 ２ 第１層目の配線パターン ３ 第１絶縁層 ４ マスク ５ 露光 ６ 凹部 ７，８ 銅めっき膜 ９ バイアホール １０ 第２層目の配線パターン ２０ マルチチップモジュール ２１ 基板 ２２ 配線層 ２３ ダミーの配線層 ２４ 半導体素子 ２５ ワイヤ ２６ 電極部 ２７ 突起部 ２８ スルーホール ３０ プリント配線板 ３１ 電極部 ３２ 突起部 ４０ 半田層 ５０ エッチング
フロントページの続き (72)発明者 岡野 達広 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (56)参考文献 特開 昭61−80896（ＪＰ，Ａ) 特開 平５−102669（ＪＰ，Ａ) 特開 平３−22588（ＪＰ，Ａ) 特開 平２−133942（ＪＰ，Ａ) 特開 平１−150385（ＪＰ，Ａ) 実開 平３−122541（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/522 H05K 3/46 H01L 23/12
Claims (2)
- 【請求項１】 樹脂からなる絶縁性基板両面にビルドア
ップ法により形成された同数の配線層を有し、複数の半
導体素子を表面に搭載してなるマルチチップモジュール
の製造方法において、該マルチチップモジュールの裏面
最外層に内部配線層と導通する金属層からなる電極部を
形成した後、該電極部の周辺部の絶縁性樹脂を除去し溝
部を形成することを特徴とするマルチチップモジュール
の製造方法。 - 【請求項２】 請求項１の製造方法により得られたマル
チチップモジュールを半田接合により外部のプリント配
線板へ実装するに際し、前記プリント配線板表面の電極
部の周辺部の絶縁層を除去した後、マルチチップモジュ
ールの電極部と半田接合することを特徴とするマルチチ
ップモジュールのプリント配線板への実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26589693A JP3289858B2 (ja) | 1993-09-29 | 1993-09-29 | マルチチップモジュールの製造方法およびプリント配線板への実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26589693A JP3289858B2 (ja) | 1993-09-29 | 1993-09-29 | マルチチップモジュールの製造方法およびプリント配線板への実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106464A JPH07106464A (ja) | 1995-04-21 |
| JP3289858B2 true JP3289858B2 (ja) | 2002-06-10 |
Family
ID=17423613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26589693A Expired - Fee Related JP3289858B2 (ja) | 1993-09-29 | 1993-09-29 | マルチチップモジュールの製造方法およびプリント配線板への実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289858B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240366B2 (en) | 2013-04-22 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor package, and electronic system |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0907965A1 (de) * | 1996-06-28 | 1999-04-14 | Siemens Aktiengesellschaft | Bauelementgehäuse für eine oberflächenmontage eines halbleiter-bauelementes |
| JP3704864B2 (ja) | 1997-02-12 | 2005-10-12 | 株式会社デンソー | 半導体素子の実装構造 |
| JP3724920B2 (ja) * | 1997-06-10 | 2005-12-07 | 日本特殊陶業株式会社 | 多層プリント配線板 |
| JP3577421B2 (ja) | 1999-01-25 | 2004-10-13 | 新光電気工業株式会社 | 半導体装置用パッケージ |
| JP2008047936A (ja) * | 2000-10-18 | 2008-02-28 | Nec Corp | 半導体パッケージおよびその製造方法 |
| JP2008283226A (ja) * | 2000-10-18 | 2008-11-20 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
| JP4744093B2 (ja) * | 2004-03-23 | 2011-08-10 | ネオプト株式会社 | 照明ユニットおよびそれを用いた照明装置 |
| JP2008227234A (ja) * | 2007-03-14 | 2008-09-25 | Ngk Spark Plug Co Ltd | ビルドアップ多層基板 |
| JP5151764B2 (ja) * | 2008-07-22 | 2013-02-27 | 豊田合成株式会社 | 発光素子及び発光素子の製造方法 |
| JP5163363B2 (ja) * | 2008-08-21 | 2013-03-13 | 株式会社村田製作所 | 半導体センサ装置 |
| KR102397905B1 (ko) * | 2017-12-27 | 2022-05-13 | 삼성전자주식회사 | 인터포저 기판 및 반도체 패키지 |
-
1993
- 1993-09-29 JP JP26589693A patent/JP3289858B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240366B2 (en) | 2013-04-22 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor package, and electronic system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106464A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JP2842378B2 (ja) | 電子回路基板の高密度実装構造 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
| JPH10284632A (ja) | 回路基板及びその製造方法 | |
| JP2003332743A (ja) | リジットフレキシブル基板 | |
| US20080000874A1 (en) | Printed wiring board and method of manufacturing the same | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JP2725665B2 (ja) | プリント配線板製造方法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
| JPH01145891A (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JPH0821764B2 (ja) | プリント基板 | |
| US6429049B1 (en) | Laser method for forming vias | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH11145605A (ja) | プリント配線板 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH0722735A (ja) | プリント配線板 | |
| JP3777687B2 (ja) | チップキャリア | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP3687669B2 (ja) | 電子部品実装用フィルムキャリアテープおよびソルダーレジスト塗布用スクリーンマスク | |
| JP3480005B2 (ja) | 半導体装置搭載用基板 | |
| JP2001274204A (ja) | ２メタル基板とｂｇａ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |