JP3480005B2 - 半導体装置搭載用基板 - Google Patents
半導体装置搭載用基板Info
- Publication number
- JP3480005B2 JP3480005B2 JP22708393A JP22708393A JP3480005B2 JP 3480005 B2 JP3480005 B2 JP 3480005B2 JP 22708393 A JP22708393 A JP 22708393A JP 22708393 A JP22708393 A JP 22708393A JP 3480005 B2 JP3480005 B2 JP 3480005B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- substrate
- convex portion
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Description
【０００１】
【産業上の利用分野】本発明は、電子機器等に使用され
る半導体装置搭載用の基板に係り、特に、樹脂封止して
いない半導体素子や機能集合体を効率よく搭載すること
を可能とし、半導体素子とそれを搭載する基板との熱膨
張率の差により半導体素子と基板との接続部に発生する
クラックを防止する半導体装置搭載用基板の製造方法で
ある。
る半導体装置搭載用の基板に係り、特に、樹脂封止して
いない半導体素子や機能集合体を効率よく搭載すること
を可能とし、半導体素子とそれを搭載する基板との熱膨
張率の差により半導体素子と基板との接続部に発生する
クラックを防止する半導体装置搭載用基板の製造方法で
ある。
【０００２】
【従来の技術】従来、パッケージの状態に加工していな
い裸の半導体素子をプリント配線板へ搭載する場合に
は、半導体素子上の電極から金やアルミニウムの細線を
延ばして接続する方法（いわゆるワイヤーボンディン
グ）が行われている。
い裸の半導体素子をプリント配線板へ搭載する場合に
は、半導体素子上の電極から金やアルミニウムの細線を
延ばして接続する方法（いわゆるワイヤーボンディン
グ）が行われている。
【０００３】また、これとは別の方法として、半導体素
子上の電極に金やハンダでバンプを形成して直接基板に
接続する方法が知られているが、この接続方法で半導体
素子と基板とを接続させる際、基板として樹脂系の基板
が用いられることは殆どない。
子上の電極に金やハンダでバンプを形成して直接基板に
接続する方法が知られているが、この接続方法で半導体
素子と基板とを接続させる際、基板として樹脂系の基板
が用いられることは殆どない。
【０００４】
【発明が解決しようとする課題】上記のようにワイヤー
ボンディングによる方法では、半導体素子を搭載する基
板の半導体素子搭載部外周にワイヤーボンディングする
ためのボンディングパッドを設けなければならない。即
ち基板は搭載する半導体素子の面積より広い面積を必要
とすることになるので、基板の配線層等を引き回す有効
面積に対して半導体素子の実装に必要な占有面積が大き
くなり、多数の半導体素子を前記基板に搭載しようとす
る場合には、半導体素子を搭載できる数が制限されると
いう問題があった。
ボンディングによる方法では、半導体素子を搭載する基
板の半導体素子搭載部外周にワイヤーボンディングする
ためのボンディングパッドを設けなければならない。即
ち基板は搭載する半導体素子の面積より広い面積を必要
とすることになるので、基板の配線層等を引き回す有効
面積に対して半導体素子の実装に必要な占有面積が大き
くなり、多数の半導体素子を前記基板に搭載しようとす
る場合には、半導体素子を搭載できる数が制限されると
いう問題があった。
【０００５】そこで、前記半導体素子上の電極に予め金
やハンダでバンプを形成し、直接基板に搭載する方法が
行われているが、この場合、基板として使用されるもの
は、シリコンやセラミックの基板であり、エポキシ樹脂
等を使用した樹脂系基板の場合にこの方法で接続される
ことはほとんどない。
やハンダでバンプを形成し、直接基板に搭載する方法が
行われているが、この場合、基板として使用されるもの
は、シリコンやセラミックの基板であり、エポキシ樹脂
等を使用した樹脂系基板の場合にこの方法で接続される
ことはほとんどない。
【０００６】その理由としては、半導体素子と前記樹脂
系基板との熱膨張率の差がシリコンやセラミックを使用
した基板と比較して大きいため、半導体素子を接続する
ときの熱、または半導体素子の動作中の発熱等に起因す
る温度変化によって応力が発生し、半導体素子や前記基
板との接続部にクラックが発生して、正常に作動しなく
なる恐れがある。
系基板との熱膨張率の差がシリコンやセラミックを使用
した基板と比較して大きいため、半導体素子を接続する
ときの熱、または半導体素子の動作中の発熱等に起因す
る温度変化によって応力が発生し、半導体素子や前記基
板との接続部にクラックが発生して、正常に作動しなく
なる恐れがある。
【０００７】そのため、樹脂系の基板では、半導体素子
を直接搭載する際にバンプで接続する方法は、殆ど行わ
れずワイヤーボンディングによる接続が広くおこなわれ
ている。
を直接搭載する際にバンプで接続する方法は、殆ど行わ
れずワイヤーボンディングによる接続が広くおこなわれ
ている。
【０００８】 よって本発明は、半導体素子やシリコン
等の基板上に複数の半導体素子が搭載された機能集合体
を直接基板に接続して実装する際に、半導体素子とは熱
膨張率が異なる樹脂系の半導体装置搭載用基板でも、ワ
イヤーボンディングによらず半導体素子を直接基板に搭
載することの出来る接続手段を持つ半導体装置搭載用基
板の製造方法を提供するものである。
等の基板上に複数の半導体素子が搭載された機能集合体
を直接基板に接続して実装する際に、半導体素子とは熱
膨張率が異なる樹脂系の半導体装置搭載用基板でも、ワ
イヤーボンディングによらず半導体素子を直接基板に搭
載することの出来る接続手段を持つ半導体装置搭載用基
板の製造方法を提供するものである。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、樹脂系基板からなるプリント配線板において、その
プリント配線板に形成された導体回路のうち、少なくと
も半導体装置と電気的に接続するためのパッド上に凸部
が形成され、その凸部は搭載する半導体装置の電極形状
に合わせて複数の領域に分割され、かつその凸部上面に
は金属層を有し、その金属層と前記パッドとが電気的に
接続されていることを特徴とする半導体装置搭載用基板
の製造方法であり、少なくとも、１．少なくとも導体回
路を形成した樹脂系基板表面上に樹脂を積層する工程、
２．前記樹脂をパターニングし、前記導体回路に到達す
る凹部を形成する工程、３．マスクを介して前記凹部及
び一部の樹脂上に金属薄膜を形成し、当該樹脂上に形成
された金属層と前記凹部内の外部接続用パッドとを導通
させる工程、４．前記樹脂の不要な部分を取り除き、各
接続端子ごとに凸部を分割し、前記樹脂系基板上に半導
体素子搭載部となる凸部を形成する工程、以上の工程を
具備することを特徴とする半導体装置搭載用基板の製造
方法である。請求項２に記載の発明は、前記凸部が搭載
する半導体装置の電極形状に合わせて個々の接続端子毎
に分割されていることを特徴とする請求項１に記載の半
導体装置搭載用基板の製造方法であり、請求項３に記載
の発明は、前記半導体装置が樹脂封止されていない半導
体素子、またはシリコン等の基板上に複数の半導体素子
が搭載されてなる機能集合体であることを特徴とする請
求項１または請求項２に記載の半導体装置搭載用基板の
製造方法である。
は、樹脂系基板からなるプリント配線板において、その
プリント配線板に形成された導体回路のうち、少なくと
も半導体装置と電気的に接続するためのパッド上に凸部
が形成され、その凸部は搭載する半導体装置の電極形状
に合わせて複数の領域に分割され、かつその凸部上面に
は金属層を有し、その金属層と前記パッドとが電気的に
接続されていることを特徴とする半導体装置搭載用基板
の製造方法であり、少なくとも、１．少なくとも導体回
路を形成した樹脂系基板表面上に樹脂を積層する工程、
２．前記樹脂をパターニングし、前記導体回路に到達す
る凹部を形成する工程、３．マスクを介して前記凹部及
び一部の樹脂上に金属薄膜を形成し、当該樹脂上に形成
された金属層と前記凹部内の外部接続用パッドとを導通
させる工程、４．前記樹脂の不要な部分を取り除き、各
接続端子ごとに凸部を分割し、前記樹脂系基板上に半導
体素子搭載部となる凸部を形成する工程、以上の工程を
具備することを特徴とする半導体装置搭載用基板の製造
方法である。請求項２に記載の発明は、前記凸部が搭載
する半導体装置の電極形状に合わせて個々の接続端子毎
に分割されていることを特徴とする請求項１に記載の半
導体装置搭載用基板の製造方法であり、請求項３に記載
の発明は、前記半導体装置が樹脂封止されていない半導
体素子、またはシリコン等の基板上に複数の半導体素子
が搭載されてなる機能集合体であることを特徴とする請
求項１または請求項２に記載の半導体装置搭載用基板の
製造方法である。
【００１０】
【作用】このような技術手段によれば、半導体素子とそ
の搭載用基板に熱膨張率の差によって発生する応力を搭
載用基板に形成した分割された凸部により分散すること
ができるため、半導体装置を前記基板に接続するときの
熱や、作動中に発生する熱等によって半導体装置やその
接続部にクラックが発生するのを防止できる。即ち、例
えば図１、図２に示すように凸部が半導体素子の電極毎
に分割されて形成されているので、基板が熱膨張したし
た場合に各凸部毎に応力を吸収し、半導体素子自体の大
きさと同等の大きさに凸部を形成した場合よりもクラッ
クが発生しにくい。よって、安価な樹脂系基板へ半導体
素子をワイヤーボンディングによらないで直接実装する
ことができるので、基板の実装密度をあげることがで
き、小型化、コストダウンが図れる。
の搭載用基板に熱膨張率の差によって発生する応力を搭
載用基板に形成した分割された凸部により分散すること
ができるため、半導体装置を前記基板に接続するときの
熱や、作動中に発生する熱等によって半導体装置やその
接続部にクラックが発生するのを防止できる。即ち、例
えば図１、図２に示すように凸部が半導体素子の電極毎
に分割されて形成されているので、基板が熱膨張したし
た場合に各凸部毎に応力を吸収し、半導体素子自体の大
きさと同等の大きさに凸部を形成した場合よりもクラッ
クが発生しにくい。よって、安価な樹脂系基板へ半導体
素子をワイヤーボンディングによらないで直接実装する
ことができるので、基板の実装密度をあげることがで
き、小型化、コストダウンが図れる。
【００１１】
【実施例】図１から図４は本発明の半導体装置の実施例
を示す図面である。図１は、本発明の実施例の半導体装
置搭載用基板の半導体素子Ａの電極に対応する凸部４を
形成した部分斜視図であり、図２はその断面図である。
本発明は、図１または図２のように半導体素子Ａを、半
導体素子Ａを搭載する基板Ｂに搭載した際に、半導体素
子Ａと基板Ｂの接続部にクラックを生じさせないよう
に、半導体素子Ａを搭載する基板Ｂのパッド２上に樹脂
３からなる凸部４を形成し、この凸部４で応力を吸収さ
せることを特徴としたものである。尚、半前記凸部４上
面には金属層６を有し、基板Ｂのパッド２と導通部７を
介して電気的に接続されている。
を示す図面である。図１は、本発明の実施例の半導体装
置搭載用基板の半導体素子Ａの電極に対応する凸部４を
形成した部分斜視図であり、図２はその断面図である。
本発明は、図１または図２のように半導体素子Ａを、半
導体素子Ａを搭載する基板Ｂに搭載した際に、半導体素
子Ａと基板Ｂの接続部にクラックを生じさせないよう
に、半導体素子Ａを搭載する基板Ｂのパッド２上に樹脂
３からなる凸部４を形成し、この凸部４で応力を吸収さ
せることを特徴としたものである。尚、半前記凸部４上
面には金属層６を有し、基板Ｂのパッド２と導通部７を
介して電気的に接続されている。
【００１２】上記の本発明を図３（１）から図３（１
１）の製造工程により、説明する。図３（１）のように
表面に厚さ１８μｍの銅箔を有するガラス−ポリイミド
材１の表面銅箔を、過硫酸アンモニウムを含む溶液でエ
ッチングして約８μｍの厚みの銅箔１ａとした。図３
（２）のように銅箔１ａ表面にエッチングレジスト（日
本ペイント（株）製、フォトＥＤ Ｐ−１０００）Ｘを
電着によってコーティングした。予めパターンを形成し
ておいたマスクＹを重ね合わせ、上から紫外線Ｚを照射
し（図３（３））、１％メタケイ酸ソーダ溶液を吹きつ
け、マスクＹを通過して紫外線Ｚの当たった部分のレジ
ストＸを溶解除去した（図３（４））。
１）の製造工程により、説明する。図３（１）のように
表面に厚さ１８μｍの銅箔を有するガラス−ポリイミド
材１の表面銅箔を、過硫酸アンモニウムを含む溶液でエ
ッチングして約８μｍの厚みの銅箔１ａとした。図３
（２）のように銅箔１ａ表面にエッチングレジスト（日
本ペイント（株）製、フォトＥＤ Ｐ−１０００）Ｘを
電着によってコーティングした。予めパターンを形成し
ておいたマスクＹを重ね合わせ、上から紫外線Ｚを照射
し（図３（３））、１％メタケイ酸ソーダ溶液を吹きつ
け、マスクＹを通過して紫外線Ｚの当たった部分のレジ
ストＸを溶解除去した（図３（４））。
【００１３】図３（５）のように５０℃に加熱した塩化
第２鉄溶液を吹きつけ、レジストのない部分の銅箔をエ
ッチング除去することにより、ガラス−ポリイミド材１
の表面に導体回路とともに外部接続用パッド２を形成し
た。
第２鉄溶液を吹きつけ、レジストのない部分の銅箔をエ
ッチング除去することにより、ガラス−ポリイミド材１
の表面に導体回路とともに外部接続用パッド２を形成し
た。
【００１４】次に、液状ポリイミド樹脂３を１回あたり
約２５μｍの厚さで２回塗布し、ポリイミド樹脂層３の
厚さを約５０μｍとした（図３（６））。金属製のマス
クＹ１を重ね合わせ、前記導体回路２と電気的に接続し
ようとする部分にエキシマレーザー光Ｚ１を照射し（図
３（７））、照射した部分のポリイミド樹脂を除去して
ＶＩＡホールとなる凹部５を形成した（図３（８））。
約２５μｍの厚さで２回塗布し、ポリイミド樹脂層３の
厚さを約５０μｍとした（図３（６））。金属製のマス
クＹ１を重ね合わせ、前記導体回路２と電気的に接続し
ようとする部分にエキシマレーザー光Ｚ１を照射し（図
３（７））、照射した部分のポリイミド樹脂を除去して
ＶＩＡホールとなる凹部５を形成した（図３（８））。
【００１５】外部接続用パッド２と電気的に接続しよう
としない部分を覆うような金属製のマスクＹ２を当て、
スパッタリングによって前記ポリイミド樹脂層３の表面
の接続端子を形成しようとする部分と前記凹部に０．２
〜０．３μｍ程度の厚さの銅の薄膜を形成し、ポリイミ
ド樹脂層上の銅の薄膜の金属層６ａと前記凹部内に外部
接続用パッド２と薄膜の金属層６ａとを導通させる導通
部７ａを形成した（図３（９））。
としない部分を覆うような金属製のマスクＹ２を当て、
スパッタリングによって前記ポリイミド樹脂層３の表面
の接続端子を形成しようとする部分と前記凹部に０．２
〜０．３μｍ程度の厚さの銅の薄膜を形成し、ポリイミ
ド樹脂層上の銅の薄膜の金属層６ａと前記凹部内に外部
接続用パッド２と薄膜の金属層６ａとを導通させる導通
部７ａを形成した（図３（９））。
【００１６】そして、無電解めっきを行って銅の膜の厚
さを５〜１０μｍにし、前記導体回路と同じ方法で銅の
パターンをポリイミド樹脂表面と前記凹部の必要な部分
に形成し、半導体素子接続用の金属層６と導通部７を形
成した。
さを５〜１０μｍにし、前記導体回路と同じ方法で銅の
パターンをポリイミド樹脂表面と前記凹部の必要な部分
に形成し、半導体素子接続用の金属層６と導通部７を形
成した。
【００１７】更に、エキシマレーザー光Ｚ１を上から照
射し、ポリイミド樹脂の露出した部分を除去することに
よって、半導体素子搭載部の樹脂の凸部４を形成した。
以上の工程により、半導体素子搭載部を設けた基板８を
製造した。（図３（１０））。
射し、ポリイミド樹脂の露出した部分を除去することに
よって、半導体素子搭載部の樹脂の凸部４を形成した。
以上の工程により、半導体素子搭載部を設けた基板８を
製造した。（図３（１０））。
【００１８】その後、半導体素子Ａの電極上にハンダバ
ンプを形成した、所謂フリップチップを位置合わせし、
搭載用基板上の半導体素子搭載部に重ね、搭載用基板を
フッ素系不活性液（フロリナート、商品名）の蒸気を充
満させた槽に入れ、ハンダを溶融させて半導体素子を搭
載用基板に強固に接合した（図３（１１））。なお、こ
の時槽内の温度は約２１５℃であった。
ンプを形成した、所謂フリップチップを位置合わせし、
搭載用基板上の半導体素子搭載部に重ね、搭載用基板を
フッ素系不活性液（フロリナート、商品名）の蒸気を充
満させた槽に入れ、ハンダを溶融させて半導体素子を搭
載用基板に強固に接合した（図３（１１））。なお、こ
の時槽内の温度は約２１５℃であった。
【００１９】凸部上面に形成した金属層と搭載用基板に
形成したパッドとの接続は、上記のようにＶＩＡホール
によるものだけでなく、図４の要部断面図のように凸部
の周面で接続させたり、図５のように凸部は接続端子毎
ではなくブロックごとに形成してもよい。
形成したパッドとの接続は、上記のようにＶＩＡホール
によるものだけでなく、図４の要部断面図のように凸部
の周面で接続させたり、図５のように凸部は接続端子毎
ではなくブロックごとに形成してもよい。
【００２０】次に第２の実施例を以下に説明すると、半
導体素子を実装するための導体回路を形成した多層プリ
ント配線板にの表面にビスマレイミド・トリアジン樹脂
（三菱瓦斯化学（株）製、ＢＴ Ｍ４３０、商品名）を
スクリーン印刷でコーティングし、約１０分間放置し、
１００℃のオーブンで５〜１０分間乾燥し、再びスクリ
ーン印刷で前記樹脂をコーティングし、樹脂の厚みを６
０μｍとした。
導体素子を実装するための導体回路を形成した多層プリ
ント配線板にの表面にビスマレイミド・トリアジン樹脂
（三菱瓦斯化学（株）製、ＢＴ Ｍ４３０、商品名）を
スクリーン印刷でコーティングし、約１０分間放置し、
１００℃のオーブンで５〜１０分間乾燥し、再びスクリ
ーン印刷で前記樹脂をコーティングし、樹脂の厚みを６
０μｍとした。
【００２１】プリント配線板の導体回路と接続を図るた
め、ＶＩＡホールを形成しようとする部分にエキシマレ
ーザー光を照射して、ＶＩＡホールとなる部分の樹脂を
除去した凹部を形成した。なお、前記ビスマレイミド・
トリアジン樹脂の代わりに感光性の樹脂を用いた場合に
は、露光・現像によって同様な凹部を形成することがで
きる。
め、ＶＩＡホールを形成しようとする部分にエキシマレ
ーザー光を照射して、ＶＩＡホールとなる部分の樹脂を
除去した凹部を形成した。なお、前記ビスマレイミド・
トリアジン樹脂の代わりに感光性の樹脂を用いた場合に
は、露光・現像によって同様な凹部を形成することがで
きる。
【００２２】金属製のマスクを重ね合わせ、半導体装置
を搭載するための接続端子を形成しようとする部分にス
パッタで銅の薄膜を形成した。この時銅の膜の厚さは約
０．５μｍとした。そして、無電解めっきを銅の薄膜上
に施し、銅の膜の厚さを５〜１０μｍとした。
を搭載するための接続端子を形成しようとする部分にス
パッタで銅の薄膜を形成した。この時銅の膜の厚さは約
０．５μｍとした。そして、無電解めっきを銅の薄膜上
に施し、銅の膜の厚さを５〜１０μｍとした。
【００２３】次に、エキシマレーザー光を照射して、露
出した部分の前記樹脂を深さ約５５μｍで除去し、各接
続端子ごとに凸部を分割した。なおこの時、上記の如く
エキシマレーザー光の照射時間を制御して一定の深さで
溝を形成してもよいし、金属層を予め樹脂の下に形成し
ておいてエキシマレーザー光のストッパー層として使用
してもよい。
出した部分の前記樹脂を深さ約５５μｍで除去し、各接
続端子ごとに凸部を分割した。なおこの時、上記の如く
エキシマレーザー光の照射時間を制御して一定の深さで
溝を形成してもよいし、金属層を予め樹脂の下に形成し
ておいてエキシマレーザー光のストッパー層として使用
してもよい。
【００２４】以上の工程で多層プリント配線板上に半導
体装置接続用の凸部及び接続端子を形成することができ
た。そして、直径６インチのシリコン基板に１０個のベ
アチップが搭載された機能集合体を前記実施例１と同様
な方法で半導体装置を搭載し、良好な接続を行うことが
できた。
体装置接続用の凸部及び接続端子を形成することができ
た。そして、直径６インチのシリコン基板に１０個のベ
アチップが搭載された機能集合体を前記実施例１と同様
な方法で半導体装置を搭載し、良好な接続を行うことが
できた。
【００２５】
【発明の効果】以上のように、本発明によれば、半導体
装置とその搭載用基板との熱膨張率が異なる場合でも、
半導体素子と搭載用基板との熱膨張率の違いから生じる
応力を緩和することができるので、各々の接続の信頼性
の向上を図ることができた。このことから、半導体素子
やその機能集合体の電極上に設けたバンプで直接搭載用
基板と接合することが可能となり、特に、安価な樹脂系
の材料を前記搭載用基板として用いることができるた
め、半導体素子を搭載した基板の価格を低く抑えること
が可能となった。
装置とその搭載用基板との熱膨張率が異なる場合でも、
半導体素子と搭載用基板との熱膨張率の違いから生じる
応力を緩和することができるので、各々の接続の信頼性
の向上を図ることができた。このことから、半導体素子
やその機能集合体の電極上に設けたバンプで直接搭載用
基板と接合することが可能となり、特に、安価な樹脂系
の材料を前記搭載用基板として用いることができるた
め、半導体素子を搭載した基板の価格を低く抑えること
が可能となった。
【図１】本発明の搭載用基板に半導体素子（点線で図
示）を搭載した斜視図である。
示）を搭載した斜視図である。
【図２】本発明の搭載用基板に半導体素子を搭載した断
面図である。
面図である。
【図３】本発明の搭載用基板の製造工程を表す断面図で
ある。
ある。
【図４】本発明の他の実施例を示す要部断面図である。
【図５】本発明の他の実施例を示す斜視図である。
Ａ…半導体素子 Ｂ…搭載基板
Ｘ…エッチングレジスト Ｙ…マスク Ｙ１…マスク Ｚ…紫外線 Ｚ１…エキシマレーザー
光 １…ガラス−ポリイミド材 ２…外部接続用パッド
３…ポリイミド樹脂層 ４…凸部 ５…凹部 ６ａ，６…金属層
７ａ，７…導通部
Ｘ…エッチングレジスト Ｙ…マスク Ｙ１…マスク Ｚ…紫外線 Ｚ１…エキシマレーザー
光 １…ガラス−ポリイミド材 ２…外部接続用パッド
３…ポリイミド樹脂層 ４…凸部 ５…凹部 ６ａ，６…金属層
７ａ，７…導通部
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 1/14
H01L 21/60 311
Claims (3)
- 【請求項１】樹脂系基板からなるプリント配線板におい
て、そのプリント配線板に形成された導体回路のうち、
少なくとも半導体装置と電気的に接続するためのパッド
上に凸部が形成され、その凸部は搭載する半導体装置の
電極形状に合わせて複数の領域に分割され、かつその凸
部上面には金属層を有し、その金属層と前記パッドとが
電気的に接続されていることを特徴とする半導体装置搭
載用基板の製造方法において、少なくとも、 １．少なくとも導体回路を形成した樹脂系基板表面上に
樹脂を積層する工程、 ２．前記樹脂をパターニングし、前記導体回路に到達す
る凹部を形成する工程、 ３．マスクを介して前記凹部及び一部の樹脂上に金属薄
膜を形成し、当該樹脂上に形成された金属層と前記凹部
内の外部接続用パッドとを導通させる工程、 ４．前記樹脂の不要な部分を取り除き、各接続端子ごと
に凸部を分割し、前記樹脂系基板上に半導体素子搭載部
となる凸部を形成する工程、 以上の工程を具備することを特徴とする半導体装置搭載
用基板の製造方法。 - 【請求項２】前記凸部が搭載する半導体装置の電極形状
に合わせて個々の接続端子毎に分割されていることを特
徴とする請求項１に記載の半導体装置搭載用基板の製造
方法。 - 【請求項３】前記半導体装置が樹脂封止されていない半
導体素子、またはシリコン基板上に複数の半導体素子が
搭載されてなる機能集合体であることを特徴とする請求
項１または請求項２に記載の半導体装置搭載用基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22708393A JP3480005B2 (ja) | 1993-09-13 | 1993-09-13 | 半導体装置搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22708393A JP3480005B2 (ja) | 1993-09-13 | 1993-09-13 | 半導体装置搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786716A JPH0786716A (ja) | 1995-03-31 |
| JP3480005B2 true JP3480005B2 (ja) | 2003-12-15 |
Family
ID=16855245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22708393A Expired - Fee Related JP3480005B2 (ja) | 1993-09-13 | 1993-09-13 | 半導体装置搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3480005B2 (ja) |
-
1993
- 1993-09-13 JP JP22708393A patent/JP3480005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786716A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661089A (en) | Method for making a semiconductor chip package with enhanced thermal conductivity | |
| JP2002093853A (ja) | プリント配線板およびフリップチップ実装方法 | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5367765A (en) | Method of fabricating integrated circuit chip package | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| JPH06132474A (ja) | 半導体装置 | |
| JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JP3480005B2 (ja) | 半導体装置搭載用基板 | |
| JP3472601B2 (ja) | 半導体装置 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP3506788B2 (ja) | 半導体パッケージ | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |