JP3331146B2 - Ｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置の製造方法Info
- Publication number
- JP3331146B2 JP3331146B2 JP15042997A JP15042997A JP3331146B2 JP 3331146 B2 JP3331146 B2 JP 3331146B2 JP 15042997 A JP15042997 A JP 15042997A JP 15042997 A JP15042997 A JP 15042997A JP 3331146 B2 JP3331146 B2 JP 3331146B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- support substrate
- fixing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＢＧＡ型半導体装置の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は実装基板
上の回路パターンに半田等を用いて接続されているが、
近年、エレクトロニクス機器の高性能化、多機能化に伴
う半導体素子の微細化と半導体装置の小型化に対応する
ため、半田ボールを用いて高密度表面実装を行うボール
グリッドアレイ（ＢＧＡ）と指称される半導体装置が提
案されている。
上の回路パターンに半田等を用いて接続されているが、
近年、エレクトロニクス機器の高性能化、多機能化に伴
う半導体素子の微細化と半導体装置の小型化に対応する
ため、半田ボールを用いて高密度表面実装を行うボール
グリッドアレイ（ＢＧＡ）と指称される半導体装置が提
案されている。
【０００３】この一例として、図２に示すように、両面
に回路パターンが形成されたＴＡＢテープ５１上にフェ
イスダウンで半導体チップ５２を接続し、この周囲に金
属からなる支持基板５３を接着剤を介して固着するとと
もに、このＴＡＢテープ５１に形成されたスルーホール
Ｈを介して裏面に半田ボール５４を配設し、表面側を封
止樹脂５５によって封止した所謂ＴＢＧＡ（Ｔａｐｅ
Ｂａｌｌ ＧｒｉｄＡｒａｙ）方式がある。
に回路パターンが形成されたＴＡＢテープ５１上にフェ
イスダウンで半導体チップ５２を接続し、この周囲に金
属からなる支持基板５３を接着剤を介して固着するとと
もに、このＴＡＢテープ５１に形成されたスルーホール
Ｈを介して裏面に半田ボール５４を配設し、表面側を封
止樹脂５５によって封止した所謂ＴＢＧＡ（Ｔａｐｅ
Ｂａｌｌ ＧｒｉｄＡｒａｙ）方式がある。
【０００４】このＴＢＧＡ方式の半導体装置には、第一
の例として図２に示すような、半導体チップ５２を搭載
する基板にチップ搭載領域となる凹部が一体的に形成さ
れた金属支持基板５３のほか、第二の例として図３に示
すような、平板状の金属基板５７と、窓抜きされたプリ
ント基板又は金属基板５８とを接着剤５９を介して固着
して凹部を形成した支持基板６０を使用したものが知ら
れている。
の例として図２に示すような、半導体チップ５２を搭載
する基板にチップ搭載領域となる凹部が一体的に形成さ
れた金属支持基板５３のほか、第二の例として図３に示
すような、平板状の金属基板５７と、窓抜きされたプリ
ント基板又は金属基板５８とを接着剤５９を介して固着
して凹部を形成した支持基板６０を使用したものが知ら
れている。
【０００５】
【この発明が解決しようとする課題】しかしながら、前
記第一の例のように金属基板に一体的に凹部を形成する
ためには、エッチング又は研削加工等を施さなければな
らないため、余分な製造工数、時間ならびにコストを要
してしまう。また、前記第二の例のように平板状の金属
基板と、窓抜きされた基板とを固着して凹部を形成した
支持基板では、両基板の固着に接着剤を使用するため、
半田ボール搭載工程におけるリフロー時の高温により前
記接着剤の接着強度が低下し、平板状の金属基板が剥離
してしまう。また、両基板の材質が異なる場合も、熱膨
張係数の差異により両基板間に剥離が生じ、このような
基板の剥離が結果として半導体装置の信頼性を低下させ
ている。そして、また、窓抜きされた基板が金属の場合
には接着剤の存在が熱伝導の妨げとなり、放熱性を低下
させる要因となっている。
記第一の例のように金属基板に一体的に凹部を形成する
ためには、エッチング又は研削加工等を施さなければな
らないため、余分な製造工数、時間ならびにコストを要
してしまう。また、前記第二の例のように平板状の金属
基板と、窓抜きされた基板とを固着して凹部を形成した
支持基板では、両基板の固着に接着剤を使用するため、
半田ボール搭載工程におけるリフロー時の高温により前
記接着剤の接着強度が低下し、平板状の金属基板が剥離
してしまう。また、両基板の材質が異なる場合も、熱膨
張係数の差異により両基板間に剥離が生じ、このような
基板の剥離が結果として半導体装置の信頼性を低下させ
ている。そして、また、窓抜きされた基板が金属の場合
には接着剤の存在が熱伝導の妨げとなり、放熱性を低下
させる要因となっている。
【０００６】本発明は、前記実情に鑑みてなされたもの
で、平板状基板と窓抜きされた基板とが強固な固着状態
を得るとともに、放熱性が良好で且つ信頼性の高いＢＧ
Ａ型半導体装置の製造方法を提供することを目的とす
る。
で、平板状基板と窓抜きされた基板とが強固な固着状態
を得るとともに、放熱性が良好で且つ信頼性の高いＢＧ
Ａ型半導体装置の製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明の要旨は、平板状からなる銅材基板と、窓抜きされた
銅材基板とを超音波接合により一体化して形成した支持
基板の凹部に半導体チップを固着した後、片面に導体パ
ターンを形成したＴＡＢ基板を、導体パターン形成面側
が外側となるように支持基板の平坦面上に固着し、この
後、支持基板の凹部内に半導体チップを覆うように樹脂
を充填し、さらに前記ＴＡＢ基板の導体パターン側を孔
を有する絶縁膜で被覆し、この孔を介して表面側の前記
導体パターンに接続するよう半田ボールを配設するよう
にしたことにある。すなわち、半導体チップ搭載領域と
なる凹部が形成された熱伝導性の支持基板を用意する基
板形成工程と、前記支持基板の前記凹部に接着剤を介し
て半導体チップ固着する半導体チップ搭載工程と、絶縁
性テープ上に導体パターンを形成してなるＴＡＢ基板を
用意するＴＡＢ基板形成工程と、前記ＴＡＢ基板を前記
支持基板に固着し、前記半導体チップとの電気的接続を
達成するＴＡＢ基板搭載工程と、前記支持基板の前記凹
部内に半導体チップを覆うように樹脂を充填する半導体
チップ樹脂封止工程と、さらに前記ＴＡＢ基板の上層
に、表面に複数の孔が穿設された絶縁膜を形成する絶縁
膜形成工程と、前記絶縁膜上に半田ボールを載せ、加熱
により前記孔内の導体パターンと前記半田ボールとを固
溶し、前記半田ボールを固着させるボール固着工程とを
含むことを特徴とするＢＧＡ型半導体装置の製造方法に
ある。
明の要旨は、平板状からなる銅材基板と、窓抜きされた
銅材基板とを超音波接合により一体化して形成した支持
基板の凹部に半導体チップを固着した後、片面に導体パ
ターンを形成したＴＡＢ基板を、導体パターン形成面側
が外側となるように支持基板の平坦面上に固着し、この
後、支持基板の凹部内に半導体チップを覆うように樹脂
を充填し、さらに前記ＴＡＢ基板の導体パターン側を孔
を有する絶縁膜で被覆し、この孔を介して表面側の前記
導体パターンに接続するよう半田ボールを配設するよう
にしたことにある。すなわち、半導体チップ搭載領域と
なる凹部が形成された熱伝導性の支持基板を用意する基
板形成工程と、前記支持基板の前記凹部に接着剤を介し
て半導体チップ固着する半導体チップ搭載工程と、絶縁
性テープ上に導体パターンを形成してなるＴＡＢ基板を
用意するＴＡＢ基板形成工程と、前記ＴＡＢ基板を前記
支持基板に固着し、前記半導体チップとの電気的接続を
達成するＴＡＢ基板搭載工程と、前記支持基板の前記凹
部内に半導体チップを覆うように樹脂を充填する半導体
チップ樹脂封止工程と、さらに前記ＴＡＢ基板の上層
に、表面に複数の孔が穿設された絶縁膜を形成する絶縁
膜形成工程と、前記絶縁膜上に半田ボールを載せ、加熱
により前記孔内の導体パターンと前記半田ボールとを固
溶し、前記半田ボールを固着させるボール固着工程とを
含むことを特徴とするＢＧＡ型半導体装置の製造方法に
ある。
【０００８】
【作用】本発明によれば、支持基板が平板状の銅材基板
と、窓抜きされた銅材基板とが超音波接合による金属間
結合によって固着一体化して形成されているため、両基
板の固着状態が強固であり、また、接着剤を使用してい
ないことから、リフロー時の高温状態においても両基板
の密着強度が低下することがなく、半導体装置の信頼性
が高められる。
と、窓抜きされた銅材基板とが超音波接合による金属間
結合によって固着一体化して形成されているため、両基
板の固着状態が強固であり、また、接着剤を使用してい
ないことから、リフロー時の高温状態においても両基板
の密着強度が低下することがなく、半導体装置の信頼性
が高められる。
【０００９】また、支持基板が形状の異なった同一材料
からなる二つの基板を接着剤を使用することなく固着し
て形成しているため、熱伝導も良好で放熱性に優れ、熱
膨張係数も同一であることから、両基板間に剥離が生ず
ることがない。
からなる二つの基板を接着剤を使用することなく固着し
て形成しているため、熱伝導も良好で放熱性に優れ、熱
膨張係数も同一であることから、両基板間に剥離が生ず
ることがない。
【００１０】また、支持基板に凹部を形成するためのエ
ッチング加工、ならびに研削加工等の工程を必要としな
いことから、余分な製造工数を必要としない。
ッチング加工、ならびに研削加工等の工程を必要としな
いことから、余分な製造工数を必要としない。
【実施例】以下、本発明の一実施例について図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１１】図１の（ａ）乃至（ｃ）はこの半導体装置
の製造工程図である。
の製造工程図である。
【００１２】まず、図１（ａ）に示すように、表面に例
えばニッケルメッキ層等の保護膜を形成してなる平板状
の厚さ０．２ｍｍからなる銅材基板１と、窓抜きされた
厚さ０．３ｍｍからなる銅材基板２とを超音波接合によ
る金属間結合にて両基板を固着してチップ搭載領域とな
る凹部を有する支持基板３を形成する。次に膜厚５０μ
ｍのポリイミド樹脂からなる絶縁性テープ４のチップ搭
載領域に開口Ｏを形成するとともに、厚さ１８μｍの銅
箔を貼着し、この銅箔をフォトリゾグラフティによりパ
ターニングした後、膜厚０．５μｍの金メッキ層を形成
し導体パターン５を有するＴＡＢ基板を構成する。そし
て、このＴＡＢ基板を前記支持基板の平坦部に絶縁性接
着剤６を介して固着する。さらにこの支持基板の前記凹
部に導電性接着剤としてシルバーペースト７を介して半
導体チップ８を固着し、この後、前記導体パターン５か
ら凹部方向に伸長する導体パターン５の先端に位置する
バンプ９を介して半導体チップ８のボンディングパッド
と、導体パターンとをダイレクトボンディングにて接続
し、半導体チップ８と導体パターン５との電気的接続を
行う。
えばニッケルメッキ層等の保護膜を形成してなる平板状
の厚さ０．２ｍｍからなる銅材基板１と、窓抜きされた
厚さ０．３ｍｍからなる銅材基板２とを超音波接合によ
る金属間結合にて両基板を固着してチップ搭載領域とな
る凹部を有する支持基板３を形成する。次に膜厚５０μ
ｍのポリイミド樹脂からなる絶縁性テープ４のチップ搭
載領域に開口Ｏを形成するとともに、厚さ１８μｍの銅
箔を貼着し、この銅箔をフォトリゾグラフティによりパ
ターニングした後、膜厚０．５μｍの金メッキ層を形成
し導体パターン５を有するＴＡＢ基板を構成する。そし
て、このＴＡＢ基板を前記支持基板の平坦部に絶縁性接
着剤６を介して固着する。さらにこの支持基板の前記凹
部に導電性接着剤としてシルバーペースト７を介して半
導体チップ８を固着し、この後、前記導体パターン５か
ら凹部方向に伸長する導体パターン５の先端に位置する
バンプ９を介して半導体チップ８のボンディングパッド
と、導体パターンとをダイレクトボンディングにて接続
し、半導体チップ８と導体パターン５との電気的接続を
行う。
【００１３】そして図２（ｂ）に示すように、前記支持
基板３の前記凹部内に前記半導体チップ８を覆うように
ポッティングにより樹脂１０を充填して樹脂封止を行っ
た後、前記ＴＡＢ基板上のみを覆うようにポリイミド樹
脂膜１１を塗布し、フォトリゾグラフティにより面全体
に格子状をなすように例えばピッチ１．２７ｍｍ、孔径
０．６５ｍｍの孔Ｈを形成する。
基板３の前記凹部内に前記半導体チップ８を覆うように
ポッティングにより樹脂１０を充填して樹脂封止を行っ
た後、前記ＴＡＢ基板上のみを覆うようにポリイミド樹
脂膜１１を塗布し、フォトリゾグラフティにより面全体
に格子状をなすように例えばピッチ１．２７ｍｍ、孔径
０．６５ｍｍの孔Ｈを形成する。
【００１４】この後、図２（ｃ）に示すように、この孔
Ｈ内にＰｂ１０％、Ｓｎ９０％からなる直径０．７ｍｍ
の半田ボール１２を供給し、３２０℃で１０秒間（ピー
ク温度維持時間）の過熱工程を経て、表面を導体パター
ン５に固着する。
Ｈ内にＰｂ１０％、Ｓｎ９０％からなる直径０．７ｍｍ
の半田ボール１２を供給し、３２０℃で１０秒間（ピー
ク温度維持時間）の過熱工程を経て、表面を導体パター
ン５に固着する。
【００１５】なお、この実施例では絶縁膜としてポリイ
ミド樹脂１１を塗布した後に孔を形成したが、予め孔を
形成した樹脂膜を貼着したり、或いはパターン印刷によ
り絶縁膜を形成するようにしてもよい。
ミド樹脂１１を塗布した後に孔を形成したが、予め孔を
形成した樹脂膜を貼着したり、或いはパターン印刷によ
り絶縁膜を形成するようにしてもよい。
【００１６】また、孔ピッチや孔径は前記実施例に限定
されることはなく、例えば格子ピッチが１ｍｍであれ
ば、孔径は０．５５ｍｍ、格子ピッチが１．５ｍｍであ
れば、孔径は０．７５ｍｍというように適宜変更可能で
ある。
されることはなく、例えば格子ピッチが１ｍｍであれ
ば、孔径は０．５５ｍｍ、格子ピッチが１．５ｍｍであ
れば、孔径は０．７５ｍｍというように適宜変更可能で
ある。
【００１７】さらに半田ボールの組成についても、例え
ばＰｂ３７％、Ｓｎ６３％の共晶半田を用いた場合には
固着工程での加熱温度は２３０℃程度でよい。
ばＰｂ３７％、Ｓｎ６３％の共晶半田を用いた場合には
固着工程での加熱温度は２３０℃程度でよい。
【００１８】また、この実施例では、支持基板に半導体
チップを固着搭載した後、ダイレクトボンディングによ
って半導体チップのボンディングパッドと導体パターン
とを接続しているが、先に半導体チップを導体パターン
に搭載した後、支持基板に固着搭載するよにしてもよ
い。
チップを固着搭載した後、ダイレクトボンディングによ
って半導体チップのボンディングパッドと導体パターン
とを接続しているが、先に半導体チップを導体パターン
に搭載した後、支持基板に固着搭載するよにしてもよ
い。
【００１９】さらにまた、ダイレクトボンディングに代
えてワイヤーボンディングを用いて半導体チップと導体
パターンとの電気的接続を行うようにしてもよい。
えてワイヤーボンディングを用いて半導体チップと導体
パターンとの電気的接続を行うようにしてもよい。
【００２０】
【発明の効果】本発明は前述のことからも明らかなとお
り、放熱性が良好で且つ信頼性が高い半導体装置を得る
ことができるとともに、製造コストの低減を図ることが
可能となる。
り、放熱性が良好で且つ信頼性が高い半導体装置を得る
ことができるとともに、製造コストの低減を図ることが
可能となる。
【図１】本発明による製造工程を示す図
【図２】従来技術によるＴＢＧＡ型半導体装置を示す図
【図３】従来技術によるＴＢＧＡ型半導体装置を示す図
１、平板状銅材基板 ２、窓抜き銅材基板 ３、支持基板 ４、絶縁性テープ ５、導体パターン ６、絶縁性接着剤 ７、シルバーペースト ８、半導体チップ ９、バンプ １０、封止樹脂 １１、ポリイミド樹脂膜 １２、半田ボール ５１、ＴＡＢテープ ５２、半導体チップ ５３、支持基板 ５４、半田ボール ５５、封止樹脂 ５６、金属支持基板 ５７、平板状金属基板 ５８、窓抜き基板
Claims (1)
- 【請求項１】 平板状の銅材基板と、窓抜きされた銅材
基板とを超音波接合により一体化して凹部を形成した支
持基板を用意する基板形成工程と、前記支持基板の前記
凹部に接着剤を介して半導体チップを固着する半導体チ
ップ搭載工程と、絶縁性テープ上に導体パターンを形成
してなるＴＡＢ基板を用意するＴＡＢ基板形成工程と、
前記ＴＡＢ基板を前記支持基板に固着し、前記半導体チ
ップとの電気的接続を達成するＴＡＢ基板搭載工程と、
前記支持基板の前記凹部内に前記半導体チップを覆うよ
うに樹脂を充填する半導体チップ樹脂封止工程と前記Ｔ
ＡＢ基板の上層に、表面に複数の孔が穿設された絶縁膜
を形成する絶縁膜形成工程と、前記絶縁膜上に半田ボー
ルを載せ、加熱により前記孔内の導体パターンと前記半
田ボールとを固溶し、前記半田ボールを固着させるボー
ル固着工程とを含むことを特徴とするＢＧＡ型半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15042997A JP3331146B2 (ja) | 1997-05-23 | 1997-05-23 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15042997A JP3331146B2 (ja) | 1997-05-23 | 1997-05-23 | Ｂｇａ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326849A JPH10326849A (ja) | 1998-12-08 |
| JP3331146B2 true JP3331146B2 (ja) | 2002-10-07 |
Family
ID=15496741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15042997A Expired - Lifetime JP3331146B2 (ja) | 1997-05-23 | 1997-05-23 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331146B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319624B1 (ko) * | 1999-05-20 | 2002-01-09 | 김영환 | 반도체 칩 패키지 및 그 제조방법 |
| KR20150086779A (ko) * | 2014-01-20 | 2015-07-29 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 | 소자 패키지 및 그 제작 방법 |
| JP2019208045A (ja) * | 2019-07-17 | 2019-12-05 | 太陽誘電株式会社 | 回路基板 |
-
1997
- 1997-05-23 JP JP15042997A patent/JP3331146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326849A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6528893B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| CA2272434A1 (en) | Chip scale ball grid array for integrated circuit package | |
| EP0969503A2 (en) | Electronic circuit device | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |