JP3039485B2 - 表面実装用の半導体パッケージ及びその製造方法 - Google Patents
表面実装用の半導体パッケージ及びその製造方法Info
- Publication number
- JP3039485B2 JP3039485B2 JP9300474A JP30047497A JP3039485B2 JP 3039485 B2 JP3039485 B2 JP 3039485B2 JP 9300474 A JP9300474 A JP 9300474A JP 30047497 A JP30047497 A JP 30047497A JP 3039485 B2 JP3039485 B2 JP 3039485B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- circuit
- semiconductor package
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装用の半導
体パッケージに関し、電気機器に利用される半導体チッ
プを搭載する基板に、外部入出力の端子を形成した表面
実装用の半導体パッケージ及びその製造方法に関する。
体パッケージに関し、電気機器に利用される半導体チッ
プを搭載する基板に、外部入出力の端子を形成した表面
実装用の半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】従来、図７に示すような特開昭６３−１
３６６５５号公報に記載された表面実装用の半導体パッ
ケージが提案されている。
３６６５５号公報に記載された表面実装用の半導体パッ
ケージが提案されている。
【０００３】図７に示す表面実装用の半導体パッケージ
は、半導体チップ１が上面に固定される良熱伝導性の金
属基材９と、この金属基材９の下面に絶縁性薄層１６を
介して固着され、半導体チップ１の放熱を行うヒートシ
ンク１４と、上面に半導体チップ１の端子部と電気接続
するための回路部５を有し、下面に金属基材９を、半導
体チップ１を固着した側を上方に向けて固着し、この半
導体チップ１の近傍において、この半導体チップ１の上
方を開放するような貫通孔１８が設けられた配線基板１
７とから形成されている。
は、半導体チップ１が上面に固定される良熱伝導性の金
属基材９と、この金属基材９の下面に絶縁性薄層１６を
介して固着され、半導体チップ１の放熱を行うヒートシ
ンク１４と、上面に半導体チップ１の端子部と電気接続
するための回路部５を有し、下面に金属基材９を、半導
体チップ１を固着した側を上方に向けて固着し、この半
導体チップ１の近傍において、この半導体チップ１の上
方を開放するような貫通孔１８が設けられた配線基板１
７とから形成されている。
【０００４】このような表面実装用の半導体パッケージ
において、半導体チップ１を金属基材９に固着し、この
半導体チップ１と回路部５とをボンディングワイヤ１１
を介して電気接続する。そして、半導体チップ１及びボ
ンディングワイヤ１１を保護するための封止樹脂などに
よる気密封止（図示せず）を施して、最終的に半導体装
置が形成できる。また、この半導体装置を外部回路板に
接続するための端子６が配線基板１７の回路部５側に形
成され、回路部５と接続されている。
において、半導体チップ１を金属基材９に固着し、この
半導体チップ１と回路部５とをボンディングワイヤ１１
を介して電気接続する。そして、半導体チップ１及びボ
ンディングワイヤ１１を保護するための封止樹脂などに
よる気密封止（図示せず）を施して、最終的に半導体装
置が形成できる。また、この半導体装置を外部回路板に
接続するための端子６が配線基板１７の回路部５側に形
成され、回路部５と接続されている。
【０００５】このような表面実装用の半導体パッケージ
によれば、半導体チップ１を直接支持した金属基材９に
よって一定の放熱が確保され、さらに、これに絶縁性薄
層１６を介してヒートシンクを固着しているので、絶縁
性が確保されるとともに、充分高い放熱効果が得られ
る。
によれば、半導体チップ１を直接支持した金属基材９に
よって一定の放熱が確保され、さらに、これに絶縁性薄
層１６を介してヒートシンクを固着しているので、絶縁
性が確保されるとともに、充分高い放熱効果が得られ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の表面実装用の半導体パッケージを用いた半導体装置
を外部回路板に表面実装して用いる場合、封止樹脂の上
面よりも端子６の位置が高くないと、外部回路板に封止
樹脂が当接して端子６が外部回路板に接続できないた
め、封止樹脂の上面よりも端子６の位置を高くしなけれ
ばならない。したがって、回路部５におけるボンディン
グワイヤ１１と接続されるボンディング接続部は封止樹
脂に覆われるため、このボンディング接続部と端子６の
接続部との高さを変える必要がある。この高さを変える
方法として、配線基板１７の上面に段差を設け、段差の
低い側にボンディング接続部を設け、段差の高い側に端
子６を設けている。しかし、この方法では、高さの違う
ボンディング接続部と端子６とを接続する接続手段が必
要になる。
来の表面実装用の半導体パッケージを用いた半導体装置
を外部回路板に表面実装して用いる場合、封止樹脂の上
面よりも端子６の位置が高くないと、外部回路板に封止
樹脂が当接して端子６が外部回路板に接続できないた
め、封止樹脂の上面よりも端子６の位置を高くしなけれ
ばならない。したがって、回路部５におけるボンディン
グワイヤ１１と接続されるボンディング接続部は封止樹
脂に覆われるため、このボンディング接続部と端子６の
接続部との高さを変える必要がある。この高さを変える
方法として、配線基板１７の上面に段差を設け、段差の
低い側にボンディング接続部を設け、段差の高い側に端
子６を設けている。しかし、この方法では、高さの違う
ボンディング接続部と端子６とを接続する接続手段が必
要になる。
【０００７】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、半導体チップ及び回路部
を充分封止した状態で外部回路板に表面実装できる半導
体装置が形成できるとともに、接続信頼性の向上した端
子が容易に形成できる表面実装用の半導体パッケージを
提供することにある。
で、その目的とするところは、半導体チップ及び回路部
を充分封止した状態で外部回路板に表面実装できる半導
体装置が形成できるとともに、接続信頼性の向上した端
子が容易に形成できる表面実装用の半導体パッケージを
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体チップを搭載する凹
部及び凹部周囲の肩部を有する金属基材と、この肩部に
形成した基板絶縁層と、前記基板絶縁層上に形成した回
路部と、から回路基板を形成し、この回路基板の回路部
上に透孔を有する絶縁層を積層し、この透孔を貫通して
回路部に導通するスルーホール導電路を形成してなるこ
とを特徴として構成している。
に、請求項１記載の発明は、半導体チップを搭載する凹
部及び凹部周囲の肩部を有する金属基材と、この肩部に
形成した基板絶縁層と、前記基板絶縁層上に形成した回
路部と、から回路基板を形成し、この回路基板の回路部
上に透孔を有する絶縁層を積層し、この透孔を貫通して
回路部に導通するスルーホール導電路を形成してなるこ
とを特徴として構成している。
【０００９】このような表面実装用の半導体パッケージ
では、回路基板の凹部周囲の肩部に設けた回路部上に透
孔を有する絶縁層を積層し、この透孔を貫通して回路部
に導通するスルーホール導電路を形成しているため、ス
ルーホール導電路の上端部を端子として使用でき、スル
ーホール導電路下端に接続される回路部と半導体チップ
とを封止するのに充分な封止樹脂の厚みを確保できると
ともに、端子を外部回路板へ密着固定して表面実装でき
る半導体装置が形成できる。さらに、半導体チップを搭
載する凹部を回路基板に設けているため、凹部に半導体
チップを搭載した状態では半導体チップ上端の位置が低
くでき、半導体装置を薄型に形成できる。
では、回路基板の凹部周囲の肩部に設けた回路部上に透
孔を有する絶縁層を積層し、この透孔を貫通して回路部
に導通するスルーホール導電路を形成しているため、ス
ルーホール導電路の上端部を端子として使用でき、スル
ーホール導電路下端に接続される回路部と半導体チップ
とを封止するのに充分な封止樹脂の厚みを確保できると
ともに、端子を外部回路板へ密着固定して表面実装でき
る半導体装置が形成できる。さらに、半導体チップを搭
載する凹部を回路基板に設けているため、凹部に半導体
チップを搭載した状態では半導体チップ上端の位置が低
くでき、半導体装置を薄型に形成できる。
【００１０】また、金属基材の凹部に半導体チップを搭
載し、肩部に形成した基板絶縁層上に回路部を形成して
いるため、金属基材を通して半導体チップの放熱性が向
上している。
載し、肩部に形成した基板絶縁層上に回路部を形成して
いるため、金属基材を通して半導体チップの放熱性が向
上している。
【００１１】また、請求項２記載の発明は、半導体チッ
プを搭載する凹部及び凹部周囲の肩部を有する金属基材
と、この肩部に形成した基板絶縁層と、前記基板絶縁層
上に形成した回路部と、から回路基板を形成し、この回
路基板の回路部上に透孔を有する絶縁層をスクリーン印
刷法により形成し、この透孔を貫通して回路部に導通す
るスルーホール導電路をスルーホールめっきにより形成
して、表面実装用の半導体パッケージを形成することを
特徴として構成している。
プを搭載する凹部及び凹部周囲の肩部を有する金属基材
と、この肩部に形成した基板絶縁層と、前記基板絶縁層
上に形成した回路部と、から回路基板を形成し、この回
路基板の回路部上に透孔を有する絶縁層をスクリーン印
刷法により形成し、この透孔を貫通して回路部に導通す
るスルーホール導電路をスルーホールめっきにより形成
して、表面実装用の半導体パッケージを形成することを
特徴として構成している。
【００１２】このような表面実装用の半導体パッケージ
の製造方法では、スルーホールめっきにより複数のスル
ーホール導電路を容易に同時形成できるとともに、端子
が透孔内壁に密着固定されている。
の製造方法では、スルーホールめっきにより複数のスル
ーホール導電路を容易に同時形成できるとともに、端子
が透孔内壁に密着固定されている。
【００１３】また、請求項３記載の発明は、半導体チッ
プを搭載する凹部及び凹部周囲の肩部を有する金属基材
と、この肩部に形成した基板絶縁層と、前記基板絶縁層
上に形成した回路部と、から回路基板を形成し、この回
路基板の回路部上に絶縁層及びスルーホール導電路を有
するスルーホール基板を、回路部とスルーホール導電路
とが導通するように貼着して、表面実装用の半導体パッ
ケージを形成することを特徴として構成している。
プを搭載する凹部及び凹部周囲の肩部を有する金属基材
と、この肩部に形成した基板絶縁層と、前記基板絶縁層
上に形成した回路部と、から回路基板を形成し、この回
路基板の回路部上に絶縁層及びスルーホール導電路を有
するスルーホール基板を、回路部とスルーホール導電路
とが導通するように貼着して、表面実装用の半導体パッ
ケージを形成することを特徴として構成している。
【００１４】このような半導体パッケージの製造方法で
は、絶縁層及びスルーホール導電路を設けたスルーホー
ル基板を独立して製造できるとともに、複数のスルーホ
ール導電路を容易に同時形成できる。
は、絶縁層及びスルーホール導電路を設けたスルーホー
ル基板を独立して製造できるとともに、複数のスルーホ
ール導電路を容易に同時形成できる。
【００１５】また、請求項４記載の発明は、半導体チッ
プを搭載する凹部及び凹部周囲の肩部を有する金属基材
と、この肩部に形成した基板絶縁層と、前記基板絶縁層
上に形成した回路部と、から回路基板を形成し、この回
路基板の回路部上に透孔を有する板状の絶縁層を貼着
し、この透孔に回路部と導通するように端子を嵌着し
て、表面実装用の半導体パッケージを形成することを特
徴として構成している。
プを搭載する凹部及び凹部周囲の肩部を有する金属基材
と、この肩部に形成した基板絶縁層と、前記基板絶縁層
上に形成した回路部と、から回路基板を形成し、この回
路基板の回路部上に透孔を有する板状の絶縁層を貼着
し、この透孔に回路部と導通するように端子を嵌着し
て、表面実装用の半導体パッケージを形成することを特
徴として構成している。
【００１６】このような半導体パッケージの製造方法で
は、回路部上に貼着される絶縁層及び透孔に嵌着される
端子を別々に形成することができる。
は、回路部上に貼着される絶縁層及び透孔に嵌着される
端子を別々に形成することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施形態の表面実
装用の半導体パッケージを図１乃至図６に基づいて説明
する。
装用の半導体パッケージを図１乃至図６に基づいて説明
する。
【００１８】図１は、本発明の実施形態の表面実装用の
半導体パッケージを示す斜視図である。また、図２は、
同上の表面実装用の半導体パッケージを用いた半導体装
置を示す縦断面図である。
半導体パッケージを示す斜視図である。また、図２は、
同上の表面実装用の半導体パッケージを用いた半導体装
置を示す縦断面図である。
【００１９】図１、図２に示すように、表面実装用の半
導体パッケージは、半導体チップ１を搭載する凹部２及
び凹部２周囲の肩部３を有する金属基材９と、この肩部
３に形成した基板絶縁層１０と、前記基板絶縁層１０上
に形成した回路部５と、から回路基板２１を形成し、こ
の回路基板２１の回路部５上に透孔７を有する絶縁層８
を積層し、この透孔７を貫通して回路部５に導通するス
ルーホール導電路４を形成している。
導体パッケージは、半導体チップ１を搭載する凹部２及
び凹部２周囲の肩部３を有する金属基材９と、この肩部
３に形成した基板絶縁層１０と、前記基板絶縁層１０上
に形成した回路部５と、から回路基板２１を形成し、こ
の回路基板２１の回路部５上に透孔７を有する絶縁層８
を積層し、この透孔７を貫通して回路部５に導通するス
ルーホール導電路４を形成している。
【００２０】金属基材９は、良熱伝導性金属、例えば
銅、アルミニウム等から形成され、上面略中央に半導体
チップ１を組み込むための凹部２を設けている。この金
属基材９上面の凹部２周囲を肩部３とし、この肩部３に
基板絶縁層１０を形成している。基板絶縁層１０の材料
はエポキシ樹脂接着剤で、スクリーン印刷法により形成
する。この基板絶縁層１０上に回路部５を形成する。こ
の回路部５の形成方法はステンレス板上に必要なパター
ン状の電気めっきを行い、その電気めっきでできた回路
部５を基板絶縁層１０上に熱転写する方法である。
銅、アルミニウム等から形成され、上面略中央に半導体
チップ１を組み込むための凹部２を設けている。この金
属基材９上面の凹部２周囲を肩部３とし、この肩部３に
基板絶縁層１０を形成している。基板絶縁層１０の材料
はエポキシ樹脂接着剤で、スクリーン印刷法により形成
する。この基板絶縁層１０上に回路部５を形成する。こ
の回路部５の形成方法はステンレス板上に必要なパター
ン状の電気めっきを行い、その電気めっきでできた回路
部５を基板絶縁層１０上に熱転写する方法である。
【００２１】そして、図２に示すように、回路部５の上
に端子６を形成して表面実装用の半導体パッケージを形
成する。
に端子６を形成して表面実装用の半導体パッケージを形
成する。
【００２２】まず、回路部５の上に絶縁層８を形成す
る。この絶縁層８の材料は金属基材９上の基板絶縁層１
０と同じくエポキシ樹脂接着剤であり、スクリーン印刷
法により形成する。この絶縁層８は後で組み込む半導体
チップ１の樹脂封止が簡単にできるように、厚肉に形成
することが必要である。このために、材料的には無機フ
ィラー分を多くした配合にするとか、下地に無機フィラ
ー分の多い層を形成し、その上に無機フィラー分の少な
い材料を重ねて形成するといった対策が必要である。次
に、この絶縁層８の上に無電解めっきを全面に施し、そ
の上にめっきレジストでパターンを形成し、上から電気
めっきを行う。その後、レジストを除去し、全面を薄く
エッチングすることにより露出した無電解めっきを取除
きスルーホール導電路４を形成する。このスルーホール
導電路４を端子６としている。
る。この絶縁層８の材料は金属基材９上の基板絶縁層１
０と同じくエポキシ樹脂接着剤であり、スクリーン印刷
法により形成する。この絶縁層８は後で組み込む半導体
チップ１の樹脂封止が簡単にできるように、厚肉に形成
することが必要である。このために、材料的には無機フ
ィラー分を多くした配合にするとか、下地に無機フィラ
ー分の多い層を形成し、その上に無機フィラー分の少な
い材料を重ねて形成するといった対策が必要である。次
に、この絶縁層８の上に無電解めっきを全面に施し、そ
の上にめっきレジストでパターンを形成し、上から電気
めっきを行う。その後、レジストを除去し、全面を薄く
エッチングすることにより露出した無電解めっきを取除
きスルーホール導電路４を形成する。このスルーホール
導電路４を端子６としている。
【００２３】さらに、図２に示すように、同上の表面実
装用の半導体パッケージを用いて、半導体装置を形成す
る方法を説明する。金属基材９上の凹部２に半導体チッ
プ１を密着載置する。次いで、ワイヤボンディングによ
り半導体チップ１と回路部５とを接続する。ボンディン
グワイヤ１１には金線、アルミ線、銅線等を使用する。
この後、シリコン樹脂により、半導体チップ１、ボンデ
ィングワイヤ１１を封止、保護する。更に上からエポキ
シ樹脂により封止する。これら封止樹脂１２は場合によ
ってはどちらか一方だけですますこともある。
装用の半導体パッケージを用いて、半導体装置を形成す
る方法を説明する。金属基材９上の凹部２に半導体チッ
プ１を密着載置する。次いで、ワイヤボンディングによ
り半導体チップ１と回路部５とを接続する。ボンディン
グワイヤ１１には金線、アルミ線、銅線等を使用する。
この後、シリコン樹脂により、半導体チップ１、ボンデ
ィングワイヤ１１を封止、保護する。更に上からエポキ
シ樹脂により封止する。これら封止樹脂１２は場合によ
ってはどちらか一方だけですますこともある。
【００２４】このようにして得られた半導体装置は、外
部回路板上にリードレスパッケージとして表面実装され
ている。封止樹脂１２は、半導体チップ１と外部回路板
及び絶縁層８で囲まれた空間に配置されており、半導体
装置の外部回路板上への表面実装が可能になっている。
また、金属基材９表面の半導体チップ１と反対側にヒー
トシンク（図示せず）が密着固定される。このヒートシ
ンクにより、半導体チップ１からの発熱が金属基材９を
通して伝熱され、外部空間へと放熱している。
部回路板上にリードレスパッケージとして表面実装され
ている。封止樹脂１２は、半導体チップ１と外部回路板
及び絶縁層８で囲まれた空間に配置されており、半導体
装置の外部回路板上への表面実装が可能になっている。
また、金属基材９表面の半導体チップ１と反対側にヒー
トシンク（図示せず）が密着固定される。このヒートシ
ンクにより、半導体チップ１からの発熱が金属基材９を
通して伝熱され、外部空間へと放熱している。
【００２５】図３は、本発明の実施形態の同上と異なる
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。
【００２６】端子６を形成するためにまず、図４に示す
ように、端子６を並べて必要形状にプレス打ち抜いたス
ルーホール基板２０を形成する。図３に示すように、こ
のスルーホール基板２０を回路部上に貼り付けるととも
に、回路部５と端子６とを接続する。そのために、スル
ーホール基板２０の両面ははんだめっきを行うようにす
る。この半田めっきにおいて端子６の回路部５と接続さ
れる側には比較的高い融点を持つ組成の材料を、端子６
の外部回路板との接続側には低い融点の接合材料をめっ
きするようにする。そうすると外部回路板と端子６との
接合のとき、すでに接合されている端子６と回路部５と
の接合がはずれる等の問題を起こさない。
ように、端子６を並べて必要形状にプレス打ち抜いたス
ルーホール基板２０を形成する。図３に示すように、こ
のスルーホール基板２０を回路部上に貼り付けるととも
に、回路部５と端子６とを接続する。そのために、スル
ーホール基板２０の両面ははんだめっきを行うようにす
る。この半田めっきにおいて端子６の回路部５と接続さ
れる側には比較的高い融点を持つ組成の材料を、端子６
の外部回路板との接続側には低い融点の接合材料をめっ
きするようにする。そうすると外部回路板と端子６との
接合のとき、すでに接合されている端子６と回路部５と
の接合がはずれる等の問題を起こさない。
【００２７】図５は、本発明の実施形態の同上と異なる
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。また、図６は、図５に示す表
面実装用の半導体パッケージに用いる絶縁層８を示す斜
視図である。
表面実装用の半導体パッケージを用いた半導体装置を示
す縦断面図である。同上と異なる点は、絶縁層８及び端
子６の形成方法であり、金属基材９上の回路部５の形成
までは、図２に示す表面実装用の半導体パッケージと同
じ方法により行っている。また、図６は、図５に示す表
面実装用の半導体パッケージに用いる絶縁層８を示す斜
視図である。
【００２８】図６に示すような端子６を形成する部分に
予め透孔７を形成した板状の絶縁層８を回路部５上に貼
り付ける。その後、図５に示すように、透孔７に端子６
を取付ける。ここでは、球状端子６を示した。端子６は
例えば表面に半田等の複合材料をめっきした銅球であ
る。
予め透孔７を形成した板状の絶縁層８を回路部５上に貼
り付ける。その後、図５に示すように、透孔７に端子６
を取付ける。ここでは、球状端子６を示した。端子６は
例えば表面に半田等の複合材料をめっきした銅球であ
る。
【００２９】また、図６に示すような板状の絶縁層８を
貼って絶縁層８を形成するのではなく、図２に示すよう
な印刷によって絶縁層８を形成する方法もある。この後
の半導体チップ１の組み込み、樹脂封止は図２に示した
表面実装用の半導体パッケージと同様である。
貼って絶縁層８を形成するのではなく、図２に示すよう
な印刷によって絶縁層８を形成する方法もある。この後
の半導体チップ１の組み込み、樹脂封止は図２に示した
表面実装用の半導体パッケージと同様である。
【００３０】
【発明の効果】請求項１記載の発明では、回路基板の凹
部周囲の肩部に設けた回路部上に透孔を有する絶縁層を
積層し、この透孔を貫通して回路部に導通するスルーホ
ール導電路を形成しているため、スルーホール導電路の
上端部を端子として使用でき、スルーホール導電路下端
に接続される回路部と半導体チップとを封止するのに充
分な封止樹脂の厚みを確保できるとともに、端子を外部
回路板へ密着固定して表面実装できる半導体装置が形成
できる。さらに、半導体チップを搭載する凹部を回路基
板に設けているため、凹部に半導体チップを搭載した状
態では半導体チップ上端の位置が低くでき、半導体装置
を薄型に形成できる。さらに、周囲を絶縁層で密着して
覆われているため、端子の接続信頼性が向上している。
部周囲の肩部に設けた回路部上に透孔を有する絶縁層を
積層し、この透孔を貫通して回路部に導通するスルーホ
ール導電路を形成しているため、スルーホール導電路の
上端部を端子として使用でき、スルーホール導電路下端
に接続される回路部と半導体チップとを封止するのに充
分な封止樹脂の厚みを確保できるとともに、端子を外部
回路板へ密着固定して表面実装できる半導体装置が形成
できる。さらに、半導体チップを搭載する凹部を回路基
板に設けているため、凹部に半導体チップを搭載した状
態では半導体チップ上端の位置が低くでき、半導体装置
を薄型に形成できる。さらに、周囲を絶縁層で密着して
覆われているため、端子の接続信頼性が向上している。
【００３１】さらに、基板上の半導体チップんと同じ側
に端子が設けられているため、基板の下面に半導体チッ
プを冷却するヒートシンクを設けることができる。した
がって、放熱性に優れた信頼性の高い半導体装置を形成
することができる。
に端子が設けられているため、基板の下面に半導体チッ
プを冷却するヒートシンクを設けることができる。した
がって、放熱性に優れた信頼性の高い半導体装置を形成
することができる。
【００３２】また、金属基材の凹部に半導体チップを搭
載し、肩部に形成した基板絶縁層上に回路部を形成して
いるため、金属基材を通して半導体チップの放熱性が向
上している。
載し、肩部に形成した基板絶縁層上に回路部を形成して
いるため、金属基材を通して半導体チップの放熱性が向
上している。
【００３３】請求項２記載の発明では、スルーホールめ
っきにより複数のスルーホール導電路を容易に同時形成
できるとともに、端子が透孔内壁に密着固定されてい
る。したがって、端子と回路部との接続信頼性が向上し
ているとともに、歩留りが向上している。
っきにより複数のスルーホール導電路を容易に同時形成
できるとともに、端子が透孔内壁に密着固定されてい
る。したがって、端子と回路部との接続信頼性が向上し
ているとともに、歩留りが向上している。
【００３４】請求項３記載の発明では、絶縁層及びスル
ーホール導電路を設けたスルーホール基板を独立して製
造できるとともに、複数のスルーホール導電路を容易に
同時形成できる。したがって、スルーホール基板を作り
置きすることができ、製造効率が向上している。
ーホール導電路を設けたスルーホール基板を独立して製
造できるとともに、複数のスルーホール導電路を容易に
同時形成できる。したがって、スルーホール基板を作り
置きすることができ、製造効率が向上している。
【００３５】請求項４記載の発明では、回路部上に貼着
される絶縁層及び透孔に嵌着される端子を別々に形成す
ることができる。
される絶縁層及び透孔に嵌着される端子を別々に形成す
ることができる。
【図１】本発明の実施形態の表面実装用の半導体パッケ
ージを示す斜視図である。
ージを示す斜視図である。
【図２】同上の表面実装用の半導体パッケージを用いた
半導体装置を示す縦断面図である。
半導体装置を示す縦断面図である。
【図３】本発明の実施形態の同上と異なる表面実装用の
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
【図４】同上の表面実装用の半導体パッケージの要部を
示す斜視図である。
示す斜視図である。
【図５】本発明の実施形態の同上と異なる表面実装用の
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。
【図６】同上の表面実装用の半導体パッケージの要部を
示す斜視図である。
示す斜視図である。
【図７】従来の表面実装用の半導体パッケージを用いた
半導体装置を示す縦断面図である。
半導体装置を示す縦断面図である。
１ 半導体チップ ２ 凹部 ３ 肩部 ４ スルーホール導電路 ５ 回路部 ６ 端子 ７ 透孔 ８ 絶縁層 ９ 金属基材 １０ 基板絶縁層 １１ ボンディングワイヤ １２ 封止樹脂 １３ 外部回路板 １４ ヒートシンク １６ 絶縁性薄層 １７ 配線基板 １８ 貫通孔 １９ 接着剤 ２０ スルーホール基板 ２１ 回路基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/12 610
Claims (4)
- 【請求項１】 半導体チップを搭載する凹部及び凹部周
囲の肩部を有する金属基材と、この肩部に形成した基板
絶縁層と、前記基板絶縁層上に形成した回路部と、から
回路基板を形成し、この回路基板の回路部上に透孔を有
する絶縁層を積層し、この透孔を貫通して回路部に導通
するスルーホール導電路を形成してなることを特徴とす
る表面実装用の半導体パッケージ。 - 【請求項２】 半導体チップを搭載する凹部及び凹部周
囲の肩部を有する金属基材と、この肩部に形成した基板
絶縁層と、前記基板絶縁層上に形成した回路部と、から
回路基板を形成し、この回路基板の回路部上に透孔を有
する絶縁層をスクリーン印刷法により形成し、この透孔
を貫通して回路部に導通するスルーホール導電路をスル
ーホールめっきにより形成して、表面実装用の半導体パ
ッケージを形成することを特徴とする表面実装用の半導
体パッケージの製造方法。 - 【請求項３】 半導体チップを搭載する凹部及び凹部周
囲の肩部を有する金属基材と、この肩部に形成した基板
絶縁層と、前記基板絶縁層上に形成した回路部と、から
回路基板を形成し、この回路基板の回路部上に絶縁層及
びスルーホール導電路を有するスルーホール基板を、回
路部とスルーホール導電路とが導通するように貼着し
て、表面実装用の半導体パッケージを形成することを特
徴とする表面実装用の半導体パッケージの製造方法。 - 【請求項４】 半導体チップを搭載する凹部及び凹部周
囲の肩部を有する金属基材と、この肩部に形成した基板
絶縁層と、前記基板絶縁層上に形成した回路部と、から
回路基板を形成し、この回路基板の回路部上に透孔を有
する板状の絶縁層を貼着し、この透孔に回路部と導通す
るように端子を嵌着して、表面実装用の半導体パッケー
ジを形成することを特徴とする表面実装用の半導体パッ
ケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9300474A JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9300474A JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195053A Division JP2810130B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体パッケージ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11334626A Division JP3117688B2 (ja) | 1999-11-25 | 1999-11-25 | 表面実装用の半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178123A JPH10178123A (ja) | 1998-06-30 |
| JP3039485B2 true JP3039485B2 (ja) | 2000-05-08 |
Family
ID=17885240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9300474A Expired - Lifetime JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039485B2 (ja) |
-
1997
- 1997-10-31 JP JP9300474A patent/JP3039485B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10178123A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JP2917868B2 (ja) | 半導体装置およびその製造方法 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP3373084B2 (ja) | 半導体パッケージ | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000133745A (ja) | 半導体装置 | |
| JP2001267460A (ja) | 半導体装置 | |
| JP3506788B2 (ja) | 半導体パッケージ | |
| JP2532400Y2 (ja) | ハイブリットｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |