JP2002324873A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002324873A JP2002324873A JP2002094691A JP2002094691A JP2002324873A JP 2002324873 A JP2002324873 A JP 2002324873A JP 2002094691 A JP2002094691 A JP 2002094691A JP 2002094691 A JP2002094691 A JP 2002094691A JP 2002324873 A JP2002324873 A JP 2002324873A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor chip
- metal piece
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
なものにでき、信頼性の高い半導体装置及びその製造方
法を提供することができる。 【解決手段】 表面に複数の電極が形成された半導体チ
ップ4514と、第1の表面と、この第1の表面と反対
側の第2の表面とを有する金属片と、この金属片の第1
の表面と半導体チップ4514の電極とを接続するワイ
ヤ4406,4416と、前記金属片の第2の表面を露
出して半導体チップ4514および前記金属片の第1の
表面を封止する封止樹脂4650とを備え、前記金属片
の少なくとも一部は半導体チップ4514の裏面を通っ
て半導体チップ4514の一辺から他の一辺に延在して
いることを特徴とする。
Description
ジに係り、特に、LSIチップと略同じ大きさの半導体
装置及びその製造方法に関するものである。
A、チップサイズパッケージ、CSP等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。
ジについては、例えば、実践講座「VLSIパッケージ
ング技術(下)」、日経BP社発行、1993年5月3
1日 174頁に記載されるものがあった。
ージがセラミック基板に実装された全体断面図、図12
は図11のA部拡大断面図である。
のアルミニューム電極2にAuのスタッドバンプ3が形
成され、これが2層配線のセラミック基板5にフリップ
チップボンディングされている。
8はビアホール6でつながっている。このセラミック基
板5とこのスタッドバンプ3とは、AgPdペースト4
で電気的につながり、このAgPdペースト4はこのセ
ラミック基板5のビアホール6と電気的に接続されてい
る。そのLSIチップ1とこのセラミック基板5とは両
者間に注入された封止樹脂9で固定されている。このセ
ラミック基板5の裏面にはランド8Aが形成され、ビア
ホール6と電気的に接続され、さらにこのランド8Aは
外部配線に接続される。
ヤボンド後、LSI搭載側をモールドし、パッケージ裏
面にエリヤ状に半田バンプを形成する(実装は、この半
田バンプにより、基板に直接ハンダ付けする)。
た従来の構造ではLSIを配線基板に実装するのに、2
多層のセラミック基板を用いるので高価格となる。ま
た、セラミックの膨張係数等の影響を除去するには、セ
ラミックの厚さを0.4mm以下にする必要があり、安
定に操作するにはセラミックとしては薄すぎる。
シ樹脂)とモールド樹脂間の密着性が悪く、両者の接合
面からしばしば剥離が生ずる。
係数の違いから、リフロー時、パッケージに反りが生
じ、信頼性のある搭載が不可能となる。
装することになるので、価格が割高となる。
かも、モールド材に離型剤の添加が必要である(モール
ド樹脂と基板、配線金属等の密着が悪くなる)。
脂)を用いるので、プリント基板の耐熱性を超える用途
には用いられない。
チQFPの未達分野をフォローする技術と称せられなが
ら、その一般的な実用化が今なお危ぶまれている。
属、樹脂とLSIとの接続を確かなものにでき、信頼性
の高い半導体装置及びその製造方法を提供することを目
的とする。
成するために、 〔1〕半導体装置の製造方法において、第1の表面と、
この第1の表面と反対側の第2の表面と、基準孔とを有
する金属基板の前記第1の表面上に、表面に複数の電極
を有する半導体チップを搭載する工程と、前記複数の電
極と前記金属基板の前記第1の表面とを、前記基準孔を
基準にしてワイヤにより接続する工程と、前記半導体チ
ップ、前記ワイヤおよび前記金属基板の前記第1の表面
を封止樹脂で封止する工程と、前記金属板をそれぞれの
前記電極に対応させて分離する工程と、を含むことを特
徴とする。
方法において、前記金属板の前記第1の表面上には複数
の前記半導体チップが搭載され、前記封止樹脂により、
前記複数の半導体チップ間を含む前記金属基板の前記第
1の表面を封止した後に、前記半導体チップ間の前記封
止樹脂部分で分割することを特徴とする。
装置の製造方法において、前記金属基板を分離した後
に、前記分離した金属基板の前記第2の表面上に半田ボ
ールを形成する工程を含むことを特徴とする。
1の表面と、この第1の表面と反対側の第2の表面と、
基準孔とを有する金属基板の前記第1の表面上に、表面
に複数の電極を有する半導体チップを搭載する工程と、
前記複数の電極と前記金属基板の前記第1の表面とを電
気的に接続する工程と、前記半導体チップおよび前記金
属基板の前記第1の表面を封止樹脂で封止する工程と、
前記基準孔を基準に前記金属板をそれぞれの前記電極に
対応させて分離する工程と、を含むことを特徴とする。
方法において、前記金属板の前記第1の表面上には複数
の前記半導体チップが搭載され、前記封止樹脂により、
前記複数の半導体チップ間を含む前記金属基板の前記第
1の表面を封止した後に、前記半導体チップ間の前記封
止樹脂部分で分割することを特徴とする。
装置の製造方法において、前記金属基板を分離した後
に、前記分離した前記金属基板の前記第2の表面上に半
田ボールを形成する工程を含むことを特徴とする。
面と裏面とを有する金属基板の前記表面上に、表面に複
数の電極を有する半導体チップを搭載する工程と、前記
複数の電極をそれぞれ前記金属基板にワイヤにより接続
する工程と、前記半導体チップと前記ワイヤとを封止樹
脂で封止する工程と、前記金属板を、前記半導体チップ
が搭載された第1の領域と、前記ワイヤにより接続され
た複数の第2の領域とにそれぞれ分離する工程と、前記
樹脂から露出する前記第1の領域上に熱伝導良好材を設
ける工程と、を含むことを特徴とする。
方法において、前記熱伝導良好材は半田であることを特
徴とする。
いに独立した第1の金属片と第2の金属片とが金属基板
の表面に接着剤により張り付けられたテープを準備する
工程と、前記第1の金属片上に、表面に複数の電極を有
する半導体チップを搭載する工程と、前記電極と前記第
2の金属片とをワイヤにより接続する工程と、前記半導
体チップと前記ワイヤと前記第1および第2の金属片と
を封止樹脂で封止する工程と、を含むことを特徴とす
る。
造方法において、前記封止樹脂はエポキシ樹脂であるこ
とを特徴とする。
表面と裏面とを有する金属基板の前記表面上に、表面に
複数の電極を有する半導体チップを搭載し、前記電極を
前記金属基板の第1の部分に電気的に接続する工程と、
前記半導体チップを含む前記金属板の前記表面を封止樹
脂で封止する工程と、前記第1の部分と、前記第1の部
分とは異なる第2の部分と、前記半導体チップが搭載さ
れた領域内に設けられた、前記第1の部分と前記第2の
部分とを接続する第3の部分とを残して前記金属基板を
除去する工程と、を含むことを特徴とする。
製造方法において、前記第2の部分に半田ボールを形成
する工程を含むことを特徴とする。
の電極が形成された半導体チップと、第1の表面と、こ
の第1の表面と反対側の第2の表面とを有する金属片
と、前記金属片の前記第1の表面と前記半導体チップの
前記電極とを接続するワイヤと、前記金属片の前記第2
の表面を露出して前記半導体チップおよび前記金属片の
前記第1の表面を封止する封止樹脂とを備え、前記金属
片の少なくとも一部は前記半導体チップの裏面を通って
前記半導体チップの一辺から他の一辺に延在しているこ
とを特徴とする。
おいて、前記金属片の前記第2の表面上には半田ボール
が設けられていることを特徴とする。
表面と裏面とを有する金属板の前記表面上に、表面に複
数の電極を有する半導体チップを搭載し、前記複数の電
極を前記金属板に電気的に接続する工程と、前記半導体
チップを含む前記金属板の前記表面を封止樹脂で封止す
る工程と、前記電極に接続された第1の金属片部分と、
前記半導体チップが搭載された領域内に設けられた、前
記電極に接続されない第2の金属片部分と、これら第1
の金属片と第2の金属片とを接続する第3の部分とが残
るように前記金属板を加工する工程と、を含むことを特
徴とする。
製造方法において、前記半導体チップは、絶縁シートを
介して前記金属板に搭載されることを特徴とする。
半導体装置の製造方法において、前記第2の金属片部分
に半田ボールを形成する工程を含むことを特徴とする。
と、この第1の表面と反対側の第2の表面とを有する金
属片と、前記金属片の前記第1の表面上に絶縁層を介し
て搭載された、表面に複数の電極を有する半導体チップ
と、前記金属片の前記第1の表面と前記半導体チップの
前記電極とを接続するワイヤと、前記金属片の前記第2
の表面を露出して前記半導体チップおよび前記金属片の
前記第1の表面を封止する封止樹脂とを備え、前記金属
片の一端の前記表面側は前記絶縁層から露出していて、
前記金属片の他端は前記絶縁層を介して前記半導体チッ
プが搭載された領域内に配置されることを特徴とする。
おいて、前記金属片の前記他端の前記第2の表面上には
半田ボールが設けられていることを特徴とする。
を参照しながら説明する。
実装するための単層の樹脂基板の平面図、図2は図1の
A−A′断面図、図3はその樹脂基板を有する小型パッ
ケージの断面図である。
ば、単層の樹脂基板を用いる。必ずしも樹脂に限定する
ものではないが、樹脂基板が現在のところ低価格であり
望ましい。
脂基板であり、ポリイミドフィルム、ガラスエポキシ基
板が用いられる。ポリイミドフィルムの場合、50μm
前後の厚さが一般的である。ガラスエポキシ基板の場合
は、通常のプリント基板を用いることができる。
LSIの各電極とワイヤボンディングにより電気的に接
続される銅配線板であり(必ずしも銅である必要はな
い)、略35μm位の厚さがよく用いられる。101は
ランド111につながり、102はランド112につな
がり、103はランド113につながる。他も同様であ
る。
は、樹脂基板100の樹脂部に形成された穴である(従
って、銅のランド111は樹脂基板100の裏面に露出
している)。
あり、樹脂基板100の裏面に露出している。130は
リードフレームにおけるダイパッドに相当する。このよ
うに、樹脂基板100に銅配線板101,102,10
3,…,108、ランド111,112,113,…,
118、ダイパッド130、そして、ダイパッド130
には開口131等が形成されている。
するため、図2に示すように、ダイパッド(金属板、例
えば銅板)130の直下も樹脂が削除され開口131が
形成されている。この穴131の形成は、本発明におい
ては必ずしも必要ではない。
ダイパッド130に、図3に示すように、LSI140
をダイスボンディングし、さらにLSI140の各電極
から銅配線板101,102,103,…,108にワ
イヤボンディングを行う。次に、LSI140,ワイヤ
141,142等を保護するためモールド樹脂143で
モールドを行う。
52,153を穴121,122,123,124,
…,128の露出面に設置して一個のパッケージとす
る。このLSIが放熱を特に必要とする場合は、ダイパ
ッド130の裏面にも半田等のダイバッド(金属)15
1を設置し、配線基板に熱的に接続させ放熱効果をあげ
ることができる。
てモールドするが、その場合、全面にモールドする場合
もある。いわゆる、ポッティング剤をポッティングする
のみでもよい。141はLSI140の電極から銅配線
板104にボンディングされたワイヤであり、142は
LSI140の電極から銅配線板108にボンディング
されたワイヤである。
に、半田ボール153はランド118に接続されてい
る。
実装するための単層の樹脂基板の平面図、図5はその樹
脂基板にLSIを実装した小型パッケージの断面(図4
のB−B′線に対応する断面)図である。以下、第1実
施例と同じ部分の説明は省略する。
めの半田ボール152,153は、LSI140の周囲
に存在した。しかし、よりパッケージの寸法を小さくす
るため第2実施例では、その半田ボールのほとんどをL
SIの直下に設置する。
の先端にあるランド211はLSI240の直下に存在
する。221,224,228はランド211,21
4,218における樹脂にあけられた穴である(第1実
施例と同様である)。銅配線板202は本実施例では、
LSI240の直下にはない。銅配線板204に連なる
ランド214は直下に存在する。以下同様である。図4
の一点破線231は銅配線板201,203,204,
205,207,208の上に塗布された絶縁シートで
ある。
0のダイスボンドを行い、次にワイヤボンド、樹脂24
3を被着した後、樹脂基板200の樹脂側(本発明では
裏面と記載)から穴228,224に半田ボール23
8,234を配置する。なお、図5において、241、
242はワイヤ、243はモールド樹脂である。
実装するための単層の樹脂基板の平面図、図7はその樹
脂基板にLSIを実装した小型パッケージの断面(図6
のC−C′線断面)図である。
形成し、フリップチップ方式により基板にひとまず実装
し、チップサイズパッケージとし、次に、そのチップサ
イズパッケージを回路基板に実装する形態をとる。
脂基板であり、例えば、絶縁層に金属板を張り付け、こ
の金属板を所望の形状にエッチング等により加工形成し
たものである。点線で囲った部分にLSI350が搭載
される。301,302,303,304,…308は
加工形成された銅等による金属配線板で、この部分にL
SI350の各電極からワイヤがボンドされる。
8は、それぞれ金属配線板301,302,303,3
04,…308と電気的に連なったランドであり、点線
350の内側に設置されている。321,322,32
3,324,…328は各ランド311,312,31
3,314,…318の部分に絶縁層のみに形成された
穴でありLSIの搭載されない側には銅板が露出してい
る。
縁シートであり、ランド311,312,313,31
4,…318の内側に存在する様に設置される。
チップ実装した状態が図7に示されており、図6のC−
C′線に沿う断面図である。図において、344、34
8はLSI350に形成された半田ボールであり、穴3
24,328の部分に半田ボール334,338が設置
されている。必要に応じて樹脂モールドする。
る。
パッケージと外部回路との電気接続に半田ボール等は使
用せずパッケージの配線板の一部を加工して接続端子と
する手法について説明する。
実装するための単層の樹脂基板の平面図、図9は図8の
D−D′断面図、図10はその樹脂基板を有する小型パ
ッケージの断面図である。
を支える絶縁基板、配線板401,402,403,…
408等にLSIが接続される。421,422,42
3,424,…428は絶縁板に形成された穴である。
411は配線板401に連なり外部回路と接続する端子
である。414は配線板404に連なり外部基板と接続
する端子である。同様に、418は配線板408に連な
り外部回路に接続する端子である。
いる。端子414は穴424の場所で宙に浮いている。
端子418は穴428で宙に浮いている。他も同様であ
る。この様な構造は通常の技術で容易に作製できる。例
えば、穴を予め形成した絶縁基板に金属板を張り付け、
これを表面からエッチングすればよい。
この加工も通常の手段で容易に実現できる。端子41
4,418は外部回路と接続し易いように変形してい
る。
いるが、要部を明確にするために、絶縁シートやモール
ド樹脂は図示されておらず、省略されている。
成されたバンプであり、配線板404,408に接続さ
れている。
ができる。
め(樹脂)基板にLSIを一個搭載した例を説明した
が、複数個搭載することも可能であり、また同時にチッ
プ部品等を搭載することも可能である。
に搭載後、それぞれを工程の途中、または最後に切り離
すようにしてもよい。
レジストの記述は行わなかったが、基板の絶縁層部分に
レジスト層の役目を兼ねさせたためであり、改めて半田
レジスト層を塗布するようにしてもよい。
用いた。この絶縁シートはLSIをダイスボンドすると
きの接着剤で代用することができる。
いたが、そのバンプは金、銅等の場合、鉛−錫半田の場
合等がある。また、絶縁シートはバンプが接続時溶融し
て流出するのを防ぐ半田ダムの役割を持たせるもので、
金、銅等を用いた場合は特に必要としなかった。
リップチップ実装されているが、この実装方法に限った
ものではなく、ワイヤボンド実装等他の実装方法によっ
てもよい。また、外部回路との接続場所が常にLSI直
下にある必要はない。
工して接続端子とする説明を行ったが、必ずしも先端で
有る必要はなく、途中部分を開口(スルーホール)上に
浮かし、これを加工するようにしてもよい。
る。
す構成図であり、図13は本発明の第5実施例を示すL
SIの実装基板を示す斜視図、図14は図13のE−
E′線断面図、図15はそのLSIの実装基板の平面
図、図16は本発明の第5実施例を示す小型パッケージ
の製造工程断面図である。
ばコバール板または銅板であり、30〜100μm厚で
ある。この金属基板500にLSI511,512,5
13,514,515,516,…を規則正しくダイス
ボンドする。例えば、LSI511とLSI512との
間隔L1 、LSI511とLSI514との間隔L2は
既知である。お互いの角度も既知である。501,50
2…はボンディングを行う場合の基準孔である。基準孔
501,502…と各LSIとの位置関係は既知であ
る。
1,536は、LSI511の各々のパッド(電極)か
ら金属基板500に張られたワイヤである。これらは通
常のワイヤボンドによるものである。同様に、541,
542,543,…,556はLSI512の各パッド
と金属基板500をつなぐワイヤ、561,…563,
…,571はLSI514から金属基板500にボンド
されたワイヤである。
0における位置を示すもので、円部610にワイヤ52
1が接続される。同様に円部611にワイヤ522が接
続され、円部612にワイヤ523が接続される。円部
631にはワイヤ563が、円部632にはワイヤ57
1が接続されている。各円部はその位置が既知である。
がダイスボンド、ワイヤボンドされた後、全面に樹脂
(ここでは、エポキシ樹脂)を被着した。図14におい
て、650は樹脂であり、この樹脂650を押圧しつつ
加熱硬化させた。
スにセットし、その表面からプレスを行った(この工程
は理解が容易であるので図示していない)。
で、樹脂650と金属基板500、樹脂650とLSI
511,512,513,…との密着を良くするため
の、カップリング剤を十分に活用することができた。ま
た、樹脂650に離型剤は添加しなかった。
寸法により樹脂との間で応力が許容値以上の値で発生
し、好ましくない状態が生ずることがある。予め金属基
板500を切断し、樹脂の収縮を許容する方法も有効で
あった。
レス時に薄いエポキシ製のシートを挿入し、シートが樹
脂650と接着した状態の時はシートはそのままにし、
剥離作業は行わなかった。
板間にスペーサーを入れ、圧力15kg/cm2 、温度
80℃で加圧時間1時間にわたって硬化した。スペーサ
ーの寸法により樹脂の厚さをコントロールでき、また加
圧硬化させることにより、LSI等の存在による表面の
凹凸も発生していなかった。
チングすることを試みた。金属基板500は通常の金属
を用いているので、そのエッチング加工は既存の技術を
用いることができた。例えば、金属基板500の表面に
ドライフィルムを被着し、マスクを用いて現像後、エッ
チング液で不要な部分を除去する。位置合わせは基準孔
501,502…等を用いた。金属基板500が銅の場
合は、塩化鉄、塩化錫等による良好なエッチング液が開
発されている。コバール等他の金属についても同様であ
る。
る。511Aはその裏面に図1のLSI511が搭載さ
れた部分であり、リードフレームのダイパッドに相当
し、図13ではLSI511の周辺に点線でその位置が
示されている。512A,513A,…等についても同
様である。
(図13参照)がつながっている。円部611の裏面に
はワイヤ522(図13参照)がつながっている。他の
円部についても同様である。
面図である。つまり、図13のA−A′線に沿った断面
図である。
511,514は樹脂650で封止されている。
た全ての円部に半田ボールを接続するために、これら円
部の接続場所以外の部分に半田レジスト701をコーテ
ィングする。
の半田ボール形成方法により、半田ボール702,70
3を形成した後、最後の工程として図15に示した一点
破線C1,C3,…,C2,C4,C6,C8,…に沿
ってカッティングを行う。
16(d)に示すように、511A,512A、513
A,…にも半田等を被着し、基板との熱的接触を改良す
ることも可能である。ここでは、熱伝導良好材704を
半田ボールとともに具備した状況を示す。
の実装基板の平面図である。
り、これに金属片(矩形部)1210,1220,12
30,1240,1250,1260、また、金属片
(円部)1010、1020、…1050,…が設置さ
れている。作り方の一例として、1000は支持体とし
ての接着剤を塗布したカプトンテープであり、これに金
属基板を張り付けた後エッチングにより図に示すような
金属片の配置を得る。
と同じ様にダイボンドしたLSIのパット(電極)から
金属片1010,1020,…,1050…に各々ワイ
ヤボンドを行う。金属片1220、1230、…につい
ても同様である。
後、既に第1実施例で述べたように、ホットプレスによ
り押圧、加熱しつつ硬化させる。次に、同じように、第
5実施例で示したように、半田レジストの塗布、半田ボ
ールの設置を行いその後、図17に一点破線で示したC
1,C3,C5,…,C2,C4,C6,C8等の位置
をカッティングする。
の実装基板の平面図、図19は図18のF−F′線断面
図である。ここでは、図18に即して説明するが、他の
小型パッケージ領域においても同様である。この実施例
では金属片が配線の役目も担うものである。
Iのパッドからのワイヤがボンドされるが金属片403
0の裏面には半田ボールは設置されない。金属片403
0はこれに連なる配線4031を経て金属片4032に
達する。配線4031はLSIの直下を通過する。この
金属片4032の裏面に実装用の半田ボールが形成され
る。
からのワイヤがボンドされるが配線4061を通って金
属片4062に達し、この金属片4062の裏面に半田
ボールが形成される。同様に、金属片4110にワイヤ
は接続されるが、金属片4110の裏面に半田ボールは
形成されず、これに連なる配線4111を通って金属片
4112に達し、この金属片4112の裏面に半田ボー
ルが設置される。
の実装前であっても、樹脂の硬化後であってもよい。L
SIの固定のためには、配線4111,4031等の幅
を広く設計することも可能であるし、電気的につながっ
ていない金属片を4210′,4220′,…の領域に
相当する場所に設置しても良い(図示なし)。
布、半田ボールの設置、樹脂のカッティング等は第5実
施例及び第6実施例と全く同じである。全工程終了後に
おける図18のF−F′線に相当する場所の要部断面を
図19に示す。
半田ボール、4100は半田レジスト、4406,44
16はワイヤ、4514はLSI、4650はモールド
樹脂である。
す構成図であり、図20はそのLSIの実装基板の斜視
図、図21は図20の裏面図、図22は図20のG−
G′線断面図である。
ジュール方式について説明する。
LSI4030、チップ部品4040であり多層配線4
500を含んでいる。
LSI4030、チップ部品4040を金属板4010
の所定の場所にダイスボンドする(金属板4011は第
5実施例におけるものと同様であるので、本実施例では
図示しない)。ダイスボンドは、図20に示すように行
う。ただし、この工程では基板は4011であり、図の
様な配線パターンは、まだ、形成されていない。形成さ
れるとして実装の作業を行う。このダイスボンドの工程
は全く通常の接続技術で行える。
各パッドから金属板4011に所定の場所にそれぞれワ
イヤボンドする。本ワイヤボンドの要領は第5実施例と
同じである。また、多層配線部4500をボンディング
技術等で形成する。
ンディングの順序はこだわらない。
チップ部品4040、多層配線4500、ボンディング
された多数のワイヤの群を、図20に示すように、規則
正しく金属板4011に形成していく。
シ樹脂4650を被着し、ホットプレスで加熱、押圧し
てエポキシ樹脂を硬化させる。さらに、金属板4011
の露出している側から、これも、第5実施例と同じ工程
でエッチング加工する。エッチング加工後を図21に示
す。
対側の面にはLSI4020、4030が接続されてい
る。4040はチップ部品である。その他基板4011
がエッチング加工されて、金属片4401,4402,
4403,4404,4405,4406,…になる。
成後のモジュールの両端に設置するとした。この方針に
基づいて、既成の手法で半田用レジストを塗布し、次に
半田ボールを設置した。さらに、図20の一点破線C
1,C3,C5,…,C2,C4,C6,C8…に沿っ
てカッティングを行った。
小型パッケージには、半田ボール4033,4034、
半田レジスト4100が形成されている。
の実装基板の平面図、図24は本発明の第9実施例を示
す小型パッケージの断面(図23のH−H′線断面)図
である。
をLSI直下にも設置するようにしている。
に、複数のLSIをダイスボンドするが、ダイスボンド
前に絶縁シート5210,5220,…,5260をL
SIを設置する場所に接着しておく。(図23は金属片
1010をエッチング加工した後の図であるが、LSI
1021と絶縁シート5210等の関係を、この図から
理解することができる)。
に示す金属片1010,1020,1030,104
0,1050,…の各場所にLSIの各パッドからワイ
ヤボンディングを行う。この工程は第1実施例とほぼ同
じである。さらにエポキシ樹脂の被着(図示せず)、加
熱押圧による樹脂硬化を行う。
うに、エッチング加工する。この図において、金属片1
020(裏面にワイヤが接続されている)に配線102
1Aが連なり、更に、LSI1021の直下にある金属
片1022に達している。金属片1022には半田ボー
ルが後ほど設置される。金属片1121に関しても同様
である。
1,C3,C5,…,C2,C4,C6,C8,…に沿
いカッティングを行う。
できる。
はコバールとしたが、これらの金属に限ることではなく
銅合金、または全く他の金属を用いることが可能であ
り、表面のメッキについても規定するものではない。
同様である。またその厚さも限定するものではない。
はワイヤボンディングにおいて説明したが、フリップチ
ップ方式等他の方式によっても可能であることは言うま
でもない。
としてエポキシ樹脂として説明した。使用される状況に
より、例えば、耐熱が必要な雰囲気では耐熱性エポキシ
樹脂、ポリイミド樹脂等が用いられるべきである。
にプレス時樹脂膜を挿入するとしたが、これは硬化され
る樹脂とプレスとの接着を防ぐものであり、他の実施例
においても同様である。樹脂膜でなく、紙等であっても
よい。不要な場合も多い。
続を半田ボールで行うと説明した。しかし、状況によっ
ては半田ボールのかわりにリード線、リード端子を接続
することも可能であり、またいわゆるリードレスパッケ
ージと同様な実装方法も可能である。
ボールによる接続点を最も効率的な場所に設置すること
が可能となる。
SIのパッドとパッケージのピンとが、そのまま対応し
てしまうので設計の自由度が無く、結果としてLSIを
搭載するプリント基板の配線を大きく引き回す必要もし
ばしば生じた。また、BGAでも、その内部で配置を変
えようとするとプリント基板の総数が増え、価格上昇に
つながった。
更することができる。
ルチチップモジュール)を得ることが可能である。近年
電子機器の発達に伴い、例えば自動車のエンジンの近傍
に低価格のMCMを設置する要望も多い。従来のFR−
4基板からなるモジュールでは耐熱性等に問題があって
搭載は不可能であった。
可能である。
容易である。またプリント基板を用いていないので実装
時反りが生じ難く実装に便利である。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
よれば、以下のような効果を奏することができる。
パッケージを作製することが可能であり、しかも単層配
線板を用いるので価格を低く抑えることができる。
ケージを作製するようにしたので、小型化を図るととも
に、価格を低く抑えることができる。
にしたので、上記(1)の構成に加え、端子間の間隔を
十分にとり、確実な接続を行うことができる。
SIの面積内に配置するようにしたので、上記(1)の
構成に加え、集積度を高め、小型化を図ることができ
る。
にLSIを実装し、パッケージを作製するようにしたの
で、小型化を図るとともに、価格を低く抑えることがで
きる。
線板の先端または途中部分が突出した電極部を形成する
ようにしたので、集積度を高めるとともに、低価格のチ
ップサイズパッケージを得ることができる。
に傷がつき難い。実装前の素子評価にも便利である。
ジを低価格で製造することができる。
く、小型パッケージ(BGA)を得ることができる。
キシ樹脂と基板との剥離の心配が無い。いわゆる、モー
ルド用の金型を用いないので、エポキシ樹脂に離型剤を
入れる必要がなく、しかも、金属とエポキシ樹脂との接
着を良くするカップリング剤を十分に用いることができ
る。
続を確かなものにでき、信頼性の高い小型パッケージを
得ることができる。
は、直接接続用の半田ボールに至るので、接続距離を短
くでき、電気特性の良好な小型パッケージを得ることが
できる。
パッケージを得ることができる。
少ない。
れているので、樹脂と金属との熱膨張係数の違いによる
応力の発生は極めて小さい。
めの単層の樹脂基板の平面図である。
型パッケージの断面図である。
めの単層の樹脂基板の平面図である。
実装した小型パッケージの断面(図4のB−B′線に対
応する断面)図である。
めの単層の樹脂基板の平面図である。
実装した小型パッケージの断面(図6のC−C′線に対
応する断面)図である。
めの単層の樹脂基板の平面図である。
小型パッケージの断面図である。
基板に実装された全体断面図である。
を示す斜視図である。
の平面図である。
製造工程断面図である。
の平面図である。
の平面図である。
の斜視図である。
の平面図である。
断面(図23のH−H′線に対応する断面)図である。
18 ランド 121〜128,221,224,228,321〜3
28,421〜428穴 130,151,511A,512A,513A,…5
16A ダイパッド131 開口 140,240,350,450,511〜516,1
021,4020,4030,4514 LSI 141,142,241,242,521,522,5
23,…531,536,541,542,543,
…,556,561,…563,…571,4406,
4416 ワイヤ 143,243,4650 モールド樹脂 152,153,234,238,334,338,7
02,703,4033,4034,4059,416
0 半田ボール 231,341 絶縁シート 301〜308 金属配線板 344,348,454,458 バンプ 400 絶縁基板 401〜408 配線板 411,414,418 端子 500 金属基板 501,502… 基準孔 610,611,612,614,620,621,6
31,632 円部 650,4650 樹脂 701,4100 半田レジスト 704 熱伝導良好材 1000 カプトンテープ(支持体) 1010,1020,1022,…,1050,116
0,1210,1220,1230,1240,125
0,1260,4030,4032,4060,406
2,4110,4112,4401,4402,…44
06 金属片 1021A,1031,1061,1111,403
1,4061,4111配線 4011 金属板 4040 チップ部品 4500 多層配線 5210,5220,…,5260 絶縁シート
Claims (19)
- 【請求項1】(a)第1の表面と、該第1の表面と反対
側の第2の表面と、基準孔とを有する金属基板の前記第
1の表面上に、表面に複数の電極を有する半導体チップ
を搭載する工程と、(b)前記複数の電極と前記金属基
板の前記第1の表面とを、前記基準孔を基準にしてワイ
ヤにより接続する工程と、(c)前記半導体チップ、前
記ワイヤおよび前記金属基板の前記第1の表面を封止樹
脂で封止する工程と、(d)前記金属板をそれぞれの前
記電極に対応させて分離する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、前記金属板の前記第1の表面上には複数の前記
半導体チップが搭載され、前記封止樹脂により、前記複
数の半導体チップ間を含む前記金属基板の前記第1の表
面を封止した後に、前記半導体チップ間の前記封止樹脂
部分で分割することを特徴とする半導体装置の製造方
法。 - 【請求項3】 請求項1又は2記載の半導体装置の製造
方法において、前記金属基板を分離した後に、前記分離
した金属基板の前記第2の表面上に半田ボールを形成す
る工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項4】(a)第1の表面と、該第1の表面と反対
側の第2の表面と、基準孔とを有する金属基板の前記第
1の表面上に、表面に複数の電極を有する半導体チップ
を搭載する工程と、(b)前記複数の電極と前記金属基
板の前記第1の表面とを電気的に接続する工程と、
(c)前記半導体チップおよび前記金属基板の前記第1
の表面を封止樹脂で封止する工程と、(d)前記基準孔
を基準に前記金属板をそれぞれの前記電極に対応させて
分離する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項5】 請求項4記載の半導体装置の製造方法に
おいて、前記金属板の前記第1の表面上には複数の前記
半導体チップが搭載され、前記封止樹脂により、前記複
数の半導体チップ間を含む前記金属基板の前記第1の表
面を封止した後に、前記半導体チップ間の前記封止樹脂
部分で分割することを特徴とする半導体装置の製造方
法。 - 【請求項6】 請求項4又は5記載の半導体装置の製造
方法において、前記金属基板を分離した後に、前記分離
した前記金属基板の前記第2の表面上に半田ボールを形
成する工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項7】(a)表面と裏面とを有する金属基板の前
記表面上に、表面に複数の電極を有する半導体チップを
搭載する工程と、(b)前記複数の電極をそれぞれ前記
金属基板にワイヤにより接続する工程と、(c)前記半
導体チップと前記ワイヤとを封止樹脂で封止する工程
と、(d)前記金属板を、前記半導体チップが搭載され
た第1の領域と、前記ワイヤにより接続された複数の第
2の領域とにそれぞれ分離する工程と、(e)前記樹脂
から露出する前記第1の領域上に熱伝導良好材を設ける
工程と、を含むことを特徴とする半導体装置の製造方
法。 - 【請求項8】 請求項7記載の半導体装置の製造方法に
おいて、前記熱伝導良好材は半田であることを特徴とす
る半導体装置の製造方法。 - 【請求項9】(a)互いに独立した第1の金属片と第2
の金属片とが金属基板の表面に接着剤により張り付けら
れたテープを準備する工程と、(b)前記第1の金属片
上に、表面に複数の電極を有する半導体チップを搭載す
る工程と、(c)前記電極と前記第2の金属片とをワイ
ヤにより接続する工程と、(d)前記半導体チップと前
記ワイヤと前記第1および第2の金属片とを封止樹脂で
封止する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項10】 請求項9記載の半導体装置の製造方法
において、前記封止樹脂はエポキシ樹脂であることを特
徴とする半導体装置の製造方法。 - 【請求項11】(a)表面と裏面とを有する金属基板の
前記表面上に、表面に複数の電極を有する半導体チップ
を搭載し、前記電極を前記金属基板の第1の部分に電気
的に接続する工程と、(b)前記半導体チップを含む前
記金属板の前記表面を封止樹脂で封止する工程と、
(c)前記第1の部分と、前記第1の部分とは異なる第
2の部分と、前記半導体チップが搭載された領域内に設
けられた、前記第1の部分と前記第2の部分とを接続す
る第3の部分とを残して前記金属基板を除去する工程
と、を含むことを特徴とする半導体装置の製造方法。 - 【請求項12】 請求項11記載の半導体装置の製造方
法において、前記第2の部分に半田ボールを形成する工
程を含むことを特徴とする半導体装置の製造方法。 - 【請求項13】(a)表面に複数の電極が形成された半
導体チップと、(b)第1の表面と、該第1の表面と反
対側の第2の表面とを有する金属片と、(c)前記金属
片の前記第1の表面と前記半導体チップの前記電極とを
接続するワイヤと、(d)前記金属片の前記第2の表面
を露出して前記半導体チップおよび前記金属片の前記第
1の表面を封止する封止樹脂とを備え、(e)前記金属
片の少なくとも一部は前記半導体チップの裏面を通って
前記半導体チップの一辺から他の一辺に延在しているこ
とを特徴とする半導体装置。 - 【請求項14】 請求項13記載の半導体装置におい
て、前記金属片の前記第2の表面上には半田ボールが設
けられていることを特徴とする半導体装置。 - 【請求項15】(a)表面と裏面とを有する金属板の前
記表面上に、表面に複数の電極を有する半導体チップを
搭載し、前記複数の電極を前記金属板に電気的に接続す
る工程と、(b)前記半導体チップを含む前記金属板の
前記表面を封止樹脂で封止する工程と、(c)前記電極
に接続された第1の金属片部分と、前記半導体チップが
搭載された領域内に設けられた、前記電極に接続されな
い第2の金属片部分と、これら第1の金属片と第2の金
属片とを接続する第3の部分とが残るように前記金属板
を加工する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項16】 請求項15記載の半導体装置の製造方
法において、前記半導体チップは、絶縁シートを介して
前記金属板に搭載されることを特徴とする半導体装置の
製造方法。 - 【請求項17】 請求項15又は16に記載の半導体装
置の製造方法において、前記第2の金属片部分に半田ボ
ールを形成する工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項18】(a)第1の表面と、該第1の表面と反
対側の第2の表面とを有する金属片と、(b)前記金属
片の前記第1の表面上に絶縁層を介して搭載された、表
面に複数の電極を有する半導体チップと、(c)前記金
属片の前記第1の表面と前記半導体チップの前記電極と
を接続するワイヤと、(d)前記金属片の前記第2の表
面を露出して前記半導体チップおよび前記金属片の前記
第1の表面を封止する封止樹脂とを備え、(e)前記金
属片の一端の前記表面側は前記絶縁層から露出してい
て、前記金属片の他端は前記絶縁層を介して前記半導体
チップが搭載された領域内に配置されることを特徴とす
る半導体装置。 - 【請求項19】 請求項18記載の半導体装置におい
て、前記金属片の前記他端の前記第2の表面上には半田
ボールが設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002094691A JP3686047B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002094691A JP3686047B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22619995A Division JP3529507B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005129248A Division JP4175339B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置の製造方法 |
JP2005129247A Division JP4260766B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002324873A true JP2002324873A (ja) | 2002-11-08 |
JP3686047B2 JP3686047B2 (ja) | 2005-08-24 |
Family
ID=19193573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002094691A Expired - Fee Related JP3686047B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686047B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295051A (ja) * | 2005-04-14 | 2006-10-26 | Sony Corp | 半導体装置及びその製造方法 |
US8617934B1 (en) | 2000-11-28 | 2013-12-31 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages |
US8624386B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Bottom port multi-part surface mount silicon condenser microphone package |
US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
US9374643B2 (en) | 2011-11-04 | 2016-06-21 | Knowles Electronics, Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
-
2002
- 2002-03-29 JP JP2002094691A patent/JP3686047B2/ja not_active Expired - Fee Related
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9023689B1 (en) | 2000-11-28 | 2015-05-05 | Knowles Electronics, Llc | Top port multi-part surface mount MEMS microphone |
US8623709B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Methods of manufacture of top port surface mount silicon condenser microphone packages |
US8624386B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Bottom port multi-part surface mount silicon condenser microphone package |
US9338560B1 (en) | 2000-11-28 | 2016-05-10 | Knowles Electronics, Llc | Top port multi-part surface mount silicon condenser microphone |
US8623710B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Methods of manufacture of bottom port multi-part surface mount silicon condenser microphone packages |
US8624387B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Top port multi-part surface mount silicon condenser microphone package |
US8624384B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Bottom port surface mount silicon condenser microphone package |
US9024432B1 (en) | 2000-11-28 | 2015-05-05 | Knowles Electronics, Llc | Bottom port multi-part surface mount MEMS microphone |
US8629551B1 (en) | 2000-11-28 | 2014-01-14 | Knowles Electronics, Llc | Bottom port surface mount silicon condenser microphone package |
US8629005B1 (en) | 2000-11-28 | 2014-01-14 | Knowles Electronics, Llc | Methods of manufacture of bottom port surface mount silicon condenser microphone packages |
US8629552B1 (en) | 2000-11-28 | 2014-01-14 | Knowles Electronics, Llc | Top port multi-part surface mount silicon condenser microphone package |
US8633064B1 (en) | 2000-11-28 | 2014-01-21 | Knowles Electronics, Llc | Methods of manufacture of top port multipart surface mount silicon condenser microphone package |
US8652883B1 (en) | 2000-11-28 | 2014-02-18 | Knowles Electronics, Llc | Methods of manufacture of bottom port surface mount silicon condenser microphone packages |
US9040360B1 (en) | 2000-11-28 | 2015-05-26 | Knowles Electronics, Llc | Methods of manufacture of bottom port multi-part surface mount MEMS microphones |
US8765530B1 (en) | 2000-11-28 | 2014-07-01 | Knowles Electronics, Llc | Methods of manufacture of top port surface mount silicon condenser microphone packages |
US9006880B1 (en) | 2000-11-28 | 2015-04-14 | Knowles Electronics, Llc | Top port multi-part surface mount silicon condenser microphone |
US8624385B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Top port surface mount silicon condenser microphone package |
US8617934B1 (en) | 2000-11-28 | 2013-12-31 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages |
US8704360B1 (en) | 2000-11-28 | 2014-04-22 | Knowles Electronics, Llc | Top port surface mount silicon condenser microphone package |
US9051171B1 (en) | 2000-11-28 | 2015-06-09 | Knowles Electronics, Llc | Bottom port surface mount MEMS microphone |
US9061893B1 (en) | 2000-11-28 | 2015-06-23 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount silicon condenser microphones |
US9067780B1 (en) | 2000-11-28 | 2015-06-30 | Knowles Electronics, Llc | Methods of manufacture of top port surface mount MEMS microphones |
US9156684B1 (en) | 2000-11-28 | 2015-10-13 | Knowles Electronics, Llc | Methods of manufacture of top port surface mount MEMS microphones |
US9096423B1 (en) | 2000-11-28 | 2015-08-04 | Knowles Electronics, Llc | Methods of manufacture of top port multi-part surface mount MEMS microphones |
US9133020B1 (en) | 2000-11-28 | 2015-09-15 | Knowles Electronics, Llc | Methods of manufacture of bottom port surface mount MEMS microphones |
US9139422B1 (en) | 2000-11-28 | 2015-09-22 | Knowles Electronics, Llc | Bottom port surface mount MEMS microphone |
US9139421B1 (en) | 2000-11-28 | 2015-09-22 | Knowles Electronics, Llc | Top port surface mount MEMS microphone |
US9148731B1 (en) | 2000-11-28 | 2015-09-29 | Knowles Electronics, Llc | Top port surface mount MEMS microphone |
US9150409B1 (en) | 2000-11-28 | 2015-10-06 | Knowles Electronics, Llc | Methods of manufacture of bottom port surface mount MEMS microphones |
JP2006295051A (ja) * | 2005-04-14 | 2006-10-26 | Sony Corp | 半導体装置及びその製造方法 |
US9374643B2 (en) | 2011-11-04 | 2016-06-21 | Knowles Electronics, Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
Also Published As
Publication number | Publication date |
---|---|
JP3686047B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
JP2007521656A (ja) | 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JP3529507B2 (ja) | 半導体装置 | |
JPH0864635A (ja) | 半導体装置 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP4260766B2 (ja) | 半導体装置 | |
JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
JP3084648B2 (ja) | 半導体装置 | |
JP3331146B2 (ja) | Bga型半導体装置の製造方法 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
JP2006237632A (ja) | 半導体装置 | |
JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
JP2006013533A (ja) | 半導体装置 | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
JP2002319649A (ja) | 半導体装置 | |
JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JP2005277433A (ja) | 半導体装置 | |
JPH07122589A (ja) | 半導体装置及びその製造方法 | |
JP2968704B2 (ja) | 半導体装置 | |
JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
JP3449097B2 (ja) | 半導体装置 | |
JPH06283625A (ja) | マルチチップ半導体装置 | |
JP2870251B2 (ja) | マルチチップモジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |