JP2936540B2 - 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 - Google Patents

回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法

Info

Publication number
JP2936540B2
JP2936540B2 JP10051459A JP5145998A JP2936540B2 JP 2936540 B2 JP2936540 B2 JP 2936540B2 JP 10051459 A JP10051459 A JP 10051459A JP 5145998 A JP5145998 A JP 5145998A JP 2936540 B2 JP2936540 B2 JP 2936540B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin substrate
circuit board
chip mounting
mounting area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10051459A
Other languages
English (en)
Other versions
JPH118335A (ja
Inventor
相 碩 車
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAMU INDASUTORIARU KK
Original Assignee
ANAMU INDASUTORIARU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANAMU INDASUTORIARU KK filed Critical ANAMU INDASUTORIARU KK
Publication of JPH118335A publication Critical patent/JPH118335A/ja
Application granted granted Critical
Publication of JP2936540B2 publication Critical patent/JP2936540B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路基板及びその製
造方法とこれを用いた半導体パッケージの製造方法に係
り、さらに詳しくは半導体チップ実装時に接着層の厚さ
を均一に保持し得るケーシング脚を有する回路基板及び
その製造方法とこれを用いた半導体パッケージの製造方
法に関する。
【０００２】
【従来の技術】従来、リードフレームを用いるＱＦＰ(Q
uad Flat Semiconductor Package) またはチップスケー
ル半導体パッケージ(Chip Scale Semiconductor Packag
e)、或いはリジッド印刷回路基板または可撓性印刷回路
基板を用いるボールグリッドアレイ半導体パッケージ(B
all Grid Array Semiconductor Package) においては、
リードフレームの半導体チップ支持板または印刷回路基
板上の半導体チップ実装領域が平滑面構造を取っている
ため、液状接着樹脂をその上面にディスペンシングした
後半導体チップの接着時に半導体チップと前記平滑面を
正確に平行な状態で接着させることは極めて難しいとい
う問題点ががあった。
【０００３】従って、半導体チップ実装段階に後続する
半導体パッケージ製造工程上の高温工程、例えば樹脂封
止部モールディング段階、ワイヤボンディング段階、及
び／またはソルダボール融着段階などのような高温環境
の下で、或いは完成された半導体パッケージ作動時の発
熱環境の下では、リードフレームまたは印刷回路基板と
半導体チップとの間の比較的大きい熱膨張係数差異によ
ってその接着界面に熱的ストレスが集中し、接着層の厚
さが均一でない場合には接着力の相対的に弱い部分に凝
力集中現象が現れ、その部分から界面剥離現象が生じる
おそれが高い。このような界面剥離現象が現れると、半
導体チップ作動時の熱放散が効率的に行われず局部的に
偏重されるとともに、湿気の浸透が容易になるので、半
導体チップの性能低下や不良発生などの問題をもたら
し、このような問題が深刻になる場合には半導体パッケ
ージの撓み現象またはボンディングワイヤ破断現象が現
れる。
【０００４】図１６（Ａ）は従来の印刷回路基板１０’
を用いた従来のボールグリッドアレイ半導体パッケージ
１’を例として半導体チップ３０の実装状態を示した断
面図であり、接着層４０の厚さが均一でない状態である
ことを例示したもので、図１６（Ｂ）は図１６（Ａ）の
半導体パッケージにおける不均一な厚さをもつ接着層４
０によって生ずるおそれのある界面剥離現象（図面符号
４５部分参照）やボンディングワイヤ５０の破断現象を
示す例示断面図である。
【０００５】
【発明が解決しようとする課題】従って、本発明の第１
目的は、半導体チップを回路基板の半導体チップ実装領
域上に液状接着樹脂を用いて実装する時、半導体チップ
実装領域の上面に対して半導体チップを完全に平行な状
態で容易に位置させることのできる回路基板を提供する
ことにある。
【０００６】本発明の第２目的は、前記本発明の第１目
的による回路基板の製造方法を提供することにある。
【０００７】本発明の第３目的は、半導体チップを厳格
に均一な接着厚さで回路基板の半導体チップ実装領域上
に実装させることにより、前記接着部分における界面剥
離現象を効果的に抑制して品質信頼性を向上させること
のできる前記本発明の第１目的による回路基板を用いた
半導体パッケージの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による回路基板は、樹脂基板と、前記樹脂基
板の上面外郭領域に形成され、その内側端部にワイヤボ
ンディング部をもつ回路としての複数の導電性トレース
と、前記導電性トレースに電気的に連結され、前記樹脂
基板に穿孔された複数のバイアホールと、前記樹脂基板
の底面の前記バイアホールに隣接した領域に形成され、
前記樹脂基板の上面の前記導電性トレースに電気的に連
結される複数のソルダボールランドと、前記樹脂基板中
央部の半導体チップ実装領域と、前記ソルダボールラン
ド及び前記ワイヤボンディング部を除いた前記樹脂基板
の上下面に形成される絶縁性ソルダマスクと、前記半導
体チップ実装領域上の前記絶縁性ソルダマスク上に前記
絶縁性ソルダマスクと同じ材質の素材を使用して部分積
層される少なくとも３つのケーシング脚とを備え、前記
ケーシング脚は前記半導体チップ実装時に同半導体チッ
プの重さ中心と前記半導体チップ実装領域の中心が一致
するように位置することを特徴とする。
【０００９】また回路基板は、可撓性樹脂基板と、前記
可撓性樹脂基板の上面外郭領域に形成され、その内側端
部にワイヤボンディング部をもつ回路としての複数の導
電性トレースと、前記樹脂基板の上面の前記導電性トレ
ースに電気的に連結される複数のソルダボールランド
と、前記樹脂基板中央部の半導体チップ実装領域と、前
記半導体チップ実装領域上に形成される絶縁性ソルダマ
スクと、前記半導体チップ実装領域上の前記絶縁性ソル
ダマスク上に前記絶縁性ソルダマスクと同じ材質の素材
を使用して部分積層される少なくとも３つのケーシング
脚とを備え、前記ケーシング脚は前記半導体チップ実装
時に同半導体チップの重さ中心と前記半導体チップ実装
領域の中心が一致するように位置することを特徴とす
る。
【００１０】また回路基板は、前記ケーシング脚の高さ
が１２．７〜７６．２μｍの高さで形成されることを特
徴とする。
【００１１】上記目的を達成するため、本発明の回路基
板の製造方法は、樹脂基板の上下面に導伝性金属薄膜が
コーティングされた回路基板用原板を提供する段階と、
前記回路基板用原板にバイアホールが形成される穿孔段
階と、前記バイアホールの内周面に導電性金属鍍金層を
形成させる鍍金段階と、前記樹脂基板の上面外郭領域に
形成され、前記バイアホールに電気的に連結され、その
内側端部にワイヤボンディング部をもつ回路としての複
数の導電性トレースと、前記樹脂基板の底面の前記バイ
アホールに隣接した領域に形成され、前記樹脂基板の上
面の前記導電性トレースに電気的に連結される複数のソ
ルダボールランドを形成させる回路パターン形成段階
と、前記ソルダボールランド及び前記ワイヤボンディン
グ部を除いた前記樹脂基板の上下面に形成される絶縁性
ソルダマスクを形成させるソルダマスク形成段階と、半
導体チップ実装領域上の前記絶縁性ソルダマスク上に前
記絶性ソルダマスクと同じ材質の素材を使用して部分積
層される少なくとも3つのケーシング脚を形成させるケ
ーシン脚形成段階とを備え、前記ケーシング脚は前記半
導体チップ実装時に同半導体チップの重さ中心と前記半
導体チップ実装領域の中心が一致するように位置するこ
とを特徴とする。
【００１２】また回路基板の製造方法は、可撓性樹脂基
板の上下面に導電性金属薄膜がコーティングされた回路
基板用原板を提供する段階と、前記可撓性樹脂基板の上
面外郭領域に形成され、その内側端部にワイヤボンディ
ング部をもつ回路としての複数の導電性トレースと、前
記樹脂基板の上面の前記導電性トレースに電気的に連結
される複数のソルダボールランドを形成させる回路パタ
ーン形成段階と、前記樹脂基板の半導体チップ実装領域
上に絶縁性ソルダマスクを形成させるソルダマスク形成
段階と、前記半導体チップ実装領域上の前記絶縁性ソル
ダマスク上に前記絶性ソルダマスクと同じ材質の素材を
使用して部分積層される少なくとも3つのケーシング脚
を形成させるケーシング脚形成段階とを備え、前記ケー
シング脚は前記半導体チップ実装時に同半導体チップの
重さ中心と前記半導体チップ実装領域の中心が一致する
ように位置することを特徴とする。
【００１３】上記目的を達成するため、本発明の前記回
路基板を用いた半導体パッケージの製造方法は、前記回
路基板における前記半導体チップ実装領域上に液状接着
樹脂をディスペンシングした後、同半導体チップの重さ
中心が前記半導体チップ実装領域の中心と一致するよう
にする位置に形成された複数個のケーシング脚の上面が
前記半導体チップの底面と当接すると共に、前記ケーシ
ング脚の高さによって限定される前記半導体チップの底
面と前記半導体チップ実装領域の上面の間の空間に前記
液状接着樹脂がボイドなく充填されるように前記半導体
チップを押圧して接着させる半導体チップ実装段階と、
前記半導体チップと回路を導電性ワイヤで電気的に連結
させる電気的接続段階と、前記半導体チップ及び導電性
ワイヤを外部環境から保護するための樹脂封止部が形成
されるモールデイング段階と、前記ソルダボールランド
に出力端子としてのソルダボールを融着させるソルダボ
ール融着段階とを有する。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】本明細書中の‘回路基板’という用語は具
体的な別途の言及がない限り、ボールグリッドアレイ半
導体パッケージなどに用いられるリジッドまたは可撓性
印刷回路基板及びカッドフラット半導体パッケージまた
はチップスケール半導体パッケージなどに用いられるリ
ードフレームを全て含む意味で使用し、本明細書中にお
ける‘回路’という用語は具体的な別途の言及がない限
り、印刷回路基板の導電性トレース及びリードフレーム
のリードを含む意味で使用する。また、本明細書中にお
ける‘半導体チップ実装領域’という用語は半導体チッ
プが‘回路基板’上に接触するように実装される領域を
指称し、具体的な別途の言及がない限り、リードフレー
ムの半導体チップ支持板、または半導体チップ支持板と
一定領域のリードを含む領域、印刷回路基板上のダイパ
ッド、或いはダイパッドが形成される場合には半導体チ
ップの実装される印刷回路基板上の領域を含む意味で使
用する。
【００２８】
【発明の実施の形態】以下、添付図面を参照して本発明
を詳細に説明する。図１は本発明の適用されたリジッド
な印刷回路基板１０の例示断面図である。図１によれ
ば、印刷回路基板１０は樹脂基板１６の上面外郭領域に
形成され、その内側の端部にワイヤボンディング部１１
ａを有する複数の導電性トーレス(Trace) １１と、導電
性トレース１１に電気的に連結され、樹脂基板１６に穿
孔された複数のバイアホール１３と、樹脂基板１６の底
面のバイアホール１３の隣接領域に形成され、樹脂基板
１６の上面の導電性トレース１１に電気的に連結された
複数のソルダボールランド１５と、樹脂基板１６の中央
部の半導体チップ実装領域と、ソルダボールランド１５
及びワイヤボンディング部１１ａを除いた樹脂基板１６
の上下面に形成される絶縁性ソルダマスク１４と、半導
体チップ実装領域上の絶縁性ソルダマスク１４上に形成
される均等な高さの複数個のケーシング脚９０から構成
される。図１では半導体チップ実装領域がダイパッド１
２とその上面にコーティングされたソルダマスク１４か
ら構成されているが、このようなダイパッド１２は本発
明において選択的で制限的でない。
【００２９】ケーシング脚９０は、半導体チップ実装時
に半導体チップの重さ中心と半導体チップ実装領域２５
の中心が一致する条件を満足させる限り、ケーシング脚
９０の数及び位置では特別な制限はないが、その数は少
なくとも３つ以上形成させる必要がある。また、その形
状には特別な制限はないが、高さは２２．７〜７６．２
μｍ（０．５〜３ｍｉｌ）にすることが好ましい。その
高さが２２．７μｍ未満の場合には液状接着樹脂のディ
スペンシングによる硬化時に形成される接着層４０の高
さがケーシング脚９０の高さを超過するので、このよう
なケーシング脚９０の存在意義を失うおそれがあり、一
方７６．２μｍを超過する場合には接着層４０の高さが
ケーシング脚９０の高さに及ばなくてボイド層の生成す
るおそれがあるので望ましくない。また、ケーシング脚
９０の材質はソルダマスクと同じ材質の素材を使用して
部分積層させることが工程効率上望ましい。
【００３０】印刷回路基板１０の平面的構成は後述の図
２（Ｂ）と基本的に同一なので、これについての説明を
参照されたい。
【００３１】図２（Ａ）は本発明の適用された可撓性印
刷回路基板１０ａの例示断面図である。図２（Ａ）によ
れば、可撓性印刷回路基板１０ａは、厚さ２０〜１５０
ミクロン、好ましくは３０〜８０ミクロンの可撓性樹脂
基板１６’の上面外郭領域に形成され、その内側端部に
ワイヤボンディング部１１ａを有する複数の導電性トレ
ース１１と、樹脂基板１６’の上面の導電性トレース１
１に電気的に連結された複数のソルダボールランド１５
と、樹脂基板１６’の中央の半導体チップ実装領域２５
と、半導体チップ実装領域２５上に形成される複数個の
ケーシング脚９０とから構成される。ダイパッド及びソ
ルダマスクの形成可否は本発明において選択的で制限的
ではなく、ケーシング脚９０の数、形状、位置に関する
事項は図１における説明と同一である。
【００３２】図２（Ａ）は可撓性回路基板１６’の上面
外周縁部にキャリアフレーム８０が両面接着テープ４２
によって付着している状態を示しているが、これらは本
発明の可撓性回路基板１６’を構成する要素ではなく、
半導体パッケージ製造時工程効率性を高めるために可撓
性回路基板１６’をリジッドな状態に保持するためのも
のである。
【００３３】図２（Ｂ）は本発明の適用された可撓性印
刷回路基板１６’のキャリアフレーム８０未付着状態の
例示平面図であり、中央部の半導体チップ実装領域２５
内に４つのケーシング脚９０が形成された例を示してお
り、半導体チップ実装領域２５の外周縁部にワイヤボン
ディング部１１ａ及びソルダボールランド１５の形成さ
れた複数の導電性トレース１１が形成されている。
【００３４】図３は本発明の適用されたリードフレーム
２０の例示平面図である。図３によれば、リードフレー
ム２０はその中央の半導体チップ支持板２２と、半導体
チップ支持板２２を支持し、ダウンセット部２３４が形
成された複数のタイバー２３と、半導体チップ支持板２
２の外周縁に形成される直線状の複数のリード２１と、
複数のタイバー２３と複数のリード２１を支持するダム
バー２４と、半導体チップ支持板２２上に形成される複
数個のケーシング脚９０とから構成される。ケーシング
脚９０の数、形状及び位置などに関する事項は図１にお
ける説明と同一である。
【００３５】図４（Ａ）及び図４（Ｂ）はそれぞれ本発
明の適用されたリードエンドグリッドアレイリードフレ
ーム２０ａの平面図及び底面図であり、便宜上一緒に説
明する。
【００３６】リードエンドグリッドアレイリードフレー
ム２０ａは、同一平面上の折曲部２１３を有し、半導体
チップ実装領域２５内に延長される相互異なる長さをも
つ複数のグループに分けられる複数のリード２１と、複
数のリード２１のそれぞれの外側端を支持するダムバー
２４と、複数のリード２１のそれぞれの内側端に形成さ
れる拡張された面積を有し、その底面中央部には入出力
端子部として機能する突出端２１２を有するリードエン
ド２１１と、半導体チップ実装領域２５内に位置する選
択されたリードエンド２１１の上面に形成される複数個
のケーシング脚９０とから構成される。
【００３７】さらに具体的に説明すると、前記リードフ
レーム２０ａにおいては、相互異なる長さを有する複数
のグループに分けられる複数のリード２１が同一平面上
の折曲部２１３及び／または他の平面上への折曲部であ
るダウンセット(Down set)部２１４（図１３参照）で少
なくとも１回以上折り曲げられて半導体チップ実装領域
２５内に延長される。前記ダウンセット部２１４は選択
的であり、半導体パッケージのチップスケール化のため
にダムバー２４に隣接した位置に形成させることが好ま
しい。前記複数のリード２１の一端はダムバー２４によ
って支持され、他端は拡張された面積をもつリードエン
ド２１１が形成され、その底面中央部には入出力端子と
して機能する突出端２１２が形成されている。前記突出
端２１２は拡張された面積をもつリードエンド２１１の
底面領域内に形成され、その形状は特別な制限はない
が、半導体パッケージ製造時にソルダボール（図１５参
照）を入出力端子として使用する場合、ソルダボールを
突出端２１２の正確な中心位置に容易に融着させるため
に円形に形成させることが望ましい。また、突出端２１
２は入出力端子として機能するので、突出端２１２の全
体が高い扁平度を維持すべきである。
【００３８】図４（Ａ）及び図４（Ｂ）においては、リ
ードフレーム２０ａの中央に半導体チップ支持板２２が
形成されているが、これは制限的ではなく選択的であ
る。半導体チップ支持板２２はダムバー２４に連結され
たタイバー２３によって支持され、タイバー２３には他
の平面上への折曲部であるダウンセット部２１４がリー
ド２１に形成されたダウンセット部２１４と同一の位置
に同一の角度で形成されることができる。また、タイバ
ー２３には拡張部２３１を形成させることによって半導
体チップ実装時支持面積の増大を図ることもできる。前
記半導体チップ支持板２２と拡張部２３１の底面にはリ
ードエンド２１１の底面に形成される突出端２１２と同
一の形状及び高さの突出端２３２を形成させることもで
き、このような突出端２３２はグラウンド用などで使用
することができると同時に、熱放出経路としても有用に
機能する。
【００３９】図４（Ａ）においてはケーシング脚９０を
８つ形成させた例を示しており、そのうち４つは半導体
チップ支持板２２上に形成させているが、半導体チップ
実装時半導体チップの重さ中心と半導体チップ実装領域
２５の中心が一致する条件を満足させる限り、ケーシン
グ脚９０の数、形状及び位置などは前述したように特別
な制限はない。
【００４０】図５内の破線ボックスで表示した部分は図
１の印刷回路基板１０の製造方法を示す流れ図であり、
図７及び図８は図１の印刷回路基板１０の製造方法を説
明する逐次説明図であり、便宜上一緒に説明する。
【００４１】図７（Ａ）は樹脂基板１６の上下面に導電
性金属薄膜１１’、例えば銅薄膜のコーティング形成さ
れたＰＣＢ用原板を示したもので、図７（Ｂ）はＰＣＢ
用円板をドリルビット(Drill Bit) またはレーザ光線、
または化学的エッチング法によってバイアホール１３を
形成させる穿孔(Drilling)段階を示したものである。
【００４２】図７（Ｃ）はバイアホール１３の内周面を
導電性金属、例えば銅で鍍金して導電性金属鍍金層１７
を形成させることによってＰＣＢ用原板の上面の導電性
金属薄膜１１’と底面の導電性金属薄膜１１’を連結さ
せるバイアホール内周面鍍金段階を示したものである。
【００４３】図７（Ｄ）及び図７（Ｅ）はマスキング段
階を示したもので、マスキング段階は下記のようなフォ
トレジスト薄膜コーティング段階とフォトマスク転写段
階に分けられる。
【００４４】具体的には、図７（Ｄ）はフォトレジスト
薄膜コーティング段階を示したもので、リードフレーム
１０製造用のＰＣＢ用原板の上下面に通常のフォトレジ
スト薄膜１８をコーティングする。一般に、ＰＣＢ用円
板上下面の導電性金属薄膜１１’は銅、またはニッケル
と鉄の合金が用いられる。
【００４５】図７（Ｅ）はフォトマスク転写段階を示し
たもので、複数の導電性トレース１１からなる上面の所
定のパターン及び前記複数の導電性トレース１１に電気
的に連結される下面の所定パターンに相応するように、
前記上下面のフォトレジスト薄膜１８上にフォトマスク
１９をそれぞれ転写する。
【００４６】図８（Ａ）は紫外線照射段階を示したもの
で、マスキングされたＰＣＢ用原板に紫外線を照射す
る。ポジティブ形リソグラフィにおいては紫外線の照射
された部分のフォトレジスト１８が核重合して可溶化す
るので除去可能になる反面、ネガティブ形リソグラフィ
においては紫外線の照射された部分のフォトレジスト１
８が重合して不溶化し、よってフォトマスク１９によっ
て紫外線が遮断された部分のフォトレジスト１８が除去
可能になる。図８（Ａ）はフォトレジスト薄膜１８上に
フォトマスク１９が積層された状態のポジティブ形フォ
トレジストを示しているが、ネガティブ形フォトレジス
トの場合には積層されるフォトマスク１９の位置がポジ
ティブ形の場合と反対になる。
【００４７】図８（Ｂ）は現象段階を示したもので、マ
スキングされたＰＣＢ用原板に紫外線を照射した後に
は、可溶化されたフォトレジスト１８部分を洗浄、除去
してＰＣＢ用円板の上面には導電性トレース１１のパタ
ーンを、下面にはソルダボールランド１５パターンを形
成させる。
【００４８】図８（Ｃ）はエッチング段階を示したもの
で、マスキングされた導電性トレース１１領域からなる
パターン及びマスキングされたソルダボールランド１５
領域からなるパターンはエッチングされず、上下面の両
方でマスキングされていない導電性トレース１１の間の
領域はエッチングされるので、ＰＣＢ用原板の上面には
複数の導電性トレース１１からなる回路パターンが形成
され、下面には複数のソルダボールランド１５からなる
回路パターンが形成される。残留するフォトレジスト薄
膜１８及びフォトマスク１９は通常の除去液を用いて除
去する。
【００４９】図８（Ｄ）はソルダマスク形成段階を示し
たもので、ソルダボールランド１５領域及び導電性トレ
ース１１の内側端部に形成されるワイヤボンディング領
域１１ａ（図１及び図２（Ｂ）参照）を除いた部分にソ
ルダマスク１４がコーティングされる。
【００５０】最終的に、図示していないが、半導体チッ
プ実装領域（図１ではダイパット１２）にコーティング
されたソルダマスク１４の上面に複数個のケーシング脚
９０を形成させるケーシング脚形成段階が行われる。ケ
ーシング脚９０の材質はソルダマスクと同じ材質の素材
を用いて部分積層させることが工程上便利なので好まし
い。
【００５１】図６内の点線ボックスで表示された部分は
図４（Ａ）及び図４（Ｂ）の印刷回路基板２０ａの製造
方法を示す流れ図であり、図９及び図１０は図４（Ａ）
及び図４（Ｂ）の印刷回路基板２０ａの製造方法を説明
する逐次説明図であり、便宜上一緒に説明する。
【００５２】図９（Ａ）及び図９（Ｂ）は導電性金属薄
板２１’、例えば銅薄板の上下面に対するマスキング段
階を示したもので、マスキング段階は下記のようなフォ
トレジスト薄膜コーティング段階とフォトマスク転写段
階に分けられる。
【００５３】具体的には、図９（Ａ）はフォトレジスト
薄膜コーティング段階を示したもので、リードフレーム
２０ａ製造用の導電性金属薄板２１’の上下面に通常の
フォトレジスト薄膜１８をコーティングする。通常、こ
のような薄板２１’は銅薄板、またはニッケルと鉄の合
金薄板が用いられる。
【００５４】図９（Ｂ）はフォトマスク転写段階を示し
たもので、拡張された面積のリードエンド２１１領域
（図４（Ａ）参照）を有する複数のリード２１領域から
なる所定のパターン及び、前記リードエンド２１１領域
より小さい面積を持ち、前記リードエンド２１１領域の
下面中央に位置する突出端２１２領域（図４（Ｂ）参
照）からなる所定のパターンに相応するように、前記上
下面のフォトレジスト薄膜１８上にフォトマスク１９を
それぞれ転写する。
【００５５】図９（Ｃ）は紫外線照射段階を示したもの
で、マスキングされた導電性金属薄板２１’の上下面に
紫外線を照射する。図９（Ｃ）はフォトレジスト薄膜１
８上にフォトマスク１９が積層された状態のポジティブ
形フォトレジストを示しているが、ネガティブ形フォト
レジストの場合には積層されるフォトマスク１９の位置
がポジティブ形の場合と反対になる。
【００５６】図１０（Ａ）は現象段階を示したもので、
マスキングされた導電性金属薄板２１’に紫外線を照射
した後、可溶化されたフォトレジスト１８部分を洗浄、
除去して導電性金属薄板２１’の上面にはリードパター
ンを、下面には突出端パターンを形成させる。拡大され
た面積をもつ上面のマスキングされたリードエンド２１
１領域に対応する下面領域中央部にはマスキングされた
突出端２１２領域が存在する。
【００５７】図１０（Ｂ）はエッチング段階を示したも
ので、マスキングされた前記リードエンド２１１領域を
有する前記複数のリード２１領域からなるパターン、及
びマスキングされた前記突出端２１２領域からなるパタ
ーンを形成させるにおいて、上下面の両方でマスキング
されていない前記リード２１領域の間の部分はフルエッ
チング２７させ、上面にマスキングされた前記リードエ
ンド２１１領域に対応する下面領域のうち前記マスキン
グされた突出端２１２領域を除いたマスキングされてい
ない部分は部分エッチング２８させ、導電性金属薄板２
１’をパターン化されたリードフレーム２０ａで製造す
る。残留するフォトレジスト薄膜１８及びフォトマスク
１９は通常的な除去液を用いて除去する。
【００５８】図１０（Ｃ）はケーシング脚形成段階を示
したもので、ケーシング脚９０の材料、数、形状は前述
したように特別な制限はない。このようなケーシング脚
９０の位置は図４（Ａ）に示すように、実装される半導
体チップの重さ中心と半導体チップ実装領域２５の中心
が一致するようにする条件を満足させる限りいずれの位
置に形成させても構わなず、半導体チップ支持板２２上
及び／または半導体チップ実装領域２５内のリードエン
ド２１１の上面に形成させることができる。
【００５９】図示してはいないが、エッチング段階後に
はダウンセット部形成段階が行われ、ダムバー（図４
（Ａ）及び図４（Ｂ）における図面符号２４）に隣接し
たリード２１部分を下向傾斜折曲させてダウンセット部
（図４（Ａ）及び図４（Ｂ）における図面符号２１４）
を形成させることもできるが、これは選択的である。
【００６０】図１１（Ａ）〜図（Ｄ）は図２（Ａ）の可
撓性印刷回路基板１０ａを用いたボールグリッドアレイ
半導体パッケージ１ａの製造方法を説明する逐次説明図
である。
【００６１】図１１（Ａ）は図２（Ａ）のキャリアフレ
ーム８０の付着した可撓性印刷回路基板１０ａを示した
断面図であり、キャリアフレーム８０は銅、銅合金、ア
ルミニウム、またはステンレスなどのような金属材が主
に用いられ、表面保護のために酸化被膜処理(Anodizin
g) して薄膜を形成させるか、或いはモールディング時
にエポキシモールディングコンパウンドからの円滑なデ
ゲーティング(Degating)を可能にするためにニッケルＮ
ｉやクロムＣｒなどを用いて表面処理をすることもでき
る。半導体チップの実装される露出した中央部にはダイ
パッド（図示せず）を形成させることもできるが、これ
は選択的である。
【００６２】図１１（Ｂ）は半導体チップ実装段階を示
す部分断面図であり、半導体チップ３０は接着層４０を
介してキャリアフレーム８０及び両面接着テープ４２を
通して露出した可撓性印刷回路基板１０ａの中央部上面
に実装される。半導体チップ３０は、エポキシ樹脂など
のような液状樹脂接着剤４１（図１５参照）を前記可撓
性印刷回路基板１０ａの中央部上面にディスペンシング
した後、硬化させることによって形成される接着層４０
を介して実装される。前記液状樹脂接着剤４１としては
熱伝導性に優れた銀充填エポキシ樹脂を使用することが
望ましい。
【００６３】可撓性印刷回路基板１０ａに対する半導体
チップ３０の実装時、半導体チップ実装領域２５上にケ
ーシング脚９０が形成されているので、半導体チップ３
０の底面が前記ケーシング脚９０の上面に当接し、液状
エポキシ樹脂４１は半導体チップ３０の底面と半導体チ
ップ実装領域２５の上面との間の空間部に充填され、前
記空間部の高さは均等な高さをもつ複数個のケーシング
脚９０の高さと全く同一なので、前記液状エポキシ樹脂
４１が硬化して形成される接着層４０の厚さは精密に同
一になる。従って、後続のワイヤボンディング段階及び
モールディング段階のような高温工程の下でも接着層４
０における界面剥離現象が効果的に抑制されることがで
きる。
【００６４】図１１（Ｃ）はワイヤボンディング段階を
示す断面図であり、実装された半導体チップ３０の上面
の入出力用チップパッド３１と導電性トレース１１のワ
イヤボンディング部１１ａを導電性ワイヤ５０のボンデ
ィングによって電気的に連結させる。導電性ワイヤ５０
は通常金セション及びアルミニウムセションが用いられ
るが、これに限定されるのではない。
【００６５】図１１（Ｄ）は半導体チップ３０とボンデ
ィングされた伝導性ワイヤ５０などを外部環境から保護
するための樹脂封止部６０を形成させるモールディング
段階、及びそれに後続して外部入出力端子としてのソル
ダボール７０をソルダボールランド１５に融着させるソ
ルダを融着段階後のシングレーション段階を示すもの
で、樹脂封止部６０の上方から下方に押圧することによ
りキャリアフレーム８０を脱落させてユニット半導体パ
ッケージ１ａを製造する。
【００６６】図１３にこのように製造されたボールグリ
ッドアレイ半導体パッケージ１ａを示した。
【００６７】これについては前述した製造方法に対する
説明で予め言及したことがあるが、その全体的な構成を
察してみると、可撓性樹脂基板１６’と、ワイヤボンデ
ィング部１１ａ及びソルダボールランド１５を有し、可
撓性樹脂基板１６’の上面外郭部に形成される複数の導
電性トレース１１と、可撓性樹脂基板１６’の上面中央
部に形成される半導体チップ搭載領域２５と、半導体チ
ップ搭載領域２５上に一定の高さで形成される複数個の
ケーシング脚９０からなる可撓性印刷回路基板１０ａ
と；各種の電子回路及び／または配線が積層されてお
り、その表面には複数の入出力チップパッド３１が形成
されており、半導体チップ搭載領域２５上に均等な高さ
をもつ複数個のケーシング脚９０によって均等な高さを
もつ接着層４０を介して実装される半導体チップ３０
と；半導体チップ３０の入出力チップパッド３１と前記
可撓性回路基板１０ａのワイヤボンディング部１１ａを
電気的に接続する導電性ワイヤ５０と；半導体チップ３
０及び導電性ワイヤ５０などを外部環境から保護するた
めの樹脂封止部６０と；前記可撓性回路基板１０ａ上の
導電性トレース１１に電気的に連結されたソルダボール
ランド１５にメインボード（図示せず）への入出力端子
として融着されるソルダボール７０と；から構成され
る。
【００６８】図１２（Ａ）は図１の印刷回路基板１０を
用いたボールグリッドアレイ半導体パッケージ１の断面
図である。
【００６９】その製造方法は図５中の破線ボックスの外
部の流れ図と一致し、図１に示した印刷回路基板１０製
造後の半導体パッケージ１への製造段階は前述した図１
１（Ｂ）〜図（Ｄ）の場合と本質的に同一なので、これ
に対する説明は略する。
【００７０】図１２（Ａ）に示したボールグリッドアレ
イ半導体パッケージ１の構成は、図１３に示したチップ
スケール半導体パッケージ１ａの構成と本質的に同一で
あるが、これについてもその全体的な構成を察してみる
と、次の通りである。
【００７１】樹脂基板１６と、ボンドフィンガー１１ａ
及びバイアホール１３に電気的に連結されたソルダボー
ルランド１５を有し、樹脂基板１６の上面外郭部に形成
される複数の導電性トレース１１と、樹脂基板１６の上
面中央部に形成される半導体チップ搭載領域（図１２
（Ａ）ではダイパッド１２）と、前記半導体チップ搭載
領域上に一定の高さで形成される複数個のケーシング脚
９０からなる印刷回路基板１０と；各種の電子回路及び
／または配線が積層されており、その表面には複数の入
出力チップパッド３１が形成されており、前記半導体チ
ップ搭載領域上に均等な高さをもつ複数個のケーシング
脚９０によって均等な高さをもつ接着層４０を介して実
装される半導体チップ３０と；半導体チップ３０の入出
力チップパッド３１と前記可撓性回路基板１０のワイヤ
ボンディング部１１ａを電気的に接続する導電性ワイヤ
５０と；半導体チップ３０及び導電性ワイヤ５０などを
外部環境から保護するための樹脂封止部６０と；前記可
撓性回路基板１０上の導電性トレース１１に電気的に連
結されたソルダボールランド１５にメインボードへの入
出力端子として融着されるソルダボール７０とから構成
される。
【００７２】図１２（Ｂ）は本発明による図１の印刷回
路基板１０上に半導体チップ３０実装時の液状接着樹脂
４１のディスペンシング状態を示す部分平面図であり、
図面符号１４は半導体チップ実装領域（図１２（Ａ）で
はダイパッド１２及びその上に積層されたソルダマス
ク）上に液状接着樹脂４１をケーシング脚９０の内部領
域上にドット状にディスペンシングした例示的な状態を
示す。
【００７３】図１２（Ａ）及び図１２（Ｂ）を一緒に参
照して説明すると、図１２（Ｂ）に示した状態で半導体
チップ３０を押圧して実装する時、半導体チップ３０の
底面はケーシング脚９０の上面と当接するので、均等な
高さをもつ複数個のケーシング脚９０によって限定され
る高さだけ均等な高さをもつ空間部を液状接着樹脂４１
が広がって満たし、硬化して均等な高さをもつ接着層４
０を形成する。従って、半導体パッケージ１製造時の高
温工程の下、或いは半導体パッケージ１作動時の発生熱
による接着層４０における界面剥離現象が効率的に防止
されることができる。
【００７４】図１４は図３のリードフレーム２０を用い
たカッドフラット半導体パッケージ１ｂの断面図であ
り、この半導体パッケージ１ｂは均等な高さをもつ複数
個のケーシング脚９０が上面に形成されている半導体チ
ップ支持板２２と、この半導体チップ支持板２２から一
定距離だけ離してその外郭部に配列される複数のリード
２１と、複数の入出力チップパッド３１が形成されてお
り、前記均等な高さをもつ複数個のケーシング脚９０に
よる均等な高さをもつ接着層４０を介して実装される半
導体チップ３０と、前記半導体チップ３０とリード２１
を電気的に連結する導電性ワイヤ５０と、半導体チップ
３０及び導電性ワイヤ５０などを外部環境から保護する
ための樹脂封止部６０とから構成される。
【００７５】図１５は図４（Ａ）及び図４（Ｂ）のリー
ドエンドグリッドアレイリードフレーム２０ａを用いた
チップスケール半導体パッケージ１ｃの断面図であり、
その製造方法は図６中の破線ボックスの外部の流れ図に
示しており、図５中の破線ボックスの外部の流れ図と実
質的に同一なので、主にその差異点についてのみ説明す
る。
【００７６】半導体チップ実装段階では本発明の適用さ
れたリードフレーム２０ａの半導体チップ実装領域２５
に半導体チップ３０を接着層４０を介して実装する。半
導体チップ３０の底面は図４（Ａ）に示すような均等な
高さをもつケーシング脚９０の上面と当接し、半導体チ
ップ支持板２２、リード２１、リードエンド２１１、タ
イバー２３、拡張部２３１の上面には前記ケーシング脚
９０の高さと同じ高さの接着層４０が形成される。ここ
で、半導体チップ支持板２２、タイバー２３及び拡張部
２３１は選択的要素である。ワイヤボンディング段階で
は半導体チップ２の上面に形成されたチップパッド３１
とリード２１を導電性ワイヤ５０でボンディングして相
互間を電気的に接続させる。
【００７７】モールディング段階では半導体チップ３０
と導電性ワイヤ５０などを外部環境から保護するための
樹脂封止部６０をリードエンド２１１の突出端２１２が
底面に露出されるようにモールディング形成させる。
【００７８】ソルダボール融着段階は選択的段階であっ
て、樹脂封止部６０の底面に露出されている突出端２１
２にソルダボール７０を融着させて入出力端子として機
能するようにすることができる。
【００７９】シングレーション段階では、チップスケー
ル半導体パッケージ１ｃは樹脂封止部６０を境界として
その外部に延長されているリード２１を切断してユニッ
ト単位で分離する。
【００８０】前記チップスケール半導体パッケージ１ｃ
の構成は、同一平面上の折曲部２１３及び／または他の
平面上への折曲部であるダウンセット部２１４（図１３
参照）で少なくとも１回以上折り曲げられて半導体チッ
プ実装領域２５内に延長され、内側端に拡張部２３１を
有し、その底面中央部に入出力端子として機能する突出
端２１２が形成される相互異なる長さをもつ複数のグル
ープに分けられる複数のリード２１と、半導体チップ実
装領域２５内に位置する選択されたリードエンド２１１
の上面に形成される相互均等な高さをもつ複数個のケー
シング脚９０と、複数の入出力チップパッド３１が形成
されており、前記均等な高さをもつ複数個のケーシング
脚９０による均等な高さをもつ接着層４０を介して実装
される半導体チップ３０と、前記半導体チップ３０とリ
ード２１を電気的に連結する導電性ワイヤ５０と、半導
体チップ３０及び導電性ワイヤ５０などを外部環境から
保護するための、突出端２１２の底面を外部に露出させ
た樹脂封止部６０とから構成される。
【００８１】
【発明の効果】上述したように、本発明による回路基板
の製造方法は、回路基板の半導体チップ実装領域上に均
等な高さをもつ複数個のケーシング脚を半導体チップ実
装時の半導体チップの重さ中心と半導体チップ実装領域
の中心が一致するようにする位置に形成させることを含
み、本方法によって製造される回路基板を用いて半導体
パッケージを製造する時に半導体チップ実装段階で接着
層の厚さを厳密で正確な均一状態に容易に制御すること
ができるので、後続する高温工程の下の高温環境または
半導体パッケージ作動時の発生熱による接着層における
界面剥離現象を効率的に防止することができるため、製
品の信頼性を高め、新規有用な発明である。
【図面の簡単な説明】
【図１】本発明の適用された印刷回路基板（Printed Ci
rcuit Board ：ＰＣＢ）の例示断面図である。
【図２】（Ａ）は本発明の適用された可撓性印刷回路基
板の例示断面図、（Ｂ）は本発明の適用された可撓性印
刷回路基板のフレーム未付着状態の例示平面図である。
【図３】本発明の適用されたリードフレームの例示平面
図である。
【図４】（Ａ）及び（Ｂ）は本発明の適用されたリード
エンドグリッドアレイ(Lead End Grid Array) リードフ
レームの例示平面図及び底面図である。
【図５】図１の印刷回路基板及びこれを用いた半導体パ
ッケージの製造方法を示す流れ図である。
【図６】図４（Ａ）及び図４（Ｂ）のリードエンドグリ
ッドアレイリードフレーム及びこれを用いた半導体パッ
ケージの製造方法を示す流れ図である。
【図７】（Ａ）〜（Ｅ）は図１の印刷回路基板の製造方
法を説明する逐次説明図（その１）である。
【図８】（Ａ）〜（Ｄ）は図１の印刷回路基板の製造方
法を説明する逐次説明図（その２）である。
【図９】（Ａ）〜（Ｃ）は図４（Ａ）及び図４（Ｂ）の
リードエンドグリッドアレイリードフレームの製造方法
を説明する逐次説明図（その１）である。
【図１０】（Ａ）〜（Ｃ）は図４（Ａ）及び図４（Ｂ）
のリードエンドグリッドアレイリードフレームの製造方
法を説明する逐次説明図（その２）である。
【図１１】（Ａ）〜（Ｄ）は図２（Ａ）の可撓性印刷回
路基板を用いたボールグリッドアレイ（Ball Grid Arra
y ：ＢＧＡ）半導体パッケージの製造方法を説明する逐
次説明図である。
【図１２】（Ａ）は図１の印刷回路基板を用いたボール
グリッドアレイ（Ball Grid Array ：ＢＧＡ）半導体パ
ッケージの断面図、（Ｂ）は本発明による図１の印刷回
路基板上に半導体チップ実装時の接着樹脂のディスペン
シング状態を示す部分平面図である。
【図１３】図２（Ａ）の可撓性印刷回路基板を用いたボ
ールグリッドアレイ半導体パッケージの断面図である。
【図１４】図３のリードフレームを用いたカッドフラッ
ト半導体パッケージ（Quad FlatSemiconductor Package
：ＱＦＰ）の断面図である。
【図１５】図４（Ａ）及び図４（Ｂ）のリードエンドグ
リッドアレイリードフレームを用いたチップスケール半
導体パッケージ（Chip Scale Semiconductor Package：
ＣＳＰ）の断面図である。
【図１６】（Ａ）は従来の一般なボールグリッドアレイ
半導体パッケージにおける半導体チップ実装状態を示す
例示断面図、（Ｂ）は（Ａ）の半導体パッケージにおけ
る発生可能性のある界面剥離現象を示す例示断面図であ
る。
【符号の説明】
１，１ａ，１ｂ，１ｃ 本発明の適用された回路基板を
用いた本発明の半導体パッケージ １０，１０ａ 本発明の適用された回路基板（印刷回路
基板） １１ 導電性トレース １１ａ ワイヤボンディング部 １１ｂ 回路パターン部 １１’ 導電性金属薄膜 １２ ダイパッド １３ バイア(Via) ホール １４ ソルダレジスト １５ ソルダボールランド １６ 樹脂基板 １６’ 可撓性樹脂基板 １７ 導電性金属鍍金層 １８ フォトレジスト薄膜 １９ フォトマスク ２０，２０ａ 本発明の適用された回路基板（リードフ
レーム） ２１ リード ２１’ 導電性金属薄板 ２１１ リードエンド ２１２ 突出端 ２１３ 同一平面上の折曲部 ２１４ ダウンセット(Down set)部 ２２ 半導体チップ支持板 ２３ タイバー ２３１ 拡張部 ２３２ 突出端 ２３４ ダウンセット部 ２４ ダムバー ２５ 半導体チップ実装領域 ２６ 導電性金属薄板 ２７ フルエッチング(Full Etching) ２８ 部分エッチング ３０ 半導体チップ ３１ チップパッド ４０ 接着層 ４１ 液状接着樹脂 ４２ 両面接着テープ ５０ 導電性ワイヤ ６０ 樹脂封止部 ７０ ソルダボール ８０ キャリアフレーム ８１ 通孔 ９０ ケーシング脚
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 23/50 H01L 23/32

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 樹脂基板と、 前記樹脂基板の上面外郭領域に形成され、その内側端部
    にワイヤボンディング部をもつ回路としての複数の導電
    性トレースと、 前記導電性トレースに電気的に連結され、前記樹脂基板
    に穿孔された複数のバイアホールと、 前記樹脂基板の底面の前記バイアホールに隣接した領域
    に形成され、前記樹脂基板の上面の前記導電性トレース
    に電気的に連結される複数のソルダボールランドと、 前記樹脂基板中央部の半導体チップ実装領域と、 前記ソルダボールランド及び前記ワイヤボンディング部
    を除いた前記樹脂基板の上下面に形成される絶縁性ソル
    ダマスクと、前記半導体チップ実装領域上の前記絶縁性ソルダマスク
    上に前記絶縁性ソルダマスクと同じ材質の素材を使用し
    て部分積層される少なくとも３つのケーシング脚とを備
    え、前記ケーシング脚は前記半導体チップ実装時に同半
    導体チップの重さ中心と前記半導体チップ実装領域の中
    心が一致するように位置することを 特徴とする回路基
    板。
  2. 【請求項２】 可撓性樹脂基板と、 前記可撓性樹脂基板の上面外郭領域に形成され、その内
    側端部にワイヤボンディング部をもつ回路としての複数
    の導電性トレースと、 前記樹脂基板の上面の前記導電性トレースに電気的に連
    結される複数のソルダボールランドと、 前記樹脂基板中央部の半導体チップ実装領域と、前記半導体チップ実装領域上に形成される絶縁性ソルダ
    マスクと、 前記半導体チップ実装領域上の前記絶縁性ソルダマスク
    上に前記絶縁性ソルダマスクと同じ材質の素材を使用し
    て部分積層される少なくとも３つのケーシング脚とを備
    え、前記ケーシング脚は前記半導体チップ実装時に同半
    導体チップの重さ中心と前記半導体チップ実装領域の中
    心が一致するように位置することを 特徴とする回路基
    板。
  3. 【請求項３】 前記ケーシング脚の高さが１２．７〜７
    ６．２μｍの高さで形成されることを特徴とする請求項
    1 又は請求項２記載の回路基板。
  4. 【請求項４】 樹脂基板の上下面に導伝性金属薄膜がコ
    ーティングされた回路基板用原板を提供する段階と、 前記回路基板用原板にバイアホールが形成される穿孔段
    階と、 前記バイアホールの内周面に導電性金属鍍金層を形成さ
    せる鍍金段階と、 前記樹脂基板の上面外郭領域に形成され、前記バイアホ
    ールに電気的に連結され、その内側端部にワイヤボンデ
    ィング部をもつ回路としての複数の導電性トレースと、
    前記樹脂基板の底面の前記バイアホールに隣接した領域
    に形成され、前記樹脂基板の上面の前記導電性トレース
    に電気的に連結される複数のソルダボールランドを形成
    させる回路パターン形成段階と、 前記ソルダボールランド及び前記ワイヤボンディング部
    を除いた前記樹脂基板の上下面に形成される絶縁性ソル
    ダマスクを形成させるソルダマスク形成段階と、半導体チップ実装領域上の前記絶縁性ソルダマスク上に
    前記絶縁性ソルダマスクと同じ材質の素材を使用して部
    分積層される少なくとも3つのケーシング脚を形成させ
    るケーシング脚形成段階とを備え、前記ケーシング脚は
    前記半導体チップ実装時に同半導体チップの重さ中心と
    前記半導体チップ実装領域の中心が一致するように位置
    することを 特徴とする回路基板の製造方法。
  5. 【請求項５】 可撓性樹脂基板の上下面に導電性金属薄
    膜がコーティングされた回路基板用原板を提供する段階
    と、 前記可撓性樹脂基板の上面外郭領域に形成され、その内
    側端部にワイヤボンディング部をもつ回路としての複数
    の導電性トレースと、前記樹脂基板の上面の前記導電性
    トレースに電気的に連結される複数のソルダボールラン
    ドを形成させる回路パターン形成段階と、前記樹脂基板の半導体チップ実装領域上に絶縁性ソルダ
    マスクを形成させるソルダマスク形成段階と、 前記半導体チップ実装領域上の前記絶縁性ソルダマスク
    上に前記絶性ソルダマスクと同じ材質の素材を使用して
    部分積層される少なくとも3つのケーシング脚 を形成さ
    せるケーシン脚形成段階とを備え、前記ケーシング脚は
    前記半導体チップ実装時に同半導体チップの重さ中心と
    前記半導体チップ実装領域の中心が一致するように位置
    することを 特徴とする回路基板の製造方法。
  6. 【請求項６】 前記回路基板における前記半導体チップ
    実装領域上に液状接着樹脂をディスペンシングした後、
    同半導体チップの重さ中心が前記半導体チップ実装領域
    の中心と一致するようにする位置に形成された複数個の
    ケーシング脚の上面が前記半導体チップの底面と当接す
    ると共に、前記ケーシング脚の高さによって限定される
    前記半導体チップの底面と前記半導体チップ実装領域の
    上面の間の空間に前記液状接着樹脂がボイドなく充填さ
    れるように前記半導体チップを押圧して接着させる半導
    体チップ実装段階と、 前記半導体チップと回路を導電性ワイヤで電気的に連結
    させる電気的接続段階と、 前記半導体チップ及び導電性ワイヤを外部環境から保護
    するための樹脂封止部が形成されるモールデイング段階
    と、前記ソルダボールランドに出力端子としてのソルダボー
    ルを融着させるソルダボール融着段階とを有する請求項
    １ないし請求項３ のいずれかに記載の回路基板を用いた
    半導体パッケージの製造方法。
JP10051459A 1997-02-17 1998-02-17 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 Expired - Fee Related JP2936540B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970004656A KR100221562B1 (ko) 1997-02-17 1997-02-17 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
KR1997P4656 1997-02-17

Publications (2)

Publication Number Publication Date
JPH118335A JPH118335A (ja) 1999-01-12
JP2936540B2 true JP2936540B2 (ja) 1999-08-23

Family

ID=19497159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10051459A Expired - Fee Related JP2936540B2 (ja) 1997-02-17 1998-02-17 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法

Country Status (2)

Country Link
JP (1) JP2936540B2 (ja)
KR (1) KR100221562B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204027A (ja) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP4652281B2 (ja) * 2006-05-29 2011-03-16 パナソニック株式会社 樹脂封止型半導体装置
JP5049571B2 (ja) * 2006-11-30 2012-10-17 スター精密株式会社 コンデンサマイクロホンの製造方法及びコンデンサマイクロホン
JP2008141409A (ja) * 2006-11-30 2008-06-19 Star Micronics Co Ltd コンデンサマイクロホンの製造方法及びコンデンサマイクロホン
CN115515316A (zh) * 2022-09-22 2022-12-23 中电科普天科技股份有限公司 防pcb板脱落的单面挠性板沉金加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140742U (ja) * 1986-02-27 1987-09-05
JPH0397234A (ja) * 1989-09-11 1991-04-23 Nec Corp 半導体ペレット搭載基板
JPH05235196A (ja) * 1992-02-21 1993-09-10 Sony Corp 焼成配線基板の製造方法

Also Published As

Publication number Publication date
JPH118335A (ja) 1999-01-12
KR100221562B1 (ko) 1999-09-15
KR19980068172A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP2008153708A (ja) 半導体パッケージの製造方法
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
US6329228B1 (en) Semiconductor device and method of fabricating the same
JP3939847B2 (ja) 半導体装置の製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
JP3691335B2 (ja) 回路装置の製造方法
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP3337467B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JP2002324873A (ja) 半導体装置及びその製造方法
JPH11163197A (ja) 半導体実装用基板
JP3684517B2 (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JPH06177275A (ja) 放熱性プラスチックｉｃチップキャリア
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3506788B2 (ja) 半導体パッケージ
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP3378680B2 (ja) 半導体パッケージ
US20030205793A1 (en) Wire-bonded chip on board package

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees