JP3691335B2 - 回路装置の製造方法 - Google Patents
回路装置の製造方法 Download PDFInfo
- Publication number
- JP3691335B2 JP3691335B2 JP2000088828A JP2000088828A JP3691335B2 JP 3691335 B2 JP3691335 B2 JP 3691335B2 JP 2000088828 A JP2000088828 A JP 2000088828A JP 2000088828 A JP2000088828 A JP 2000088828A JP 3691335 B2 JP3691335 B2 JP 3691335B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- insulating resin
- conductive path
- circuit
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に薄型の回路装置を実現する製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図２４のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２５は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２４のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２６および図２７を参照しながら説明する。尚、図２７では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２６Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図２６Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２６Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２６Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２６では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２７左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２６の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２５に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路装置を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
図２８は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッドが電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に少なく、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２２】
また、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【００２３】
更には、ガラスエポキシ基板５とトランジスタチップ、ガラスエポキシ基板と樹脂層の熱膨張係数の違いにより、完成されたＣＳＰが反ってしまう問題もあった。
【００２４】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、支持基板の上に導電箔を貼着する工程と、
少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔を貫通して成る分離溝を形成して前記導電路を形成する工程と、
所望の前記導電路上に回路素子を電気的に接続して固着する工程と、
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程とを具備することで解決するものである。
【００２５】
第２に、支持基板の上に導電箔を貼着する工程と、
少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔を貫通して成る分離溝を形成して前記導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程とを具備することで解決するものである。
【００２６】
第３に、支持基板の上に導電箔を貼着し、少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
前記導電被膜を介して前記導電箔を貫通して成る分離溝をエッチングすることにより前記導電路を形成する工程と、
所望の前記導電路上に回路素子を電気的に接続して固着する工程と、
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程とを具備することで解決するものである。
【００２７】
第４に、支持基板の上に導電箔を貼着し、少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
前記導電被膜を介して前記導電箔を貫通して成る分離溝をエッチングすることにより前記導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することで解決するものである。
【００２８】
これらの製造方法により、構成要素を最小限とし従来の課題を解決するものである。特に、導電路、回路素子およびこれらを封止する絶縁性樹脂で構成されるために、回路装置の薄型・軽量化が実現でき、しかも導電路が埋め込まれているために、導電路が絶縁性樹脂から剥離する事もない。更には、絶縁性樹脂を被着した際、支持基板の平坦性により回路装置の反りを抑制することも可能となる。
【００２９】
また導電箔の表面に導電被膜を形成することにより、表面にひさしを有する導電路を形成することができ、アンカー効果を持って絶縁性樹脂に封止される。
【００３０】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００３１】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。しかも導電路５１の側面は湾曲構造５９を有している。
【００３２】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により湾曲構造５９の前記導電路５１が支持されている。
【００３３】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３４】
本発明では、特にエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、導電路５１の側面を湾曲構造５９とし、アンカー効果を発生させている。その結果、導電路５１が絶縁性樹脂５０から抜けない構造を実現している。もちろん導電路５１の側面をストレートに形成しても良い。
【００３５】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ、フェイスダウン型の半導体素子等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００３６】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでは、導電被膜は少なくとも一層あればよい。
【００３７】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３８】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３９】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されてパッケージされていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４０】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００４１】
この湾曲構造５９の導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、導電路５１の抜けが防止できると同時にお互いの絶縁がはかれるメリットを有する。
【００４２】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００４３】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２５の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００４４】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接導電路５１Ａに固着され、この導電路５１Ａが実装基板の導電路と固着されている場合、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００４５】
また本回路装置は、分離溝５４の表面と導電路５１の裏面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図２５に示す裏面電極１０、１１と異なり、段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
【００４６】
図１は、複数の回路素子でＩＣ回路を構成するものであり、特に回路素子と回路素子を接続する導電路は、配線として機能し、図１Ｂの如く、実質ランド状の形状となっている。しかし実際の形状は、図２や図２８の如く、更に複雑なものである。特に配線は、一方の素子と接続され、少なくとも一つの回路素子を迂回するようにして他方の素子と接続され、細く長いために、絶縁性樹脂から剥がれやすいが、配線自身も絶縁性樹脂に埋め込まれているため、この問題も解決される。
回路装置を説明する第２の実施の形態
次に図２に示された回路装置５３を説明する。
【００４７】
本構造は、図２Ｂの如く、導電路５１として配線Ｌ１、Ｌ２が形成されており、それ以外は、図１の構造と実質同一である。よってこの配線Ｌ１、Ｌ２について説明する。
【００４８】
前述したように、ＩＣ回路には、大規模の回路から小規模の回路まである。しかしここでは、図面の都合もあり、小規模な回路を図２Ａに示す。この回路は、オーディオの増幅回路に多用される差動増幅回路とカレントミラー回路が接続されたものである。前記差動増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成され、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に構成されている。
【００４９】
図２Ｂは、図２Ａの回路を本回路装置に実現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図である。図２Ｂの左側には、ＴＲ１とＴＲ３が実装されるダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４が実装されるダイパッド５１Ｄが設けられている。このダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成されている。またＴＲ３のベースとＴＲ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが共通接続されているため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となって設けられている。
【００５０】
本発明の特徴は、この配線Ｌ１〜Ｌ３にある。図２８で説明すれば、配線２５、配線２９がこれに該当するものである。この配線は、本回路装置の集積度により異なるが、幅は、２５μｍ〜と非常に狭いものである。尚、この２５μｍは、ウェットエッチングを採用した場合の数値であり、ドライエッチングを採用すれば、その幅は更に狭くできる。
【００５１】
図２Ｄからも明らかなように、配線Ｌ１は、裏面を露出するだけで、その他の側面は、湾曲構造を有すると共に絶縁性樹脂５０で支持されている。また別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれている。よって、図２５の様に、たんに支持基板に配線が貼り合わされているのとは異なり、配線の抜け、剥がれ、反りを防止することが可能となる。特に、後述する製造方法から明らかな様に、導電路の側面が粗面および／または湾曲構造で成る事、導電路の表面にひさしが形成されている事等により、アンカー効果が発生し、絶縁性樹脂から前記導電路が抜けない構造となる。
【００５２】
また外部接続用の電極５１Ｂ、５１Ｃ、５５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込まれているため、固着された外部リードから外力が加わっても、剥がれずらい構造となる。
回路装置を説明する第３の実施の形態
次に図８に示された回路装置５６を説明する。
【００５３】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１や図２の構造と実質同一である。よってここでは、導電路上にこの導電被膜５７が形成された所を中心に説明する。
【００５４】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００５５】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。尚、この場合、複数の層を形成して実施しても良い。
【００５６】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００５７】
図８は、湾曲構造５９とひさし５８の両方で、二重のアンカー効果を発生させて導電路５１の抜けを抑制している。
【００５８】
以上の３つの実施の形態は、回路装置としてトランジスタチップ５２Ａと受動素子５２Ｂが実装された回路装置で説明してきたが、本発明は、図２１、図２２の如く、一つの半導体チップが封止されて構成された回路装置でも実施可能である。図２１の如く、ＣＳＰ等のフェイスダウン型の素子８０が実装された回路装置８１、または図２２の如くチップ抵抗、チップコンデンサ等の受動素子８２が封止された回路装置８３でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
回路装置の製造方法を説明する第１の実施の形態
次に図３〜図７および図１を使って回路装置５３の製造方法について説明する。
【００５９】
まず図３の如く、支持基板ＳＳに貼着されたシート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
支持基板ＳＳは、モールド時の加熱、冷却に対しても実質平坦性を維持することができる金属基板から成る。具体的には、ＣｕまたはＡｌが採用される。
【００６０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。
【００６１】
また貼着手段としては、接着剤、熱可塑性樹脂、ＵＶシート（紫外線を照射することにより接着性が落ちるもの）等が考えられる。この貼着手段は、絶縁性樹脂５０を被覆した後、溶剤に溶かしたり、加熱することにより液状にしたり、紫外線照射により接着性を落としたりすることにより、回路装置５３を支持基板ＳＳから剥離できる材料でなければならない。
【００６２】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を除去する工程、前記導電路６０に回路素子を実装する工程およびこの除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆し、回路素子を封止する工程がある。
【００６３】
まず、図４の如く、Ｃｕ箔６０の上に、ホトレジストＰＲ（耐エッチングマスク）を形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図５Ａの如く、前記ホトレジストＰＲを介して前記分離溝６１が導電箔６０を貫通するようにエッチングしている。
【００６４】
本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。
【００６５】
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅
が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。
【００６６】
特に図５Ｂの如く、エッチングマスクとなるホトレジストＰＲの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように分離溝６１の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなれば、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【００６７】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００６８】
尚、図５に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００６９】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００７０】
続いて、図６の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００７１】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子５２Ａ、チップコンデンサ、チップ抵抗等の受動素子５２Ｂである。また厚みが厚くはなるが、ウェハスケール型のＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００７２】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンデイング等で固着される金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００７３】
また図２８に示すパターンを本実施の形態で応用した場合、ボンディングパッド２６は、そのサイズが非常に小さいが、支持基板ＳＳと一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが支持基板ＳＳと一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【００７４】
更に、図７に示すように、側面が湾曲した分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００７５】
本実施の形態では、絶縁性樹脂の厚さは、金属細線５５Ａの頂部から上に約１００μｍが被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
【００７６】
本工程の特徴は、絶縁性樹脂５０を被覆し、硬化するまでは、その表面が平坦な支持基板ＳＳと一体でなることである。従来では、樹脂層１３とガラスエポキシ基板５の熱膨張係数の違いによりＣＳＰが反ってしまう。しかし本発明では、支持基板ＳＳ自身が、硬化温度に到達しても、そして冷却しても、その平坦性を維持しており、しかもこの支持基板ＳＳに導電路５１の裏面が貼着されているため、また絶縁性樹脂の裏面が支持基板ＳＳに貼着されているため、回路装置５３を構成する導電路５１、絶縁性樹脂５０は、支持基板ＳＳの上で平坦性を維持しながら硬化される。従って、貼着手段ＡＤを溶かしたり、液化させたりあるいは接着性を落としたりして、封止体を剥離しても、その裏面は、実質的に平坦性を維持できている。
【００７７】
更には、湾曲構造５９を持った分離溝６１に絶縁性樹脂５０が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂５０からの前記導電路５１の剥がれが防止できる。
【００７８】
尚、ここの絶縁性樹脂５０を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。（以上図７を参照）
続いて、前記封止体ＭＢを支持基板ＳＳから剥離する工程がある。
【００７９】
本発明では、貼着手段ＡＤとして熱可塑性樹脂を採用しているために、液状になるまで熱可塑性樹脂を加温し、その後、支持基板ＳＳから封止体ＭＢを剥離している。
【００８０】
前述したように、この導電路５１を含む封止体ＭＢは、前記加温工程の前でその平坦性が確立されている。よって、この加温工程で封止体ＭＢが加熱されるが、再度冷却されると、加温工程前の平坦性に戻るため、封止体ＭＢの平坦性は実質的に維持される。
【００８１】
また前記熱可塑性樹脂を貼着手段ＡＤとして採用する場合、絶縁性樹脂５０は、熱可塑性樹脂よりも熱硬化性樹脂が好ましい。熱硬化性樹脂は、いったん硬化すると溶けることがないため、この硬化温度よりも液化温度の高い熱可塑性樹脂を貼着手段ＡＤとして採用することができるからである。
【００８２】
金型温度は、樹脂の注入時よりも重合反応時の方が高く設定され、この温度で前記熱可塑性樹脂が液化していると、分離された導電路５１が支持基板ＳＳから簡単に剥がれてしまうからである。そのため熱可塑性樹脂は、その液化温度が、前記絶縁性樹脂５０の重合反応時のピーク温度よりも高い材料で選択される。重合反応時は、熱可塑性樹脂は接着剤として機能し、また剥離の際は、前記ピーク温度よりも高い温度で液化させ、封止体ＭＢを支持基板ＳＳから剥がしている。
【００８３】
本工程は、加温しなくても剥離させることができる。例えば、有機溶剤等の薬液で選択的に貼着手段を溶かすことができる。この場合、絶縁性樹脂５０としては、熱可塑性樹脂、熱硬化性樹脂の両方が採用できる。ここでは絶縁性樹脂をできる限り溶融しない薬液を選択することが望ましい。またＵＶシートと呼ばれる接着シートを採用しても良い。このシートは、本来接着性を有するが、紫外線が照射されることでその接着性が落ちたり、または接着性を無くすことができる材料である。例えば、ガラスまたはプラスチック等の透明基板を支持基板ＳＳとして採用すると、支持基板ＳＳの裏面からＵＶシートに紫外線照射をする事が可能となり、前記封止体を支持基板ＳＳから剥離することができる。
【００８４】
この支持基板ＳＳからの剥離が行われた後、導電路５１の裏面には、前記貼着手段ＡＤの一部が残存する恐れがあるため、封止体の裏面を研磨したり、導電路５１の裏面をライトエッチングして、前記導電路５１の裏面を清浄化しても良い。
【００８５】
以上の工程により、絶縁性樹脂５０に導電路５１の裏面が露出する構造となる。そして分離溝６１は、図１の分離溝５４となる。
【００８６】
最後に、必要によって露出した導電路５１に半田等の導電材を被着し、図１の如く回路装置として完成する。
【００８７】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、図２や図２８の様な回路を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００８８】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５３が実現できる。
【００８９】
本製造方法は、支持基板ＳＳを採用するが、最後には取り去る点にその特徴がある。図２６の従来の製造方法では、不要な支持基板５を装置として一体で構成しているため、製造コストが高く、その厚みも非常に厚い。しかし本発明では、支持基板ＳＳは、繰り返し再利用ができ、コストの低減が実現できると同時に回路装置として薄型・軽量化が実現できる特徴を有する。
【００９０】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置５６としての厚さは、厚くも薄くもできる特徴を有する。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
次に図９〜図１３、図８を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態（図１、図２）と実質同一であるため、詳細な説明は省略する。
【００９１】
まず図９の如く、支持基板ＳＳに貼着された第１の材料から成る導電箔６０を用意し、この導電箔６０上にエッチングレートの小さい第２の材料７０を被覆する。
【００９２】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００９３】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するように選択配置し、この被膜をマスクにして第１の材料をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図９を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を貫通するように取り除く工程がある。
【００９４】
図１０の如く、Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、図１１の如く、前記ホトレジストを介してエッチングすればよい。
【００９５】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも遅いため、エッチングが進むにつれてひさし５８がでてくる。
【００９６】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１２）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、封止体を支持基板ＳＳから剥離する工程（図１３）、および導電路裏面に導電被膜を形成して完成までの工程（図８）は、前製造方法と同一であるためその説明は省略する。
回路装置の製造方法を説明する第３の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるＩＣ回路を一単位としてマトリックス状に配置し、封止後に個別分離して、ＩＣ回路を構成した回路装置とする製造方法を図１４〜図２０を参照して説明する。尚、ここでは図２の構造、特に図２Ｃの断面図を使って説明してゆく。また本製造方法は、第１の実施の形態、第２の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【００９７】
まず図１４の如く、支持基板ＳＳに貼着材ＡＤを介してシート状の導電箔６０が貼り合わさりれたものを用意する。
【００９８】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０を貫通するように除去する工程がある。
【００９９】
まず、図１５の如く、Ｃｕ箔６０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【０１００】
エッチングにより形成された分離溝６１の側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【０１０１】
またここの分離溝６１の側壁は、非異方性的にエッチングされるため湾曲となる。この除去工程は、ウェットエッチング、ドライエッチングが採用できる。そしてこの湾曲構造によりアンカー効果が発生する構造となる。（詳細は、回路装置の製造方法を説明する第１の実施の形態を参照）
尚、図１５に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【０１０２】
続いて、図１７の如く、分離溝６１が形成された導電路５１に回路素子５２Ａを電気的に接続して実装する工程がある。
【０１０３】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【０１０４】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線５５Ａを介して接続される。
【０１０５】
更に、図１８に示すように、前記回路素子５２を被覆し、且つ分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【０１０６】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、実装された回路素子の一番高い所から約１００μｍ程度が被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
【０１０７】
続いて、導電路５１を含み絶縁性樹脂５０で封止された封止体ＭＢを支持基板ＳＳから剥剥離する工程がある。この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【０１０８】
更に、図１９の如く、露出した導電路５１に半田等の導電材を被着する。
【０１０９】
最後に、図２０の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【０１１０】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１１１】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【０１１２】
以上の第１〜第３の実施の形態で説明した製造方法は、図２８で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド２６と一体で成り、他端が回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を持って支持されているため、抜けを防止できるメリットを有する。
【０１１３】
更には、絶縁性樹脂５０の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
図２７の右側には、本発明を簡単にまとめたフローが示されている。支持基板にＣｕ箔を貼着、Ａｇ、ＡｕまたはＮｉ等のメッキ、Ｃｕ箔エッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、支持基板からの剥離、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【０１１４】
図２１は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたウェハスケール型のＣＳＰやＢＧＡ等が該当する。また図２２は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１１５】
図２３は、実層構造について説明するものである。図２３Ａは、プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、８１、８３が実装されたものである。
【０１１６】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、回路装置の熱を前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１１７】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１１８】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１１９】
また図２３Ｂは、本発明により製造された回路装置９０を、図２３Ａの実装基板８４として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールＴＨが形成されている程度であるが、本発明では、ＩＣ回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも１つの回路（システムとして内蔵させても良い）が内蔵されているものである。
【０１２０】
また、従来では、支持基板としてプリント基板、セラミック基板等が一体で構成されていたが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、しかもその重量を軽くできる。
【０１２１】
また本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１２２】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【０１２３】
尚、符号９３で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板９０の中に埋め込まれた導電路と回路素子９１等に形成された電極との短絡を防止できる。
従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用して実装基板モジュールを完成でき、直接セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【０１２４】
【発明の効果】
以上の説明から明らかなように、本発明では、回路素子、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よってコストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されているために、これらの問題を解決することができる。
【０１２５】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２５の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１２６】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【０１２７】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチＱＦＰ等を図２３Ｂの如き、支持基板に実装しても、回路装置自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【０１２８】
また導電路の側面が湾曲構造をしており、更には導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【０１２９】
また、絶縁性樹脂の被着時まで支持基板で全体を支持し、この支持基板を剥離することにより回路装置として実現している。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で回路装置を構成できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。また分離溝の形成工程に湾曲構造も形成でき、アンカー効果のある構造も同時に実現できる。
【０１３０】
また図２７から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。
【０１３１】
次に平坦な支持基板の上で絶縁性樹脂を封止できるため、絶縁性樹脂と導電箔の熱膨張係数差による反り、絶縁性樹脂と回路素子の熱膨張係数差による反りを防止することができる。
【０１３２】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【０１３３】
最後に本回路装置を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１３４】
これは、最近システムＬＳＩが盛んに開発されているが、このＬＳＩを回路素子として実装することにより、このシステムＬＳＩよりも更に大規模な回路が、薄型軽量で実現できる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置の製造方法を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図である。
【図２４】従来の回路装置の実装構造を説明する図である。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図である。
【図２７】従来と本発明の回路装置の製造方法を説明する図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし
ＳＳ 支持基板
ＡＤ 貼着手段
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に薄型の回路装置を実現する製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図２４のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２５は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２４のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２６および図２７を参照しながら説明する。尚、図２７では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２６Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図２６Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２６Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２６Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２６では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２７左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２６の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２５に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路装置を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
図２８は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッドが電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に少なく、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２２】
また、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【００２３】
更には、ガラスエポキシ基板５とトランジスタチップ、ガラスエポキシ基板と樹脂層の熱膨張係数の違いにより、完成されたＣＳＰが反ってしまう問題もあった。
【００２４】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、支持基板の上に導電箔を貼着する工程と、
少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔を貫通して成る分離溝を形成して前記導電路を形成する工程と、
所望の前記導電路上に回路素子を電気的に接続して固着する工程と、
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程とを具備することで解決するものである。
【００２５】
第２に、支持基板の上に導電箔を貼着する工程と、
少なくとも導電路となる領域を除いた前記導電箔に、前記導電箔を貫通して成る分離溝を形成して前記導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程とを具備することで解決するものである。
【００２６】
第３に、支持基板の上に導電箔を貼着し、少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
前記導電被膜を介して前記導電箔を貫通して成る分離溝をエッチングすることにより前記導電路を形成する工程と、
所望の前記導電路上に回路素子を電気的に接続して固着する工程と、
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程とを具備することで解決するものである。
【００２７】
第４に、支持基板の上に導電箔を貼着し、少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
前記導電被膜を介して前記導電箔を貫通して成る分離溝をエッチングすることにより前記導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹脂の裏面を剥がす工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することで解決するものである。
【００２８】
これらの製造方法により、構成要素を最小限とし従来の課題を解決するものである。特に、導電路、回路素子およびこれらを封止する絶縁性樹脂で構成されるために、回路装置の薄型・軽量化が実現でき、しかも導電路が埋め込まれているために、導電路が絶縁性樹脂から剥離する事もない。更には、絶縁性樹脂を被着した際、支持基板の平坦性により回路装置の反りを抑制することも可能となる。
【００２９】
また導電箔の表面に導電被膜を形成することにより、表面にひさしを有する導電路を形成することができ、アンカー効果を持って絶縁性樹脂に封止される。
【００３０】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００３１】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。しかも導電路５１の側面は湾曲構造５９を有している。
【００３２】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により湾曲構造５９の前記導電路５１が支持されている。
【００３３】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３４】
本発明では、特にエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、導電路５１の側面を湾曲構造５９とし、アンカー効果を発生させている。その結果、導電路５１が絶縁性樹脂５０から抜けない構造を実現している。もちろん導電路５１の側面をストレートに形成しても良い。
【００３５】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ、フェイスダウン型の半導体素子等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００３６】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでは、導電被膜は少なくとも一層あればよい。
【００３７】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３８】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３９】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されてパッケージされていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４０】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００４１】
この湾曲構造５９の導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、導電路５１の抜けが防止できると同時にお互いの絶縁がはかれるメリットを有する。
【００４２】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００４３】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２５の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００４４】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接導電路５１Ａに固着され、この導電路５１Ａが実装基板の導電路と固着されている場合、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００４５】
また本回路装置は、分離溝５４の表面と導電路５１の裏面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図２５に示す裏面電極１０、１１と異なり、段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
【００４６】
図１は、複数の回路素子でＩＣ回路を構成するものであり、特に回路素子と回路素子を接続する導電路は、配線として機能し、図１Ｂの如く、実質ランド状の形状となっている。しかし実際の形状は、図２や図２８の如く、更に複雑なものである。特に配線は、一方の素子と接続され、少なくとも一つの回路素子を迂回するようにして他方の素子と接続され、細く長いために、絶縁性樹脂から剥がれやすいが、配線自身も絶縁性樹脂に埋め込まれているため、この問題も解決される。
回路装置を説明する第２の実施の形態
次に図２に示された回路装置５３を説明する。
【００４７】
本構造は、図２Ｂの如く、導電路５１として配線Ｌ１、Ｌ２が形成されており、それ以外は、図１の構造と実質同一である。よってこの配線Ｌ１、Ｌ２について説明する。
【００４８】
前述したように、ＩＣ回路には、大規模の回路から小規模の回路まである。しかしここでは、図面の都合もあり、小規模な回路を図２Ａに示す。この回路は、オーディオの増幅回路に多用される差動増幅回路とカレントミラー回路が接続されたものである。前記差動増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成され、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に構成されている。
【００４９】
図２Ｂは、図２Ａの回路を本回路装置に実現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図である。図２Ｂの左側には、ＴＲ１とＴＲ３が実装されるダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４が実装されるダイパッド５１Ｄが設けられている。このダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成されている。またＴＲ３のベースとＴＲ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが共通接続されているため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となって設けられている。
【００５０】
本発明の特徴は、この配線Ｌ１〜Ｌ３にある。図２８で説明すれば、配線２５、配線２９がこれに該当するものである。この配線は、本回路装置の集積度により異なるが、幅は、２５μｍ〜と非常に狭いものである。尚、この２５μｍは、ウェットエッチングを採用した場合の数値であり、ドライエッチングを採用すれば、その幅は更に狭くできる。
【００５１】
図２Ｄからも明らかなように、配線Ｌ１は、裏面を露出するだけで、その他の側面は、湾曲構造を有すると共に絶縁性樹脂５０で支持されている。また別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれている。よって、図２５の様に、たんに支持基板に配線が貼り合わされているのとは異なり、配線の抜け、剥がれ、反りを防止することが可能となる。特に、後述する製造方法から明らかな様に、導電路の側面が粗面および／または湾曲構造で成る事、導電路の表面にひさしが形成されている事等により、アンカー効果が発生し、絶縁性樹脂から前記導電路が抜けない構造となる。
【００５２】
また外部接続用の電極５１Ｂ、５１Ｃ、５５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込まれているため、固着された外部リードから外力が加わっても、剥がれずらい構造となる。
回路装置を説明する第３の実施の形態
次に図８に示された回路装置５６を説明する。
【００５３】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１や図２の構造と実質同一である。よってここでは、導電路上にこの導電被膜５７が形成された所を中心に説明する。
【００５４】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００５５】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。尚、この場合、複数の層を形成して実施しても良い。
【００５６】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００５７】
図８は、湾曲構造５９とひさし５８の両方で、二重のアンカー効果を発生させて導電路５１の抜けを抑制している。
【００５８】
以上の３つの実施の形態は、回路装置としてトランジスタチップ５２Ａと受動素子５２Ｂが実装された回路装置で説明してきたが、本発明は、図２１、図２２の如く、一つの半導体チップが封止されて構成された回路装置でも実施可能である。図２１の如く、ＣＳＰ等のフェイスダウン型の素子８０が実装された回路装置８１、または図２２の如くチップ抵抗、チップコンデンサ等の受動素子８２が封止された回路装置８３でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
回路装置の製造方法を説明する第１の実施の形態
次に図３〜図７および図１を使って回路装置５３の製造方法について説明する。
【００５９】
まず図３の如く、支持基板ＳＳに貼着されたシート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
支持基板ＳＳは、モールド時の加熱、冷却に対しても実質平坦性を維持することができる金属基板から成る。具体的には、ＣｕまたはＡｌが採用される。
【００６０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。
【００６１】
また貼着手段としては、接着剤、熱可塑性樹脂、ＵＶシート（紫外線を照射することにより接着性が落ちるもの）等が考えられる。この貼着手段は、絶縁性樹脂５０を被覆した後、溶剤に溶かしたり、加熱することにより液状にしたり、紫外線照射により接着性を落としたりすることにより、回路装置５３を支持基板ＳＳから剥離できる材料でなければならない。
【００６２】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を除去する工程、前記導電路６０に回路素子を実装する工程およびこの除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆し、回路素子を封止する工程がある。
【００６３】
まず、図４の如く、Ｃｕ箔６０の上に、ホトレジストＰＲ（耐エッチングマスク）を形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図５Ａの如く、前記ホトレジストＰＲを介して前記分離溝６１が導電箔６０を貫通するようにエッチングしている。
【００６４】
本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。
【００６５】
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅
が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。
【００６６】
特に図５Ｂの如く、エッチングマスクとなるホトレジストＰＲの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように分離溝６１の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなれば、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【００６７】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００６８】
尚、図５に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００６９】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００７０】
続いて、図６の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００７１】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子５２Ａ、チップコンデンサ、チップ抵抗等の受動素子５２Ｂである。また厚みが厚くはなるが、ウェハスケール型のＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００７２】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが熱圧着によるボールボンディングあるいは超音波によるウェッヂボンデイング等で固着される金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００７３】
また図２８に示すパターンを本実施の形態で応用した場合、ボンディングパッド２６は、そのサイズが非常に小さいが、支持基板ＳＳと一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが支持基板ＳＳと一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【００７４】
更に、図７に示すように、側面が湾曲した分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００７５】
本実施の形態では、絶縁性樹脂の厚さは、金属細線５５Ａの頂部から上に約１００μｍが被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
【００７６】
本工程の特徴は、絶縁性樹脂５０を被覆し、硬化するまでは、その表面が平坦な支持基板ＳＳと一体でなることである。従来では、樹脂層１３とガラスエポキシ基板５の熱膨張係数の違いによりＣＳＰが反ってしまう。しかし本発明では、支持基板ＳＳ自身が、硬化温度に到達しても、そして冷却しても、その平坦性を維持しており、しかもこの支持基板ＳＳに導電路５１の裏面が貼着されているため、また絶縁性樹脂の裏面が支持基板ＳＳに貼着されているため、回路装置５３を構成する導電路５１、絶縁性樹脂５０は、支持基板ＳＳの上で平坦性を維持しながら硬化される。従って、貼着手段ＡＤを溶かしたり、液化させたりあるいは接着性を落としたりして、封止体を剥離しても、その裏面は、実質的に平坦性を維持できている。
【００７７】
更には、湾曲構造５９を持った分離溝６１に絶縁性樹脂５０が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂５０からの前記導電路５１の剥がれが防止できる。
【００７８】
尚、ここの絶縁性樹脂５０を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。（以上図７を参照）
続いて、前記封止体ＭＢを支持基板ＳＳから剥離する工程がある。
【００７９】
本発明では、貼着手段ＡＤとして熱可塑性樹脂を採用しているために、液状になるまで熱可塑性樹脂を加温し、その後、支持基板ＳＳから封止体ＭＢを剥離している。
【００８０】
前述したように、この導電路５１を含む封止体ＭＢは、前記加温工程の前でその平坦性が確立されている。よって、この加温工程で封止体ＭＢが加熱されるが、再度冷却されると、加温工程前の平坦性に戻るため、封止体ＭＢの平坦性は実質的に維持される。
【００８１】
また前記熱可塑性樹脂を貼着手段ＡＤとして採用する場合、絶縁性樹脂５０は、熱可塑性樹脂よりも熱硬化性樹脂が好ましい。熱硬化性樹脂は、いったん硬化すると溶けることがないため、この硬化温度よりも液化温度の高い熱可塑性樹脂を貼着手段ＡＤとして採用することができるからである。
【００８２】
金型温度は、樹脂の注入時よりも重合反応時の方が高く設定され、この温度で前記熱可塑性樹脂が液化していると、分離された導電路５１が支持基板ＳＳから簡単に剥がれてしまうからである。そのため熱可塑性樹脂は、その液化温度が、前記絶縁性樹脂５０の重合反応時のピーク温度よりも高い材料で選択される。重合反応時は、熱可塑性樹脂は接着剤として機能し、また剥離の際は、前記ピーク温度よりも高い温度で液化させ、封止体ＭＢを支持基板ＳＳから剥がしている。
【００８３】
本工程は、加温しなくても剥離させることができる。例えば、有機溶剤等の薬液で選択的に貼着手段を溶かすことができる。この場合、絶縁性樹脂５０としては、熱可塑性樹脂、熱硬化性樹脂の両方が採用できる。ここでは絶縁性樹脂をできる限り溶融しない薬液を選択することが望ましい。またＵＶシートと呼ばれる接着シートを採用しても良い。このシートは、本来接着性を有するが、紫外線が照射されることでその接着性が落ちたり、または接着性を無くすことができる材料である。例えば、ガラスまたはプラスチック等の透明基板を支持基板ＳＳとして採用すると、支持基板ＳＳの裏面からＵＶシートに紫外線照射をする事が可能となり、前記封止体を支持基板ＳＳから剥離することができる。
【００８４】
この支持基板ＳＳからの剥離が行われた後、導電路５１の裏面には、前記貼着手段ＡＤの一部が残存する恐れがあるため、封止体の裏面を研磨したり、導電路５１の裏面をライトエッチングして、前記導電路５１の裏面を清浄化しても良い。
【００８５】
以上の工程により、絶縁性樹脂５０に導電路５１の裏面が露出する構造となる。そして分離溝６１は、図１の分離溝５４となる。
【００８６】
最後に、必要によって露出した導電路５１に半田等の導電材を被着し、図１の如く回路装置として完成する。
【００８７】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、図２や図２８の様な回路を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００８８】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５３が実現できる。
【００８９】
本製造方法は、支持基板ＳＳを採用するが、最後には取り去る点にその特徴がある。図２６の従来の製造方法では、不要な支持基板５を装置として一体で構成しているため、製造コストが高く、その厚みも非常に厚い。しかし本発明では、支持基板ＳＳは、繰り返し再利用ができ、コストの低減が実現できると同時に回路装置として薄型・軽量化が実現できる特徴を有する。
【００９０】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置５６としての厚さは、厚くも薄くもできる特徴を有する。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
次に図９〜図１３、図８を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態（図１、図２）と実質同一であるため、詳細な説明は省略する。
【００９１】
まず図９の如く、支持基板ＳＳに貼着された第１の材料から成る導電箔６０を用意し、この導電箔６０上にエッチングレートの小さい第２の材料７０を被覆する。
【００９２】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００９３】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するように選択配置し、この被膜をマスクにして第１の材料をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図９を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を貫通するように取り除く工程がある。
【００９４】
図１０の如く、Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、図１１の如く、前記ホトレジストを介してエッチングすればよい。
【００９５】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも遅いため、エッチングが進むにつれてひさし５８がでてくる。
【００９６】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１２）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、封止体を支持基板ＳＳから剥離する工程（図１３）、および導電路裏面に導電被膜を形成して完成までの工程（図８）は、前製造方法と同一であるためその説明は省略する。
回路装置の製造方法を説明する第３の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるＩＣ回路を一単位としてマトリックス状に配置し、封止後に個別分離して、ＩＣ回路を構成した回路装置とする製造方法を図１４〜図２０を参照して説明する。尚、ここでは図２の構造、特に図２Ｃの断面図を使って説明してゆく。また本製造方法は、第１の実施の形態、第２の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【００９７】
まず図１４の如く、支持基板ＳＳに貼着材ＡＤを介してシート状の導電箔６０が貼り合わさりれたものを用意する。
【００９８】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０を貫通するように除去する工程がある。
【００９９】
まず、図１５の如く、Ｃｕ箔６０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【０１００】
エッチングにより形成された分離溝６１の側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【０１０１】
またここの分離溝６１の側壁は、非異方性的にエッチングされるため湾曲となる。この除去工程は、ウェットエッチング、ドライエッチングが採用できる。そしてこの湾曲構造によりアンカー効果が発生する構造となる。（詳細は、回路装置の製造方法を説明する第１の実施の形態を参照）
尚、図１５に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【０１０２】
続いて、図１７の如く、分離溝６１が形成された導電路５１に回路素子５２Ａを電気的に接続して実装する工程がある。
【０１０３】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【０１０４】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線５５Ａを介して接続される。
【０１０５】
更に、図１８に示すように、前記回路素子５２を被覆し、且つ分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【０１０６】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、実装された回路素子の一番高い所から約１００μｍ程度が被覆されるように調整されている。この厚みは、回路装置の強度を考慮して厚くすることも、薄くすることも可能である。
【０１０７】
続いて、導電路５１を含み絶縁性樹脂５０で封止された封止体ＭＢを支持基板ＳＳから剥剥離する工程がある。この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【０１０８】
更に、図１９の如く、露出した導電路５１に半田等の導電材を被着する。
【０１０９】
最後に、図２０の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【０１１０】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１１１】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【０１１２】
以上の第１〜第３の実施の形態で説明した製造方法は、図２８で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド２６と一体で成り、他端が回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を持って支持されているため、抜けを防止できるメリットを有する。
【０１１３】
更には、絶縁性樹脂５０の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
図２７の右側には、本発明を簡単にまとめたフローが示されている。支持基板にＣｕ箔を貼着、Ａｇ、ＡｕまたはＮｉ等のメッキ、Ｃｕ箔エッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、支持基板からの剥離、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【０１１４】
図２１は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたウェハスケール型のＣＳＰやＢＧＡ等が該当する。また図２２は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１１５】
図２３は、実層構造について説明するものである。図２３Ａは、プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、８１、８３が実装されたものである。
【０１１６】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、回路装置の熱を前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１１７】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１１８】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１１９】
また図２３Ｂは、本発明により製造された回路装置９０を、図２３Ａの実装基板８４として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールＴＨが形成されている程度であるが、本発明では、ＩＣ回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも１つの回路（システムとして内蔵させても良い）が内蔵されているものである。
【０１２０】
また、従来では、支持基板としてプリント基板、セラミック基板等が一体で構成されていたが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、しかもその重量を軽くできる。
【０１２１】
また本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１２２】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【０１２３】
尚、符号９３で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板９０の中に埋め込まれた導電路と回路素子９１等に形成された電極との短絡を防止できる。
従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用して実装基板モジュールを完成でき、直接セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【０１２４】
【発明の効果】
以上の説明から明らかなように、本発明では、回路素子、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よってコストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されているために、これらの問題を解決することができる。
【０１２５】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２５の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１２６】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【０１２７】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチＱＦＰ等を図２３Ｂの如き、支持基板に実装しても、回路装置自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【０１２８】
また導電路の側面が湾曲構造をしており、更には導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【０１２９】
また、絶縁性樹脂の被着時まで支持基板で全体を支持し、この支持基板を剥離することにより回路装置として実現している。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で回路装置を構成できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。また分離溝の形成工程に湾曲構造も形成でき、アンカー効果のある構造も同時に実現できる。
【０１３０】
また図２７から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。
【０１３１】
次に平坦な支持基板の上で絶縁性樹脂を封止できるため、絶縁性樹脂と導電箔の熱膨張係数差による反り、絶縁性樹脂と回路素子の熱膨張係数差による反りを防止することができる。
【０１３２】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【０１３３】
最後に本回路装置を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１３４】
これは、最近システムＬＳＩが盛んに開発されているが、このＬＳＩを回路素子として実装することにより、このシステムＬＳＩよりも更に大規模な回路が、薄型軽量で実現できる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置の製造方法を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図である。
【図２４】従来の回路装置の実装構造を説明する図である。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図である。
【図２７】従来と本発明の回路装置の製造方法を説明する図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし
ＳＳ 支持基板
ＡＤ 貼着手段
Claims (7)
- 支持基板の上に導電箔を貼着する工程と、
前記導電箔をエッチングすることにより、複数のダイパッド、複数のボンディングパッド、前記複数のボンディングパッドに含まれる第１のパッドおよび第２のパッドと一体であり、その間を延在する配線とから構成されるユニットをマトリックス状に複数個形成する工程と、
前記複数のダイパッドに含まれる第１のダイパッドに第１の半導体素子を固着し、前記複数のダイパッドに含まれる第２のダイパッドに第２の半導体素子を固着する工程と、
前記第１の半導体素子上の電極と前記第１のパッドを電気的に接続するとともに、前記第２の半導体素子上の電極と前記第２のパッドを電気的に接続することにより、前記配線を介して第１の半導体素子と前記第２の半導体素子を電気的に接続する工程と、
前記複数のユニットと前記複数のユニットに固着された前記半導体素子が一体となって被覆されるように絶縁性樹脂にてモールドする工程と、
前記支持基板から前記ユニットの裏面および前記絶縁性樹脂の裏面を剥がす工程と、
前記ユニット間に位置する前記絶縁性樹脂を取り除いて各ユニット毎の回路装置にする工程とを具備することを特徴とする回路装置の製造方法。 - 導電箔をエッチングすることにより、複数のダイパッド、複数のボンディングパッド、前記複数のボンディングパッドに含まれる第１のパッドおよび第２のパッドと一体であり、その間を延在する配線とから構成されるユニットがマトリックス状に複数個形形成され、前記複数のダイパッドに含まれる第１のダイパッドには第１の半導体素子が固着され、前記複数のダイパッドに含まれる第２のダイパッドには第２の半導体素子が固着され、前記第１の半導体素子上の電極と前記第１のパッドとは電気的に接続され、前記第２の半導体素子上の電極と前記第２のパッドとが電気的に接続されることにより、前記配線を介して第１の半導体素子と前記第２の半導体素子とが電気的に接続されており、前記複数のユニットと前記複数のユニットに固着された前記半導体素子とを一体としてモールドする絶縁性樹脂が貼着された支持基板を用意する工程と、
前記支持基板から前記ユニットの裏面および前記絶縁性樹脂の裏面を剥がす工程と、
前記ユニット間に位置する前記絶縁性樹脂を取り除いて各ユニット毎の回路装置にする工程とを具備することを特徴とする回路装置の製造方法。 - 前記半導体素子と前記ボンディングパッドは、金属細線で接続されることを特徴とする請求項１または請求項２記載の回路装置の製造方法。
- 前記支持基板は、モールド時の加熱、冷却によって実質平坦性を維持する材料から成ることを特徴とする請求項１記載または請求項２記載の回路装置の製造方法。
- 前記支持基板は、金属基板から成ることを特徴とする請求項４記載の回路装置の製造方法。
- 前記金属基板は、ＣｕまたはＡｌから成ることを特徴とする請求項５記載の回路装置の製造方法。
- 前記回路装置は、配線を含み、電子回路を構成することを特徴とする請求項１または請求項２記載の回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088828A JP3691335B2 (ja) | 2000-03-28 | 2000-03-28 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088828A JP3691335B2 (ja) | 2000-03-28 | 2000-03-28 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274184A JP2001274184A (ja) | 2001-10-05 |
| JP3691335B2 true JP3691335B2 (ja) | 2005-09-07 |
Family
ID=18604650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088828A Expired - Fee Related JP3691335B2 (ja) | 2000-03-28 | 2000-03-28 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691335B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884662B1 (ko) * | 2004-07-15 | 2009-02-18 | 다이니폰 인사츠 가부시키가이샤 | 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 |
| US7943427B2 (en) | 2004-07-15 | 2011-05-17 | Dai Nippon Printing Co., Ltd. | Semiconductor device, substrate for producing semiconductor device and method of producing them |
| JP4303282B2 (ja) | 2006-12-22 | 2009-07-29 | Ｔｄｋ株式会社 | プリント配線板の配線構造及びその形成方法 |
| US7875988B2 (en) * | 2007-07-31 | 2011-01-25 | Seiko Epson Corporation | Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
| JP4902627B2 (ja) * | 2008-12-04 | 2012-03-21 | 大日本印刷株式会社 | 半導体装置 |
| US9502596B2 (en) * | 2013-06-28 | 2016-11-22 | Sunpower Corporation | Patterned thin foil |
| JP7443875B2 (ja) * | 2020-03-25 | 2024-03-06 | 株式会社村田製作所 | 伸縮性電子部品及び伸縮性電子部品実装基板 |
-
2000
- 2000-03-28 JP JP2000088828A patent/JP3691335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274184A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484696B1 (ko) | 회로 장치 및 그 제조 방법 | |
| KR100386520B1 (ko) | 회로 장치의 제조 방법 및 회로 장치 | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2005175509A (ja) | 回路装置 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP2001250883A (ja) | 回路装置の製造方法 | |
| JP2001223318A (ja) | 回路装置およびその製造方法 | |
| JP2002237545A (ja) | 回路装置の製造方法 | |
| JP2002026180A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |