JP2002026180A - 回路装置の製造方法 - Google Patents

回路装置の製造方法

Info

Publication number
JP2002026180A
JP2002026180A JP2000203160A JP2000203160A JP2002026180A JP 2002026180 A JP2002026180 A JP 2002026180A JP 2000203160 A JP2000203160 A JP 2000203160A JP 2000203160 A JP2000203160 A JP 2000203160A JP 2002026180 A JP2002026180 A JP 2002026180A
Authority
JP
Japan
Prior art keywords
circuit
conductive
circuit device
insulating resin
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000203160A
Other languages
English (en)
Inventor
Shinichi Toyooka
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000203160A priority Critical patent/JP2002026180A/ja
Publication of JP2002026180A publication Critical patent/JP2002026180A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等の支持基板を用いないで回路素子の実装を可
能にした回路装置の製造方法を提供する。 【解決手段】 導電箔６０を用意し、少なくとも導電路
５１と成る領域を除いた前記導電箔６０に、当該導電箔
の厚みよりも浅い分離溝５４を形成して複数の導電路５
１を形成する工程と、各回路装置５３を構成することに
なる各回路素子５２をマルチボンディングヘッドに保持
させ、実装エリア内の前記複数の導電路５１上にそれぞ
れ実装する工程と、前記分離溝５４に充填されるように
前記各回路装置５３を絶縁性樹脂５７で個別に被覆する
工程とを具備するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基板を不要にした薄型の回路装置の
製造工程において複数の導電路上に回路素子を実装する
回路装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピュータ等に採用されるた
め、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来、通常
のトランスファーモールドで封止されたパッケージ型半
導体装置がある。この半導体装置は、図１８に示すよう
にプリント基板ＰＳに実装される。
【０００４】また、このパッケージ型半導体装置１は、
半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層
３の側部から外部接続用のリード端子４が導出されたも
のである。
【０００５】しかし、このパッケージ型半導体装置１
は、リード端子４が樹脂層３から外に出ており、全体の
サイズが大きく、小型化、薄型化及び軽量化を満足する
ものではなかった。
【０００６】そのため、各社が競って小型化、薄型化及
び軽量化を実現すべく、色々な構造を開発し、最近では
ＣＳＰ（チップサイズパッケージ）と呼ばれる、チップ
のサイズと同等のウェハスケールＣＳＰ、またはチップ
サイズよりも若干大きいサイズのＣＳＰが開発されてい
る。
【０００７】図１９は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８及びダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そして、スルーホールＴＨを介して
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
た、ダイパッド９には前記ベアのトランジスタチップＴ
が実装され、トランジスタのエミッタ電極と第１の電極
７が金属細線１２を介して接続され、トランジスタのベ
ース電極と第２の電極８が金属細線１２を介して接続さ
れている。更にトランジスタチップＴを覆うようにガラ
スエポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できる利点を有する。
【００１０】また前記ＣＳＰ６は、図１８に示すように
プリント基板ＰＳに実装される。プリント基板ＰＳに
は、電気回路を構成する電極、配線が設けられ、前記Ｃ
ＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲま
たはチップコンデンサＣＣ等が電気的に接続されて実装
される。
【００１１】そして、このプリント基板で構成された回
路は、色々なセットの中に取り付けられる。
【００１２】次に、このＣＳＰの製造方法を図２０及び
図２１を参照しながら説明する。尚、図２１では、中央
のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】先ず、基材（支持基板）としてガラスエポ
キシ基板５を用意し、この両面に絶縁性接着剤を介して
Ｃｕ箔２０、２１を圧着する（以上、図２０Ａ参照）。
【００１４】続いて、第１の電極７，第２の電極８、ダ
イパッド９、第１の裏面電極１０及び第２の裏面電極１
１に対応するＣｕ箔２０、２１に耐エッチング性のレジ
スト２２を被覆し、Ｃｕ箔２０、２１をパターニングす
る。尚、パターニングは、表と裏で別々にしても良い
（以上、図２０Ｂ参照）。
【００１５】続いて、ドリルやレーザを利用してスルー
ホールＴＨのための孔を前記ガラスエポキシ基板に形成
し、この孔にメッキを施し、スルーホールＴＨを形成す
る。このスルーホールＴＨにより第１の電極７と第１の
裏面電極１０、第２の電極８と第２の裏面電極１０が電
気的に接続される（以上、図２０Ｃ参照）。
【００１６】更に、図面では省略をしたが、ボンデイン
グポストと成る第１の電極７，第２の電極８にＮｉメッ
キを施すと共に、ダイボンディングポストとなるダイパ
ッド９にＡｕメッキを施し、トランジスタチップＴをダ
イボンディングする。
【００１７】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している（以上、図２０Ｄ参照）。
【００１８】そして、必要によりダイシングすることで
個々の電気素子として分離している。図２０では、ガラ
スエポキシ基板５に、トランジスタチップＴが一つしか
設けられていないが、実際は、トランジスタチップＴが
マトリックス状に多数個設けられている。そのため、最
後にダイシング装置により個別分離される。
【００１９】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００２０】一方、セラミック基板を採用した製造方法
を図２１左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前述した製造方法の樹脂層を被覆するま
では図２０の製造方法と同じであるが、セラミック基板
は、非常にもろく、フレキシブルシートやガラスエポキ
シ基板と異なり、直ぐに欠けてしまうため金型を用いた
モールドができない問題がある。そのため、封止樹脂を
ポッティングし、硬化した後、封止樹脂を平らにする研
磨を施し、最後にダイシング装置を使って個別分離して
いる。
【００２１】ここで、図１９において、トランジスタチ
ップＴ、接続手段７〜１２及び樹脂層１３は、外部との
電気的接続、トランジスタの保護をする上で、必要な構
成要素であるが、これだけの構成要素で小型化、薄型
化、軽量化を実現する電気回路素子を提供するのは難し
かった。
【００２２】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００２３】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化を図る上で限界があった。
【００２４】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
【００２５】そこで、上記問題を解決するため、本出願
人は以下に説明する技術を開発した。
【００２６】即ち、電気的に分離された複数の導電路
と、所望の導電路上に実装された回路素子と、当該回路
素子を被覆し且つ前記導電路を一体に支持する絶縁性樹
脂とを備えた回路装置を提供することで、構成要素を最
小限にして上記課題を解決している。
【００２７】また、分離溝で電気的に分離された複数の
導電路と、所望の該導電路上に実装された回路素子と、
該回路素子を被覆し且つ前記導電路間の前記分離溝に充
填され前記導電路の裏面のみを露出して一体に支持する
絶縁性樹脂とを備えた回路装置を提供することで、導電
路の裏面が外部との接続に供することができスルーホー
ルを不要にでき、上記課題を解決している。
【００２８】更に、導電箔を用意し、少なくとも導電路
と成る領域を除いた前記導電箔に、前記導電箔の厚みよ
りも浅い分離溝を形成して導電路を形成する工程と、所
望の前記導電路上に回路素子を実装する工程と、前記回
路素子を被覆し、前記分離溝に充填されるように絶縁性
樹脂でモールドする工程と、前記分離溝を設けていない
厚み部分の前記導電箔を除去する工程とを具備する回路
装置の製造方法を提供することで、導電路を形成する導
電箔がスタートの材料であり、絶縁性樹脂がモールドさ
れるまでは導電箔が支持機能を有し、モールド後は絶縁
性樹脂が支持機能を有することで支持基板を不要にで
き、上記課題を解決している。
【００２９】また、導電箔を用意し、少なくとも導電路
と成る領域を除いた前記導電箔に、前記導電箔の厚みよ
りも浅い分離溝を形成して導電路を形成する工程と、所
望の前記導電路上に複数の回路素子を実装する工程と、
前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と、前記複数の回路素子
を被覆し、前記分離溝に充填されるように絶縁性樹脂で
モールドする工程と、前記分離溝を設けていない厚み部
分の前記導電箔を除去する工程と、前記絶縁性樹脂を切
断して個別の回路装置に分離する工程とを具備する回路
装置の製造方法を提供することで、多数個の回路装置を
量産でき、上記課題を解決している。尚、この技術は、
特願２０００−０２２６４６号にて既に出願している。
【００３０】
【発明が解決しようとする課題】上記発明により従来の
各種問題を解決することができたが、上記回路装置の製
造工程において、以下に説明する新たな問題が発生し
た。
【００３１】それは、支持基板として用いられる薄い導
電箔上に多数の回路素子（各回路装置に対して１個ある
いは複数個）をマトリックス状に実装する際に発生する
問題点である。
【００３２】即ち、図２２に示すようにフレーム（導電
性を有するＣｕ等の薄箔）６０上には同一パターンが繰
り返されており、各回路装置５３を構成する各回路素子
５２をそれぞれ実装する際、プリフォームやＡｇペース
トで行っていたが、上記プリフォーム（Ｐｂ−Ｓｎ，Ａ
ｕ）はフレーム６０の昇温、冷却、そして実装前の昇
温、実装時のプリフォームを溶かす温度、スクラブ後の
冷却は、所定時間内に行う必要がある。
【００３３】従って、上記Ｃｕ箔のような熱伝導性の良
いフレームを扱う場合には、実装部のみの加熱、冷却が
できず、周囲の回路素子まで熱の影響が出てしまい特性
保証ができない。そのため、従来では４〜５点の回路素
子までが前記所定時間内で対応できる限界であった。
【００３４】また、図２２に示すように断熱性を向上さ
せるために設けられるスリット１００によるスペース効
率の悪化という問題もあった。更には、トランスファモ
ールド型による樹脂封止工程において、このスリット１
００を介して樹脂がフレーム裏面に回ってしまう虞もあ
った。そのため、上記裏面に回りこんだ樹脂を取り除か
ないと、エッチング処理による各導電路の分離作業が行
えず、作業工程数が増えるという問題もある。
【００３５】また、各実装エリアが完全には分離されて
いないため、断熱ができない。そのため、１フレームに
対する最初の実装から最後の実装まで実装を終了させる
間に、プリフォームとフレーム間、回路素子裏面とプリ
フォーム間で拡散現象が発生するという問題もある。
【００３６】現在、上記した問題が解決できないと、従
来のフレームタイプのように１個から数個間隔でブロッ
ク化した隣との断熱が必要となり、生産効率が悪くな
る。そのため、導電箔上にまとめて回路素子を実装し、
全体をトランスファモールドし、それを各回路装置毎に
分離することによる生産性向上を可能にした上記回路装
置の特徴が活かせなくなる。
【００３７】そのため、現在では、このようなフレーム
タイプでは断熱の問題で、回路素子接合材としてＡｇペ
ーストしか実用化されていない。
【００３８】
【課題を解決するための手段】本発明は、上記課題に鑑
みてなされ、導電箔を用意し、少なくとも導電路と成る
領域を除いた前記導電箔に、当該導電箔の厚みよりも浅
い分離溝を形成して複数の導電路を形成する工程と、各
回路装置を構成することになる各回路素子をマルチボン
ディングヘッドに保持させ、前記複数の導電路上にそれ
ぞれ実装する工程と、前記分離溝に充填されるように前
記各回路装置を絶縁性樹脂で個別に被覆する工程とを具
備することで、ダイボンドする際、各回路素子を同時に
実装することができ、従来の課題を解決するものであ
る。
【００３９】また、このとき前記複数の回路素子を下面
に少なくとも当該回路素子の外形よりも大きい凹部を有
するマルチボンディングパッドで吸着保持させること
で、当該凹部の外枠で回路素子を位置決めしながら吸着
保持するため作業性が良い。更に言えば、当該凹部で回
路素子を吸着保持しながらスクラブ実装が可能になる。
従って、スクラブ実装することにより回路素子下の気泡
を出し、実装部にすが入るのを除去することができ、更
には、各種回路素子の厚みバラツキにも対応可能であ
る。
【００４０】また、前記マルチボンディングパッドは、
下に凸状態の吸着部を多数有する構成であることを特徴
とし、当該下に凸状態の吸着部で複数の回路素子を吸着
保持して実装する。
【００４１】更に、前記複数の回路素子は、前記マルチ
ボンディングパッドに吸着保持される前に仮ステージ上
に整列配置されていることで、当該マルチボンディング
パッドに複数の回路素子を１度に吸着保持させることが
可能になり、作業性が良い。
【００４２】また、前記複数の回路素子は、ピックアッ
プヘッドを介して直接、前記マルチボンディングパッド
に吸着保持させることを特徴とする。
【００４３】更に、前記分離溝に充填されるように前記
各回路装置を絶縁性樹脂で個別に被覆した後に、前記分
離溝が設けられていない側の前記導電箔を所定位置まで
除去し、そして前記絶縁性樹脂で個別に被覆された各回
路装置同士を分離する工程とを有することで、各回路装
置を分離する。このため、各回路装置同士は、最終段階
までは分離されず、従って導電箔を１枚のシートとして
各工程に供することができ、作業性が良い。
【００４４】
【発明の実施の形態】以下、本発明の一実施形態に係る
回路装置の製造方法について図面を参照しながら説明す
る。
【００４５】図１（ａ）には、絶縁性樹脂５０に埋め込
まれた導電路５１を有し、前記導電路５１上には回路素
子５２が実装され、前記絶縁性樹脂５０で導電路５１を
支持して成る回路装置５３が一対示されている。尚、図
１（ａ）では説明の便宜上、上述したように一対の回路
装置５３しか図示していないが、本来は多数の回路装置
５３が隣り合うように形成され（図２２参照）、それら
が最終的に分離されて図示したような個別の回路装置５
３となる。
【００４６】本構造は、回路素子５２Ａ、５２Ｂ、複数
の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１
Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの
材料で構成され、導電路５１間には、この絶縁性樹脂５
０で充填された分離溝６１が設けられる。そして、前記
個別の回路装置５３（を構成する前記導電路５１同士）
が、それぞれ絶縁性樹脂５０により支持されている。
【００４７】尚、前記絶縁性樹脂５０としては、エポキ
シ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニ
レンサルファイド等の熱可塑性樹脂を用いることができ
る。また、絶縁性樹脂５０は、金型を用いて固める樹
脂、塗布をして被覆できる樹脂であれば、全ての樹脂が
採用できる。更に、導電路５１としては、Ｃｕ（銅）を
主材料とした導電箔、Ａｌ（アルミニウム）を主材料と
した導電箔、またはＦｅ−Ｎｉ（鉄−ニッケル）、Ｃｕ
−Ａｌ（銅−アルミニウム）、Ａｌ−Ｃｕ−Ａｌ（アル
ミニウム−銅−アルミニウム）等の合金から成る導電箔
等を用いることができる。もちろん、他の導電材料でも
可能であり、特にエッチングできる導電材、レーザで蒸
発する導電材が好ましい。
【００４８】また、回路素子５２の接続手段は、金属細
線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボ
ール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペ
ースト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの回路素子
であれば、表面の電極と導電路５１との接続は、金属細
線が選択され、ＣＳＰ部品、ＳＭＤ部品であれば半田ボ
ールや半田バンプが選択される。
【００４９】更に、チップ抵抗、チップコンデンサは、
半田５５Ｂが選択される。またパッケージされた回路素
子、例えばＢＧＡ等を導電路５１に実装しても問題はな
く、これを採用する場合、接続手段は半田が選択され
る。更に言えば、前記回路素子５２としては、ＳｉＧ
ｅ、ＧａＡｓ等の化合物半導体から成る回路素子でも良
い。
【００５０】また、前記回路素子５２と導電路５１Ａと
の実装は、電気的接続が不要であれば、絶縁性接着剤が
選択され、また電気的接続が必要な場合は、導電被膜が
採用される。ここで、この導電被膜は、少なくとも一層
あれば良い。
【００５１】この導電被膜として考えられる材料は、Ａ
ｇ（銀）、Ａｕ（金）、Ｐｄ（パラジウム）またはＡｌ
（アルミニウム）等であり、蒸着、スパッタリング、Ｃ
ＶＤ等の低真空、または高真空下の被着、メッキまたは
焼結等により被覆される。
【００５２】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを実装できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略す
る。
【００５３】本回路装置５３は、導電路５１を封止樹脂
である絶縁性樹脂５０で支持しているため、支持基板が
不要となり、導電路５１、回路素子５２及び絶縁性樹脂
５０で構成される。この構成は、本発明の特徴である。
従来の技術の欄でも説明したように、従来の回路装置の
導電路は、支持基板で支持されていたり、リードフレー
ムで支持されているため、本来不要にしても良い構成が
付加されている。しかし、本回路装置は、必要最小限の
構成要素で構成され、支持基板を不要としているため、
薄型で安価となる特徴を有する。
【００５４】また、前記構成の他に、回路素子５２を被
覆し且つ前記導電路５１間の前記分離溝６１に充填され
て一体に支持する絶縁性樹脂５０を有している。
【００５５】この導電路５１間は、分離溝６１となり、
ここに絶縁性樹脂５０が充填されることで、お互いの絶
縁が図れる利点を有する。
【００５６】また、回路素子５２を被覆し且つ導電路５
１間の分離溝６１に充填され導電路５１の裏面のみを露
出して一体に支持する絶縁性樹脂５０を有している。
【００５７】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２０に示すように従来構造のスルー
ホールＴＨを不要にできる特徴を有する。
【００５８】しかも、回路素子がロウ材、Ａｕ、Ａｇ等
の導電被膜を介して直接実装されている場合、導電路５
１の裏面が露出されているため、回路素子５２Ａから発
生する熱を導電路５１Ａを介して実装基板に伝えること
ができる。特に放熱により、駆動電流の上昇等の特性改
善が可能となる半導体チップに有効である。
【００５９】また、本発明の特徴は、図６に示すように
導電路５１上に実装された所望の回路素子５２により構
成される各回路装置５３を、絶縁性樹脂５０で個別に樹
脂封止している点である。これにより、従来技術の項目
で説明したように、導電箔の一面（広い範囲）に渡って
絶縁性樹脂を被覆させたものに比して、導電箔（回路装
置）の反り発生を抑止できる。
【００６０】以下、上記回路装置の製造方法について図
１〜図６を参照しながら説明する。
【００６１】先ず、図２に示すようにシート状の導電箔
６０を用意する。この導電箔６０は、ロウ材の付着性、
ボンディング性、メッキ性が考慮されてその材料が選択
され、材料としては、Ｃｕを主材料とした導電箔、Ａｌ
を主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成
る導電箔等が採用される。
【００６２】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし、３００
μｍ以上でも１０μｍ以下でも基本的には良い。後述す
るように、導電箔６０の厚みよりも浅い分離溝６１が形
成できれば良い。
【００６３】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【００６４】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０の厚みよりも薄く除
去する工程がある。そして、この除去工程により形成さ
れた分離溝６１及び導電箔６０に絶縁性樹脂５０で被覆
する工程がある。
【００６５】先ず、導電箔６０の上に、ホトレジスト
（耐エッチングマスク）ＰＲを形成し、導電路５１とな
る領域を除いた導電箔６０が露出するようにホトレジス
トＰＲをパターニングする（以上、図３参照）。そし
て、前記ホトレジストＰＲを介してエッチングする（以
上、図４参照）。
【００６６】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００６７】また、この分離溝６１の側壁は、模式的に
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。ウェットエッチングの場合、エッチャントは、塩
化第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここで、ウェ
ットエッチングは、一般に非異方性にエッチングされる
ため、側面は湾曲構造になる。
【００６８】また、ドライエッチングの場合は、異方
性、非異方性でエッチングが可能である。現在では、Ｃ
ｕを反応性イオンエッチングで取り除くことは不可能と
いわれているが、スパッタリングで除去できる。更に、
スパッタリングの条件によって異方性、非異方性でエッ
チングできる。
【００６９】また、レーザでは、直接レーザ光を当てて
分離溝を形成でき、この場合は、どちらかといえば分離
溝６１の側面はストレートに形成される。
【００７０】更に言えば、ダイシングでは、曲折した複
雑なパターンを形成することは不可能であるが、格子状
の分離溝を形成することは可能である。
【００７１】尚、図３において、ホトレジストＰＲの代
わりにエッチング液に対して耐食性のある導電被膜を選
択的に被覆しても良い。導電路と成る部分に選択的に被
着すれば、この導電被膜がエッチング保護膜となり、レ
ジストを採用することなく分離溝をエッチングできる。
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐ
ｄまたはＡｌ等である。しかもこれら耐食性の導電被膜
は、ダイパッド、ボンディングパッドとしてそのまま活
用できる特徴を有する。
【００７２】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
実装できる。更に、Ａｇの導電被膜にはＡｕ細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
て、これらの導電被膜をそのままダイパッド、ボンディ
ングパッドとして活用できる利点を有する。
【００７３】続いて、図５に示すように分離溝６１が形
成された導電箔６０に回路素子５２を電気的に接続して
実装する工程がある。
【００７４】前記回路素子５２としては、Ｓｉ、ＳｉＧ
ｅ、ＧａＡｓ等の化合物材料から成るトランジスタ、ダ
イオード、ＩＣチップ、半導体レーザー等の回路素子、
チップコンデンサ、チップ抵抗等の受動素子である。ま
た、回路装置としての厚みは厚くなるが、ＣＳＰ、ＢＧ
Ａ等のフェイスダウンの回路素子も実装できる。
【００７５】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧
着によるボールボンディングあるいは超音波によるウェ
ッヂボンディング等で実装された金属細線５５Ａを介し
て接続される。また、５２Ｂはチップコンデンサまたは
受動素子であり、半田等のロウ材または導電ペースト５
５Ｂで実装される。
【００７６】この工程は、本発明の特徴を為す工程であ
り、図２２に示す実装エリア内の各回路装置５３毎に実
装される前記回路素子５２を、図１６（ａ），（ｂ）に
示すマルチボンディングパッド９０に吸着保持させた状
態で各回路装置５３を構成する各導電路５１上に１度の
ボンディング動作により実装する。尚、図１６（ａ）
は、図１６（ｂ）のＸ１−Ｘ１断面図であり、図１６
（ｂ）は説明の便宜上、前記ヘッド９０下面の各吸着孔
９１に吸着保持された回路素子５２を、その一部は実際
に保持された状態を示すため黒く塗り潰した状態で表
し、その他の回路素子５２を吸着孔９１の構成が参照で
きるように黒く塗り潰すことなく、その外形部のみを点
線で表している。
【００７７】従って、従来に比べて広い実装エリアに対
し、昇温、冷却を所定時間内で作業できるため、回路素
子特性への影響を抑止することができる。
【００７８】更に言えば、従来のように１個あるいは数
個ずつ狭いエリア毎に実装する実装方法に比べて実装作
業時間を大幅に短縮化することができる。
【００７９】尚、本実施形態のマルチボンディングパッ
ド９０は、下面に多数の吸着孔９１を有し、当該吸着孔
９１を介して各回路素子５２を吸着保持し、当該マルチ
ボンディングパッド９０を介して各回路素子５２が前記
複数の導電路５１上に実装される。
【００８０】また、図１７（ａ），（ｂ），（ｃ）にマ
ルチボンディングパッドの他の実施形態を示す。図１７
（ａ）に示すマルチボンディングパッド９０Ａの特徴
は、下面に断面形状が上に凸状の複数の凹部９２を有
し、当該凹部９２毎に設けられた吸着孔９１を介して各
回路素子５２を吸着保持することである。尚、前記凹部
９２は、図１７（ａ）に示すようにその外枠（傾斜部）
で前記回路素子５２の外縁部に当接し、当該回路素子５
２を位置決め可能に構成されている。尚、図１７（ａ）
は、図１７（ｂ）のＸ２−Ｘ２断面図であり、図１７
（ｂ）は説明の便宜上、前記ヘッド９０下面の各吸着孔
９１に吸着保持された回路素子５２を、その一部は実際
に保持された状態を示すため黒く塗り潰した状態で表
し、その他の回路素子５２を吸着孔９１や凹部９２の構
成を参照できるように黒く塗り潰さずに、その外形部の
みを点線で表している。
【００８１】更に、図１７（ｃ）に示すマルチボンディ
ングパッド９０Ｂの特徴は、下面に断面形状が下に凸状
の複数の吸着部９３を有し、当該吸着部９３毎に設けら
れた吸着孔を介して各回路素子５２を吸着保持するもの
でも良い。
【００８２】そして、前記マルチボンディングパッド９
０，９０Ａ，９０Ｂは、実装座標に合わせて吸着孔ピッ
チの異なるものに交換すれば良い。また、同様に、マル
チボンディングパッド９０Ａは、扱う回路素子５２のサ
イズに対応させて凹部サイズの異なるものに交換すれば
良い。
【００８３】このようなマルチボンディングパッドを用
いた実装作業でも、従来に比べて広い実装エリアに対
し、昇温、冷却を所定時間内で作業できるため、回路素
子特性への影響を抑止することができる。また、従来の
ように１個あるいは数個ずつ狭いエリア毎に実装する実
装方法に比べて実装作業時間を大幅に短縮化することが
できる。尚、図１６，図１７に示すように、本実施形態
では1度の実装作業により実装エリア内に実装される回
路素子５２を２５個として説明しているが、これは一例
に過ぎず適宜変更可能なものである。
【００８４】更に、上記凹部９２を有するマルチボンデ
ィングパッド９０Ａによる実装では、各凹部９２で回路
素子５２を位置決めしながら吸着保持し、当該回路素子
５２を所望の導電路５１上にスクラブ実装でき、実装作
業性が向上する。
【００８５】また、当該凹部９２を有するマルチボンデ
ィングパッド９０Ａでは、回路素子５２の表面を保護す
ることができる。更に、各回路素子５２の厚さばらつき
の吸収や異なる種類の回路素子５２の厚み違いにも対応
可能になる。
【００８６】更に、このように複数の回路素子５２をマ
ルチボンディングパッド９０，９０Ａ，９０Ｂに吸着保
持させる方法として、以下の方法が考えられる。
【００８７】即ち、第１に仮ステージ（図示省略）を用
意しておき、回路素子供給部、例えばウエハ状態やトレ
イに収納した状態の回路素子５２をピックアップヘッド
（図示省略）で１個ずつ吸着し、当該仮ステージ上に所
定ピッチ（前記各回路素子５２が実装される複数の導電
路５１の間隔に相当する。）で一旦、当該各回路素子５
２を載置させ、これらを前記マルチボンディングパッド
９０，９０Ａ，９０Ｂで１度に吸着保持させれば良い。
このときの仮ステージは、ゲルパッドでも金属板等でも
良く、金属平面上に載置させる場合には、仮置き時に前
記回路素子５２の姿勢が変化しないように真空吸着機構
等を準備しておくと良い。
【００８８】第２に、回路素子供給部としてのウエハや
トレイ上の回路素子５２を前記ピックアップヘッドを介
して直接、前記マルチボンディングパッド９０，９０
Ａ，９０Ｂに吸着保持させていき、所定数の回路素子５
２が吸着保持された後、当該マルチボンディングパッド
９０，９０Ａ，９０Ｂで複数の導電路５１に当該各回路
素子５２を実装させれば良い。
【００８９】以上説明したように、本発明では、フレー
ムの加熱、冷却の所定時間内での作業完了を実現するこ
とができるので、本回路装置が目指すマルチリード、多
点取りが可能になる。即ち、従来では、Ｃｕ箔のような
熱伝導性の良いフレームを扱う場合には、加熱、冷却を
局部的に行わないと、回路素子の特性が保証されないた
め、1点あるいは数点ずつといった狭いエリア内毎に回
路素子の実装作業を行っていたが、本発明ではマルチボ
ンディングパッド９０，９０Ａ，９０Ｂで１度に複数の
回路素子５２を吸着保持し、複数の導電路５１上に実装
可能となり、作業性が良い。
【００９０】また、このような実装方法を採用すること
で、従来のような問題をクリアすることができるため、
回路素子接合材としてＡｇペースト以外の半田ペース
ト、半田プリフォーム、Ａｕプリフォーム等でも実用化
できるようになる。
【００９１】更に、図６に示すように前記導電箔６０及
び分離溝６１に絶縁性樹脂５０を付着する工程がある。
これは、トランスファーモールド、インジェクションモ
ールド、またはディッピングやポッティング等により実
現できる。樹脂材料としては、エポキシ樹脂等の熱硬化
性樹脂がトランスファーモールドで実現でき、ポリイミ
ド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂
はインジェクションモールドで実現できる。
【００９２】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
１００μｍ程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。
【００９３】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電路５１となる導電箔６０が支持基板とな
ることである。従来では、図２０のように、本来必要と
しない支持基板５を採用して導電路７〜１１を形成して
いるが、本発明では、支持基板となる導電箔６０は、そ
のまま電極材料として必要な材料である。そのため、構
成材料を極力省いて作業できる利点を有し、コストの低
下も実現できる。
【００９４】また、前記分離溝６１は、導電箔６０の厚
みよりも浅く形成されているため、導電箔６０が導電路
５１として個々に分離されていない。従って、シート状
の導電箔６０として一体で取り扱え、絶縁性樹脂をモー
ルドする際、金型への搬送、金型への実装の作業が非常
に簡便であるという特徴を有する。
【００９５】そして、本工程の特徴は、前述した導電路
５１と、当該導電路５１上に実装された回路素子５２と
から成る回路装置５３を、各回路装置５３毎に個別にト
ランスファーモールドしていることである（図６参
照）。
【００９６】これにより、従来のように導電箔６０の一
面（広い範囲）に絶縁性樹脂５０を一括してモールドし
た際の導電箔６０の反り発生を抑止できるという利点が
ある。
【００９７】尚、樹脂内に反り防止用のフィラーを混入
し、反りの発生を抑制する方法も考えられるが、完全に
はその発生を抑止することはできない。更には、回路素
子５２として発光ダイオードや半導体レーザー等の光を
発光する素子、またＩｒＤＡ等のように光を送受光する
素子を封止する樹脂の場合には、光が乱反射してしまう
ためにフィラー等は混入できない。従って、このような
場合に本発明の個別モールド方法を適用すると有効であ
る。もちろん、この場合の樹脂は、光を透過可能なもの
である必要があり、いわゆる透明樹脂と呼ばれるもの、
また不透明であるが所定の波長の光を透過可能な樹脂が
用いられる。
【００９８】続いて、導電箔６０の裏面を化学的及び／
または物理的に除き、導電路５１として分離する工程が
ある。ここで、この除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００９９】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図６では点線で
示している。その結果、約４０μｍの厚さの導電路５１
となって分離される。また、絶縁性樹脂５０が露出する
手前まで、導電箔６０を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、絶縁性樹脂
５０を露出させても良い。
【０１００】この結果、絶縁性樹脂５０の表面に各導電
路５１の表面が露出する構造となる（以上、図６参
照）。しかし、この状態でも、図６に示すように導電箔
６０は、１つのシートとして扱えるため、作業性が良
い。
【０１０１】そして最後に、必要によって露出した導電
路５１の表面に半田等の導電材（図１（ａ）では、特に
符号を付した説明は省略しているが、絶縁性樹脂５０の
表面から突出した部分に相当する。）を被着すること
で、回路装置５３が完成する（以上、図１（ａ）参
照）。尚、導電路５１の表面に半田等の導電材を被着さ
せておくことで、導電路５１の酸化が防止される。
【０１０２】尚、導電路５１の裏面に導電被膜を被着す
る場合、図２の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。また、この導電被膜は、エッチングに対して耐性が
ある材料が良い。更に、この導電被膜を採用した場合、
研磨をせずにエッチングだけで導電路５１として分離で
きる。
【０１０３】更にまた、本製造方法では、導電箔６０に
トランジスタとチップ抵抗が実装されているだけである
が、これを１単位としてマトリックス状に配置しても良
いし、どちらか一方の回路素子を１単位としてマトリッ
クス状に配置しても良い。この場合は、後述するように
ダイシング装置で個々に分離されて、回路装置５３が完
成する。
【０１０４】また、配線を導電路として形成し、ハイブ
リッド回路として形成しても良く、これをマトリックス
状に形成しても良い。
【０１０５】尚、分離ラインは、図６に示した矢印のと
ころであり、ダイシング、カット、チョコレートブレー
ク等で実現できる。更には、後述するプレス等による剥
離方法等でも良い。ここで、プレス機構（一点鎖線参
照）等による剥離方法を採用する場合には、図１（ｂ）
に示すように回路装置５３を被覆する絶縁性樹脂５０の
両端部の銅片５１Ｄが剥がれた状態となる。そして、こ
の場合にはフレームカット金型が不要になり、コスト低
減を図る上で有効である。また、全面が導電箔６０とな
っている上に絶縁性樹脂５０をモールドすることで、樹
脂の裏面廻りがなく、裏面のバリ取り処理が不要となる
ため、作業性が良いという利点もある。
【０１０６】更に言えば、特にダイシングは通常の回路
装置の製造方法において多用されるものであり、非常に
サイズの小さい物も分離可能であるため、好適である。
【０１０７】また、図２１の右側には、本発明を簡単に
まとめたフローが示されている。Ｃｕ箔の用意、Ａｇま
たはＮｉ等のメッキ、ハーフエッチング、ダイボンド、
ワイヤーボンデイング、トランスファーモールド、裏面
Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工
程で回路装置が実現できる。しかも支持基板をメーカー
から供給することなく、全ての工程を内作することがで
きる。
【０１０８】以上の製造方法によって、絶縁性樹脂５０
に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導
電路５１の裏面が一致する平坦な回路装置５３が実現で
きる。
【０１０９】本製造方法の特徴は、絶縁性樹脂５０を支
持基板として活用し導電路５１の分離作業ができること
にある。絶縁性樹脂５０は、導電路５１を埋め込む材料
として必要な材料であり、図２０に示す従来の製造方法
のように、不要な支持基板５を必要としない。従って、
最小限の材料で製造でき、コストの低減が実現できる特
徴を有する。
【０１１０】そして、前述したように導電路５１と、当
該導電路５１上に実装された回路素子５２とから成る回
路装置５３を、各回路装置５３毎に個別にトランスファ
ーモールドすることで、反りの発生を抑止できるという
特徴を有している。特に、反り防止用のフィラーを混入
できない樹脂を扱う場合に好適である。
【０１１１】尚、導電路５１表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着時に調整できる。従っ
て、実装される回路素子により違ってくるが、回路装置
５３としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μ
ｍの導電路５１と回路素子が埋め込まれた回路装置５３
になる（以上、図１（ａ）参照）。
【０１１２】また、本発明が適用される回路装置の他の
実施形態について図７を参照しながら説明する。
【０１１３】本回路装置５６の構造は、導電路５１の表
面に導電被膜５７が形成されており、それ以外は、図１
の構造と実質同一である。よって、この導電被膜５７に
ついて説明する。
【０１１４】第１の特徴は、導電路や回路装置の反りを
防止するために導電被膜５７を設ける点である。
【０１１５】一般に、絶縁性樹脂と導電路材料（以下、
第１の材料と呼ぶ。）の熱膨張係数の差により、回路装
置自身が反ったり、また導電路が湾曲したり剥がれたり
する。更に、導電路５１の熱伝導率が絶縁性樹脂の熱伝
導率よりも優れているため、導電路５１の方が先に温度
上昇して膨張する。そのため、第１の材料よりも熱膨張
係数の小さい第２の材料を被覆することにより、導電路
の反り、剥がれ、回路装置の反りを防止することができ
る。特に、第１の材料としてＣｕを採用した場合、第２
の材料としてはＡｕ、Ｎｉ、Ｐｄ等が良い。Ｃｕの膨張
率は１６．７×１０-6で、Ａｕの膨張率は１４×１
０-6、Ｎｉの膨張率は１２．８×１０-6、Ｐｄの膨張率
は８．９×１０-6である。尚、Ａｇ，Ａｌ等でも構わな
い。
【０１１６】第２の特徴は、第２の材料によりアンカー
効果を持たせている点である。第２の材料によりひさし
５８が形成され、しかも導電路５１と被着したひさし５
８が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１の抜けを防止できる構造とな
る。
【０１１７】以下、上記第２の実施形態に係る回路装置
の製造方法について図７〜図１２を参照しながら説明す
る。尚、ひさしとなる第２の材料７０が被着される以外
は、第１の実施形態と実質同一であるため、詳細な説明
は省略する。
【０１１８】先ず、図８に示すように第１の材料から成
る導電箔６０の上にエッチングレートの小さい第２の材
料７０（以下、導電被膜７０とも称す。）が被覆された
導電箔６０を用意する。
【０１１９】例えば、導電箔６０としてのＣｕ箔上にＮ
ｉから成る第２の材料７０を被着すると、塩化第二鉄ま
たは塩化第二銅でＣｕとＮｉが一度にエッチングでき、
エッチングレートの差によりＮｉがひさし５８と成って
形成されるため好適である。太い実線がＮｉから成る導
電被膜７０であり、その膜厚は１〜１０μｍ程度が好ま
しい。また、Ｎｉの膜厚が厚い程、ひさし５８が形成さ
れ易い。
【０１２０】更に、第２の材料は、第１の材料と選択エ
ッチングできる材料を被覆しても良い。この場合、先ず
第２の材料から成る被膜を導電路５１の形成領域に被覆
するようにパターニングし、この被膜をマスクにして第
１の材料から成る被膜をエッチングすればひさし５８が
形成できるからである。この場合の第２の材料として
は、Ａｌ、Ａｇ、Ａｕ等が考えられる（以上、図８参
照）。
【０１２１】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０の厚みよりも薄く取
り除く工程がある。
【０１２２】導電被膜７０の上に、ホトレジストＰＲを
形成し、導電路５１となる領域を除いた導電被膜７０が
露出するようにホトレジストＰＲをパターニングし、前
記ホトレジストＰＲを介してエッチングすれば良い。
【０１２３】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、導電被膜７
０（Ｎｉ）のエッチングレートが導電箔６０（Ｃｕ）の
エッチングレートよりも小さいため、エッチングが進む
につれてひさし５８がでてくる。
【０１２４】尚、前記分離溝６１が形成された導電箔６
０に回路素子５２を実装する工程（図１１）、前記導電
箔６０及び分離溝６１に絶縁性樹脂５０を被覆する。こ
のとき、各回路装置５３を１単位として絶縁性樹脂５０
にて個別モールドする。これにより、導電箔６０の一面
（広い範囲）に一括して絶縁性樹脂５０をモールドする
ものに比べて、導電箔６０の反りの発生を抑止できる。
そして、導電箔６０の裏面を化学的及び／または物理的
に除き、導電路５１として分離する工程（図１２）、及
び導電路裏面に導電被膜を形成して完成までの工程（図
７）は、前述した製造方法と同一であるため、その説明
は省略する。
【０１２５】尚、図示した説明は省略するが、分離工程
において、プレスによる剥離方法を採用する場合には、
図１（ｂ）と同様に回路装置５６を被覆する絶縁性樹脂
５０の両端部の銅片（並びに導電被膜）が剥がれた状態
となる。そして、この場合にはフレームカット金型が不
要になり、コスト低減を図る上で有効である。また、全
面が導電箔６０となっている上に絶縁性樹脂５０をモー
ルドすることで、樹脂の裏面廻りがなく、裏面のバリ取
り処理が不要となるため、作業性が良いという利点もあ
る。
【０１２６】更に、本発明は、一種類の回路素子をマト
リックス状に配置し、各回路素子を絶縁性樹脂で個別封
止した後に、それぞれを分離してディスクリート素子、
ＩＣ素子とするものに適用するものであっても良い。
【０１２７】以下、更なる回路装置の種類及びこれらの
実装方法の実施形態について説明する。
【０１２８】図１３は、フェイスダウン型の回路素子８
０を実装した回路装置８１を示すものである。回路素子
８０としては、ベアの半導体チップ、表面が封止された
ＣＳＰやＢＧＡ等が該当する。また、図１４は、チップ
抵抗やチップ抵抗等の受動素子８２が実装された回路装
置８３を示すものである。これらは、支持基板が不要で
あるため、薄型であり、しかも絶縁性樹脂で封止されて
あるため、耐環境性にも優れたものである。
【０１２９】更に、図１５は、実層構造について説明す
るものである。プリント基板や金属基板、セラミック基
板等の実装基板８４に形成された導電路８５に今まで説
明してきた本発明の回路装置５３、８１、８３が実装さ
れたものである。
【０１３０】特に、半導体チップ５２の裏面が実装され
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、前記導電路８５を介して放熱させ
ることができる。また実装基板８４として金属基板を採
用すると、金属基板の放熱性も手伝って更に半導体チッ
プ５２の温度を低下させることができる。そのため、半
導体チップの駆動能力を向上させることができる。
【０１３１】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【０１３２】また、金属基板としては、Ａｌ基板、Ｃｕ
基板、Ｆｅ基板が好ましく、また導電路８５との短絡が
考慮されて、絶縁性樹脂及び／または酸化膜等が形成さ
れている。
【０１３３】
【発明の効果】以上の説明から明らかなように、本発明
ではマルチボンディングパッドで１度に複数の回路素子
５２を吸着保持し、実装エリア内の複数の導電路５１上
への実装が可能となり、フレームの加熱、冷却の所定時
間内での作業完了を実現することができるようになる。
従って、作業時間の短縮による回路素子特性への影響を
抑止でき、従来の1点あるいは数点ずつといった狭いエ
リア内毎に回路素子の実装作業を行うものに比して作業
性が向上する。
【０１３４】また、前記分離溝に充填されるように前記
各回路装置を絶縁性樹脂で個別に被覆した後に、前記分
離溝が設けられていない側の前記導電箔を所定位置まで
除去し、そして前記絶縁性樹脂で個別に被覆された各回
路装置同士を分離しているため、各回路装置同士は、最
終段階までは分離されず、従って導電箔を１枚のシート
として各工程に供することができ、作業性が向上する。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置の製造方法を説明する図であ
る。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
【図７】本発明の他の回路装置を説明する図である。
【図８】本発明の他の回路装置の製造方法を説明する図
である。
【図９】本発明の他の回路装置の製造方法を説明する図
である。
【図１０】本発明の他の回路装置の製造方法を説明する
図である。
【図１１】本発明の他の回路装置の製造方法を説明する
図である。
【図１２】本発明の他の回路装置の製造方法を説明する
図である。
【図１３】本発明の他の回路装置を説明する図である。
【図１４】本発明の他の回路装置を説明する図である。
【図１５】本発明の他の回路装置の製造方法を説明する
図である。
【図１６】本発明に採用されるマルチボンディングヘッ
ドを示す図である。
【図１７】本発明に採用される他のマルチボンディング
ヘッドを示す図である。
【図１８】従来の回路装置の実装構造を説明する図であ
る。
【図１９】従来の回路装置を説明する図である。
【図２０】従来の回路装置の製造方法を説明する図であ
る。
【図２１】従来と本発明の回路装置の製造方法を説明す
る図である。
【図２２】従来の回路装置の製造方法を説明する図であ
る。
【符号の説明】
５０ 絶縁性樹脂 ５１ 導電路 ５２ 回路素子 ５３ 回路装置 ６０ 導電箔 ６１ 分離溝 ９０ マルチボンディングヘッド ９０Ａ マルチボンディングヘッド ９０Ｂ マルチボンディングヘッド ９１ 吸着孔 ９２ 凹部 ９３ 吸着部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 導電箔を用意し、少なくとも導電路と成
    る領域を除いた前記導電箔に、前記導電箔の厚みよりも
    浅い分離溝を形成して複数の導電路を形成する工程と、 各回路装置を構成することになる各回路素子をマルチボ
    ンディングヘッドに保持させ、前記複数の導電路上にそ
    れぞれ実装する工程と、 前記分離溝に充填されるように前記各回路装置を絶縁性
    樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
    置まで除去する工程とを具備することを特徴とする回路
    装置の製造方法。
  2. 【請求項２】 導電箔を用意し、少なくとも導電路と成
    る領域を除いた前記導電箔に、前記導電箔の厚みよりも
    浅い分離溝を形成して複数の導電路を形成する工程と、 各回路装置を構成することになる各回路素子をマルチボ
    ンディングヘッドに保持させ、前記複数の導電路上にそ
    れぞれ実装する工程と、 前記分離溝に充填されるように前記各回路装置を絶縁性
    樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
    置まで除去する工程と、 前記絶縁性樹脂で個別に被覆された各回路装置同士を分
    離する工程とを具備することを特徴とする回路装置の製
    造方法。
  3. 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
    ッケル、銅−アルミニウム、アルミニウム−銅−アルミ
    ニウムのいずれかで構成されることを特徴とする請求項
    １あるいは請求項２に記載された回路装置の製造方法。
  4. 【請求項４】 前記導電箔に選択的に形成される前記分
    離溝は化学的あるいは物理的エッチングにより形成され
    ることを特徴とする請求項１あるいは請求項２に記載さ
    れた回路装置の製造方法。
  5. 【請求項５】 前記回路素子は半導体ベアチップ、チッ
    プ回路部品、ＣＳＰ部品、ＳＭＤ部品のいずれかあるい
    は各種組合せで実装されることを特徴とする請求項１あ
    るいは請求項２に記載された回路装置の製造方法。
  6. 【請求項６】 前記絶縁性樹脂はトランスファーモール
    ドあるいはインジェクションモールドあるいはポッティ
    ングで付着されることを特徴とする請求項１あるいは請
    求項２に記載された回路装置の製造方法。
  7. 【請求項７】 前記絶縁性樹脂で封止された個別の回路
    装置をダイシングにより、またはプレスにより分離する
    ことを特徴とする請求項２に記載された回路装置の製造
    方法。
  8. 【請求項８】 前記複数の回路素子は、下面に多数の吸
    着孔を有する前記マルチボンディングパッドに吸着保持
    された状態で、前記複数の導電路上に実装されることを
    特徴とする請求項１あるいは請求項２に記載された回路
    装置の製造方法。
  9. 【請求項９】 前記複数の回路素子は、下面に少なくと
    も当該回路素子の外形よりも大きい凹部を、そして当該
    凹部毎に吸着孔を有する前記マルチボンディングパッド
    に吸着保持された状態で、前記複数の導電路上に実装さ
    れることを特徴とする請求項１あるいは請求項２に記載
    された回路装置の製造方法。
  10. 【請求項１０】 前記複数の回路素子は、下面に少なく
    とも下に凸状態の吸着部を多数有する前記マルチボンデ
    ィングパッドに吸着保持された状態で、前記複数の導電
    路上に実装されることを特徴とする請求項１あるいは請
    求項２に記載された回路装置の製造方法。
  11. 【請求項１１】 前記複数の回路素子は、前記マルチボ
    ンディングパッドに吸着保持される前に仮ステージ上に
    整列配置されていることを特徴とする請求項１あるいは
    請求項２に記載された回路装置の製造方法。
  12. 【請求項１２】 前記複数の回路素子は、ピックアップ
    ヘッドを介して直接、前記マルチボンディングパッドに
    吸着保持させることを特徴とする請求項１あるいは請求
    項２に記載された回路装置の製造方法。
JP2000203160A 2000-07-05 2000-07-05 回路装置の製造方法 Pending JP2002026180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203160A JP2002026180A (ja) 2000-07-05 2000-07-05 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203160A JP2002026180A (ja) 2000-07-05 2000-07-05 回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002026180A true JP2002026180A (ja) 2002-01-25

Family

ID=18700597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203160A Pending JP2002026180A (ja) 2000-07-05 2000-07-05 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002026180A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636808B2 (en) 2003-05-09 2009-12-22 Hitachi, Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636808B2 (en) 2003-05-09 2009-12-22 Hitachi, Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US7125798B2 (en) Circuit device and manufacturing method of circuit device
JP3679687B2 (ja) 混成集積回路装置
JP3639514B2 (ja) 回路装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JP2001257291A (ja) 回路装置
JP2001217372A (ja) 回路装置およびその製造方法
JP3561683B2 (ja) 回路装置の製造方法
JP2001274312A (ja) 半導体装置およびその製造方法
JP3574025B2 (ja) 回路装置およびその製造方法
JP3691335B2 (ja) 回路装置の製造方法
JP3634709B2 (ja) 半導体モジュール
JP3510839B2 (ja) 半導体装置およびその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP2001250884A (ja) 回路装置の製造方法
JP3869633B2 (ja) 半導体装置の製造方法
JP2002057173A (ja) 回路装置の製造方法
JP2002026180A (ja) 回路装置の製造方法
JP2001250887A (ja) 回路装置の製造方法
JP3639495B2 (ja) 回路装置の製造方法
JP3676197B2 (ja) 半導体装置および混成集積回路装置
JP4443190B2 (ja) 半導体装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP3778783B2 (ja) 回路装置およびその製造方法
JP2001274290A (ja) 回路装置
JP4036603B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226