JP3869633B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3869633B2 JP3869633B2 JP2000207023A JP2000207023A JP3869633B2 JP 3869633 B2 JP3869633 B2 JP 3869633B2 JP 2000207023 A JP2000207023 A JP 2000207023A JP 2000207023 A JP2000207023 A JP 2000207023A JP 3869633 B2 JP3869633 B2 JP 3869633B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor device
- insulating resin
- conductive foil
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ink Jet (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特に支持基板を不要にした薄型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピュータ等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、半導体装置として半導体装置を例にして述べると、一般的な半導体装置として、従来、通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１９に示すようにプリント基板ＰＳに実装される。
【０００４】
また、このパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかし、このパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化及び軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化及び軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２０は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８及びダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。また、ダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できる利点を有する。
【００１０】
また前記ＣＳＰ６は、図１９に示すようにプリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そして、このプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
次に、このＣＳＰの製造方法を図２１及び図２２を参照しながら説明する。尚、図２１では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
先ず、基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する（以上、図２１Ａ参照）。
【００１４】
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０及び第２の裏面電極１１に対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上、図２１Ｂ参照）。
【００１５】
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される（以上、図２１Ｃ参照）。
【００１６】
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１７】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している（以上、図２１Ｄ参照）。
【００１８】
そして、必要によりダイシングすることで個々の電気素子として分離している。図２１では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離される。
【００１９】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００２０】
一方、セラミック基板を採用した製造方法を図２２左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前述した製造方法の樹脂層を被覆するまでは図２１の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００２１】
【発明が解決しようとする課題】
ここで、図２０において、トランジスタチップＴ、接続手段７〜１２及び樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００２２】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００２３】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化を図る上で限界があった。
【００２４】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２５】
【課題を解決するための手段】
本発明は、上記課題に鑑みてなされ、第１に、電気的に分離された複数の導電路と、所望の導電路上に固着された回路素子と、当該回路素子を被覆し且つ前記導電路を一体に支持する絶縁性樹脂とを備え、前記導電路の裏面と前記絶縁性樹脂の裏面とが実質的に平坦化された回路装置を提供することで、構成要素を最小限にして従来の課題を解決するものである。
【００２６】
第２に、分離溝で電気的に分離された複数の導電路と、所望の導電路上に固着された回路素子と、当該回路素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面のみを露出して一体に支持する絶縁性樹脂とを備え、前記導電路の裏面と前記絶縁性樹脂の裏面とが実質的に平坦化された回路装置を提供することで、導電路の裏面が外部との接続に供することができスルーホールを不要にでき従来の課題を解決するものである。
【００２７】
第３に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に回路素子を固着する工程と、前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去して前記導電路の裏面と前記絶縁性樹脂の裏面とを実質的に平坦化する工程とを具備する回路装置の製造方法を提供することで、
導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００２８】
第４に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に複数の回路素子を固着する工程と、前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去して前記導電路の裏面と前記絶縁性樹脂の裏面とを実質的に平坦にする工程と、前記絶縁性樹脂により個別に樹脂封止された各回路装置を分離する工程とを具備する回路装置の製造方法を提供することで、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２９】
第５に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、当該導電箔の厚みよりも浅い分離溝を形成して複数の導電路を形成する工程と、前記導電路上に各半導体装置を構成する回路素子を固着する工程と、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆する工程とを具備することで、導電箔の反り発生が抑止される。
【００３０】
第６に、前記導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成しておくことで、当該導電箔に分離溝を形成した際に、この導電被膜が導電箔の上面にひさし状に残る。このため、前記各半導体装置を絶縁性樹脂で個別に被覆した際の、導電箔と絶縁性樹脂との密着性が向上する。
【００３１】
第７に、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆した後に、前記分離溝が設けられていない側の前記導電箔を所定位置まで除去し、そして前記絶縁性樹脂で個別に被覆された各半導体装置同士を分離する工程とを有することで、各半導体装置を分離する。このため、各半導体装置同士は、最終段階までは分離されず、従って導電箔を１枚のシートとして各工程に供することができ、作業性が良い。
【００３２】
第８に、前記導電箔の裏面が、インクジェットプリンタのヘッド側の電極と接触する印字カートリッジ側の電極であることを特徴とすることで、導電路の裏面と前記絶縁性樹脂の裏面とが実質的に平坦化されているため、両電極の接触ストレスが低減でき、信頼性が向上する。
【００３３】
【発明の実施の形態】
以下、本発明の第１の実施形態の半導体装置とその製造方法について図面を参照しながら説明する。
【００３４】
図１（ａ）には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る半導体装置５３が一対示されている。尚、図１（ａ）では説明の便宜上、上述したように一対の半導体装置５３しか図示していないが、本来は多数の半導体装置５３が隣り合うように形成され、それらが最終的に分離されて図示したような個別の半導体装置５３となる。
【００３５】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝６１が設けられる。そして、前記個別の半導体装置５３（を構成する前記導電路５１同士）が、それぞれ絶縁性樹脂５０により支持されている。
【００３６】
尚、前記絶縁性樹脂５０としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また、絶縁性樹脂５０は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。更に、導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ（鉄−ニッケル）、Ｃｕ−Ａｌ（銅−アルミニウム）、Ａｌ−Ｃｕ−Ａｌ（アルミニウム−銅−アルミニウム）等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３７】
また、回路素子５２の接続手段は、ワイヤボンディングによるＡｕ等の金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰ部品、ＳＭＤ部品であれば半田ボールや半田バンプが選択される。
【００３８】
更に、チップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。更に言えば、前記回路素子５２としては、ＳｉＧｅ、ＧａＡｓ等の化合物半導体から成る半導体素子でも良い。
【００３９】
また、前記回路素子５２と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここで、この導電被膜は、少なくとも一層あれば良い。
【００４０】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｄ（パラジウム）またはＡｌ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００４１】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略する。
【００４２】
本半導体装置５３は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２及び絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本半導体装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４３】
また、前記構成の他に、回路素子５２を被覆し且つ前記導電路５１間の前記分離溝６１に充填されて一体に支持する絶縁性樹脂５０を有している。
【００４４】
この導電路５１間は、分離溝６１となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁が図れる利点を有する。
【００４５】
また、回路素子５２を被覆し且つ導電路５１間の分離溝６１に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００４６】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２０に示すように従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００４７】
しかも、回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されているため、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００４８】
また、図６に示すように導電路５１上に実装された所望の回路素子５２により構成される各半導体装置５３を、絶縁性樹脂５０で個別に樹脂封止している点も本発明の特徴の一つである。これにより、導電箔の一面（広い範囲）に渡って絶縁性樹脂を被覆させた場合に比して、導電箔（半導体装置）の反り発生を抑止できる。
【００４９】
以下、上記第１の実施形態に係る半導体装置の製造方法について図１〜図６を参照しながら説明する。
【００５０】
先ず、図２に示すようにシート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できれば良い。
【００５２】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００５３】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。そして、この除去工程により形成された分離溝６１及び導電箔６０に絶縁性樹脂５０で被覆する工程がある。
【００５４】
先ず、導電箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上、図３参照）。そして、前記ホトレジストＰＲを介してエッチングする（以上、図４参照）。
【００５５】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００５６】
また、この分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここで、ウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５７】
また、ドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。更に、スパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５８】
また、レーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００５９】
更に言えば、ダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００６０】
尚、図３において、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｄまたはＡｌ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００６１】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。更に、Ａｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従って、これらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できる利点を有する。
【００６２】
続いて、図５に示すように分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００６３】
前記回路素子５２としては、Ｓｉ、ＳｉＧｅ、ＧａＡｓ等の化合物材料から成るトランジスタ、ダイオード、ＩＣチップ、半導体レーザー等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また、半導体装置としての厚みは厚くなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００６４】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッジボンディング等で固着された金属細線５５Ａを介して接続される。また、５２Ｂはチップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００６５】
更に、図６に示すように前記導電箔６０及び分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００６６】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６７】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２１に示すように、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、そのまま電極材料として必要な材料である。そのため、構成材料を極力省いて作業できる利点を有し、コストの低下も実現できる。
【００６８】
また、前記分離溝６１は、導電箔６０の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従って、シート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に簡便であるという特徴を有する。
【００６９】
そして、本工程の最大の特徴は、前述した導電路５１と、当該導電路５１上に固着された回路素子５２とから成る半導体装置５３を、各半導体装置５３毎に個別にトランスファーモールドしていることである（図６参照）。
【００７０】
これにより、従来のように導電箔６０の一面（広い範囲）に絶縁性樹脂５０を一括してモールドした際の導電箔６０の反り発生を抑止できるという利点がある。
【００７１】
尚、樹脂内に反り防止用のフィラーを混入し、反りの発生を抑制する方法も考えられるが、完全にはその発生を抑止することはできない。更には、回路素子５２として発光ダイオードや半導体レーザー等の光を発光する素子、またＩｒＤＡ等のように光を送受光する素子を封止する樹脂の場合には、光が乱反射してしまうためにフィラー等は混入できない。従って、このような場合に本発明の個別モールド方法を適用すると有効である。もちろん、この場合の樹脂は、光を透過可能なものである必要があり、いわゆる透明樹脂と呼ばれるもの、また不透明であるが所定の波長の光を透過可能な樹脂が用いられる。
【００７２】
続いて、導電箔６０の裏面を化学的及び／または物理的に除き、導電路５１として分離する工程がある。ここで、この除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００７３】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図６では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェットエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００７４】
この結果、絶縁性樹脂５０の表面に各導電路５１の表面が露出する構造となる（以上、図６参照）。しかし、この状態でも、図６に示すように導電箔６０は、１つのシートとして扱えるため、作業性が良い。
【００７５】
このように本発明では、上記研磨または研削により導電箔６０を削る工程において、前記導電箔６０の裏面と前記絶縁性樹脂５０の裏面とが実質的に平坦となるように削られる。
【００７６】
そして最後に、必要によって露出した導電路５１の表面に半田等の導電材（図１（ａ）では、特に符号を付した説明は省略しているが、絶縁性樹脂５０の表面から突出した部分に相当する。）を被着することで、半導体装置５３が完成する（以上、図１（ａ）参照）。尚、導電路５１の表面に半田等の導電材を被着させておくことで、導電路５１の酸化が防止される。
【００７７】
尚、導電路５１の裏面に導電被膜を被着する場合、図２の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。また、この導電被膜は、エッチングに対して耐性がある材料が良い。更に、この導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００７８】
更にまた、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離されて、半導体装置５３が完成する。
【００７９】
また、配線を導電路として形成し、ハイブリッド回路として形成しても良く、これをマトリックス状に形成しても良い。
【００８０】
尚、分離ラインは、図６に示した矢印のところであり、ダイシング、カット、チョコレートブレーク等で実現できる。更には、プレス等による剥離方法でも良い。ここで、プレス機構（一点鎖線参照）等による剥離方法を採用する場合には、図１（ｂ）に示すように半導体装置５３を被覆する絶縁性樹脂５０の両端部の銅片５１Ｄが剥がれた状態となる。そして、この場合にはフレームカット金型が不要になり、コスト低減を図る上で有効である。また、全面が導電箔６０となっている上に絶縁性樹脂５０をモールドすることで、樹脂の裏面廻りがなく、裏面のバリ取り処理が不要となるため、作業性が良いという利点もある。
【００８１】
更に言えば、特にダイシングは通常の半導体装置の製造方法において多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【００８２】
また、図２２の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で半導体装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作することができる。
【００８３】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な半導体装置５３が実現できる。
【００８４】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２１に示す従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００８５】
そして、前述したように導電路５１と、当該導電路５１上に固着された回路素子５２とから成る半導体装置５３を、各半導体装置５３毎に個別にトランスファーモールドすることで、反りの発生を抑止できるという特徴を有している。特に、反り防止用のフィラーを混入できない樹脂を扱う場合に好適である。
【００８６】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着時に調整できる。従って、実装される回路素子により違ってくるが、半導体装置５３としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた半導体装置５３になる（以上、図１（ａ）参照）。
【００８７】
また、本発明の第２の実施形態である半導体装置５６について図７を参照しながら説明する。
【００８８】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１の構造と実質同一である。よって、この導電被膜５７について説明する。
【００８９】
第１の特徴は、導電路や半導体装置の反りを防止するために導電被膜５７を設ける点である。
【００９０】
一般に、絶縁性樹脂と導電路材料（以下、第１の材料と呼ぶ。）の熱膨張係数の差により、半導体装置自身が反ったり、また導電路が湾曲したり剥がれたりする。更に、導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、半導体装置の反りを防止することができる。特に、第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、Ｎｉ、Ｐｄ等が良い。Ｃｕの膨張率は１６．７×１０-6で、Ａｕの膨張率は１４×１０-6、Ｎｉの膨張率は１２．８×１０-6、Ｐｄの膨張率は８．９×１０-6である。尚、ＡｇまたはＡｌ等でも構わない。
【００９１】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００９２】
以下、上記第２の実施形態に係る半導体装置の製造方法について図７〜図１２を参照しながら説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施形態と実質同一であるため、詳細な説明は省略する。
【００９３】
先ず、図８に示すように第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０（以下、導電被膜７０とも称す。）が被覆された導電箔６０を用意する。
【００９４】
例えば、導電箔６０としてのＣｕ箔上にＮｉから成る第２の材料７０を被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。また、Ｎｉの膜厚が厚い程、ひさし５８が形成され易い。
【００９５】
更に、第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、先ず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。この場合の第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる（以上、図８参照）。
【００９６】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００９７】
導電被膜７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電被膜７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストＰＲを介してエッチングすれば良い。
【００９８】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、導電被膜７０（Ｎｉ）のエッチングレートが導電箔６０（Ｃｕ）のエッチングレートよりも小さいため、エッチングが進むにつれてひさし５８がでてくる。
【００９９】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１１）、前記導電箔６０及び分離溝６１に絶縁性樹脂５０を被覆する。このとき、各半導体装置５３を１単位として絶縁性樹脂５０にて個別モールドする。これにより、導電箔６０の一面（広い範囲）に一括して絶縁性樹脂５０をモールドするものに比べて、導電箔６０の反りの発生を抑止できる。そして、導電箔６０の裏面を化学的及び／または物理的に除き、導電路５１として分離する工程（図１２）、及び導電路裏面に導電被膜を形成して完成までの工程（図７）は、前述した製造方法と同一であるため、その説明は省略する。
【０１００】
尚、図示した説明は省略するが、分離工程において、プレス機構による剥離方法を採用する場合には、図１（ｂ）と同様に半導体装置５６を被覆する絶縁性樹脂５０の両端部の銅片（並びに導電被膜）が剥がれた状態となる。そして、この場合にはフレームカット金型が不要になり、コスト低減を図る上で有効である。また、全面が導電箔６０となっている上に絶縁性樹脂５０をモールドすることで、樹脂の裏面廻りがなく、裏面のバリ取り処理が不要となるため、作業性が良いという利点もある。
【０１０１】
更に、本発明は、一種類の回路素子をマトリックス状に配置し、各回路素子を絶縁性樹脂で個別封止した後に、それぞれを分離してディスクリート素子、ＩＣ素子とするものに適用するものであっても良い。
【０１０２】
以下、更なる半導体装置の種類及びこれらの実装方法の実施形態について説明する。
【０１０３】
図１３は、フェイスダウン型の回路素子８０を実装した半導体装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また、図１４は、チップ抵抗やチップ抵抗等の受動素子８２が実装された半導体装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１０４】
更に、図１５は、実層構造について説明するものである。プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の半導体装置５３、８１、８３が実装されたものである。
【０１０５】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１０６】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１０７】
また、金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂及び／または酸化膜等が形成されている。
【０１０８】
また、本実施形態では、導電箔６０に反りが発生するという問題を考慮して、各半導体装置５３を１単位として絶縁性樹脂５０にて個別モールドするようにしているが、本発明はそれに限定されるものではなく、反りの発生を抑止できる範囲内で種々の構成が適用できるものであり、例えば前記導電箔６０を１シートとして扱う場合に、ある所定間隔を介して封止樹脂が分断されるように所望のスリットを入れることで、このスリットにより絶縁性樹脂５０を細分化することで、反りの発生を抑止する方法も考えられる。
【０１０９】
尚、このスリットを入れる間隔として、例えば、複数の半導体装置５３，５６が一列に配列されて形成されている場合には、複数個の半導体装置５３，５６毎にこれらの半導体装置５３，５６を絶縁性樹脂５０で個別にモールドすれば良い。もちろん、導電箔６０や絶縁性樹脂５０の厚みに応じてスリットの入る間隔は調整される。
【０１１０】
ここで、本発明の半導体装置は、各種製品に採用可能なものであるが、例えばインクジェットプリンタの適用例について図１６乃至図１８を参照しながら説明する。
【０１１１】
ここで、当該インクジェットプリンタは、図１６に示すようにプリンタ本体装置９１、制御ＩＣ９２等から成るヘッド側と、後述するＥＥＰＲＯＭ９４を搭載した印字カートリッジ９３側とから成る。９５はインク吐出部である。
【０１１２】
そして、本実施形態ではインクジェットプリンタにおける、例えばインク残量検出用の記憶素子（例えば、ＥＰＲＯＭ，ＥＥＰＲＯＭ，フラッシュメモリ等と呼ばれている不揮発性半導体記憶装置、以下ＥＥＰＲＯＭ９４と称す。）を、本発明に適用して構成した場合には、前述したように必要最小限の構成要素で構成でき、しかも、各半導体装置同士は、最終段階までは分離されず、前記導電箔を１枚のシートとして各工程に供することができ、作業性が良く、量産化に有利であるといった効果の他に以下に説明する効果を有している。
【０１１３】
即ち、図１８（ａ）に示すように前記導電箔６０の裏面をインクジェットプリンタのヘッド側の電極（図示省略）と接触する印字カートリッジ９３側のＥＥＰＲＯＭ９４の電極５１とした場合に、上述したように当該導電箔６０（印字カートリッジ９３側のＥＥＰＲＯＭ９４の各電極５１ａ，５１ｂ，５１ｃ）の裏面と前記絶縁性樹脂５０の裏面とが実質的に平坦であるため、プリンタ本体装置９１（制御ＩＣ９２の電極）側に印字カートリッジ９３（ＥＥＰＲＯＭ９４の各電極）を接触させた際の当該両電極の接触ストレスが低減でき、装置の信頼性が向上する。尚、前記電極５１ａ，５１ｂ，５１ｃの表面にはＡｕメッキが施されており、絶縁性樹脂５０から露出した部分に相当する。
【０１１４】
また、本発明を適用することで前記ＥＥＰＲＯＭ９４の形状は、図１８（ｂ）に示す従来構成の支持用基板１００がないため任意に変更可能であり、印字カートリッジ９３の搭載部（溝等）に搭載する際の自由度が増す。
【０１１５】
更に言えば、従来のような支持基板１００上にポッティング樹脂１０１が山盛り状に形成されることもなく、しかも、その厚み自体も支持基板１００が不要になることで任意に変更可能となり、印字カートリッジ９３の搭載部（溝等）に搭載した際に、当該印字カートリッジ９３の表面に対して当該ＥＥＰＲＯＭ９４の表面を平坦に形成することができる。また、１０２ａ，１０２ｂ，１０２ｃはＥＥＰＲＯＭの各電極であり、当該電極１０２ａ，１０２ｂ，１０２ｃの表面にはＡｕメッキが施されている。
【０１１６】
以上説明したように本発明は、インクジェットプリンタを一例として説明したが、本発明はこれに限定されるものではなく、例えば液体や固体や粉状のもの等を供給し、それら供給物である液体や固体や粉状のもの等の所望管理（例えば、残量検出）データを書き換え可能な機能を有する本体装置（供給装置）において、当該本体装置（供給装置）側の電極と接触し、所望管理（残量検出）データを書き換える不揮発性半導体記憶装置側の接触電極に適用することが可能である。このように当該電極（導電路）の裏面が、それらを封止する絶縁性樹脂の裏面と実質的に平坦であるという特徴を活かして、本発明を接触用電極として利用することで更なる効果が期待できる。
【０１１７】
【発明の効果】
以上の説明から明らかなように、本発明では導電路と成る領域を除いた前記導電箔に、当該導電箔の厚みよりも浅い分離溝を形成して複数の導電路を形成する工程と、前記導電路上に各半導体装置を構成する回路素子を固着する工程と、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆する工程とを具備することで、導電箔の反り発生を抑止することができ、半導体装置の信頼性向上が図れる。
【０１１８】
また、前記導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成しておくことで、当該導電箔に分離溝を形成した際に、この導電被膜が導電箔の上面にひさし状に残るため、前記各半導体装置を絶縁性樹脂で個別に被覆した際の、導電箔と絶縁性樹脂との密着性が向上し、半導体装置の信頼性が向上する。
【０１１９】
更に、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆した後に、前記分離溝が設けられていない側の前記導電箔を所定位置まで除去し、そして前記絶縁性樹脂で個別に被覆された各半導体装置同士を分離しているため、各半導体装置同士は、最終段階までは分離されず、従って導電箔を１枚のシートとして各工程に供することができ、作業性が向上する。
【０１２０】
更に言えば、本発明をインクジェットプリンタにおける、例えばインク残量検出用の記憶素子に適用し、導電箔の裏面をインクジェットプリンタのヘッド側の電極と接触する印字カートリッジ側の記憶素子の電極とした場合には、当該導電箔（印字カートリッジ側の各電極）の裏面と絶縁性樹脂の裏面とが実質的に平坦に形成されるため、プリンタ本体装置のヘッド側の電極に印字カートリッジの電極）を接触させた際の当該両電極の接触ストレスが低減できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する図である。
【図２】本発明の半導体装置の製造方法を説明する図である。
【図３】本発明の半導体装置の製造方法を説明する図である。
【図４】本発明の半導体装置の製造方法を説明する図である。
【図５】本発明の半導体装置の製造方法を説明する図である。
【図６】本発明の半導体装置の製造方法を説明する図である。
【図７】本発明の半導体装置を説明する図である。
【図８】本発明の半導体装置の製造方法を説明する図である。
【図９】本発明の半導体装置の製造方法を説明する図である。
【図１０】本発明の半導体装置の製造方法を説明する図である。
【図１１】本発明の半導体装置の製造方法を説明する図である。
【図１２】本発明の半導体装置の製造方法を説明する図である。
【図１３】本発明の半導体装置を説明する図である。
【図１４】本発明の半導体装置を説明する図である。
【図１５】本発明の半導体装置の実装方法を説明する図である。
【図１６】本発明の半導体装置の適用例を説明する図である。
【図１７】本発明の半導体装置の適用例を説明する図である。
【図１８】本発明と従来の半導体装置の適用例を説明する図である。
【図１９】従来の半導体装置の実装構造を説明する図である。
【図２０】従来の半導体装置を説明する図である。
【図２１】従来の半導体装置の製造方法を説明する図である。
【図２２】従来と本発明の半導体装置の製造方法を説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１Ａ 導電路
５１Ｂ 導電路
５１Ｃ 導電路
５２Ａ 回路素子
５２Ｂ 回路素子
５３ 半導体装置
５８ ひさし
６０ 導電箔
６１ 分離溝
７０ 導電被膜
９１ プリンタ本体装置
９２ 制御ＩＣ
９３ 印字カートリッジ
９４ ＥＥＰＲＯＭ
５１ａ 電極
５１ｂ 電極
５１ｃ 電極
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特に支持基板を不要にした薄型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピュータ等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、半導体装置として半導体装置を例にして述べると、一般的な半導体装置として、従来、通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１９に示すようにプリント基板ＰＳに実装される。
【０００４】
また、このパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかし、このパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化及び軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化及び軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２０は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８及びダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。また、ダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できる利点を有する。
【００１０】
また前記ＣＳＰ６は、図１９に示すようにプリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そして、このプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
次に、このＣＳＰの製造方法を図２１及び図２２を参照しながら説明する。尚、図２１では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
先ず、基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する（以上、図２１Ａ参照）。
【００１４】
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０及び第２の裏面電極１１に対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上、図２１Ｂ参照）。
【００１５】
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される（以上、図２１Ｃ参照）。
【００１６】
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１７】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している（以上、図２１Ｄ参照）。
【００１８】
そして、必要によりダイシングすることで個々の電気素子として分離している。図２１では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離される。
【００１９】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００２０】
一方、セラミック基板を採用した製造方法を図２２左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前述した製造方法の樹脂層を被覆するまでは図２１の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００２１】
【発明が解決しようとする課題】
ここで、図２０において、トランジスタチップＴ、接続手段７〜１２及び樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００２２】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００２３】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化を図る上で限界があった。
【００２４】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２５】
【課題を解決するための手段】
本発明は、上記課題に鑑みてなされ、第１に、電気的に分離された複数の導電路と、所望の導電路上に固着された回路素子と、当該回路素子を被覆し且つ前記導電路を一体に支持する絶縁性樹脂とを備え、前記導電路の裏面と前記絶縁性樹脂の裏面とが実質的に平坦化された回路装置を提供することで、構成要素を最小限にして従来の課題を解決するものである。
【００２６】
第２に、分離溝で電気的に分離された複数の導電路と、所望の導電路上に固着された回路素子と、当該回路素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面のみを露出して一体に支持する絶縁性樹脂とを備え、前記導電路の裏面と前記絶縁性樹脂の裏面とが実質的に平坦化された回路装置を提供することで、導電路の裏面が外部との接続に供することができスルーホールを不要にでき従来の課題を解決するものである。
【００２７】
第３に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に回路素子を固着する工程と、前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去して前記導電路の裏面と前記絶縁性樹脂の裏面とを実質的に平坦化する工程とを具備する回路装置の製造方法を提供することで、
導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００２８】
第４に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に複数の回路素子を固着する工程と、前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去して前記導電路の裏面と前記絶縁性樹脂の裏面とを実質的に平坦にする工程と、前記絶縁性樹脂により個別に樹脂封止された各回路装置を分離する工程とを具備する回路装置の製造方法を提供することで、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２９】
第５に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、当該導電箔の厚みよりも浅い分離溝を形成して複数の導電路を形成する工程と、前記導電路上に各半導体装置を構成する回路素子を固着する工程と、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆する工程とを具備することで、導電箔の反り発生が抑止される。
【００３０】
第６に、前記導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成しておくことで、当該導電箔に分離溝を形成した際に、この導電被膜が導電箔の上面にひさし状に残る。このため、前記各半導体装置を絶縁性樹脂で個別に被覆した際の、導電箔と絶縁性樹脂との密着性が向上する。
【００３１】
第７に、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆した後に、前記分離溝が設けられていない側の前記導電箔を所定位置まで除去し、そして前記絶縁性樹脂で個別に被覆された各半導体装置同士を分離する工程とを有することで、各半導体装置を分離する。このため、各半導体装置同士は、最終段階までは分離されず、従って導電箔を１枚のシートとして各工程に供することができ、作業性が良い。
【００３２】
第８に、前記導電箔の裏面が、インクジェットプリンタのヘッド側の電極と接触する印字カートリッジ側の電極であることを特徴とすることで、導電路の裏面と前記絶縁性樹脂の裏面とが実質的に平坦化されているため、両電極の接触ストレスが低減でき、信頼性が向上する。
【００３３】
【発明の実施の形態】
以下、本発明の第１の実施形態の半導体装置とその製造方法について図面を参照しながら説明する。
【００３４】
図１（ａ）には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る半導体装置５３が一対示されている。尚、図１（ａ）では説明の便宜上、上述したように一対の半導体装置５３しか図示していないが、本来は多数の半導体装置５３が隣り合うように形成され、それらが最終的に分離されて図示したような個別の半導体装置５３となる。
【００３５】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝６１が設けられる。そして、前記個別の半導体装置５３（を構成する前記導電路５１同士）が、それぞれ絶縁性樹脂５０により支持されている。
【００３６】
尚、前記絶縁性樹脂５０としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また、絶縁性樹脂５０は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。更に、導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ（鉄−ニッケル）、Ｃｕ−Ａｌ（銅−アルミニウム）、Ａｌ−Ｃｕ−Ａｌ（アルミニウム−銅−アルミニウム）等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３７】
また、回路素子５２の接続手段は、ワイヤボンディングによるＡｕ等の金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰ部品、ＳＭＤ部品であれば半田ボールや半田バンプが選択される。
【００３８】
更に、チップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。更に言えば、前記回路素子５２としては、ＳｉＧｅ、ＧａＡｓ等の化合物半導体から成る半導体素子でも良い。
【００３９】
また、前記回路素子５２と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここで、この導電被膜は、少なくとも一層あれば良い。
【００４０】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｄ（パラジウム）またはＡｌ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００４１】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略する。
【００４２】
本半導体装置５３は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２及び絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本半導体装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００４３】
また、前記構成の他に、回路素子５２を被覆し且つ前記導電路５１間の前記分離溝６１に充填されて一体に支持する絶縁性樹脂５０を有している。
【００４４】
この導電路５１間は、分離溝６１となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁が図れる利点を有する。
【００４５】
また、回路素子５２を被覆し且つ導電路５１間の分離溝６１に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００４６】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２０に示すように従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００４７】
しかも、回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されているため、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００４８】
また、図６に示すように導電路５１上に実装された所望の回路素子５２により構成される各半導体装置５３を、絶縁性樹脂５０で個別に樹脂封止している点も本発明の特徴の一つである。これにより、導電箔の一面（広い範囲）に渡って絶縁性樹脂を被覆させた場合に比して、導電箔（半導体装置）の反り発生を抑止できる。
【００４９】
以下、上記第１の実施形態に係る半導体装置の製造方法について図１〜図６を参照しながら説明する。
【００５０】
先ず、図２に示すようにシート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できれば良い。
【００５２】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００５３】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。そして、この除去工程により形成された分離溝６１及び導電箔６０に絶縁性樹脂５０で被覆する工程がある。
【００５４】
先ず、導電箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上、図３参照）。そして、前記ホトレジストＰＲを介してエッチングする（以上、図４参照）。
【００５５】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００５６】
また、この分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここで、ウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５７】
また、ドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。更に、スパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５８】
また、レーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００５９】
更に言えば、ダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００６０】
尚、図３において、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｄまたはＡｌ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００６１】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。更に、Ａｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従って、これらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できる利点を有する。
【００６２】
続いて、図５に示すように分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００６３】
前記回路素子５２としては、Ｓｉ、ＳｉＧｅ、ＧａＡｓ等の化合物材料から成るトランジスタ、ダイオード、ＩＣチップ、半導体レーザー等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また、半導体装置としての厚みは厚くなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００６４】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッジボンディング等で固着された金属細線５５Ａを介して接続される。また、５２Ｂはチップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００６５】
更に、図６に示すように前記導電箔６０及び分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００６６】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６７】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２１に示すように、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、そのまま電極材料として必要な材料である。そのため、構成材料を極力省いて作業できる利点を有し、コストの低下も実現できる。
【００６８】
また、前記分離溝６１は、導電箔６０の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従って、シート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に簡便であるという特徴を有する。
【００６９】
そして、本工程の最大の特徴は、前述した導電路５１と、当該導電路５１上に固着された回路素子５２とから成る半導体装置５３を、各半導体装置５３毎に個別にトランスファーモールドしていることである（図６参照）。
【００７０】
これにより、従来のように導電箔６０の一面（広い範囲）に絶縁性樹脂５０を一括してモールドした際の導電箔６０の反り発生を抑止できるという利点がある。
【００７１】
尚、樹脂内に反り防止用のフィラーを混入し、反りの発生を抑制する方法も考えられるが、完全にはその発生を抑止することはできない。更には、回路素子５２として発光ダイオードや半導体レーザー等の光を発光する素子、またＩｒＤＡ等のように光を送受光する素子を封止する樹脂の場合には、光が乱反射してしまうためにフィラー等は混入できない。従って、このような場合に本発明の個別モールド方法を適用すると有効である。もちろん、この場合の樹脂は、光を透過可能なものである必要があり、いわゆる透明樹脂と呼ばれるもの、また不透明であるが所定の波長の光を透過可能な樹脂が用いられる。
【００７２】
続いて、導電箔６０の裏面を化学的及び／または物理的に除き、導電路５１として分離する工程がある。ここで、この除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００７３】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図６では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェットエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００７４】
この結果、絶縁性樹脂５０の表面に各導電路５１の表面が露出する構造となる（以上、図６参照）。しかし、この状態でも、図６に示すように導電箔６０は、１つのシートとして扱えるため、作業性が良い。
【００７５】
このように本発明では、上記研磨または研削により導電箔６０を削る工程において、前記導電箔６０の裏面と前記絶縁性樹脂５０の裏面とが実質的に平坦となるように削られる。
【００７６】
そして最後に、必要によって露出した導電路５１の表面に半田等の導電材（図１（ａ）では、特に符号を付した説明は省略しているが、絶縁性樹脂５０の表面から突出した部分に相当する。）を被着することで、半導体装置５３が完成する（以上、図１（ａ）参照）。尚、導電路５１の表面に半田等の導電材を被着させておくことで、導電路５１の酸化が防止される。
【００７７】
尚、導電路５１の裏面に導電被膜を被着する場合、図２の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。また、この導電被膜は、エッチングに対して耐性がある材料が良い。更に、この導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００７８】
更にまた、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離されて、半導体装置５３が完成する。
【００７９】
また、配線を導電路として形成し、ハイブリッド回路として形成しても良く、これをマトリックス状に形成しても良い。
【００８０】
尚、分離ラインは、図６に示した矢印のところであり、ダイシング、カット、チョコレートブレーク等で実現できる。更には、プレス等による剥離方法でも良い。ここで、プレス機構（一点鎖線参照）等による剥離方法を採用する場合には、図１（ｂ）に示すように半導体装置５３を被覆する絶縁性樹脂５０の両端部の銅片５１Ｄが剥がれた状態となる。そして、この場合にはフレームカット金型が不要になり、コスト低減を図る上で有効である。また、全面が導電箔６０となっている上に絶縁性樹脂５０をモールドすることで、樹脂の裏面廻りがなく、裏面のバリ取り処理が不要となるため、作業性が良いという利点もある。
【００８１】
更に言えば、特にダイシングは通常の半導体装置の製造方法において多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【００８２】
また、図２２の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で半導体装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作することができる。
【００８３】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な半導体装置５３が実現できる。
【００８４】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２１に示す従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００８５】
そして、前述したように導電路５１と、当該導電路５１上に固着された回路素子５２とから成る半導体装置５３を、各半導体装置５３毎に個別にトランスファーモールドすることで、反りの発生を抑止できるという特徴を有している。特に、反り防止用のフィラーを混入できない樹脂を扱う場合に好適である。
【００８６】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着時に調整できる。従って、実装される回路素子により違ってくるが、半導体装置５３としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた半導体装置５３になる（以上、図１（ａ）参照）。
【００８７】
また、本発明の第２の実施形態である半導体装置５６について図７を参照しながら説明する。
【００８８】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１の構造と実質同一である。よって、この導電被膜５７について説明する。
【００８９】
第１の特徴は、導電路や半導体装置の反りを防止するために導電被膜５７を設ける点である。
【００９０】
一般に、絶縁性樹脂と導電路材料（以下、第１の材料と呼ぶ。）の熱膨張係数の差により、半導体装置自身が反ったり、また導電路が湾曲したり剥がれたりする。更に、導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、半導体装置の反りを防止することができる。特に、第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、Ｎｉ、Ｐｄ等が良い。Ｃｕの膨張率は１６．７×１０-6で、Ａｕの膨張率は１４×１０-6、Ｎｉの膨張率は１２．８×１０-6、Ｐｄの膨張率は８．９×１０-6である。尚、ＡｇまたはＡｌ等でも構わない。
【００９１】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００９２】
以下、上記第２の実施形態に係る半導体装置の製造方法について図７〜図１２を参照しながら説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施形態と実質同一であるため、詳細な説明は省略する。
【００９３】
先ず、図８に示すように第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０（以下、導電被膜７０とも称す。）が被覆された導電箔６０を用意する。
【００９４】
例えば、導電箔６０としてのＣｕ箔上にＮｉから成る第２の材料７０を被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。また、Ｎｉの膜厚が厚い程、ひさし５８が形成され易い。
【００９５】
更に、第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、先ず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。この場合の第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる（以上、図８参照）。
【００９６】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００９７】
導電被膜７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電被膜７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストＰＲを介してエッチングすれば良い。
【００９８】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、導電被膜７０（Ｎｉ）のエッチングレートが導電箔６０（Ｃｕ）のエッチングレートよりも小さいため、エッチングが進むにつれてひさし５８がでてくる。
【００９９】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１１）、前記導電箔６０及び分離溝６１に絶縁性樹脂５０を被覆する。このとき、各半導体装置５３を１単位として絶縁性樹脂５０にて個別モールドする。これにより、導電箔６０の一面（広い範囲）に一括して絶縁性樹脂５０をモールドするものに比べて、導電箔６０の反りの発生を抑止できる。そして、導電箔６０の裏面を化学的及び／または物理的に除き、導電路５１として分離する工程（図１２）、及び導電路裏面に導電被膜を形成して完成までの工程（図７）は、前述した製造方法と同一であるため、その説明は省略する。
【０１００】
尚、図示した説明は省略するが、分離工程において、プレス機構による剥離方法を採用する場合には、図１（ｂ）と同様に半導体装置５６を被覆する絶縁性樹脂５０の両端部の銅片（並びに導電被膜）が剥がれた状態となる。そして、この場合にはフレームカット金型が不要になり、コスト低減を図る上で有効である。また、全面が導電箔６０となっている上に絶縁性樹脂５０をモールドすることで、樹脂の裏面廻りがなく、裏面のバリ取り処理が不要となるため、作業性が良いという利点もある。
【０１０１】
更に、本発明は、一種類の回路素子をマトリックス状に配置し、各回路素子を絶縁性樹脂で個別封止した後に、それぞれを分離してディスクリート素子、ＩＣ素子とするものに適用するものであっても良い。
【０１０２】
以下、更なる半導体装置の種類及びこれらの実装方法の実施形態について説明する。
【０１０３】
図１３は、フェイスダウン型の回路素子８０を実装した半導体装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また、図１４は、チップ抵抗やチップ抵抗等の受動素子８２が実装された半導体装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１０４】
更に、図１５は、実層構造について説明するものである。プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の半導体装置５３、８１、８３が実装されたものである。
【０１０５】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１０６】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１０７】
また、金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂及び／または酸化膜等が形成されている。
【０１０８】
また、本実施形態では、導電箔６０に反りが発生するという問題を考慮して、各半導体装置５３を１単位として絶縁性樹脂５０にて個別モールドするようにしているが、本発明はそれに限定されるものではなく、反りの発生を抑止できる範囲内で種々の構成が適用できるものであり、例えば前記導電箔６０を１シートとして扱う場合に、ある所定間隔を介して封止樹脂が分断されるように所望のスリットを入れることで、このスリットにより絶縁性樹脂５０を細分化することで、反りの発生を抑止する方法も考えられる。
【０１０９】
尚、このスリットを入れる間隔として、例えば、複数の半導体装置５３，５６が一列に配列されて形成されている場合には、複数個の半導体装置５３，５６毎にこれらの半導体装置５３，５６を絶縁性樹脂５０で個別にモールドすれば良い。もちろん、導電箔６０や絶縁性樹脂５０の厚みに応じてスリットの入る間隔は調整される。
【０１１０】
ここで、本発明の半導体装置は、各種製品に採用可能なものであるが、例えばインクジェットプリンタの適用例について図１６乃至図１８を参照しながら説明する。
【０１１１】
ここで、当該インクジェットプリンタは、図１６に示すようにプリンタ本体装置９１、制御ＩＣ９２等から成るヘッド側と、後述するＥＥＰＲＯＭ９４を搭載した印字カートリッジ９３側とから成る。９５はインク吐出部である。
【０１１２】
そして、本実施形態ではインクジェットプリンタにおける、例えばインク残量検出用の記憶素子（例えば、ＥＰＲＯＭ，ＥＥＰＲＯＭ，フラッシュメモリ等と呼ばれている不揮発性半導体記憶装置、以下ＥＥＰＲＯＭ９４と称す。）を、本発明に適用して構成した場合には、前述したように必要最小限の構成要素で構成でき、しかも、各半導体装置同士は、最終段階までは分離されず、前記導電箔を１枚のシートとして各工程に供することができ、作業性が良く、量産化に有利であるといった効果の他に以下に説明する効果を有している。
【０１１３】
即ち、図１８（ａ）に示すように前記導電箔６０の裏面をインクジェットプリンタのヘッド側の電極（図示省略）と接触する印字カートリッジ９３側のＥＥＰＲＯＭ９４の電極５１とした場合に、上述したように当該導電箔６０（印字カートリッジ９３側のＥＥＰＲＯＭ９４の各電極５１ａ，５１ｂ，５１ｃ）の裏面と前記絶縁性樹脂５０の裏面とが実質的に平坦であるため、プリンタ本体装置９１（制御ＩＣ９２の電極）側に印字カートリッジ９３（ＥＥＰＲＯＭ９４の各電極）を接触させた際の当該両電極の接触ストレスが低減でき、装置の信頼性が向上する。尚、前記電極５１ａ，５１ｂ，５１ｃの表面にはＡｕメッキが施されており、絶縁性樹脂５０から露出した部分に相当する。
【０１１４】
また、本発明を適用することで前記ＥＥＰＲＯＭ９４の形状は、図１８（ｂ）に示す従来構成の支持用基板１００がないため任意に変更可能であり、印字カートリッジ９３の搭載部（溝等）に搭載する際の自由度が増す。
【０１１５】
更に言えば、従来のような支持基板１００上にポッティング樹脂１０１が山盛り状に形成されることもなく、しかも、その厚み自体も支持基板１００が不要になることで任意に変更可能となり、印字カートリッジ９３の搭載部（溝等）に搭載した際に、当該印字カートリッジ９３の表面に対して当該ＥＥＰＲＯＭ９４の表面を平坦に形成することができる。また、１０２ａ，１０２ｂ，１０２ｃはＥＥＰＲＯＭの各電極であり、当該電極１０２ａ，１０２ｂ，１０２ｃの表面にはＡｕメッキが施されている。
【０１１６】
以上説明したように本発明は、インクジェットプリンタを一例として説明したが、本発明はこれに限定されるものではなく、例えば液体や固体や粉状のもの等を供給し、それら供給物である液体や固体や粉状のもの等の所望管理（例えば、残量検出）データを書き換え可能な機能を有する本体装置（供給装置）において、当該本体装置（供給装置）側の電極と接触し、所望管理（残量検出）データを書き換える不揮発性半導体記憶装置側の接触電極に適用することが可能である。このように当該電極（導電路）の裏面が、それらを封止する絶縁性樹脂の裏面と実質的に平坦であるという特徴を活かして、本発明を接触用電極として利用することで更なる効果が期待できる。
【０１１７】
【発明の効果】
以上の説明から明らかなように、本発明では導電路と成る領域を除いた前記導電箔に、当該導電箔の厚みよりも浅い分離溝を形成して複数の導電路を形成する工程と、前記導電路上に各半導体装置を構成する回路素子を固着する工程と、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆する工程とを具備することで、導電箔の反り発生を抑止することができ、半導体装置の信頼性向上が図れる。
【０１１８】
また、前記導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成しておくことで、当該導電箔に分離溝を形成した際に、この導電被膜が導電箔の上面にひさし状に残るため、前記各半導体装置を絶縁性樹脂で個別に被覆した際の、導電箔と絶縁性樹脂との密着性が向上し、半導体装置の信頼性が向上する。
【０１１９】
更に、前記分離溝に充填されるように前記各半導体装置を絶縁性樹脂で個別に被覆した後に、前記分離溝が設けられていない側の前記導電箔を所定位置まで除去し、そして前記絶縁性樹脂で個別に被覆された各半導体装置同士を分離しているため、各半導体装置同士は、最終段階までは分離されず、従って導電箔を１枚のシートとして各工程に供することができ、作業性が向上する。
【０１２０】
更に言えば、本発明をインクジェットプリンタにおける、例えばインク残量検出用の記憶素子に適用し、導電箔の裏面をインクジェットプリンタのヘッド側の電極と接触する印字カートリッジ側の記憶素子の電極とした場合には、当該導電箔（印字カートリッジ側の各電極）の裏面と絶縁性樹脂の裏面とが実質的に平坦に形成されるため、プリンタ本体装置のヘッド側の電極に印字カートリッジの電極）を接触させた際の当該両電極の接触ストレスが低減できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する図である。
【図２】本発明の半導体装置の製造方法を説明する図である。
【図３】本発明の半導体装置の製造方法を説明する図である。
【図４】本発明の半導体装置の製造方法を説明する図である。
【図５】本発明の半導体装置の製造方法を説明する図である。
【図６】本発明の半導体装置の製造方法を説明する図である。
【図７】本発明の半導体装置を説明する図である。
【図８】本発明の半導体装置の製造方法を説明する図である。
【図９】本発明の半導体装置の製造方法を説明する図である。
【図１０】本発明の半導体装置の製造方法を説明する図である。
【図１１】本発明の半導体装置の製造方法を説明する図である。
【図１２】本発明の半導体装置の製造方法を説明する図である。
【図１３】本発明の半導体装置を説明する図である。
【図１４】本発明の半導体装置を説明する図である。
【図１５】本発明の半導体装置の実装方法を説明する図である。
【図１６】本発明の半導体装置の適用例を説明する図である。
【図１７】本発明の半導体装置の適用例を説明する図である。
【図１８】本発明と従来の半導体装置の適用例を説明する図である。
【図１９】従来の半導体装置の実装構造を説明する図である。
【図２０】従来の半導体装置を説明する図である。
【図２１】従来の半導体装置の製造方法を説明する図である。
【図２２】従来と本発明の半導体装置の製造方法を説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１Ａ 導電路
５１Ｂ 導電路
５１Ｃ 導電路
５２Ａ 回路素子
５２Ｂ 回路素子
５３ 半導体装置
５８ ひさし
６０ 導電箔
６１ 分離溝
７０ 導電被膜
９１ プリンタ本体装置
９２ 制御ＩＣ
９３ 印字カートリッジ
９４ ＥＥＰＲＯＭ
５１ａ 電極
５１ｂ 電極
５１ｃ 電極
Claims (2)
- 導電箔に分離溝で電気的に分離される複数の導電路を形成し、
所望の導電路上に記憶素子を固着し、
前記記憶素子の電極と他の前記導電路とを接続手段で接続し、
前記導電路間の前記分離溝に充填されるように前記記憶素子を絶縁性樹脂で個別に印字カートリッジに設けた搭載部にはめ込まれる形状に分離ラインで離間して被覆し、
前記分離ラインの箇所に前記導電箔を残存させて個々の半導体装置を複数個一括した状態に保持し、
前記分離溝が設けられていない側の前記導電箔を前記絶縁性樹脂が露出するまでエッチング除去して前記導電路を分離し、前記導電路の裏面と前記絶縁性樹脂の裏面とを実質的に平坦化し、
前記分離ラインに位置して残存する前記導電箔を切断して個別モールドされた半導体装置とし、個々の半導体装置の下部外周縁に残存する導電箔を機械的に剥いで個別に金型を用いないで分離することを特徴とする半導体装置の製造方法。 - 前記導電箔を機械的に剥ぐ方法として、前記分離ラインからプレス機構により前記絶縁性樹脂の外周端に残存する導電箔を剥ぐことを特徴とした請求項１に記載された半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207023A JP3869633B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207023A JP3869633B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026193A JP2002026193A (ja) | 2002-01-25 |
| JP3869633B2 true JP3869633B2 (ja) | 2007-01-17 |
Family
ID=18703848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207023A Expired - Fee Related JP3869633B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3869633B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675166B2 (en) * | 2005-05-11 | 2010-03-09 | Maxim Integrated Products, Inc. | Integrated circuit package device comprising electrical contacts making solderless and bondless electrical-mechanical connection |
| US10939562B2 (en) | 2019-03-26 | 2021-03-02 | Taiyo Yuden Co., Ltd. | Multilayer board and manufacturing method of the same |
-
2000
- 2000-07-07 JP JP2000207023A patent/JP3869633B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026193A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386520B1 (ko) | 회로 장치의 제조 방법 및 회로 장치 | |
| EP1122778A2 (en) | Circuit device and manufacturing method of circuit device | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP2001257291A (ja) | 回路装置 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP2002057173A (ja) | 回路装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP2005175509A (ja) | 回路装置 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 | |
| JP3676197B2 (ja) | 半導体装置および混成集積回路装置 | |
| JP2001351933A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040803 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |