JP3574025B2 - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP3574025B2 JP3574025B2 JP2000022646A JP2000022646A JP3574025B2 JP 3574025 B2 JP3574025 B2 JP 3574025B2 JP 2000022646 A JP2000022646 A JP 2000022646A JP 2000022646 A JP2000022646 A JP 2000022646A JP 3574025 B2 JP3574025 B2 JP 3574025B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive path
- manufacturing
- separation groove
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にした薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図２３のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２４は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２３のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２５および図２６を参照しながら説明する。尚、図２６では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２５Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図２５Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２５Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２５Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２５では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２６左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２５の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２４に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路を一体に支持する絶縁性樹脂とを備えた回路装置を提供することで、構成要素を最小限にして従来の課題を解決するものである。
【００２２】
第２に、分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路間の前記分離溝に充填されて一体に支持する絶縁性樹脂とを備えた回路装置を提供することで、分離溝に充填された絶縁性樹脂により複数の導電路を一体に支持して従来の課題を解決するものである。
【００２３】
第３に、分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面のみを露出して一体に支持する絶縁性樹脂とを備えた回路装置を提供することで、導電路の裏面が外部との接続に供することができスルーホールを不要にでき従来の課題を解決するものである。
【００２４】
第４に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に回路素子を固着する工程と、前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備する回路装置の製造方法を提供することで、
導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００２５】
第５に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に複数の回路素子を固着する工程と、前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備する回路装置の製造方法を提供することで、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２６】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００２７】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。
【００２８】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により前記導電路５１が支持されている。
【００２９】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３０】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００３１】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでこの導電被膜は、少なくとも一層あればよい。
【００３２】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３３】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３４】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００３５】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００３６】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００３７】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００３８】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２４の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００３９】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されてため、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００４０】
また本回路装置は、分離溝５４の表面と導電路５１の表面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図２４に示す裏面電極１０、１１の段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
回路装置を説明する第２の実施の形態
次に図７に示された回路装置５６を説明する。
【００４１】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１の構造と実質同一である。よってこの導電被膜５７について説明する。
【００４２】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００４３】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。
【００４４】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００４５】
以上、回路装置としてトランジスタチップ５２Ａと受動素子５２Ｂが実装された回路装置で説明してきたが、本発明は、図１９の如く、一つの半導体チップが封止されて構成された回路装置、図２０の如く、ＣＳＰ等のフェイスダウン型の素子が実装された回路装置、または図２１の如くチップ抵抗、チップコンデンサ等の受動素子が封止された回路装置でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
回路装置の製造方法を説明する第１の実施の形態
次に図２〜図６および図１を使って回路装置５３の製造方法について説明する。
【００４６】
まず図２の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００４７】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００４８】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。そしてこの除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆する工程がある。
【００４９】
まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図３を参照）。そして、前記ホトレジストＰＲを介してエッチングすればよい（以上図４を参照）。
【００５０】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００５１】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５２】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５３】
またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００５４】
またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００５５】
尚、図３に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００５６】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００５７】
続いて、図５の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００５８】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００５９】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００６０】
更に、図６に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００６１】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６２】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２５の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００６３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００６４】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００６５】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図６では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００６６】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。そして分離溝６１が削られ、図１の分離溝５４となる。（以上図６参照）
最後に、必要によって露出した導電路５１に半田等の導電材を被着し、回路装置として完成する。
【００６７】
尚、導電路５１の裏面に導電被膜を被着する場合、図２の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００６８】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００６９】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５６が実現できる。
【００７０】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２５の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００７１】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置５６としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた回路装置になる。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
次に図８〜図１２、図７を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態と実質同一であるため、詳細な説明は省略する。
【００７２】
まず図８の如く、第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０が被覆された導電箔６０を用意する。
【００７３】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００７４】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図８を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００７５】
Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストを介してエッチングすればよい。
【００７６】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも小さいため、エッチングが進むにつれてひさし５８がでてくる。
【００７７】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１１）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程（図１２）、および導電路裏面に導電被膜を形成して完成までの工程（図７）は、前製造方法と同一であるためその説明は省略する。
回路素子の製造方法を説明する第３の実施の形態
続いて、一種類の回路素子をマトリックス状に配置し、封止後に個別分離して、ディスクリート素子、ＩＣ素子とする製造方法を図１３〜図１９を参照しながら説明する。尚、本製造方法は、第１の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【００７８】
まず図１３の如く、シート状の導電箔６０を用意する。
【００７９】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００８０】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。
【００８１】
まず、図１４の如く、Ｃｕ箔６０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１５の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【００８２】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００８３】
またここの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。（詳細は、第１の実施の形態を参照）
尚、図１４に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【００８４】
続いて、図１６の如く、分離溝６１が形成された導電箔６０に回路素子５２Ａを電気的に接続して実装する工程がある。
【００８５】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８６】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線５５Ａを介して接続される。
【００８７】
更に、図１７に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【００８８】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８９】
本工程の特徴は、絶縁性樹脂５０を被覆する際、導電路５１となる導電箔６０が支持基板となることである。従来では、図２５の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００９０】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９１】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで前記除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９２】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、絶縁性樹脂５０を露出させている。この露出される面を図１７では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００９３】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【００９４】
更に、図１８の如く、露出した導電路５１に半田等の導電材を被着する。
【００９５】
最後に、図１９の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【００９６】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【００９７】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【００９８】
図２６の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【００９９】
図２０は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また図２１は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しか
も絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１００】
図２２は、実層構造について説明するものである。プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、８１、８３が実装されたものである。
【０１０１】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１０２】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１０３】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１０４】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。
【０１０５】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２４の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１０６】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【０１０７】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチＱＦＰ実装時には回路装置自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【０１０８】
また導電路の表側に第２の材料を形成しているため、熱膨張係数の違いにより実装基板の反り、特に細長い配線の反りまたは剥離を抑制することができる。
【０１０９】
また導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【０１１０】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【０１１１】
また図２６から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【０１１２】
次に導電箔の厚みよりも薄く取り除く工程（例えばハーフエッチング）までは、導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【０１１３】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置の製造方法を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置の実装方法を説明する図である。
【図２３】従来の回路装置の実装構造を説明する図である。
【図２４】従来の回路装置を説明する図である。
【図２５】従来の回路装置の製造方法を説明する図である。
【図２６】従来と本発明の回路装置の製造方法を説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に支持基板を不要にした薄型の回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図２３のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２４は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２３のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２５および図２６を参照しながら説明する。尚、図２６では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２５Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図２５Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２５Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２５Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２５では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２６左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２５の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２４に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路素子を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１に、電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路を一体に支持する絶縁性樹脂とを備えた回路装置を提供することで、構成要素を最小限にして従来の課題を解決するものである。
【００２２】
第２に、分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路間の前記分離溝に充填されて一体に支持する絶縁性樹脂とを備えた回路装置を提供することで、分離溝に充填された絶縁性樹脂により複数の導電路を一体に支持して従来の課題を解決するものである。
【００２３】
第３に、分離溝で電気的に分離された複数の導電路と、所望の該導電路上に固着された回路素子と、該回路素子を被覆し且つ前記導電路間の前記分離溝に充填され前記導電路の裏面のみを露出して一体に支持する絶縁性樹脂とを備えた回路装置を提供することで、導電路の裏面が外部との接続に供することができスルーホールを不要にでき従来の課題を解決するものである。
【００２４】
第４に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に回路素子を固着する工程と、前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備する回路装置の製造方法を提供することで、
導電路を形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００２５】
第５に、導電箔を用意し、少なくとも導電路と成る領域を除いた前記導電箔に、前記導電箔の厚みよりも浅い分離溝を形成して導電路を形成する工程と、所望の前記導電路上に複数の回路素子を固着する工程と、前記回路素子の電極と所望の前記導電路とを電気的に接続する接続手段を形成する工程と、前記複数の回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備する回路装置の製造方法を提供することで、多数個の回路装置を量産でき、従来の課題を解決することができる。
【００２６】
【発明の実施の形態】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００２７】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。
【００２８】
本構造は、回路素子５２Ａ、５２Ｂ、複数の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で構成され、導電路５１間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により前記導電路５１が支持されている。
【００２９】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。また導電路５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。
【００３０】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰであれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡ等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００３１】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでこの導電被膜は、少なくとも一層あればよい。
【００３２】
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは焼結等により被覆される。
【００３３】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００３４】
本回路装置は、導電路５１を封止樹脂である絶縁性樹脂５０で支持しているため、支持基板が不要となり、導電路５１、回路素子５２および絶縁性樹脂５０で構成される。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の回路装置の導電路は、支持基板で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型で安価となる特徴を有する。
【００３５】
また前記構成の他に、回路素子５２を被覆し且つ前記導電路５２間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００３６】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００３７】
また、回路素子５２を被覆し且つ導電路５１間の分離溝５４に充填され導電路５１の裏面のみを露出して一体に支持する絶縁性樹脂５０を有している。
【００３８】
この導電路の裏面を露出する点は、本発明の特徴の一つである。導電路の裏面が外部との接続に供することができ、図２４の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００３９】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５１の裏面が露出されてため、回路素子５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００４０】
また本回路装置は、分離溝５４の表面と導電路５１の表面は、実質一致している構造となっている。本構造は、本発明の特徴であり、図２４に示す裏面電極１０、１１の段差が設けられないため、回路装置５３をそのまま水平に移動できる特徴を有する。
回路装置を説明する第２の実施の形態
次に図７に示された回路装置５６を説明する。
【００４１】
本構造は、導電路５１の表面に導電被膜５７が形成されており、それ以外は、図１の構造と実質同一である。よってこの導電被膜５７について説明する。
【００４２】
第１の特徴は、導電路や回路装置の反りを防止するするために導電被膜５７を設ける点である。
【００４３】
一般に、絶縁性樹脂と導電路材料（以下第１の材料と呼ぶ。）の熱膨張係数の差により、回路装置自身が反ったり、また導電路が湾曲したり剥がれたりする。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率よりも優れているため、導電路５１の方が先に温度上昇して膨張する。そのため、第１の材料よりも熱膨張係数の小さい第２の材料を被覆することにより、導電路の反り、剥がれ、回路装置の反りを防止することができる。特に第１の材料としてＣｕを採用した場合、第２の材料としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率は、１６．７×１０−６（１０のマイナス６乗）で、Ａｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、Ｐｔは、８．９×１０−６である。
【００４４】
第２の特徴は、第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも導電路５１と被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、導電路５１の抜けを防止できる構造となる。
【００４５】
以上、回路装置としてトランジスタチップ５２Ａと受動素子５２Ｂが実装された回路装置で説明してきたが、本発明は、図１９の如く、一つの半導体チップが封止されて構成された回路装置、図２０の如く、ＣＳＰ等のフェイスダウン型の素子が実装された回路装置、または図２１の如くチップ抵抗、チップコンデンサ等の受動素子が封止された回路装置でも実施できる。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
回路装置の製造方法を説明する第１の実施の形態
次に図２〜図６および図１を使って回路装置５３の製造方法について説明する。
【００４６】
まず図２の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００４７】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できればよい。
【００４８】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。そしてこの除去工程により形成された分離溝６１および導電箔６０に絶縁性樹脂５０を被覆する工程がある。
【００４９】
まず、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする（以上図３を参照）。そして、前記ホトレジストＰＲを介してエッチングすればよい（以上図４を参照）。
【００５０】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００５１】
またこの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００５２】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００５３】
またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝６１の側面はストレートに形成される。
【００５４】
またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。
【００５５】
尚、図３に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００５６】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００５７】
続いて、図５の如く、分離溝６１が形成された導電箔６０に回路素子５２を電気的に接続して実装する工程がある。
【００５８】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００５９】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線５５Ａを介して接続される。また５２Ｂは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト５５Ｂで固着される。
【００６０】
更に、図６に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００６１】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００６２】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電路５１となる導電箔６０が支持基板となることである。従来では、図２５の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００６３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００６４】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００６５】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図６では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００６６】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。そして分離溝６１が削られ、図１の分離溝５４となる。（以上図６参照）
最後に、必要によって露出した導電路５１に半田等の導電材を被着し、回路装置として完成する。
【００６７】
尚、導電路５１の裏面に導電被膜を被着する場合、図２の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。またこの導電被膜を採用した場合、研磨をせずにエッチングだけで導電路５１として分離できる。
【００６８】
尚、本製造方法では、導電箔６０にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、どちらか一方の回路素子を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００６９】
以上の製造方法によって、絶縁性樹脂５０に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導電路５１の裏面が一致する平坦な回路装置５６が実現できる。
【００７０】
本製造方法の特徴は、絶縁性樹脂５０を支持基板として活用し導電路５１の分離作業ができることにある。絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２５の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。
【００７１】
尚、導電路５１表面からの絶縁性樹脂の厚さは、前工程の絶縁性樹脂の付着の時に調整できる。従って実装される回路素子により違ってくるが、回路装置５６としての厚さは、厚くも薄くもできる特徴を有する。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μｍの導電路５１と回路素子が埋め込まれた回路装置になる。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
次に図８〜図１２、図７を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる第２の材料７０が被着される以外は、第１の実施の形態と実質同一であるため、詳細な説明は省略する。
【００７２】
まず図８の如く、第１の材料から成る導電箔６０の上にエッチングレートの小さい第２の材料７０が被覆された導電箔６０を用意する。
【００７３】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００７４】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を導電路５１の形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る被膜をエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図８を参照）
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く取り除く工程がある。
【００７５】
Ｎｉ７０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、前記ホトレジストを介してエッチングすればよい。
【００７６】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも小さいため、エッチングが進むにつれてひさし５８がでてくる。
【００７７】
尚、前記分離溝６１が形成された導電箔６０に回路素子５２を実装する工程（図１１）、前記導電箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程（図１２）、および導電路裏面に導電被膜を形成して完成までの工程（図７）は、前製造方法と同一であるためその説明は省略する。
回路素子の製造方法を説明する第３の実施の形態
続いて、一種類の回路素子をマトリックス状に配置し、封止後に個別分離して、ディスクリート素子、ＩＣ素子とする製造方法を図１３〜図１９を参照しながら説明する。尚、本製造方法は、第１の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【００７８】
まず図１３の如く、シート状の導電箔６０を用意する。
【００７９】
尚、シート状の導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００８０】
続いて、少なくとも導電路５１となる領域を除いた導電箔６０を、導電箔６０の厚みよりも薄く除去する工程がある。
【００８１】
まず、図１４の如く、Ｃｕ箔６０の上に、ホトレジストＰＲを形成し、導電路５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、図１５の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【００８２】
エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００８３】
またここの分離溝６１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。（詳細は、第１の実施の形態を参照）
尚、図１４に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【００８４】
続いて、図１６の如く、分離溝６１が形成された導電箔６０に回路素子５２Ａを電気的に接続して実装する工程がある。
【００８５】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００８６】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細線５５Ａを介して接続される。
【００８７】
更に、図１７に示すように、前記導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。
【００８８】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８９】
本工程の特徴は、絶縁性樹脂５０を被覆する際、導電路５１となる導電箔６０が支持基板となることである。従来では、図２５の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００９０】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電路５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００９１】
続いて、導電箔６０の裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで前記除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００９２】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、絶縁性樹脂５０を露出させている。この露出される面を図１７では点線で示している。その結果、約４０μｍの厚さの導電路５１となって分離される。また絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。
【００９３】
この結果、絶縁性樹脂５０に導電路５１の表面が露出する構造となる。
【００９４】
更に、図１８の如く、露出した導電路５１に半田等の導電材を被着する。
【００９５】
最後に、図１９の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【００９６】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【００９７】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【００９８】
図２６の右側には、本発明を簡単にまとめたフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、裏面Ｃｕ箔除去、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【００９９】
図２０は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ等が該当する。また図２１は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、支持基板が不要であるため、薄型であり、しか
も絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１００】
図２２は、実層構造について説明するものである。プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、８１、８３が実装されたものである。
【０１０１】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１０２】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１０３】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１０４】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。
【０１０５】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２４の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１０６】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【０１０７】
また本回路装置は、分離溝の表面と導電路の表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチＱＦＰ実装時には回路装置自身をそのまま水平に移動できるので、リードずれの修正が極めて容易となる。
【０１０８】
また導電路の表側に第２の材料を形成しているため、熱膨張係数の違いにより実装基板の反り、特に細長い配線の反りまたは剥離を抑制することができる。
【０１０９】
また導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる。よってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【０１１０】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【０１１１】
また図２６から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【０１１２】
次に導電箔の厚みよりも薄く取り除く工程（例えばハーフエッチング）までは、導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【０１１３】
また導電路と絶縁性樹脂で同一面を形成するため、実装された回路装置は、実装基板上の導電路側面に当たることなくずらすことができる。特に位置ずれして実装された回路装置を水平方向にずらして配置し直すことができる。また回路装置の実装後、ロウ材が溶けていれば、ずれて実装された回路装置は、溶けたロウ材の表面張力により、導電路上部に自ら戻ろうとし、回路装置自身による再配置が可能となる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置の製造方法を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置の実装方法を説明する図である。
【図２３】従来の回路装置の実装構造を説明する図である。
【図２４】従来の回路装置を説明する図である。
【図２５】従来の回路装置の製造方法を説明する図である。
【図２６】従来と本発明の回路装置の製造方法を説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電路
５２ 回路素子
５３ 回路装置
５４ 分離溝
５８ ひさし
Claims (7)
- 少なくとも半導体素子と受動素子とを封止する半導体モジュールの製造方法であり、
前記半導体素子との電気的接続に必要な複数の第１の導電路および前記受動素子の両端に位置する一対の第２の導電路と成る領域を除いた導電箔に、形成予定の前記第１の導電路または前記第２の導電路の厚みよりも深い分離溝を形成して、前記第１の導電路および前記第２の導電路を凸状に形成し、
前記半導体素子を前記第１の導電路に接続し、前記受動素子を前記分離溝の上方に配置すると共に前記一対の第２の導電路に接続し、
前記受動素子の下方に位置する前記分離溝に充填され、前記半導体素子、前記受動素子、前記第１の導電路、前記第２の導電路を覆うように絶縁性樹脂を封止し、
前記第１の導電路および前記第２の導電路が前記分離溝の深さよりも薄い厚さで分離されるまで前記導電箔の裏面を取り除くことを特徴とする半導体モジュールの製造方法。 - 少なくとも半導体素子と受動素子とを封止する半導体モジュールの製造方法であり、
前記半導体素子との電気的接続に必要な複数の第１の導電路および前記受動素子の両端に位置する一対の第２の導電路と成る箇所を除いた領域に、形成予定の前記第１の導電路または前記第２の導電路の厚みよりも深い分離溝を形成することで、前記第１の導電路および前記第２の導電路が凸状に形成された導電箔を用意し、
前記半導体素子を前記第１の導電路に接続し、前記受動素子を前記分離溝の上方に配置すると共に前記一対の第２の導電路に接続し、
前記受動素子の下方に位置する前記分離溝に充填され、前記半導体素子、前記受動素子、前記第１の導電路、前記第２の導電路を覆うように絶縁性樹脂を封止し、
前記第１の導電路および前記第２の導電路が前記分離溝の深さよりも薄い厚さで分離されるまで前記導電箔の裏面を取り除くことを特徴とする半導体モジュールの製造方法。 - 前記受動素子は、チップ抵抗またはチップコンデンサであることを特徴とする請求項１または請求項２記載の半導体モジュールの製造方法。
- 前記半導体素子は、トランジスタ、ダイオード、ＩＣチップ、ＣＳＰまたはＢＧＡであることを特徴とする請求項１または請求項２記載の半導体モジュールの製造方法。
- 前記導電箔よりも熱膨張係数が小さい材料から成る膜を前記第１の導電路または前記第２の導電路の少なくとも一部に設けることを特徴とする請求項１または請求項２記載の半導体モジュールの製造方法。
- 前記半導体素子は、フェイスダウンで電気第１の導電路に接続されることを特徴とする請求項１または請求項２記載の半導体モジュールの製造方法。
- 前記半導体素子と前記受動素子とを一単位としてマトリックス状に実装し、前記封止を行った後に前記一単位毎に分割することを特徴とする請求項１または請求項２記載の半導体モジュールの製造方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022646A JP3574025B2 (ja) | 2000-01-31 | 2000-01-31 | 回路装置およびその製造方法 |
| US09/671,135 US6548328B1 (en) | 2000-01-31 | 2000-09-27 | Circuit device and manufacturing method of circuit device |
| EP00308477A EP1122778A3 (en) | 2000-01-31 | 2000-09-27 | Circuit device and manufacturing method of circuit device |
| TW090100830A TW535462B (en) | 2000-01-31 | 2001-01-15 | Electric circuit device and method for making the same |
| KR10-2001-0002824A KR100484696B1 (ko) | 2000-01-31 | 2001-01-18 | 회로 장치 및 그 제조 방법 |
| CNB011165952A CN1246901C (zh) | 2000-01-31 | 2001-01-31 | 电路装置及其制造方法 |
| US10/347,010 US7173336B2 (en) | 2000-01-31 | 2003-01-17 | Hybrid integrated circuit device |
| US10/372,414 US7125798B2 (en) | 2000-01-31 | 2003-02-24 | Circuit device and manufacturing method of circuit device |
| US10/372,497 US7091606B2 (en) | 2000-01-31 | 2003-02-24 | Circuit device and manufacturing method of circuit device and semiconductor module |
| KR10-2004-0059095A KR100509136B1 (ko) | 2000-01-31 | 2004-07-28 | 회로 장치 및 그 제조 방법 |
| US10/918,105 US20050056916A1 (en) | 2000-01-31 | 2004-08-13 | Circuit device and manufacturing method of circuit device |
| US11/054,025 US7276793B2 (en) | 2000-01-31 | 2005-02-08 | Semiconductor device and semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022646A JP3574025B2 (ja) | 2000-01-31 | 2000-01-31 | 回路装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194094A Division JP2001217372A (ja) | 2000-06-28 | 2000-06-28 | 回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217338A JP2001217338A (ja) | 2001-08-10 |
| JP3574025B2 true JP3574025B2 (ja) | 2004-10-06 |
Family
ID=18548921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022646A Expired - Fee Related JP3574025B2 (ja) | 2000-01-31 | 2000-01-31 | 回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574025B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4723776B2 (ja) * | 2001-09-28 | 2011-07-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2004128228A (ja) | 2002-10-02 | 2004-04-22 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4574624B2 (ja) * | 2004-12-01 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
| WO2007052476A1 (ja) | 2005-11-02 | 2007-05-10 | Matsushita Electric Industrial Co., Ltd. | 電子回路装置およびその製造方法 |
| DE102015214219A1 (de) | 2015-07-28 | 2017-02-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Bauelements und ein Bauelement |
-
2000
- 2000-01-31 JP JP2000022646A patent/JP3574025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217338A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509136B1 (ko) | 회로 장치 및 그 제조 방법 | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP2001257291A (ja) | 回路装置 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2002057173A (ja) | 回路装置の製造方法 | |
| JP2001274290A (ja) | 回路装置 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005175509A (ja) | 回路装置 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP2001223318A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |