JP4723776B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4723776B2 JP4723776B2 JP2001300952A JP2001300952A JP4723776B2 JP 4723776 B2 JP4723776 B2 JP 4723776B2 JP 2001300952 A JP2001300952 A JP 2001300952A JP 2001300952 A JP2001300952 A JP 2001300952A JP 4723776 B2 JP4723776 B2 JP 4723776B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- conductive member
- cavity
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にリードレスによりパッケージ外形を縮小して実装面積を低減し、大幅なコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来における回路素子では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そして、回路素子を導電箔等の導電部材上に高集積化して形成する場合については、以下に説明する製造方法により形成していた。
【０００３】
先ず、従来の第１の工程は、図１４から図１６に示すように、導電箔１を用意し、少なくとも回路素子６（図１７参照）の搭載部を多数個形成する導電パターン４を除く領域の導電箔１に導電箔１の厚みよりも浅い分離溝５をエッチングにより形成して導電パターン４を形成することにある。
【０００４】
図１４（Ａ）に示す如く、導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。
【０００５】
具体的には、図１４（Ｂ）に示す如く、短冊状の導電箔１に多数の搭載部が形成されるブロック２が４〜５個離間して並べられる。
【０００６】
続いて、導電パターンを形成する。
【０００７】
先ず、図１５に示す如く、Ｃｕ箔１の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン４となる領域を除いた導電箔１が露出するようにホトレジストＰＲをパターニングする。そして、ホトレジストＰＲを介して導電箔１を選択的にエッチングする。ここで、図１６に具体的な導電パターン４を示す。本図は図１４（Ｂ）で示したブロック２の１個を拡大したものに対応する。点線で示した部分の１個が１つの搭載部３であり、導電パターン４を構成し、１つのブロック２には５行１０列のマトリックス状に多数の搭載部３が配列され、各搭載部３毎に同一の導電パターン４が設けられている。
【０００８】
従来の第２の工程は、図１７に示す如く、所望の導電パターン４の各搭載部３に回路素子６を固着することにある。
【０００９】
回路素子６としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００１０】
ここでは、ベアのトランジスタチップ６Ａが導電パターン４Ａにダイボンディングされ、チップコンデンサまたは受動素子６Ｂは半田等のロウ材または導電ペースト４Ｂで固着される。
【００１１】
従来の第３の工程は、図１８に示す如く、各搭載部３の回路素子６の電極と所望の導電パターン４とをワイヤボンディングすることにある。
【００１２】
本工程では、図１８に示す如く、ブロック２内の各搭載部のエミッタ電極と導電パターン４Ｂ、ベース電極と導電パターン４Ｂを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００１３】
従来の第４の工程は、図１９に示す如く、各搭載部３の回路素子６を一括して被覆し、分離溝５に充填されるように絶縁性樹脂９で共通モールドすることにある。
【００１４】
ここで、導電箔１表面に被覆された絶縁性樹脂９の厚さは、回路素子６のボンディングワイヤー８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００１５】
従来の第５の工程は、図２０に示す如く、分離溝５を設けていない厚み部分の導電箔１を除去することにある。
【００１６】
本工程は、導電箔１の裏面を化学的および／または物理的に除き、導電パターン４として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００１７】
更に、導電パターン４の裏面処理を行い、図２０に示す最終構造を得る。すなわち、必要によって露出した導電パターン４に半田等の導電材を被着し、回路装置として完成する。
【００１８】
従来の第６の工程は、図２１に示す如く、絶縁性樹脂９（図２０参照）を各搭載部３毎にダイシングにより分離することにある。
【００１９】
本工程では、ブロック２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード１１で各搭載部３間のダイシングライン１２に沿って分離溝５の絶縁性樹脂９（図２０参照）をダイシングし、個別の回路装置１０（図２０参照）に分離する。
【００２０】
上記した製造方法では、回路装置の場合について説明したが、半導体装置についても同様なことがいうことができる。
【００２１】
【発明が解決しようとする課題】
上記した従来の半導体装置の製造方法のように、ＣＳＰ型の半導体装置で、かつ、小スペースに多数の搭載部３が集約して形成され複数の半導体素子が固着され、１回のトランスファーモールドにより絶縁性樹脂９が共通に形成される場合がある。このとき、導電パターン４は微細に形成され、更に、その微細の導電パターン４間には分離溝５が形成される。そのため、トランスファーモールドにより複数の半導体素子に対して一体の絶縁性樹脂９を形成する場合、例えば、微細の導電パターン４間の分離溝５底部に空気が溜まってしまう問題が発生する。
【００２２】
上記した従来の実施の形態のように、トランスファーモールド工程の後、裏面からエッチング等により導電箔１を除去する場合は、空気が残存したことで凸凹になった部分まで余分に除去すれば良いが、これでも余分な作業を行うこととなり、余分な材料を用いることとなる。また、トランスファーモールドによる絶縁性樹脂９の裏面がそのまま半導体装置の裏面となる場合は、空気が残存したことで細部まで樹脂が充填されず半導体装置裏面の平坦性が維持されないという問題が発生する。
【００２３】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である半導体装置の製造方法では、導電部材を準備し、前記導電部材を加工し、前記導電部材にアイランドと取り出し電極とを有する搭載部を複数形成し、前記導電部材の裏面側の前記アイランド及び取り出し電極にエッチングにより外部電極を形成する工程と、前記導電部材の裏面側に粘着シートを貼り付け、前記導電部材の表面側の前記アイランド上に半導体素子を固着し、前記半導体素子と前記取り出し電極とを電気的に接続する工程と、キャビティを構成する上金型及び下金型と、前記キャビティに通じる樹脂注入ゲートを有する樹脂封止金型に、前記粘着シートが貼り付けられた前記導電部材を配置し、前記キャビティ内に樹脂を注入する工程と、前記樹脂により被覆された前記導電部材を前記樹脂封止金型から取り出し、前記搭載部毎に前記樹脂を切断し、個片化する半導体装置の製造方法において、前記樹脂注入ゲートが配置された前記キャビティの側面と対向する側面側に位置する前記粘着シートには、前記粘着シートの一部を切断して設けられた空気通過孔が形成され、前記空気通過孔は、少なくとも前記キャビティの内部から外部へと通じる領域に配置され、少なくとも前記外部電極が形成された前記導電部材の裏面側であり、前記アイランド及び前記取り出し電極と前記粘着シートとの空間へ流れ込んだ樹脂及びその前記樹脂により追いやられた前記キャビティ内の空気は、前記空気通過孔を介して前記キャビティ外部へと排出されることを特徴とする。
【００２４】
更に、本発明の半導体装置の製造方法は、好適には、前記下金型には、前記対向する側面側に前記キャビティ外部へと通じる凹部が形成され、前記空気通過孔は、前記凹部上面に配置されることを特徴とする。
【００２５】
更に、本発明の半導体装置の製造方法は、好適には、前記導電部材の表面側であり、前記対向する側面側の前記上金型には、前記キャビティ内の空気を排出する貫通孔が配置されることを特徴とする。
【００２６】
更に、本発明の半導体装置の製造方法は、好適には、導電部材を準備し、前記導電部材
を加工し、前記導電部材にアイランドと取り出し電極とを有する搭載部を複数形成し、前記導電部材の裏面側の前記アイランド及び取り出し電極にエッチングにより外部電極を形成する工程と、前記導電部材の裏面側に粘着シートを貼り付け、前記導電部材の表面側の前記アイランド上に半導体素子を固着し、前記半導体素子と前記取り出し電極とを電気的に接続する工程と、キャビティを構成する上金型及び下金型と、前記キャビティに通じる樹脂注入ゲートを有する樹脂封止金型に、前記粘着シートが貼り付けられた前記導電部材を配置し、前記キャビティ内に樹脂を注入する工程と、前記樹脂により被覆された前記導電部材を前記樹脂封止金型から取り出し、前記搭載部毎に前記樹脂を切断し、個片化する半導体装置の製造方法において、前記樹脂注入ゲートが配置された前記キャビティの側面と対向する側面側に位置する前記導電部材には、前記導電部材の裏面側からエッチング加工して設けられた空気通過路が形成され、前記空気通過路は、少なくとも前記キャビティの内部から外部へと通じる領域に配置され、少なくとも前記外部電極が形成された前記導電部材の裏面側であり、前記アイランド及び前記取り出し電極と前記粘着シートとの空間へ流れ込んだ樹脂により追いやられた前記キャビティ内の空気は、前記空気通過路を介して前記キャビティ外部へと排出されることを特徴とする。
【００２７】
更に、本発明の半導体装置の製造方法は、好適には、前記空気通過路と通じ、前記キャビティ外部の前記樹脂封止金型には、前記空気通過路から流れ込む樹脂を溜める樹脂溜領域が形成されることを特徴とする。
【００２８】
更に、本発明の半導体装置の製造方法は、好適には、前記樹脂溜領域と通じる前記樹脂封止金型には、前記樹脂溜領域の空気を排出する空気抜き孔が配置されることを特徴とする。
【００２９】
更に、本発明の半導体装置の製造方法は、好適には、前記導電部材の表面側であり、前記対向する側面側の前記上金型には、前記キャビティ内の空気を排出する貫通孔が配置され、前記導電部材には、前記導電部材を貫通し、前記空気通過路と前記貫通孔とを連結する連結孔が配置されることを特徴とする。
【００３０】
【発明の実施の形態】
以下に、本発明である半導体装置の製造方法の第１から第３の実施の形態について、図面を参照して詳細に説明する。
【００３１】
第１の実施の形態
先ず、図１に示した本発明の半導体装置の製造方法により形成される半導体装置について簡単に説明する。
【００３２】
図１に示すように、半導体装置２１は導電部材から成るアイランド２２上に固着された半導体素子２４、取り出し電極２３およびそれらを電気的に接続する金属細線２５を絶縁性樹脂２６で被覆され構成されている。
【００３３】
そして、アイランド２２および取り出し電極２３裏面は同一の導電部材から成る外部電極２７、２８が形成されている。この外部電極２７、２８は、例えば、本実施の形態ではアイランド２２裏面に２個、取り出し電極２３裏面に１個ずつ全部で４個形成されているが、その外部電極２７、２８のみが絶縁性樹脂裏面から露出している。そして、外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図４参照）は絶縁性樹脂２６裏面の４隅に、約０．２×０．２ｍｍ程度の大きさで配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。この様な対称配置では電極の極性判別が困難になるので、絶縁性樹脂２６の表面側に凹部を形成するか印刷するなどして、極性を表示するマークを刻印するのが好ましい。
【００３４】
本実施例では、導電部材としては、例えば、厚みが約０．１〜０．２ｍｍである銅のリードフレーム３１（図３参照）である。詳細は半導体装置の製造方法で後述するが、リードフレーム３１をパンチングやエッチングすることでアイランド２２、取り出し電極２３および外部電極２７、２８は形成されている。そして、アイランド２２上の半導体素子２４は銀（以下Ａｇという）ペースト等の導電ペースト２９を介して固着されている。そして、この半導体装置２１は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大きさを有している。半導体チップ２４は約１５０μｍ程度の厚みを有する。
【００３５】
尚、図示はしていないが、アイランド２２上には導電ペースト２９との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極２３上には金属細線２５の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００３６】
次に、図３〜図９を参照にして本発明である半導体装置の製造方法について説明する。
【００３７】
本発明の第１の工程は、図３および図４に示すように、複数の搭載部を有するリードフレームを準備することにある。
【００３８】
先ず、図３に示すように、リードフレーム３１上には、１個の半導体装置２１（図１参照）に対応する搭載部３４（図４（Ａ）参照）を複数個分、例えば３０個分を３行１０列に縦横に配置した島領域３２を４行で１組とする集合ブロック３３を複数形成する。このとき、リードフレーム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレームから成る。
【００３９】
そして、図４（Ａ）はリードフレーム３１に形成した導電パターンを示す平面図であり、図４（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方向断面図である。
【００４０】
図４（Ａ）に示した導電パターンをリードフレーム３１の表面からパンチングにより打ち抜くことで形成する。この製造工程により、アイランド２２、取り出し電極２３、アイランド２２間の第１の連結部３５、アイランド２２と取り出し電極２３との第２の連結部３６がリードフレーム３１上に形成される。そして、リードフレーム３１上には点線で囲んだ各搭載部３４が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに０．０２〜０．０５μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン４０、４１（図９参照）となる。
【００４１】
そして、導電パターンは、各搭載部３４内においてアイランド２２と取り出し電極２３を形成し、これらのパターンは各搭載部３４内において同一形状である。アイランド２２は半導体素子２４（図１（Ａ）参照）を搭載する箇所であり、取り出し電極２３は半導体素子２４の電極パッド３０（図１（Ｂ）参照）とワイヤ接続する箇所である。アイランド２２からは２本の第１の連結部３５が連続したパターンで延長される。これらの線幅はアイランド２２よりも狭い線幅で、例えば０．２ｍｍの線幅で延在する。第１の連結部３５はダイシングライン４０（図９参照）を超えて隣の搭載部３４のアイランド２２に連結する。更に、取り出し電極２３からは各々第２の連結部３６が、第１の連結部３５とは直行する方向に延在し、ダイシングライン４１（図９参照）を越えて隣の搭載部３４のアイランド２２に連結する。そして、第１の連結部３５は更に、搭載部３４群の周囲を取り囲む共通連結部（図示せず）に連結する。このように第１と第２の連結部３５、３６が延在することによって、各搭載部３４のアイランド２２と取り出し電極２３とを共通接続する。このことで、リードフレーム３１をパンチングにより打ち抜くことで形成される各搭載部３４のアイランド２２および取り出し電極２３は、リードフレーム３１に固定される。
【００４２】
ここで、エッチングによっても上記した各搭載部３４のアイランド２２と取り出し電極２３を形成することができる。そして、主に、エッチングにより形成する場合は、導電パターンが細かくパンチングでは形成することができない場合に用いられる。
【００４３】
次に、本発明の半導体装置の製造方法では、図４（Ｂ）に示したように、リードフレーム３１表面からパンチングにより導電パターンを形成し、リードフレーム３１裏面からハーフエッチングにより外部電極２７、２８を形成することである。このとき、外部電極２７をアイランド２２裏面の一部に２箇所程一体に形成するが、例えば、アイランド２２の全面積が約３００μｍ２に対して、外部電極２７の絶縁性樹脂２６（図１（Ａ）参照）からの露出面積は約３０μｍ２に成るように形成する。一方、取り出し電極２３裏面には、裏面ほぼ全面に対応して外部電極２８を形成する。
【００４４】
そして、上記したように、外部電極２７、２８はエッチングにより形成されるので、外部電極２７、２８はアイランド２２および取り出し電極２３と外部電極２７、２８との一体面を底面として角錐または円錐状に形成される。そのことにより、アイランド２２と取り出し電極２３との離間領域下部には、外部電極２７、２８により更に広い樹脂充填領域を形成する。その結果、後工程の絶縁樹脂層形成工程において、絶縁性樹脂２６がアイランド２２および取り出し電極２３裏面にも充填できる領域を確保することができる。実際には、外部電極２７、２８はエッチングにより形成するため、外部電極２７、２８の側面には図１（Ａ）に示したように曲面を有する。この製造方法により、絶縁性樹脂２６がリードフレーム３１と確実にかみ合うので剥離しづらいアンカー効果を有する構造を実現できる。
【００４５】
更に、本工程により外部電極２７、２８は、リードフレーム３１裏面にそれぞれ島状に形成されるので、後工程の絶縁性樹脂層形成工程において、リードフレーム３１裏面では絶縁性樹脂２６は外部電極２７、２８間を流動することとなる。
【００４６】
本発明の第２の工程は、図５に示すように、リードフレーム裏面にシートを貼り付ける工程である。
【００４７】
第１の工程で説明したように、リードフレーム３１をパンチングおよびエッチングすることにより、アイランド２２、取り出し電極２３、外部電極２７、２８等から成る複数の集合ブロック３３が形成されたリードフレーム３１裏面にシート３７を貼り合わせる。そのことにより、複数の集合ブロック３３が形成されたリードフレーム３１はシート３７上に一体に支持され、また、シート３７は後工程の絶縁性樹脂２６形成時に絶縁性樹脂２６のストッパーとして用いられる。
【００４８】
そして、図５（Ｃ）に示すように、本発明における半導体装置の製造方法の特徴としては、シート３７の一部に空気通過孔３７１が数カ所形成されたシート３７を準備することである。具体的には、本実施の形態では各集合ブロック３３に１カ所の空気通過孔３７１を設ける。そして、空気通過孔３７１は集合ブロック３３内の島領域３２が形成されないリードフレーム３１周端部に位置し、かつ、後工程におけるトランスファーモールド時の金型のゲート３８３（図７参照）が設置される場所と反対側の周端部に位置するようにリードフレーム３１裏面に貼り合わせられる。そして、図５（Ａ）にも示したように、リードフレーム３１とシート３７との幅はほぼ同等である。このことにより、詳細は後工程において説明するが、空気通過孔３７１が上記した位置にあることで、トランスファーモールド時の樹脂内に混在した空気を外部に逃がすことができる半導体装置の製造方法を実現できる。
【００４９】
ここで、シート３７としては、後工程のダイボンディング工程、ワイヤーボンディング工程、絶縁性樹脂形成工程等を考慮して、耐熱性に優れたポリイミドシートや耐熱ＰＥＴ等が用いられる。
【００５０】
次に、本発明の第３の工程は、図６に示したように、ダイボンディング工程、ワイヤーボンディング工程である。
【００５１】
リードフレーム３１の各搭載部３４毎に、アイランド２２表面にＡｇペーストなどの導電ペースト２９によって半導体素子２４をダイボンドし固定する。そして、半導体素子２４の電極パッド３０（図１参照）と取り出し電極２３とを、例えば、Ａｕ線より成る金属細線２５により電気的に接続する。このとき、金属細線２５は超音波ワイヤーボンディングにより、ボンディングパッド部３０にはボールボンディングし、取り出し電極２３側はステッチボンディングし接続する。半導体素子２４としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド２２裏面に形成された外部電極２７ａ、２７ｂ（図４（Ａ）参照）がコレクタ端子であり、取り出し電極２３裏面に各々形成された外部電極２８ａ、２８ｂ（図４（Ａ）参照）がベース・エミッタ電極となる。
【００５２】
図示はしていないが、アイランド２２上には導電ペースト２９との接着性を考慮して銀メッキや金メッキを施す場合もある。また、取り出し電極２３上には金属細線２５の接着性が考慮して銀メッキやニッケルメッキを施す。
【００５３】
本発明の第４の工程は、図７および図８に示すように、基板上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。ここでは、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する。
【００５４】
先ず、トランスファーモールドに用いる金型３８を準備する。上述したように、本発明の半導体装置の製造方法では、リードフレーム３１上には、例えば、１２０個の搭載部３４が集約して形成された集合ブロック３３（図５（Ａ）参照）が複数個形成されており、この集合ブロック３３毎に共通の絶縁性樹脂２６を形成する。そして、共通の絶縁性樹脂２６を形成するために、シート３７が貼り付けられたリードフレーム３１を下金型３８４に設置する。このとき、図７（Ａ）に示すように、下金型３８４には、複数の集合ブロック３３が形成されたリードフレーム３１の位置合わせのための位置合わせ孔３８６が形成されている。この下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きい領域を有し、深さはシート３７とリードフレーム３１とを加えた厚さである。
【００５５】
次に、図７（Ｂ）に示すように、トランスファーモールドにより一括してリードフレーム３１上の集合ブロック３３毎に共通の絶縁性樹脂２６を形成する場合について説明する。トランスファーモールドにより絶縁性樹脂２６を形成する場合には、共通の金型３８を準備し金型３８のキャビティ内にシート３７が貼られたリードフレーム３１を設置する。
【００５６】
具体的には、上述したように、リードフレーム３１上には複数の集合ブロック３３（図５（Ａ）参照）が隣接して形成されており、リードフレーム３１上に形成された集合ブロック３３毎に対応した金型３８を準備する。そして、リードフレーム３１上に集合ブロック３３毎に絶縁性樹脂２６を形成するために、リードフレーム３１上の集合ブロック３３の外周部およびシート３７上を上金型３８１および下金型３８４で挟持する。上金型３８１は集合ブロック毎に対応して形成されている。その後、金型のランナー３８２を通過した樹脂がゲート３８３から注入され、絶縁性樹脂２６を形成する。
【００５７】
このとき、本発明の半導体装置の製造方法の特徴としては、図８（Ａ）に示すように、トランスファーモールド時における樹脂内に混在する空気を除去するために、金型３８のゲート３８３と反対面に第１の貫通孔４２を設けることである。そして、図に示すように、この第１の貫通孔４２は、上述したシート３７に設けられた空気通過孔３７１と下金型３８４に設けられた凹部３８５とにより形成される。
【００５８】
そして、図に示すように、シート３７に設けられた空気通過孔３７１は、金型３８のキャビティー内と金型３８の外部との間に第１の貫通孔４２を形成するように設けられる。しかし、シート３７の厚みは、例えば、１０μｍ程度であり、上述したように、この程度の厚みではトランスファーモールド時の樹脂に混在した空気を金型３８内から除去することは困難である。そのため、本発明の半導体装置の製造方法では、シート３７に設けられた空気通過孔３７１の位置に対応するように、下金型３８４に凹部３８５を設け第１の貫通孔４２の幅を２０μｍ程度にする。そのことにより、トランスファーモールド時の樹脂に混在した空気は金型３８内から確実に第１の貫通孔４２へと移動する。そして、第１の貫通孔４２内へと移動した空気は、図示したように、リードフレーム３１と下金型３８４との間に出来た隙間を介して金型３８外部へと除去される。上述したように、下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きく形成されているため、例えば、０．５ｍｍ程度の空間は必ず存在する。
【００５９】
ここで、トランスファーモールド時の樹脂内に混在した空気の流れについて説明する。図８（Ａ）を用いて上述したように、金型３８のゲート３８３から注入された樹脂は、徐々に金型３８のキャビティー内を充填される。このとき、図４（Ａ）に示したように、リードフレーム３１の裏面側はハーフエッチングにより外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞれ島状に形成されている。そのため、リードフレーム３１表面側を流れる樹脂の速度とリードフレーム３１裏面側を流れる樹脂の速度とではリードフレーム３１表面側の方が速い。そして、例えば、リードフレーム３１裏面側での外部電極２７では、ゲート３８３からの樹脂の流れとリードフレーム３１表面側の樹脂がアイランド２２と取り出し電極２３間の分離部から流れ込む樹脂の流れが交差する。そのことで、外部電極２７とシート３７との接着部周囲にはトランスファーモールド時の樹脂内に混在した空気が残存してしまう問題があった。
【００６０】
しかし、本発明の半導体装置の製造方法の特徴としては、図８（Ａ）に示すように、金型３８のゲート３８３の反対面に第１の貫通孔４２を設けることで、以前は逃げる場所がないためそのまま外部電極２７とシート３７との接着部周囲に残存していたトランスファーモールド時の樹脂内に混在した空気は、図中に示した矢印の如く、第１の貫通孔４２へと移動する。
【００６１】
その結果、図８（Ｂ）に示すように、トランスファーモールド工程だけで、半導体装置２１裏面の平坦性を確保することができる製造方法を実現することができる。そして、シート除去後には、絶縁性樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）のみが露出する。一方、絶縁性樹脂２６表面においては、金型により平坦面を形成することができ、また、絶縁性樹脂２６の厚みも一回で確実に形成することができる。この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形することができる。
【００６２】
そして、トランスファーモールドにより絶縁性樹脂２６を形成する場合のメリットとしては、上記したように、複数の集合ブロック３３（図５（Ａ）参照）を有するリードフレーム３１の大きさを共通にしておけば、共通金型で行うことができる。つまり、例えば１つの集合ブロック３３に１２０個の半導体素子２４を搭載し、リードフレーム３１上に５つの集合ブロック３３が形成されている場合は、６００個全ての半導体素子２４を一回のモールド工程で被覆することができる。そのことにより、製造工程を短縮することができ、また、製造コストも大幅に低減することができる。
【００６３】
尚、本実施の形態では、リードフレーム３１上の各集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明したがこの形態に限定する必要は無く、リードフレーム３１上の全ての集合ブロック３３を一体の絶縁性樹脂２６で被覆しても良い。また、従来におけるトランスファーモールドでも行われているように、リードフレーム３１上部の樹脂内に混在した空気が上金型３８１とリードフレーム３１間に設けられた第２の貫通孔４３から除去される。
【００６４】
また、本実施の形態では、下金型に位置合わせ孔３８６が形成された場合について述べたが特に限定する必要はなく、下金型が平坦面であっても同等の効果を得ることができる。
【００６５】
次に、本発明の第５の工程は、図９に示すように、基板の裏面側から、搭載部毎に、リードフレームと樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【００６６】
図９に示すように、シート３７（図８（Ｂ）参照）が剥がされたリードフレーム３１から搭載部３４毎に第１および第２の連結部３５、３６（図４（Ａ）参照）および絶縁性樹脂２６を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード３９を用い、ダイシングライン４０、４１に沿って絶縁性樹脂と第１および第２の連結部３５、３６とを同時にダイシングすることにより、搭載部３４毎に分割した半導体装置を形成する。この時には、リードフレーム３１の集合ブロック３３（図５（Ａ）参照）外周部に設けられた合わせマークをダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。また、外部電極２７ａ、２７ｂ、２８ａ、２８ｂやアイランド２２（図４（Ａ）参照）や取り出し電極２３（図４（Ａ）参照）がダイシングブレード３９に接しないパターン設計としている。
【００６７】
このとき、上述したように、ダイシングブレード３９はほとんどを絶縁性樹脂２６の領域を切断し、リードフレームとしては第１および第２の連結部３５、３６のみを切断する。その結果、ダイシングブレード３９への負担を軽減させ、長期間の使用を可能とすることができる。
【００６８】
更に、図２（Ａ）、（Ｂ）に示したように、第１および第２の連結部３５、３６の周囲あるいはダイシング方向の第１および第２の連結部３５、３６の上下は絶縁性樹脂２６で固定されているため、ダイシング時のバリの発生を最小限に抑制することができる。その結果、図２（Ｃ）に示したように、バリの発生が最小限に抑制される。また、バリの発生が最小限に抑制されることでショート等の問題も解決され製品品質上も優れた半導体装置の製造方法を実現することができる。
【００６９】
最後に、上記した製造方法により完成された各半導体装置を図１を用いて説明する。パッケージの周囲４側面は、絶縁性樹脂２６の切断面で形成され、パッケージの上面は平坦化した絶縁性樹脂２６の表面で形成され、パッケージの下面は絶縁性樹脂２６の裏面側および外部電極２７ａ、２７ｂ、２８ａ、２８ｂで形成される。そして、パッケージ側面からは第１および第２の連結部３５、３６が露出するが微小領域なため、特に、製品品質上問題はない。
【００７０】
上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、外部接続用の端子がアイランド２２および
取り出し電極２３の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【００７１】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【００７２】
また、本発明の実施の形態では、リードフレーム３１に導電パターンを形成した後にシート３７を貼り付ける場合について説明したが、シート３７を貼り付け工程は半導体素子２４をアイランド２２にダイボンディングした後でも問題はない。そのことにより、ダイボンディング工程における熱条件を緩和できるため、導電ペースト以外でも固着することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７３】
第２の実施の形態
次に、本発明の第２の実施の形態について、図１〜図１１を参照にして説明する。ここで、本発明の第１の実施の形態と第２の実施の形態では、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する工程における製造方法に大きな相違点を有する。そのため、その他の半導体装置の製造方法およびその半導体装置の製造方法における効果等は第１の実施の形態と同様である。従って、半導体装置の製造方法において、それらの対応箇所は第１の実施の形態を参照することとし、ここでは説明を割愛する。また、半導体装置の構成要素等において、第１の実施の形態と共通部分では同じ符号を用いることとする。
【００７４】
先ず、半導体装置２１については第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【００７５】
次に、本発明である半導体装置の製造方法について説明する。
【００７６】
本発明の第１の工程は、図３、図４および図１０に示すように、複数の搭載部を有するリードフレームを準備することにある。
【００７７】
先ず、図３に示すように、リードフレーム３１上には、１個の半導体装置２１（図１（Ａ）参照）に対応する搭載部３４を複数個分、例えば３０個分を３行１０列に縦横に配置した島領域３２を４行で１組とする集合ブロック３３を複数形成する。このとき、リードフレーム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレームから成る。
【００７８】
そして、図４（Ａ）はリードフレーム３１に形成した導電パターンを示す平面図であり、図４（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方向断面図である。
【００７９】
図４（Ａ）に示した導電パターンをリードフレーム３１の表面からパンチングにより打ち抜くことで形成する。この製造工程により、アイランド２２、取り出し電極２３、アイランド２２間の第１の連結部３５、アイランド２２と取り出し電極２３との第２の連結部３６がリードフレーム３１上に形成される。そして、リードフレーム３１上には点線で囲んだ各搭載部３４が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに０．０２〜０．０５μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン４０、４１（図９参照）となる。
【００８０】
そして、導電パターンは、各搭載部３４内においてアイランド２２と取り出し電極２３を形成し、これらのパターンは各搭載部３４内において同一形状である。アイランド２２は半導体素子２４（図１（Ａ）参照）を搭載する箇所であり、取り出し電極２３は半導体素子２４の電極パッド３０（図１（Ｂ）参照）とワイヤ接続する箇所である。アイランド２２からは２本の第１の連結部３５が連続したパターンで延長される。これらの線幅はアイランド２２よりも狭い線幅で、例えば０．２ｍｍの線幅で延在する。第１の連結部３５はダイシングライン４０（図９参照）を超えて隣の搭載部３４のアイランド２２に連結する。更に、取り出し電極２３からは各々第２の連結部３６が、第１の連結部３５とは直行する方向に延在し、ダイシングライン４１（図９参照）を越えて隣の搭載部３４のアイランド２２に連結する。そして、第１の連結部３５は更に、搭載部３４群の周囲を取り囲む共通連結部（図示せず）に連結する。このように第１と第２の連結部３５、３６が延在することによって、各搭載部３４のアイランド２２と取り出し電極２３とを共通接続する。このことで、リードフレーム３１をパンチングにより打ち抜くことで形成される各搭載部３４のアイランド２２および取り出し電極２３は、リードフレーム３１に固定される。
【００８１】
ここで、エッチングによっても上記した各搭載部３４のアイランド２２と取り出し電極２３を形成することができる。そして、主に、エッチングにより形成する場合は、導電パターンが細かくパンチングでは形成することができない場合に用いられる。
【００８２】
次に、本発明の半導体装置の製造方法では、図４（Ｂ）に示したように、リードフレーム３１表面からパンチングにより導電パターンを形成し、リードフレーム３１裏面からハーフエッチングにより外部電極２７、２８を形成することである。このとき、外部電極２７をアイランド２２裏面の一部に２箇所程一体に形成するが、例えば、アイランド２２の全面積が約３００μｍ２に対して、外部電極２７の絶縁性樹脂２６（図１（Ａ）参照）からの露出面積は約３０μｍ２に成るように形成する。一方、取り出し電極２３裏面には、裏面ほぼ全面に対応して外部電極２８を形成する。
【００８３】
そして、上記したように、外部電極２７、２８はエッチングにより形成されるので、外部電極２７、２８はアイランド２２および取り出し電極２３と外部電極２７、２８との一体面を底面として角錐または円錐状に形成される。そのことにより、アイランド２２と取り出し電極２３との離間領域下部には、外部電極２７、２８により更に広い樹脂充填領域を形成する。その結果、後工程の絶縁樹脂層形成工程において、絶縁性樹脂２６がアイランド２２および取り出し電極２３裏面にも充填できる領域を確保することができる。実際には、外部電極２７、２８はエッチングにより形成するため、外部電極２７、２８の側面には図１（Ａ）に示したように曲面を有する。この製造方法により、絶縁性樹脂２６がリードフレーム３１と確実にかみ合うので剥離しづらいアンカー効果を有する構造を実現できる。
【００８４】
更に、本工程により外部電極２７、２８は、リードフレーム３１裏面にそれぞれ島状に形成されるので、後工程の絶縁性樹脂層形成工程において、リードフレーム３１裏面では絶縁性樹脂２６は外部電極２７、２８間を流動することとなる。
【００８５】
そして、図１０に示すように、本発明の半導体装置の製造方法の特徴としては、リードフレーム３１の搭載部３４（図４（Ａ）参照）形成領域の外周部、つまり、金型３８のゲート３８３（図１１（Ａ）参照）が設置される側辺と反対の側辺を含むリードフレーム３１に空気通過路５１を１カ所形成する。この空気通過路５１は上述した外部電極２７、２８を形成するエッチング工程と同工程で形成されるので、例えば、８０μｍ程度の深さを有する。そして、空気通過路５１を形成することでのメリットは後工程におけるトランスファーモールド工程のところで詳細する。
【００８６】
本発明の第２の工程は、リードフレーム裏面にシートを貼り付ける工程である。
【００８７】
図１０に示すように、第１の工程と同様にリードフレーム３１をパンチングおよびエッチングすることにより、アイランド２２、取り出し電極２３、外部電極２７、２８等から成る複数の集合ブロック３３が形成されたリードフレーム３１裏面にシート３７を貼り合わせる。そのことにより、複数の集合ブロック３３が形成されたリードフレーム３１はシート３７上に一体に支持され、また、シート３７は後工程の絶縁性樹脂２６（図８（Ｂ）参照）形成時に絶縁性樹脂２６のストッパーとして用いられる。
【００８８】
ここで、シート３７としては、後工程のダイボンディング工程、ワイヤーボンディング工程、絶縁性樹脂形成工程等を考慮して、耐熱性に優れたポリイミドシートや耐熱ＰＥＴ等が用いられる。
【００８９】
次に、本発明の第３の工程は、図６に示したように、ダイボンディング工程、ワイヤーボンディング工程である。
【００９０】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【００９１】
本発明の第４の工程は、図７、図８および図１１に示すように、基板上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。ここでは、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する。
【００９２】
先ず、トランスファーモールドに用いる金型３８を準備する。上述したように、本発明の半導体装置の製造方法では、リードフレーム３１上には、例えば、１２０個の搭載部３４が集約して形成された集合ブロック３３（図１０（Ａ）参照）が複数個形成されており、この集合ブロック３３毎に共通の絶縁性樹脂２６を形成する。そして、共通の絶縁性樹脂２６を形成するために、シート３７が貼り付けられたリードフレーム３１を下金型３８４に設置する。このとき、図７（Ａ）に示すように、下金型３８４には、複数の集合ブロック３３が形成されたリードフレームの位置合わせのための位置合わせ孔３８６が形成されている。この下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きい領域を有し、深さはシート３７とリードフレーム３１とを加えた厚さである。
【００９３】
次に、図１１（Ａ）に示すように、トランスファーモールドにより一括してリードフレーム３１上の集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明する。トランスファーモールドにより絶縁性樹脂２６を形成する場合には、共通の金型３８を準備し金型３８のキャビティ内にシート３７が貼られたリードフレーム３１を設置する。
【００９４】
具体的には、上述したように、リードフレーム３１上には複数の集合ブロック３３が隣接して形成されており、リードフレーム３１上に形成された集合ブロック３３毎に対応した金型３８を準備する。そして、リードフレーム３１上に集合ブロック３３毎に絶縁性樹脂２６（図８（Ｂ）参照）を形成するために、リードフレーム３１上の集合ブロック３３の外周部およびシート３７上を上金型３８１および下金型３８４で挟持する。上金型３８１は集合ブロック３３毎に対応して形成されている。その後、金型のランナー３８２を通過した樹脂がゲート３８３から注入され、絶縁性樹脂２６を形成する。
【００９５】
このとき、本発明の半導体装置の製造方法の特徴としては、図１１（Ｂ）に示すように、トランスファーモールド時における樹脂内に混在する空気を除去するために、金型３８のゲート３８３が設置される場所と反対側に第１の貫通孔４２を設けることである。そして、図１１（Ｂ）に示すように、この第１の貫通孔４２は、上述したリードフレーム３１にエッチングにより設けられた空気通過路５１により形成される。この空気通過路５１は、第１の工程でハーフエッチングにより外部電極２７、２８を形成する際に同時にリードフレーム３１をハーフエッチングすることにより形成される。
【００９６】
そして、図示したように、リードフレーム３１にエッチングにより設けられた空気通過路５１は、金型３８のキャビティー内と金型３８の外部との間に、例えば、８０μｍ程度の厚みを有して設けられる。そのことにより、トランスファーモールド時の樹脂に混在した空気を金型３８内から確実に除去することできる。しかし、空気通過路５１は、例えば、８０μｍ程度の厚みを有する。更に、リードフレーム３１と下金型３８４との間に出来た空間は、上述したように、下金型３８４に形成された位置合わせ孔３８６がリードフレーム３１よりも僅かに大きく形成されているため、例えば、０．５ｍｍ程度の空間は必ず存在する。そのため、樹脂に混在した空気のみならず樹脂も一緒に金型３８外に流出してしまう。
【００９７】
そこで、本発明の半導体装置の製造方法の特徴としては、空気通過路５１に対応する下金型３８４の一部に樹脂溜領域５２を形成し、空気通過路５１より流出した樹脂および空気を溜めることにある。そして、この樹脂溜領域５２には空気抜き孔５３が１ヶ所設けられており、空気のみを外部に確実に除去することにもある。
【００９８】
具体的には、図１１（Ｂ）にも示したように、金型３８のキャビティーを形成するための上金型３８１と下金型３８４との接面部の下金型３８４を階段状に加工する。空気通過路５１に対応させて、例えば、流出した樹脂および空気を溜める樹脂溜領域５２では接面部から４０μｍ程度の深さを有する領域を形成し、また、樹脂溜領域５２の先端部には空気抜き孔５３が接面部から２０μｍ程度の深さを有し形成する。そのことにより、第１の貫通孔４２より流出した樹脂および空気は樹脂溜領域５２で堰き止められた後、空気のみが空気抜き孔５３により金型３８外部に除去される。その結果、金型３８外部には樹脂が流出することも無くなり、作業スペースを樹脂で汚すことなく作業を行うことができる。
【００９９】
ここで、トランスファーモールド時の樹脂内に混在した空気の流れについて説明する。図１１（Ｂ）を用いて上述したように、金型３８のゲート３８３から注入された樹脂は、徐々に金型３８のキャビティー内を充填される。このとき、図４（Ａ）に示したように、リードフレーム３１の裏面側はハーフエッチングにより外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）がそれぞれ島状に形成されている。そのため、リードフレーム３１表面側を流れる樹脂の速度とリードフレーム３１裏面側を流れる樹脂の速度とではリードフレーム３１表面側の方が速い。そして、例えば、リードフレーム３１裏面側での外部電極２７では、ゲート３８３からの樹脂の流れとリードフレーム３１表面側の樹脂がアイランド２２と取り出し電極２３間の分離部から流れ込む樹脂の流れが交差する。そのことで、外部電極２７とシート３７との接着部周囲にはトランスファーモールド時の樹脂内に混在した空気が逃げる場所が無いため残存してしまう問題があった。
【０１００】
しかし、本発明の半導体装置の製造方法では、図１１（Ｂ）に示すように、金型３８のゲート３８３の反対面に空気通過路５１を設けることで、以前は外部電極２７とシート３７との接着部周囲に残存していたトランスファーモールド時の樹脂内に混在した空気は、図中に示した如く、空気通過路５１へと移動する。
【０１０１】
その結果、図８（Ｂ）に示すように、トランスファーモールド工程時の残存する空気による絶縁性樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程による平坦性形成工程を用いることなく、半導体装置２１裏面の平坦性を確保することができる製造方法を実現することができる。そして、シート除去後には、絶縁性樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）のみが露出する。一方、絶縁性樹脂２６表面においては、金型により平坦面を形成することができ、また、絶縁性樹脂２６の厚みも一回で確実に形成することができる。この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形することができる。
【０１０２】
そして、トランスファーモールドにより絶縁性樹脂２６を形成する場合のメリットとしては、上記したように、複数の集合ブロック３３（図１０（Ａ）参照）を有するリードフレーム３１の大きさを共通にしておけば、共通金型で行うことができる。つまり、例えば１つの集合ブロック３３に１２０個の半導体素子２４を搭載し、リードフレーム３１上に５つの集合ブロック３３が形成されている場合は、６００個全ての半導体素子２４を一回のモールド工程で被覆することができる。そのことにより、製造工程を短縮することができ、また、製造コストも大幅に低減することができる。
【０１０３】
尚、本実施の形態では、リードフレーム３１上の各集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明したがこの形態に限定する必要は無く、リードフレーム３１上の全ての集合ブロック３３を一体の絶縁性樹脂２６で被覆しても良い。また、第２の実施の形態では第１の貫通孔４２形成部と別の部分に、従来におけるトランスファーモールドでも行われているように、リードフレーム３１上部の樹脂内に混在した空気が上金型３８１とリードフレーム３１間に設けられた第２の貫通孔４３から除去される。
【０１０４】
また、本実施の形態では、下金型に位置合わせ孔３８６が形成された場合について述べたが特に限定する必要はなく、下金型３８４が平坦面であっても同等の効果を得ることができる。
【０１０５】
本発明の第５の工程は、図９に示すように、基板の裏面側から、搭載部毎に、リードフレームと樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【０１０６】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１０７】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【０１０８】
また、本発明の実施の形態では、リードフレーム３１に導電パターンを形成した後にシート３７を貼り付ける場合について説明したが、シート３７を貼り付け工程は半導体素子２４をアイランド２２にダイボンディングした後でも問題はない。そのことにより、ダイボンディング工程における熱条件を緩和できるため、導電ペースト以外でも固着することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【０１０９】
第３の実施の形態
最後に、本発明の第３の実施の形態について、図１〜図１３を参照にして説明する。ここで、本発明の第３の実施の形態と第１または第２の実施の形態では、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する工程における製造方法に大きな相違点を有する。そのため、その他の半導体装置の製造方法およびその半導体装置の製造方法における効果等は第１または第２の実施の形態と同様である。従って、半導体装置の製造方法において、それらの対応箇所は第１または第２の実施の形態を参照することとし、ここでは説明を割愛する。また、半導体装置の構成要素等において、第１または第２の実施の形態と共通部分では同じ符号を用いることとする。
【０１１０】
先ず、半導体装置２１については第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１１１】
次に、本発明である半導体装置の製造方法について説明する。
【０１１２】
本発明の第１の工程は、図３、図４および図１２に示すように、複数の搭載部を有するリードフレームを準備することにある。
【０１１３】
先ず、図３に示すように、リードフレーム３１上には、１個の半導体装置２１に対応する搭載部３４（図４（Ａ）参照）を複数個分、例えば３０個分を３行１０列に縦横に配置した島領域３２を４行で１組とする集合ブロック３３を複数形成する。このとき、リードフレーム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレームから成る。
【０１１４】
そして、図４（Ａ）はリードフレーム３１に形成した導電パターンを示す平面図であり、図４（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方向断面図である。
【０１１５】
図４（Ａ）に示した導電パターンをリードフレーム３１の表面からパンチングにより打ち抜くことで形成する。この製造工程により、アイランド２２、取り出し電極２３、アイランド２２間の第１の連結部３５、アイランド２２と取り出し電極２３との第２の連結部３６がリードフレーム３１上に形成される。そして、リードフレーム３１上には点線で囲んだ各搭載部３４が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに０．０２〜０．０５μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン４０、４１（図９参照）となる。
【０１１６】
そして、導電パターンは、各搭載部３４内においてアイランド２２と取り出し電極２３を形成し、これらのパターンは各搭載部３４内において同一形状である。アイランド２２は半導体素子２４（図１（Ａ）参照）を搭載する箇所であり、取り出し電極２３は半導体素子２４の電極パッド３０（図１（Ｂ）参照）とワイヤ接続する箇所である。アイランド２２からは２本の第１の連結部３５が連続したパターンで延長される。これらの線幅はアイランド２２よりも狭い線幅で、例えば０．２ｍｍの線幅で延在する。第１の連結部３５はダイシングライン４０（図９参照）を超えて隣の搭載部３４のアイランド２２に連結する。更に、取り出し電極２３からは各々第２の連結部３６が、第１の連結部３５とは直行する方向に延在し、ダイシングライン４１（図９参照）を越えて隣の搭載部３４のアイランド２２に連結する。そして、第１の連結部３５は更に、搭載部３４群の周囲を取り囲む共通連結部（図示せず）に連結する。このように第１と第２の連結部３５、３６が延在することによって、各搭載部３４のアイランド２２と取り出し電極２３とを共通接続する。このことで、リードフレームをパンチングにより打ち抜くことで形成される各搭載部３４のアイランド２２および取り出し電極２３は、リードフレーム３１に固定される。
【０１１７】
ここで、エッチングによっても上記した各搭載部３４のアイランド２２と取り出し電極２３を形成することができる。そして、主に、エッチングにより形成する場合は、導電パターンが細かくパンチングでは形成することができない場合に用いられる。
【０１１８】
次に、本発明の半導体装置の製造方法では、図４（Ｂ）に示したように、リードフレーム３１表面からパンチングにより導電パターンを形成し、リードフレーム３１裏面からハーフエッチングにより外部電極２７、２８を形成することである。このとき、外部電極２７をアイランド２２裏面の一部に２箇所程一体に形成するが、例えば、アイランド２２の全面積が約３００μｍ２に対して、外部電極２７の絶縁性樹脂２６（図１（Ａ）参照）からの露出面積は約３０μｍ２に成るように形成する。一方、取り出し電極２３裏面には、裏面ほぼ全面に対応して外部電極２８を形成する。
【０１１９】
そして、上記したように、外部電極２７、２８はエッチングにより形成されるので、外部電極２７、２８はアイランド２２および取り出し電極２３と外部電極２７、２８との一体面を底面として角錐または円錐状に形成される。そのことにより、アイランド２２と取り出し電極２３との離間領域下部には、外部電極２７、２８により更に広い樹脂充填領域を形成する。その結果、後工程の絶縁樹脂層形成工程において、絶縁性樹脂２６がアイランド２２および取り出し電極２３裏面にも充填できる領域を確保することができる。実際には、外部電極２７、２８はエッチングにより形成するため、外部電極２７、２８の側面には図１（Ａ）に示したように曲面を有する。この製造方法により、絶縁性樹脂２６がリードフレーム３１と確実にかみ合うので剥離しづらいアンカー効果を有する構造を実現できる。
【０１２０】
更に、本工程により外部電極２７、２８は、リードフレーム３１裏面にそれぞれ島状に形成されるので、後工程の絶縁性樹脂層形成工程において、リードフレーム３１裏面では絶縁性樹脂２６は外部電極２７、２８間を流動することとなる。
【０１２１】
そして、図１２に示すように、本発明の半導体装置の製造方法の特徴としては、リードフレーム３１の搭載部３４形成領域の外周部、つまり、金型３８（図１３（Ａ）参照）のゲート３８３（図１３（Ａ）参照）が設置される側と反対側のリードフレーム３１に空気通過路５１を１カ所形成する。しかし、本実施の形態における空気通過路５１は上述した外部電極２７、２８を形成するエッチング工程と同工程で形成されるが、空気通過路５１の部分のみ、例えば、３０μｍ程度の深さを有するようにエッチングして形成する。また、本実施の形態では、第２の実施の形態とは異なり空気通過路５１はリードフレーム３１の端部までは形成されない。更に、外部電極２７、２８を形成するエッチング工程と同工程で形成されるが、別工程として形成されても良い。
【０１２２】
更に、本発明の半導体装置の製造方法の特徴としては、上述したアイランド２２および取り出し電極２３形成工程と同工程で、空気通過路５１と第２の貫通孔４３（図１３（Ｂ）参照）とをつなげる連結孔６１を形成することにある。形成の順序としては、先に連結孔６１が形成された後に空気通過路５１が形成される。ここでも、空気通過路５１と同様に、本実施の形態ではアイランド２２および取り出し電極２３を形成する工程と同工程で形成されるが、別工程として形成されても良い。
【０１２３】
そして、空気通過路５１、連結孔６１を形成し、空気通過路５１と第２の貫通孔４３（図１３（Ｂ）参照）を結ぶことでのメリットは後工程におけるトランスファーモールド工程のところで詳細する。
【０１２４】
本発明の第２の工程は、図５に示すように、リードフレーム裏面にシートを貼り付ける工程である。
【０１２５】
本工程は、第２の実施の形態と同様であるので、第２の実施の形態を参照とし、ここでは説明を割愛する。
【０１２６】
次に、本発明の第３の工程は、図６に示したように、ダイボンディング工程、ワイヤーボンディング工程である。
【０１２７】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１２８】
本発明の第４の工程は、図７、図８および図１３に示すように、基板上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。ここでは、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する。
【０１２９】
先ず、トランスファーモールドに用いる金型３８を準備する。上述したように、本発明の半導体装置の製造方法では、リードフレーム３１上には、例えば、１２０個の搭載部３４が集約して形成された集合ブロック３３（図１２（Ａ）参照）が複数個形成されており、この集合ブロック３３毎に共通の絶縁性樹脂２６（図８（Ｂ）参照）を形成する。そして、共通の絶縁性樹脂２６を形成するために、シート３７が貼り付けられたリードフレーム３１を下金型３８４に設置する。このとき、図７（Ａ）に示すように、下金型３８４には、複数の集合ブロック３３が形成されたリードフレームの位置合わせのための位置合わせ孔３８６が形成されている。この下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きい領域を有し、深さはシート３７とリードフレーム３１とを加えた厚さである。
【０１３０】
次に、図１３（Ａ）に示すように、トランスファーモールドにより一括してリードフレーム３１上の集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明する。トランスファーモールドにより絶縁性樹脂２６を形成する場合には、共通の金型３８を準備し金型３８のキャビティ内にシート３７が貼られたリードフレーム３１を設置する。
【０１３１】
具体的には、上述したように、リードフレーム３１上には複数の集合ブロック３３が隣接して形成されており、リードフレーム３１上に形成された集合ブロック３３毎に対応した金型３８を準備する。そして、リードフレーム３１上に集合ブロック３３毎に絶縁性樹脂２６を形成するために、リードフレーム３１上の集合ブロック３３の外周部およびシート３７上を上金型３８１および下金型３８４で挟持する。上金型３８１は集合ブロック毎に対応して形成されている。その後、金型のランナー３８２を通過した樹脂がゲート３８３から注入され、絶縁性樹脂２６を形成する。このとき、本発明の半導体装置の製造方法では、図１３（Ｂ）に示すように、トランスファーモールド時における樹脂内に混在する空気を除去するために、従来のトランスファーモールド時においても用いられる第２の貫通孔４３を利用する。そして、第２の貫通孔４３と空気通過路５１とは連結孔６１を介して結ばれており、リードフレーム３１の裏面側の空気は空気通過路５１へ追いやられた後、連結孔６１を介して第２の貫通孔４３から金型３８外部へ除去される。
【０１３２】
そして、第２の貫通孔４３とは、従来におけるトランスファーモールドでも用いられていたようにリードフレーム３１と上金型３８１により形成される空気除去手段である。また、本実施の形態では、空気通過路５１、例えば、３０μｍ程度の厚みによりを形成されるので、空気通過路５１にはほぼ空気のみが追い込まれその空気を連結孔６１を介して第２の貫通孔４３から除去することである。そのことにより、トランスファーモールド時の樹脂に混在した空気を金型３８内から確実に除去することできる。
【０１３３】
ここで、トランスファーモールド時の樹脂内に混在した空気の流れについて説明する。図１３（Ｂ）を用いて上述したように、金型３８のゲート３８３から注入された樹脂は、徐々に金型３８のキャビティー内を充填される。このとき、図４（Ａ）に示したように、リードフレーム３１の裏面側はハーフエッチングにより外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞれ島状に形成されている。そのため、リードフレーム３１表面側を流れる樹脂の速度とリードフレーム３１裏面側を流れる樹脂の速度とではリードフレーム３１表面側の方が速い。そして、例えば、リードフレーム３１裏面側での外部電極２７では、ゲート３８３からの樹脂の流れとリードフレーム３１表面側の樹脂がアイランド２２と取り出し電極２３間の分離部から流れ込む樹脂の流れが交差する。そのことで、外部電極２７とシート３７との接着部周囲にはトランスファーモールド時の樹脂内に混在した空気が逃げる場所が無いため残存してしまう問題があった。
【０１３４】
しかし、本発明の半導体装置の製造方法では、上述したように、金型３８のゲート３８３が設置される側と反対側のリードフレーム３１に空気通過路５１および連結孔６１を設ける。そのことで、以前は外部電極２７とシート３７との接着部周囲に残存していたトランスファーモールド時の樹脂内に混在した空気は、空気通過路５１から連結孔６１を介して第２の貫通孔４３へ移動し金型３８外部へと除去される。
【０１３５】
その結果、図８（Ｂ）に示すように、トランスファーモールド工程時の残存する空気による絶縁性樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程による平坦性形成工程を用いることなく、半導体装置２１（図１（Ａ）参照）裏面の平坦性を確保することができる製造方法を実現することができる。そして、シート除去後には、絶縁性樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）のみが露出する。一方、絶縁性樹脂２６表面においては、金型により平坦面を形成することができ、また、絶縁性樹脂２６の厚みも一回で確実に形成することができる。この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形することができる。
【０１３６】
そして、トランスファーモールドにより絶縁性樹脂２６を形成する場合のメリットとしては、上記したように、複数の集合ブロック３３（図１２（Ａ）参照）を有するリードフレーム３１の大きさを共通にしておけば、共通金型で行うことができる。つまり、例えば１つの集合ブロック３３に１２０個の半導体素子２４を搭載し、リードフレーム３１上に５つの集合ブロック３３が形成されている場合は、６００個全ての半導体素子２４を一回のモールド工程で被覆することができる。そのことにより、製造工程を短縮することができ、また、製造コストも大幅に低減することができる。
【０１３７】
尚、本実施の形態では、リードフレーム３１上の各集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明したがこの形態に限定する必要は無く、リードフレーム３１上の全ての集合ブロック３３を一体の絶縁性樹脂２６で被覆しても良い。
【０１３８】
また、本実施の形態では、下金型に位置合わせ孔３８６が形成された場合について述べたが特に限定する必要はなく、下金型が平坦面であっても同等の効果を得ることができる。
【０１３９】
本発明の第５の工程は、図９に示すように、基板の裏面側から、搭載部毎に、リードフレームと樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【０１４０】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１４１】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【０１４２】
また、本発明の実施の形態では、リードフレーム３１に導電パターンを形成した後にシート３７を貼り付ける場合について説明したが、シート３７を貼り付け工程は半導体素子２４をアイランド２２にダイボンディングした後でも問題はない。そのことにより、ダイボンディング工程における熱条件を緩和できるため、導電ペースト以外でも固着することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【０１４３】
【発明の効果】
本発明の半導体装置の製造方法によれば、リードフレーム上の小面積に多数の搭載部を形成し、その搭載部上に固着された半導体素子等を一括して共通樹脂によりモールドするために、金型のゲートの設置位置と反対面に樹脂内に混在した空気を除去するために貫通孔を設けることにある。そのことにより、トランスファーモールド時に樹脂内に混在した空気は樹脂の流れにより貫通孔と追いやられ、貫通孔より金型外部へと除去される。その結果、本発明のように、微細な導電パターンを有する場合でも、特に、外部電極が形成される基板裏面側にも空気を残存させず、共通樹脂層形成工程のみで半導体装置裏面の平坦性を確保する半導体装置の製造方法が実現できる。
【０１４４】
更に、本発明の半導体装置の製造方法によれば、リードフレーム上の小面積に多数の搭載部を形成し、その搭載部上に固着された半導体素子等を一括して共通樹脂によりモールドすることができる。そのことにより、無駄にする樹脂材料を少なくでき、材料費の低減につながる。更に、外部電極が半導体装置の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。このために極めて環境を配慮した製品が提供できる。
【０１４５】
更に、本発明の半導体装置の製造方法によれば、微細な導電パターンが形成されたリードフレームを耐熱性シートに貼り付けることにより一体に支持した後に、樹脂モールド工程を行う。そのことにより、耐熱性シートで樹脂を堰き止め、更に、半導体装置裏面を平坦に形成することができる。更に、耐熱性シートを貼り付けた状態で作業が行えるので、微小パッケージ構造に拘わらず極めて量産性に富んだ半導体装置の製造方法が実現できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置を説明するための（Ａ）断面図（Ｂ）平面図である。
【図２】 本発明の半導体装置を説明するための図である。
【図３】 本発明の半導体装置の製造方法を説明するための図である。
【図４】 本発明の半導体装置の製造方法を説明するための図である。
【図５】 本発明の半導体装置の製造方法を説明するための図である。
【図６】 本発明の半導体装置の製造方法を説明するための図である。
【図７】 本発明の半導体装置の製造方法を説明するための図である。
【図８】 本発明の半導体装置の製造方法を説明するための図である。
【図９】 本発明の半導体装置の製造方法を説明するための図である。
【図１０】 本発明の半導体装置の製造方法を説明するための図である。
【図１１】 本発明の半導体装置の製造方法を説明するための図である。
【図１２】 本発明の半導体装置の製造方法を説明するための図である。
【図１３】 本発明の半導体装置の製造方法を説明するための図である。
【図１４】 従来の回路装置の製造方法を説明するための図である。
【図１５】 従来の回路装置の製造方法を説明するための図である。
【図１６】 従来の回路装置の製造方法を説明するための図である。
【図１７】 従来の回路装置の製造方法を説明するための図である。
【図１８】 従来の回路装置の製造方法を説明するための図である。
【図１９】 従来の回路装置の製造方法を説明するための図である。
【図２０】 従来の回路装置の製造方法を説明するための図である。
【図２１】 従来の回路装置の製造方法を説明するための図である。
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にリードレスによりパッケージ外形を縮小して実装面積を低減し、大幅なコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来における回路素子では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そして、回路素子を導電箔等の導電部材上に高集積化して形成する場合については、以下に説明する製造方法により形成していた。
【０００３】
先ず、従来の第１の工程は、図１４から図１６に示すように、導電箔１を用意し、少なくとも回路素子６（図１７参照）の搭載部を多数個形成する導電パターン４を除く領域の導電箔１に導電箔１の厚みよりも浅い分離溝５をエッチングにより形成して導電パターン４を形成することにある。
【０００４】
図１４（Ａ）に示す如く、導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。
【０００５】
具体的には、図１４（Ｂ）に示す如く、短冊状の導電箔１に多数の搭載部が形成されるブロック２が４〜５個離間して並べられる。
【０００６】
続いて、導電パターンを形成する。
【０００７】
先ず、図１５に示す如く、Ｃｕ箔１の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン４となる領域を除いた導電箔１が露出するようにホトレジストＰＲをパターニングする。そして、ホトレジストＰＲを介して導電箔１を選択的にエッチングする。ここで、図１６に具体的な導電パターン４を示す。本図は図１４（Ｂ）で示したブロック２の１個を拡大したものに対応する。点線で示した部分の１個が１つの搭載部３であり、導電パターン４を構成し、１つのブロック２には５行１０列のマトリックス状に多数の搭載部３が配列され、各搭載部３毎に同一の導電パターン４が設けられている。
【０００８】
従来の第２の工程は、図１７に示す如く、所望の導電パターン４の各搭載部３に回路素子６を固着することにある。
【０００９】
回路素子６としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００１０】
ここでは、ベアのトランジスタチップ６Ａが導電パターン４Ａにダイボンディングされ、チップコンデンサまたは受動素子６Ｂは半田等のロウ材または導電ペースト４Ｂで固着される。
【００１１】
従来の第３の工程は、図１８に示す如く、各搭載部３の回路素子６の電極と所望の導電パターン４とをワイヤボンディングすることにある。
【００１２】
本工程では、図１８に示す如く、ブロック２内の各搭載部のエミッタ電極と導電パターン４Ｂ、ベース電極と導電パターン４Ｂを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００１３】
従来の第４の工程は、図１９に示す如く、各搭載部３の回路素子６を一括して被覆し、分離溝５に充填されるように絶縁性樹脂９で共通モールドすることにある。
【００１４】
ここで、導電箔１表面に被覆された絶縁性樹脂９の厚さは、回路素子６のボンディングワイヤー８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００１５】
従来の第５の工程は、図２０に示す如く、分離溝５を設けていない厚み部分の導電箔１を除去することにある。
【００１６】
本工程は、導電箔１の裏面を化学的および／または物理的に除き、導電パターン４として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００１７】
更に、導電パターン４の裏面処理を行い、図２０に示す最終構造を得る。すなわち、必要によって露出した導電パターン４に半田等の導電材を被着し、回路装置として完成する。
【００１８】
従来の第６の工程は、図２１に示す如く、絶縁性樹脂９（図２０参照）を各搭載部３毎にダイシングにより分離することにある。
【００１９】
本工程では、ブロック２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード１１で各搭載部３間のダイシングライン１２に沿って分離溝５の絶縁性樹脂９（図２０参照）をダイシングし、個別の回路装置１０（図２０参照）に分離する。
【００２０】
上記した製造方法では、回路装置の場合について説明したが、半導体装置についても同様なことがいうことができる。
【００２１】
【発明が解決しようとする課題】
上記した従来の半導体装置の製造方法のように、ＣＳＰ型の半導体装置で、かつ、小スペースに多数の搭載部３が集約して形成され複数の半導体素子が固着され、１回のトランスファーモールドにより絶縁性樹脂９が共通に形成される場合がある。このとき、導電パターン４は微細に形成され、更に、その微細の導電パターン４間には分離溝５が形成される。そのため、トランスファーモールドにより複数の半導体素子に対して一体の絶縁性樹脂９を形成する場合、例えば、微細の導電パターン４間の分離溝５底部に空気が溜まってしまう問題が発生する。
【００２２】
上記した従来の実施の形態のように、トランスファーモールド工程の後、裏面からエッチング等により導電箔１を除去する場合は、空気が残存したことで凸凹になった部分まで余分に除去すれば良いが、これでも余分な作業を行うこととなり、余分な材料を用いることとなる。また、トランスファーモールドによる絶縁性樹脂９の裏面がそのまま半導体装置の裏面となる場合は、空気が残存したことで細部まで樹脂が充填されず半導体装置裏面の平坦性が維持されないという問題が発生する。
【００２３】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である半導体装置の製造方法では、導電部材を準備し、前記導電部材を加工し、前記導電部材にアイランドと取り出し電極とを有する搭載部を複数形成し、前記導電部材の裏面側の前記アイランド及び取り出し電極にエッチングにより外部電極を形成する工程と、前記導電部材の裏面側に粘着シートを貼り付け、前記導電部材の表面側の前記アイランド上に半導体素子を固着し、前記半導体素子と前記取り出し電極とを電気的に接続する工程と、キャビティを構成する上金型及び下金型と、前記キャビティに通じる樹脂注入ゲートを有する樹脂封止金型に、前記粘着シートが貼り付けられた前記導電部材を配置し、前記キャビティ内に樹脂を注入する工程と、前記樹脂により被覆された前記導電部材を前記樹脂封止金型から取り出し、前記搭載部毎に前記樹脂を切断し、個片化する半導体装置の製造方法において、前記樹脂注入ゲートが配置された前記キャビティの側面と対向する側面側に位置する前記粘着シートには、前記粘着シートの一部を切断して設けられた空気通過孔が形成され、前記空気通過孔は、少なくとも前記キャビティの内部から外部へと通じる領域に配置され、少なくとも前記外部電極が形成された前記導電部材の裏面側であり、前記アイランド及び前記取り出し電極と前記粘着シートとの空間へ流れ込んだ樹脂及びその前記樹脂により追いやられた前記キャビティ内の空気は、前記空気通過孔を介して前記キャビティ外部へと排出されることを特徴とする。
【００２４】
更に、本発明の半導体装置の製造方法は、好適には、前記下金型には、前記対向する側面側に前記キャビティ外部へと通じる凹部が形成され、前記空気通過孔は、前記凹部上面に配置されることを特徴とする。
【００２５】
更に、本発明の半導体装置の製造方法は、好適には、前記導電部材の表面側であり、前記対向する側面側の前記上金型には、前記キャビティ内の空気を排出する貫通孔が配置されることを特徴とする。
【００２６】
更に、本発明の半導体装置の製造方法は、好適には、導電部材を準備し、前記導電部材
を加工し、前記導電部材にアイランドと取り出し電極とを有する搭載部を複数形成し、前記導電部材の裏面側の前記アイランド及び取り出し電極にエッチングにより外部電極を形成する工程と、前記導電部材の裏面側に粘着シートを貼り付け、前記導電部材の表面側の前記アイランド上に半導体素子を固着し、前記半導体素子と前記取り出し電極とを電気的に接続する工程と、キャビティを構成する上金型及び下金型と、前記キャビティに通じる樹脂注入ゲートを有する樹脂封止金型に、前記粘着シートが貼り付けられた前記導電部材を配置し、前記キャビティ内に樹脂を注入する工程と、前記樹脂により被覆された前記導電部材を前記樹脂封止金型から取り出し、前記搭載部毎に前記樹脂を切断し、個片化する半導体装置の製造方法において、前記樹脂注入ゲートが配置された前記キャビティの側面と対向する側面側に位置する前記導電部材には、前記導電部材の裏面側からエッチング加工して設けられた空気通過路が形成され、前記空気通過路は、少なくとも前記キャビティの内部から外部へと通じる領域に配置され、少なくとも前記外部電極が形成された前記導電部材の裏面側であり、前記アイランド及び前記取り出し電極と前記粘着シートとの空間へ流れ込んだ樹脂により追いやられた前記キャビティ内の空気は、前記空気通過路を介して前記キャビティ外部へと排出されることを特徴とする。
【００２７】
更に、本発明の半導体装置の製造方法は、好適には、前記空気通過路と通じ、前記キャビティ外部の前記樹脂封止金型には、前記空気通過路から流れ込む樹脂を溜める樹脂溜領域が形成されることを特徴とする。
【００２８】
更に、本発明の半導体装置の製造方法は、好適には、前記樹脂溜領域と通じる前記樹脂封止金型には、前記樹脂溜領域の空気を排出する空気抜き孔が配置されることを特徴とする。
【００２９】
更に、本発明の半導体装置の製造方法は、好適には、前記導電部材の表面側であり、前記対向する側面側の前記上金型には、前記キャビティ内の空気を排出する貫通孔が配置され、前記導電部材には、前記導電部材を貫通し、前記空気通過路と前記貫通孔とを連結する連結孔が配置されることを特徴とする。
【００３０】
【発明の実施の形態】
以下に、本発明である半導体装置の製造方法の第１から第３の実施の形態について、図面を参照して詳細に説明する。
【００３１】
第１の実施の形態
先ず、図１に示した本発明の半導体装置の製造方法により形成される半導体装置について簡単に説明する。
【００３２】
図１に示すように、半導体装置２１は導電部材から成るアイランド２２上に固着された半導体素子２４、取り出し電極２３およびそれらを電気的に接続する金属細線２５を絶縁性樹脂２６で被覆され構成されている。
【００３３】
そして、アイランド２２および取り出し電極２３裏面は同一の導電部材から成る外部電極２７、２８が形成されている。この外部電極２７、２８は、例えば、本実施の形態ではアイランド２２裏面に２個、取り出し電極２３裏面に１個ずつ全部で４個形成されているが、その外部電極２７、２８のみが絶縁性樹脂裏面から露出している。そして、外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図４参照）は絶縁性樹脂２６裏面の４隅に、約０．２×０．２ｍｍ程度の大きさで配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。この様な対称配置では電極の極性判別が困難になるので、絶縁性樹脂２６の表面側に凹部を形成するか印刷するなどして、極性を表示するマークを刻印するのが好ましい。
【００３４】
本実施例では、導電部材としては、例えば、厚みが約０．１〜０．２ｍｍである銅のリードフレーム３１（図３参照）である。詳細は半導体装置の製造方法で後述するが、リードフレーム３１をパンチングやエッチングすることでアイランド２２、取り出し電極２３および外部電極２７、２８は形成されている。そして、アイランド２２上の半導体素子２４は銀（以下Ａｇという）ペースト等の導電ペースト２９を介して固着されている。そして、この半導体装置２１は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大きさを有している。半導体チップ２４は約１５０μｍ程度の厚みを有する。
【００３５】
尚、図示はしていないが、アイランド２２上には導電ペースト２９との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極２３上には金属細線２５の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００３６】
次に、図３〜図９を参照にして本発明である半導体装置の製造方法について説明する。
【００３７】
本発明の第１の工程は、図３および図４に示すように、複数の搭載部を有するリードフレームを準備することにある。
【００３８】
先ず、図３に示すように、リードフレーム３１上には、１個の半導体装置２１（図１参照）に対応する搭載部３４（図４（Ａ）参照）を複数個分、例えば３０個分を３行１０列に縦横に配置した島領域３２を４行で１組とする集合ブロック３３を複数形成する。このとき、リードフレーム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレームから成る。
【００３９】
そして、図４（Ａ）はリードフレーム３１に形成した導電パターンを示す平面図であり、図４（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方向断面図である。
【００４０】
図４（Ａ）に示した導電パターンをリードフレーム３１の表面からパンチングにより打ち抜くことで形成する。この製造工程により、アイランド２２、取り出し電極２３、アイランド２２間の第１の連結部３５、アイランド２２と取り出し電極２３との第２の連結部３６がリードフレーム３１上に形成される。そして、リードフレーム３１上には点線で囲んだ各搭載部３４が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに０．０２〜０．０５μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン４０、４１（図９参照）となる。
【００４１】
そして、導電パターンは、各搭載部３４内においてアイランド２２と取り出し電極２３を形成し、これらのパターンは各搭載部３４内において同一形状である。アイランド２２は半導体素子２４（図１（Ａ）参照）を搭載する箇所であり、取り出し電極２３は半導体素子２４の電極パッド３０（図１（Ｂ）参照）とワイヤ接続する箇所である。アイランド２２からは２本の第１の連結部３５が連続したパターンで延長される。これらの線幅はアイランド２２よりも狭い線幅で、例えば０．２ｍｍの線幅で延在する。第１の連結部３５はダイシングライン４０（図９参照）を超えて隣の搭載部３４のアイランド２２に連結する。更に、取り出し電極２３からは各々第２の連結部３６が、第１の連結部３５とは直行する方向に延在し、ダイシングライン４１（図９参照）を越えて隣の搭載部３４のアイランド２２に連結する。そして、第１の連結部３５は更に、搭載部３４群の周囲を取り囲む共通連結部（図示せず）に連結する。このように第１と第２の連結部３５、３６が延在することによって、各搭載部３４のアイランド２２と取り出し電極２３とを共通接続する。このことで、リードフレーム３１をパンチングにより打ち抜くことで形成される各搭載部３４のアイランド２２および取り出し電極２３は、リードフレーム３１に固定される。
【００４２】
ここで、エッチングによっても上記した各搭載部３４のアイランド２２と取り出し電極２３を形成することができる。そして、主に、エッチングにより形成する場合は、導電パターンが細かくパンチングでは形成することができない場合に用いられる。
【００４３】
次に、本発明の半導体装置の製造方法では、図４（Ｂ）に示したように、リードフレーム３１表面からパンチングにより導電パターンを形成し、リードフレーム３１裏面からハーフエッチングにより外部電極２７、２８を形成することである。このとき、外部電極２７をアイランド２２裏面の一部に２箇所程一体に形成するが、例えば、アイランド２２の全面積が約３００μｍ２に対して、外部電極２７の絶縁性樹脂２６（図１（Ａ）参照）からの露出面積は約３０μｍ２に成るように形成する。一方、取り出し電極２３裏面には、裏面ほぼ全面に対応して外部電極２８を形成する。
【００４４】
そして、上記したように、外部電極２７、２８はエッチングにより形成されるので、外部電極２７、２８はアイランド２２および取り出し電極２３と外部電極２７、２８との一体面を底面として角錐または円錐状に形成される。そのことにより、アイランド２２と取り出し電極２３との離間領域下部には、外部電極２７、２８により更に広い樹脂充填領域を形成する。その結果、後工程の絶縁樹脂層形成工程において、絶縁性樹脂２６がアイランド２２および取り出し電極２３裏面にも充填できる領域を確保することができる。実際には、外部電極２７、２８はエッチングにより形成するため、外部電極２７、２８の側面には図１（Ａ）に示したように曲面を有する。この製造方法により、絶縁性樹脂２６がリードフレーム３１と確実にかみ合うので剥離しづらいアンカー効果を有する構造を実現できる。
【００４５】
更に、本工程により外部電極２７、２８は、リードフレーム３１裏面にそれぞれ島状に形成されるので、後工程の絶縁性樹脂層形成工程において、リードフレーム３１裏面では絶縁性樹脂２６は外部電極２７、２８間を流動することとなる。
【００４６】
本発明の第２の工程は、図５に示すように、リードフレーム裏面にシートを貼り付ける工程である。
【００４７】
第１の工程で説明したように、リードフレーム３１をパンチングおよびエッチングすることにより、アイランド２２、取り出し電極２３、外部電極２７、２８等から成る複数の集合ブロック３３が形成されたリードフレーム３１裏面にシート３７を貼り合わせる。そのことにより、複数の集合ブロック３３が形成されたリードフレーム３１はシート３７上に一体に支持され、また、シート３７は後工程の絶縁性樹脂２６形成時に絶縁性樹脂２６のストッパーとして用いられる。
【００４８】
そして、図５（Ｃ）に示すように、本発明における半導体装置の製造方法の特徴としては、シート３７の一部に空気通過孔３７１が数カ所形成されたシート３７を準備することである。具体的には、本実施の形態では各集合ブロック３３に１カ所の空気通過孔３７１を設ける。そして、空気通過孔３７１は集合ブロック３３内の島領域３２が形成されないリードフレーム３１周端部に位置し、かつ、後工程におけるトランスファーモールド時の金型のゲート３８３（図７参照）が設置される場所と反対側の周端部に位置するようにリードフレーム３１裏面に貼り合わせられる。そして、図５（Ａ）にも示したように、リードフレーム３１とシート３７との幅はほぼ同等である。このことにより、詳細は後工程において説明するが、空気通過孔３７１が上記した位置にあることで、トランスファーモールド時の樹脂内に混在した空気を外部に逃がすことができる半導体装置の製造方法を実現できる。
【００４９】
ここで、シート３７としては、後工程のダイボンディング工程、ワイヤーボンディング工程、絶縁性樹脂形成工程等を考慮して、耐熱性に優れたポリイミドシートや耐熱ＰＥＴ等が用いられる。
【００５０】
次に、本発明の第３の工程は、図６に示したように、ダイボンディング工程、ワイヤーボンディング工程である。
【００５１】
リードフレーム３１の各搭載部３４毎に、アイランド２２表面にＡｇペーストなどの導電ペースト２９によって半導体素子２４をダイボンドし固定する。そして、半導体素子２４の電極パッド３０（図１参照）と取り出し電極２３とを、例えば、Ａｕ線より成る金属細線２５により電気的に接続する。このとき、金属細線２５は超音波ワイヤーボンディングにより、ボンディングパッド部３０にはボールボンディングし、取り出し電極２３側はステッチボンディングし接続する。半導体素子２４としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド２２裏面に形成された外部電極２７ａ、２７ｂ（図４（Ａ）参照）がコレクタ端子であり、取り出し電極２３裏面に各々形成された外部電極２８ａ、２８ｂ（図４（Ａ）参照）がベース・エミッタ電極となる。
【００５２】
図示はしていないが、アイランド２２上には導電ペースト２９との接着性を考慮して銀メッキや金メッキを施す場合もある。また、取り出し電極２３上には金属細線２５の接着性が考慮して銀メッキやニッケルメッキを施す。
【００５３】
本発明の第４の工程は、図７および図８に示すように、基板上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。ここでは、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する。
【００５４】
先ず、トランスファーモールドに用いる金型３８を準備する。上述したように、本発明の半導体装置の製造方法では、リードフレーム３１上には、例えば、１２０個の搭載部３４が集約して形成された集合ブロック３３（図５（Ａ）参照）が複数個形成されており、この集合ブロック３３毎に共通の絶縁性樹脂２６を形成する。そして、共通の絶縁性樹脂２６を形成するために、シート３７が貼り付けられたリードフレーム３１を下金型３８４に設置する。このとき、図７（Ａ）に示すように、下金型３８４には、複数の集合ブロック３３が形成されたリードフレーム３１の位置合わせのための位置合わせ孔３８６が形成されている。この下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きい領域を有し、深さはシート３７とリードフレーム３１とを加えた厚さである。
【００５５】
次に、図７（Ｂ）に示すように、トランスファーモールドにより一括してリードフレーム３１上の集合ブロック３３毎に共通の絶縁性樹脂２６を形成する場合について説明する。トランスファーモールドにより絶縁性樹脂２６を形成する場合には、共通の金型３８を準備し金型３８のキャビティ内にシート３７が貼られたリードフレーム３１を設置する。
【００５６】
具体的には、上述したように、リードフレーム３１上には複数の集合ブロック３３（図５（Ａ）参照）が隣接して形成されており、リードフレーム３１上に形成された集合ブロック３３毎に対応した金型３８を準備する。そして、リードフレーム３１上に集合ブロック３３毎に絶縁性樹脂２６を形成するために、リードフレーム３１上の集合ブロック３３の外周部およびシート３７上を上金型３８１および下金型３８４で挟持する。上金型３８１は集合ブロック毎に対応して形成されている。その後、金型のランナー３８２を通過した樹脂がゲート３８３から注入され、絶縁性樹脂２６を形成する。
【００５７】
このとき、本発明の半導体装置の製造方法の特徴としては、図８（Ａ）に示すように、トランスファーモールド時における樹脂内に混在する空気を除去するために、金型３８のゲート３８３と反対面に第１の貫通孔４２を設けることである。そして、図に示すように、この第１の貫通孔４２は、上述したシート３７に設けられた空気通過孔３７１と下金型３８４に設けられた凹部３８５とにより形成される。
【００５８】
そして、図に示すように、シート３７に設けられた空気通過孔３７１は、金型３８のキャビティー内と金型３８の外部との間に第１の貫通孔４２を形成するように設けられる。しかし、シート３７の厚みは、例えば、１０μｍ程度であり、上述したように、この程度の厚みではトランスファーモールド時の樹脂に混在した空気を金型３８内から除去することは困難である。そのため、本発明の半導体装置の製造方法では、シート３７に設けられた空気通過孔３７１の位置に対応するように、下金型３８４に凹部３８５を設け第１の貫通孔４２の幅を２０μｍ程度にする。そのことにより、トランスファーモールド時の樹脂に混在した空気は金型３８内から確実に第１の貫通孔４２へと移動する。そして、第１の貫通孔４２内へと移動した空気は、図示したように、リードフレーム３１と下金型３８４との間に出来た隙間を介して金型３８外部へと除去される。上述したように、下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きく形成されているため、例えば、０．５ｍｍ程度の空間は必ず存在する。
【００５９】
ここで、トランスファーモールド時の樹脂内に混在した空気の流れについて説明する。図８（Ａ）を用いて上述したように、金型３８のゲート３８３から注入された樹脂は、徐々に金型３８のキャビティー内を充填される。このとき、図４（Ａ）に示したように、リードフレーム３１の裏面側はハーフエッチングにより外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞれ島状に形成されている。そのため、リードフレーム３１表面側を流れる樹脂の速度とリードフレーム３１裏面側を流れる樹脂の速度とではリードフレーム３１表面側の方が速い。そして、例えば、リードフレーム３１裏面側での外部電極２７では、ゲート３８３からの樹脂の流れとリードフレーム３１表面側の樹脂がアイランド２２と取り出し電極２３間の分離部から流れ込む樹脂の流れが交差する。そのことで、外部電極２７とシート３７との接着部周囲にはトランスファーモールド時の樹脂内に混在した空気が残存してしまう問題があった。
【００６０】
しかし、本発明の半導体装置の製造方法の特徴としては、図８（Ａ）に示すように、金型３８のゲート３８３の反対面に第１の貫通孔４２を設けることで、以前は逃げる場所がないためそのまま外部電極２７とシート３７との接着部周囲に残存していたトランスファーモールド時の樹脂内に混在した空気は、図中に示した矢印の如く、第１の貫通孔４２へと移動する。
【００６１】
その結果、図８（Ｂ）に示すように、トランスファーモールド工程だけで、半導体装置２１裏面の平坦性を確保することができる製造方法を実現することができる。そして、シート除去後には、絶縁性樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）のみが露出する。一方、絶縁性樹脂２６表面においては、金型により平坦面を形成することができ、また、絶縁性樹脂２６の厚みも一回で確実に形成することができる。この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形することができる。
【００６２】
そして、トランスファーモールドにより絶縁性樹脂２６を形成する場合のメリットとしては、上記したように、複数の集合ブロック３３（図５（Ａ）参照）を有するリードフレーム３１の大きさを共通にしておけば、共通金型で行うことができる。つまり、例えば１つの集合ブロック３３に１２０個の半導体素子２４を搭載し、リードフレーム３１上に５つの集合ブロック３３が形成されている場合は、６００個全ての半導体素子２４を一回のモールド工程で被覆することができる。そのことにより、製造工程を短縮することができ、また、製造コストも大幅に低減することができる。
【００６３】
尚、本実施の形態では、リードフレーム３１上の各集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明したがこの形態に限定する必要は無く、リードフレーム３１上の全ての集合ブロック３３を一体の絶縁性樹脂２６で被覆しても良い。また、従来におけるトランスファーモールドでも行われているように、リードフレーム３１上部の樹脂内に混在した空気が上金型３８１とリードフレーム３１間に設けられた第２の貫通孔４３から除去される。
【００６４】
また、本実施の形態では、下金型に位置合わせ孔３８６が形成された場合について述べたが特に限定する必要はなく、下金型が平坦面であっても同等の効果を得ることができる。
【００６５】
次に、本発明の第５の工程は、図９に示すように、基板の裏面側から、搭載部毎に、リードフレームと樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【００６６】
図９に示すように、シート３７（図８（Ｂ）参照）が剥がされたリードフレーム３１から搭載部３４毎に第１および第２の連結部３５、３６（図４（Ａ）参照）および絶縁性樹脂２６を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード３９を用い、ダイシングライン４０、４１に沿って絶縁性樹脂と第１および第２の連結部３５、３６とを同時にダイシングすることにより、搭載部３４毎に分割した半導体装置を形成する。この時には、リードフレーム３１の集合ブロック３３（図５（Ａ）参照）外周部に設けられた合わせマークをダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。また、外部電極２７ａ、２７ｂ、２８ａ、２８ｂやアイランド２２（図４（Ａ）参照）や取り出し電極２３（図４（Ａ）参照）がダイシングブレード３９に接しないパターン設計としている。
【００６７】
このとき、上述したように、ダイシングブレード３９はほとんどを絶縁性樹脂２６の領域を切断し、リードフレームとしては第１および第２の連結部３５、３６のみを切断する。その結果、ダイシングブレード３９への負担を軽減させ、長期間の使用を可能とすることができる。
【００６８】
更に、図２（Ａ）、（Ｂ）に示したように、第１および第２の連結部３５、３６の周囲あるいはダイシング方向の第１および第２の連結部３５、３６の上下は絶縁性樹脂２６で固定されているため、ダイシング時のバリの発生を最小限に抑制することができる。その結果、図２（Ｃ）に示したように、バリの発生が最小限に抑制される。また、バリの発生が最小限に抑制されることでショート等の問題も解決され製品品質上も優れた半導体装置の製造方法を実現することができる。
【００６９】
最後に、上記した製造方法により完成された各半導体装置を図１を用いて説明する。パッケージの周囲４側面は、絶縁性樹脂２６の切断面で形成され、パッケージの上面は平坦化した絶縁性樹脂２６の表面で形成され、パッケージの下面は絶縁性樹脂２６の裏面側および外部電極２７ａ、２７ｂ、２８ａ、２８ｂで形成される。そして、パッケージ側面からは第１および第２の連結部３５、３６が露出するが微小領域なため、特に、製品品質上問題はない。
【００７０】
上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、外部接続用の端子がアイランド２２および
取り出し電極２３の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【００７１】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【００７２】
また、本発明の実施の形態では、リードフレーム３１に導電パターンを形成した後にシート３７を貼り付ける場合について説明したが、シート３７を貼り付け工程は半導体素子２４をアイランド２２にダイボンディングした後でも問題はない。そのことにより、ダイボンディング工程における熱条件を緩和できるため、導電ペースト以外でも固着することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７３】
第２の実施の形態
次に、本発明の第２の実施の形態について、図１〜図１１を参照にして説明する。ここで、本発明の第１の実施の形態と第２の実施の形態では、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する工程における製造方法に大きな相違点を有する。そのため、その他の半導体装置の製造方法およびその半導体装置の製造方法における効果等は第１の実施の形態と同様である。従って、半導体装置の製造方法において、それらの対応箇所は第１の実施の形態を参照することとし、ここでは説明を割愛する。また、半導体装置の構成要素等において、第１の実施の形態と共通部分では同じ符号を用いることとする。
【００７４】
先ず、半導体装置２１については第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【００７５】
次に、本発明である半導体装置の製造方法について説明する。
【００７６】
本発明の第１の工程は、図３、図４および図１０に示すように、複数の搭載部を有するリードフレームを準備することにある。
【００７７】
先ず、図３に示すように、リードフレーム３１上には、１個の半導体装置２１（図１（Ａ）参照）に対応する搭載部３４を複数個分、例えば３０個分を３行１０列に縦横に配置した島領域３２を４行で１組とする集合ブロック３３を複数形成する。このとき、リードフレーム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレームから成る。
【００７８】
そして、図４（Ａ）はリードフレーム３１に形成した導電パターンを示す平面図であり、図４（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方向断面図である。
【００７９】
図４（Ａ）に示した導電パターンをリードフレーム３１の表面からパンチングにより打ち抜くことで形成する。この製造工程により、アイランド２２、取り出し電極２３、アイランド２２間の第１の連結部３５、アイランド２２と取り出し電極２３との第２の連結部３６がリードフレーム３１上に形成される。そして、リードフレーム３１上には点線で囲んだ各搭載部３４が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに０．０２〜０．０５μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン４０、４１（図９参照）となる。
【００８０】
そして、導電パターンは、各搭載部３４内においてアイランド２２と取り出し電極２３を形成し、これらのパターンは各搭載部３４内において同一形状である。アイランド２２は半導体素子２４（図１（Ａ）参照）を搭載する箇所であり、取り出し電極２３は半導体素子２４の電極パッド３０（図１（Ｂ）参照）とワイヤ接続する箇所である。アイランド２２からは２本の第１の連結部３５が連続したパターンで延長される。これらの線幅はアイランド２２よりも狭い線幅で、例えば０．２ｍｍの線幅で延在する。第１の連結部３５はダイシングライン４０（図９参照）を超えて隣の搭載部３４のアイランド２２に連結する。更に、取り出し電極２３からは各々第２の連結部３６が、第１の連結部３５とは直行する方向に延在し、ダイシングライン４１（図９参照）を越えて隣の搭載部３４のアイランド２２に連結する。そして、第１の連結部３５は更に、搭載部３４群の周囲を取り囲む共通連結部（図示せず）に連結する。このように第１と第２の連結部３５、３６が延在することによって、各搭載部３４のアイランド２２と取り出し電極２３とを共通接続する。このことで、リードフレーム３１をパンチングにより打ち抜くことで形成される各搭載部３４のアイランド２２および取り出し電極２３は、リードフレーム３１に固定される。
【００８１】
ここで、エッチングによっても上記した各搭載部３４のアイランド２２と取り出し電極２３を形成することができる。そして、主に、エッチングにより形成する場合は、導電パターンが細かくパンチングでは形成することができない場合に用いられる。
【００８２】
次に、本発明の半導体装置の製造方法では、図４（Ｂ）に示したように、リードフレーム３１表面からパンチングにより導電パターンを形成し、リードフレーム３１裏面からハーフエッチングにより外部電極２７、２８を形成することである。このとき、外部電極２７をアイランド２２裏面の一部に２箇所程一体に形成するが、例えば、アイランド２２の全面積が約３００μｍ２に対して、外部電極２７の絶縁性樹脂２６（図１（Ａ）参照）からの露出面積は約３０μｍ２に成るように形成する。一方、取り出し電極２３裏面には、裏面ほぼ全面に対応して外部電極２８を形成する。
【００８３】
そして、上記したように、外部電極２７、２８はエッチングにより形成されるので、外部電極２７、２８はアイランド２２および取り出し電極２３と外部電極２７、２８との一体面を底面として角錐または円錐状に形成される。そのことにより、アイランド２２と取り出し電極２３との離間領域下部には、外部電極２７、２８により更に広い樹脂充填領域を形成する。その結果、後工程の絶縁樹脂層形成工程において、絶縁性樹脂２６がアイランド２２および取り出し電極２３裏面にも充填できる領域を確保することができる。実際には、外部電極２７、２８はエッチングにより形成するため、外部電極２７、２８の側面には図１（Ａ）に示したように曲面を有する。この製造方法により、絶縁性樹脂２６がリードフレーム３１と確実にかみ合うので剥離しづらいアンカー効果を有する構造を実現できる。
【００８４】
更に、本工程により外部電極２７、２８は、リードフレーム３１裏面にそれぞれ島状に形成されるので、後工程の絶縁性樹脂層形成工程において、リードフレーム３１裏面では絶縁性樹脂２６は外部電極２７、２８間を流動することとなる。
【００８５】
そして、図１０に示すように、本発明の半導体装置の製造方法の特徴としては、リードフレーム３１の搭載部３４（図４（Ａ）参照）形成領域の外周部、つまり、金型３８のゲート３８３（図１１（Ａ）参照）が設置される側辺と反対の側辺を含むリードフレーム３１に空気通過路５１を１カ所形成する。この空気通過路５１は上述した外部電極２７、２８を形成するエッチング工程と同工程で形成されるので、例えば、８０μｍ程度の深さを有する。そして、空気通過路５１を形成することでのメリットは後工程におけるトランスファーモールド工程のところで詳細する。
【００８６】
本発明の第２の工程は、リードフレーム裏面にシートを貼り付ける工程である。
【００８７】
図１０に示すように、第１の工程と同様にリードフレーム３１をパンチングおよびエッチングすることにより、アイランド２２、取り出し電極２３、外部電極２７、２８等から成る複数の集合ブロック３３が形成されたリードフレーム３１裏面にシート３７を貼り合わせる。そのことにより、複数の集合ブロック３３が形成されたリードフレーム３１はシート３７上に一体に支持され、また、シート３７は後工程の絶縁性樹脂２６（図８（Ｂ）参照）形成時に絶縁性樹脂２６のストッパーとして用いられる。
【００８８】
ここで、シート３７としては、後工程のダイボンディング工程、ワイヤーボンディング工程、絶縁性樹脂形成工程等を考慮して、耐熱性に優れたポリイミドシートや耐熱ＰＥＴ等が用いられる。
【００８９】
次に、本発明の第３の工程は、図６に示したように、ダイボンディング工程、ワイヤーボンディング工程である。
【００９０】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【００９１】
本発明の第４の工程は、図７、図８および図１１に示すように、基板上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。ここでは、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する。
【００９２】
先ず、トランスファーモールドに用いる金型３８を準備する。上述したように、本発明の半導体装置の製造方法では、リードフレーム３１上には、例えば、１２０個の搭載部３４が集約して形成された集合ブロック３３（図１０（Ａ）参照）が複数個形成されており、この集合ブロック３３毎に共通の絶縁性樹脂２６を形成する。そして、共通の絶縁性樹脂２６を形成するために、シート３７が貼り付けられたリードフレーム３１を下金型３８４に設置する。このとき、図７（Ａ）に示すように、下金型３８４には、複数の集合ブロック３３が形成されたリードフレームの位置合わせのための位置合わせ孔３８６が形成されている。この下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きい領域を有し、深さはシート３７とリードフレーム３１とを加えた厚さである。
【００９３】
次に、図１１（Ａ）に示すように、トランスファーモールドにより一括してリードフレーム３１上の集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明する。トランスファーモールドにより絶縁性樹脂２６を形成する場合には、共通の金型３８を準備し金型３８のキャビティ内にシート３７が貼られたリードフレーム３１を設置する。
【００９４】
具体的には、上述したように、リードフレーム３１上には複数の集合ブロック３３が隣接して形成されており、リードフレーム３１上に形成された集合ブロック３３毎に対応した金型３８を準備する。そして、リードフレーム３１上に集合ブロック３３毎に絶縁性樹脂２６（図８（Ｂ）参照）を形成するために、リードフレーム３１上の集合ブロック３３の外周部およびシート３７上を上金型３８１および下金型３８４で挟持する。上金型３８１は集合ブロック３３毎に対応して形成されている。その後、金型のランナー３８２を通過した樹脂がゲート３８３から注入され、絶縁性樹脂２６を形成する。
【００９５】
このとき、本発明の半導体装置の製造方法の特徴としては、図１１（Ｂ）に示すように、トランスファーモールド時における樹脂内に混在する空気を除去するために、金型３８のゲート３８３が設置される場所と反対側に第１の貫通孔４２を設けることである。そして、図１１（Ｂ）に示すように、この第１の貫通孔４２は、上述したリードフレーム３１にエッチングにより設けられた空気通過路５１により形成される。この空気通過路５１は、第１の工程でハーフエッチングにより外部電極２７、２８を形成する際に同時にリードフレーム３１をハーフエッチングすることにより形成される。
【００９６】
そして、図示したように、リードフレーム３１にエッチングにより設けられた空気通過路５１は、金型３８のキャビティー内と金型３８の外部との間に、例えば、８０μｍ程度の厚みを有して設けられる。そのことにより、トランスファーモールド時の樹脂に混在した空気を金型３８内から確実に除去することできる。しかし、空気通過路５１は、例えば、８０μｍ程度の厚みを有する。更に、リードフレーム３１と下金型３８４との間に出来た空間は、上述したように、下金型３８４に形成された位置合わせ孔３８６がリードフレーム３１よりも僅かに大きく形成されているため、例えば、０．５ｍｍ程度の空間は必ず存在する。そのため、樹脂に混在した空気のみならず樹脂も一緒に金型３８外に流出してしまう。
【００９７】
そこで、本発明の半導体装置の製造方法の特徴としては、空気通過路５１に対応する下金型３８４の一部に樹脂溜領域５２を形成し、空気通過路５１より流出した樹脂および空気を溜めることにある。そして、この樹脂溜領域５２には空気抜き孔５３が１ヶ所設けられており、空気のみを外部に確実に除去することにもある。
【００９８】
具体的には、図１１（Ｂ）にも示したように、金型３８のキャビティーを形成するための上金型３８１と下金型３８４との接面部の下金型３８４を階段状に加工する。空気通過路５１に対応させて、例えば、流出した樹脂および空気を溜める樹脂溜領域５２では接面部から４０μｍ程度の深さを有する領域を形成し、また、樹脂溜領域５２の先端部には空気抜き孔５３が接面部から２０μｍ程度の深さを有し形成する。そのことにより、第１の貫通孔４２より流出した樹脂および空気は樹脂溜領域５２で堰き止められた後、空気のみが空気抜き孔５３により金型３８外部に除去される。その結果、金型３８外部には樹脂が流出することも無くなり、作業スペースを樹脂で汚すことなく作業を行うことができる。
【００９９】
ここで、トランスファーモールド時の樹脂内に混在した空気の流れについて説明する。図１１（Ｂ）を用いて上述したように、金型３８のゲート３８３から注入された樹脂は、徐々に金型３８のキャビティー内を充填される。このとき、図４（Ａ）に示したように、リードフレーム３１の裏面側はハーフエッチングにより外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）がそれぞれ島状に形成されている。そのため、リードフレーム３１表面側を流れる樹脂の速度とリードフレーム３１裏面側を流れる樹脂の速度とではリードフレーム３１表面側の方が速い。そして、例えば、リードフレーム３１裏面側での外部電極２７では、ゲート３８３からの樹脂の流れとリードフレーム３１表面側の樹脂がアイランド２２と取り出し電極２３間の分離部から流れ込む樹脂の流れが交差する。そのことで、外部電極２７とシート３７との接着部周囲にはトランスファーモールド時の樹脂内に混在した空気が逃げる場所が無いため残存してしまう問題があった。
【０１００】
しかし、本発明の半導体装置の製造方法では、図１１（Ｂ）に示すように、金型３８のゲート３８３の反対面に空気通過路５１を設けることで、以前は外部電極２７とシート３７との接着部周囲に残存していたトランスファーモールド時の樹脂内に混在した空気は、図中に示した如く、空気通過路５１へと移動する。
【０１０１】
その結果、図８（Ｂ）に示すように、トランスファーモールド工程時の残存する空気による絶縁性樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程による平坦性形成工程を用いることなく、半導体装置２１裏面の平坦性を確保することができる製造方法を実現することができる。そして、シート除去後には、絶縁性樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）のみが露出する。一方、絶縁性樹脂２６表面においては、金型により平坦面を形成することができ、また、絶縁性樹脂２６の厚みも一回で確実に形成することができる。この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形することができる。
【０１０２】
そして、トランスファーモールドにより絶縁性樹脂２６を形成する場合のメリットとしては、上記したように、複数の集合ブロック３３（図１０（Ａ）参照）を有するリードフレーム３１の大きさを共通にしておけば、共通金型で行うことができる。つまり、例えば１つの集合ブロック３３に１２０個の半導体素子２４を搭載し、リードフレーム３１上に５つの集合ブロック３３が形成されている場合は、６００個全ての半導体素子２４を一回のモールド工程で被覆することができる。そのことにより、製造工程を短縮することができ、また、製造コストも大幅に低減することができる。
【０１０３】
尚、本実施の形態では、リードフレーム３１上の各集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明したがこの形態に限定する必要は無く、リードフレーム３１上の全ての集合ブロック３３を一体の絶縁性樹脂２６で被覆しても良い。また、第２の実施の形態では第１の貫通孔４２形成部と別の部分に、従来におけるトランスファーモールドでも行われているように、リードフレーム３１上部の樹脂内に混在した空気が上金型３８１とリードフレーム３１間に設けられた第２の貫通孔４３から除去される。
【０１０４】
また、本実施の形態では、下金型に位置合わせ孔３８６が形成された場合について述べたが特に限定する必要はなく、下金型３８４が平坦面であっても同等の効果を得ることができる。
【０１０５】
本発明の第５の工程は、図９に示すように、基板の裏面側から、搭載部毎に、リードフレームと樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【０１０６】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１０７】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【０１０８】
また、本発明の実施の形態では、リードフレーム３１に導電パターンを形成した後にシート３７を貼り付ける場合について説明したが、シート３７を貼り付け工程は半導体素子２４をアイランド２２にダイボンディングした後でも問題はない。そのことにより、ダイボンディング工程における熱条件を緩和できるため、導電ペースト以外でも固着することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【０１０９】
第３の実施の形態
最後に、本発明の第３の実施の形態について、図１〜図１３を参照にして説明する。ここで、本発明の第３の実施の形態と第１または第２の実施の形態では、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する工程における製造方法に大きな相違点を有する。そのため、その他の半導体装置の製造方法およびその半導体装置の製造方法における効果等は第１または第２の実施の形態と同様である。従って、半導体装置の製造方法において、それらの対応箇所は第１または第２の実施の形態を参照することとし、ここでは説明を割愛する。また、半導体装置の構成要素等において、第１または第２の実施の形態と共通部分では同じ符号を用いることとする。
【０１１０】
先ず、半導体装置２１については第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１１１】
次に、本発明である半導体装置の製造方法について説明する。
【０１１２】
本発明の第１の工程は、図３、図４および図１２に示すように、複数の搭載部を有するリードフレームを準備することにある。
【０１１３】
先ず、図３に示すように、リードフレーム３１上には、１個の半導体装置２１に対応する搭載部３４（図４（Ａ）参照）を複数個分、例えば３０個分を３行１０列に縦横に配置した島領域３２を４行で１組とする集合ブロック３３を複数形成する。このとき、リードフレーム３１は、例えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレームから成る。
【０１１４】
そして、図４（Ａ）はリードフレーム３１に形成した導電パターンを示す平面図であり、図４（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方向断面図である。
【０１１５】
図４（Ａ）に示した導電パターンをリードフレーム３１の表面からパンチングにより打ち抜くことで形成する。この製造工程により、アイランド２２、取り出し電極２３、アイランド２２間の第１の連結部３５、アイランド２２と取り出し電極２３との第２の連結部３６がリードフレーム３１上に形成される。そして、リードフレーム３１上には点線で囲んだ各搭載部３４が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに０．０２〜０．０５μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン４０、４１（図９参照）となる。
【０１１６】
そして、導電パターンは、各搭載部３４内においてアイランド２２と取り出し電極２３を形成し、これらのパターンは各搭載部３４内において同一形状である。アイランド２２は半導体素子２４（図１（Ａ）参照）を搭載する箇所であり、取り出し電極２３は半導体素子２４の電極パッド３０（図１（Ｂ）参照）とワイヤ接続する箇所である。アイランド２２からは２本の第１の連結部３５が連続したパターンで延長される。これらの線幅はアイランド２２よりも狭い線幅で、例えば０．２ｍｍの線幅で延在する。第１の連結部３５はダイシングライン４０（図９参照）を超えて隣の搭載部３４のアイランド２２に連結する。更に、取り出し電極２３からは各々第２の連結部３６が、第１の連結部３５とは直行する方向に延在し、ダイシングライン４１（図９参照）を越えて隣の搭載部３４のアイランド２２に連結する。そして、第１の連結部３５は更に、搭載部３４群の周囲を取り囲む共通連結部（図示せず）に連結する。このように第１と第２の連結部３５、３６が延在することによって、各搭載部３４のアイランド２２と取り出し電極２３とを共通接続する。このことで、リードフレームをパンチングにより打ち抜くことで形成される各搭載部３４のアイランド２２および取り出し電極２３は、リードフレーム３１に固定される。
【０１１７】
ここで、エッチングによっても上記した各搭載部３４のアイランド２２と取り出し電極２３を形成することができる。そして、主に、エッチングにより形成する場合は、導電パターンが細かくパンチングでは形成することができない場合に用いられる。
【０１１８】
次に、本発明の半導体装置の製造方法では、図４（Ｂ）に示したように、リードフレーム３１表面からパンチングにより導電パターンを形成し、リードフレーム３１裏面からハーフエッチングにより外部電極２７、２８を形成することである。このとき、外部電極２７をアイランド２２裏面の一部に２箇所程一体に形成するが、例えば、アイランド２２の全面積が約３００μｍ２に対して、外部電極２７の絶縁性樹脂２６（図１（Ａ）参照）からの露出面積は約３０μｍ２に成るように形成する。一方、取り出し電極２３裏面には、裏面ほぼ全面に対応して外部電極２８を形成する。
【０１１９】
そして、上記したように、外部電極２７、２８はエッチングにより形成されるので、外部電極２７、２８はアイランド２２および取り出し電極２３と外部電極２７、２８との一体面を底面として角錐または円錐状に形成される。そのことにより、アイランド２２と取り出し電極２３との離間領域下部には、外部電極２７、２８により更に広い樹脂充填領域を形成する。その結果、後工程の絶縁樹脂層形成工程において、絶縁性樹脂２６がアイランド２２および取り出し電極２３裏面にも充填できる領域を確保することができる。実際には、外部電極２７、２８はエッチングにより形成するため、外部電極２７、２８の側面には図１（Ａ）に示したように曲面を有する。この製造方法により、絶縁性樹脂２６がリードフレーム３１と確実にかみ合うので剥離しづらいアンカー効果を有する構造を実現できる。
【０１２０】
更に、本工程により外部電極２７、２８は、リードフレーム３１裏面にそれぞれ島状に形成されるので、後工程の絶縁性樹脂層形成工程において、リードフレーム３１裏面では絶縁性樹脂２６は外部電極２７、２８間を流動することとなる。
【０１２１】
そして、図１２に示すように、本発明の半導体装置の製造方法の特徴としては、リードフレーム３１の搭載部３４形成領域の外周部、つまり、金型３８（図１３（Ａ）参照）のゲート３８３（図１３（Ａ）参照）が設置される側と反対側のリードフレーム３１に空気通過路５１を１カ所形成する。しかし、本実施の形態における空気通過路５１は上述した外部電極２７、２８を形成するエッチング工程と同工程で形成されるが、空気通過路５１の部分のみ、例えば、３０μｍ程度の深さを有するようにエッチングして形成する。また、本実施の形態では、第２の実施の形態とは異なり空気通過路５１はリードフレーム３１の端部までは形成されない。更に、外部電極２７、２８を形成するエッチング工程と同工程で形成されるが、別工程として形成されても良い。
【０１２２】
更に、本発明の半導体装置の製造方法の特徴としては、上述したアイランド２２および取り出し電極２３形成工程と同工程で、空気通過路５１と第２の貫通孔４３（図１３（Ｂ）参照）とをつなげる連結孔６１を形成することにある。形成の順序としては、先に連結孔６１が形成された後に空気通過路５１が形成される。ここでも、空気通過路５１と同様に、本実施の形態ではアイランド２２および取り出し電極２３を形成する工程と同工程で形成されるが、別工程として形成されても良い。
【０１２３】
そして、空気通過路５１、連結孔６１を形成し、空気通過路５１と第２の貫通孔４３（図１３（Ｂ）参照）を結ぶことでのメリットは後工程におけるトランスファーモールド工程のところで詳細する。
【０１２４】
本発明の第２の工程は、図５に示すように、リードフレーム裏面にシートを貼り付ける工程である。
【０１２５】
本工程は、第２の実施の形態と同様であるので、第２の実施の形態を参照とし、ここでは説明を割愛する。
【０１２６】
次に、本発明の第３の工程は、図６に示したように、ダイボンディング工程、ワイヤーボンディング工程である。
【０１２７】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１２８】
本発明の第４の工程は、図７、図８および図１３に示すように、基板上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。ここでは、トランスファーモールドにより一括してリードフレーム３１上に絶縁性樹脂２６を形成する。
【０１２９】
先ず、トランスファーモールドに用いる金型３８を準備する。上述したように、本発明の半導体装置の製造方法では、リードフレーム３１上には、例えば、１２０個の搭載部３４が集約して形成された集合ブロック３３（図１２（Ａ）参照）が複数個形成されており、この集合ブロック３３毎に共通の絶縁性樹脂２６（図８（Ｂ）参照）を形成する。そして、共通の絶縁性樹脂２６を形成するために、シート３７が貼り付けられたリードフレーム３１を下金型３８４に設置する。このとき、図７（Ａ）に示すように、下金型３８４には、複数の集合ブロック３３が形成されたリードフレームの位置合わせのための位置合わせ孔３８６が形成されている。この下金型３８４に形成された位置合わせ孔３８６はリードフレーム３１よりも僅かに大きい領域を有し、深さはシート３７とリードフレーム３１とを加えた厚さである。
【０１３０】
次に、図１３（Ａ）に示すように、トランスファーモールドにより一括してリードフレーム３１上の集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明する。トランスファーモールドにより絶縁性樹脂２６を形成する場合には、共通の金型３８を準備し金型３８のキャビティ内にシート３７が貼られたリードフレーム３１を設置する。
【０１３１】
具体的には、上述したように、リードフレーム３１上には複数の集合ブロック３３が隣接して形成されており、リードフレーム３１上に形成された集合ブロック３３毎に対応した金型３８を準備する。そして、リードフレーム３１上に集合ブロック３３毎に絶縁性樹脂２６を形成するために、リードフレーム３１上の集合ブロック３３の外周部およびシート３７上を上金型３８１および下金型３８４で挟持する。上金型３８１は集合ブロック毎に対応して形成されている。その後、金型のランナー３８２を通過した樹脂がゲート３８３から注入され、絶縁性樹脂２６を形成する。このとき、本発明の半導体装置の製造方法では、図１３（Ｂ）に示すように、トランスファーモールド時における樹脂内に混在する空気を除去するために、従来のトランスファーモールド時においても用いられる第２の貫通孔４３を利用する。そして、第２の貫通孔４３と空気通過路５１とは連結孔６１を介して結ばれており、リードフレーム３１の裏面側の空気は空気通過路５１へ追いやられた後、連結孔６１を介して第２の貫通孔４３から金型３８外部へ除去される。
【０１３２】
そして、第２の貫通孔４３とは、従来におけるトランスファーモールドでも用いられていたようにリードフレーム３１と上金型３８１により形成される空気除去手段である。また、本実施の形態では、空気通過路５１、例えば、３０μｍ程度の厚みによりを形成されるので、空気通過路５１にはほぼ空気のみが追い込まれその空気を連結孔６１を介して第２の貫通孔４３から除去することである。そのことにより、トランスファーモールド時の樹脂に混在した空気を金型３８内から確実に除去することできる。
【０１３３】
ここで、トランスファーモールド時の樹脂内に混在した空気の流れについて説明する。図１３（Ｂ）を用いて上述したように、金型３８のゲート３８３から注入された樹脂は、徐々に金型３８のキャビティー内を充填される。このとき、図４（Ａ）に示したように、リードフレーム３１の裏面側はハーフエッチングにより外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞれ島状に形成されている。そのため、リードフレーム３１表面側を流れる樹脂の速度とリードフレーム３１裏面側を流れる樹脂の速度とではリードフレーム３１表面側の方が速い。そして、例えば、リードフレーム３１裏面側での外部電極２７では、ゲート３８３からの樹脂の流れとリードフレーム３１表面側の樹脂がアイランド２２と取り出し電極２３間の分離部から流れ込む樹脂の流れが交差する。そのことで、外部電極２７とシート３７との接着部周囲にはトランスファーモールド時の樹脂内に混在した空気が逃げる場所が無いため残存してしまう問題があった。
【０１３４】
しかし、本発明の半導体装置の製造方法では、上述したように、金型３８のゲート３８３が設置される側と反対側のリードフレーム３１に空気通過路５１および連結孔６１を設ける。そのことで、以前は外部電極２７とシート３７との接着部周囲に残存していたトランスファーモールド時の樹脂内に混在した空気は、空気通過路５１から連結孔６１を介して第２の貫通孔４３へ移動し金型３８外部へと除去される。
【０１３５】
その結果、図８（Ｂ）に示すように、トランスファーモールド工程時の残存する空気による絶縁性樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程による平坦性形成工程を用いることなく、半導体装置２１（図１（Ａ）参照）裏面の平坦性を確保することができる製造方法を実現することができる。そして、シート除去後には、絶縁性樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂ（図９参照）のみが露出する。一方、絶縁性樹脂２６表面においては、金型により平坦面を形成することができ、また、絶縁性樹脂２６の厚みも一回で確実に形成することができる。この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０ｍｍに成形することができる。
【０１３６】
そして、トランスファーモールドにより絶縁性樹脂２６を形成する場合のメリットとしては、上記したように、複数の集合ブロック３３（図１２（Ａ）参照）を有するリードフレーム３１の大きさを共通にしておけば、共通金型で行うことができる。つまり、例えば１つの集合ブロック３３に１２０個の半導体素子２４を搭載し、リードフレーム３１上に５つの集合ブロック３３が形成されている場合は、６００個全ての半導体素子２４を一回のモールド工程で被覆することができる。そのことにより、製造工程を短縮することができ、また、製造コストも大幅に低減することができる。
【０１３７】
尚、本実施の形態では、リードフレーム３１上の各集合ブロック３３毎に絶縁性樹脂２６を形成する場合について説明したがこの形態に限定する必要は無く、リードフレーム３１上の全ての集合ブロック３３を一体の絶縁性樹脂２６で被覆しても良い。
【０１３８】
また、本実施の形態では、下金型に位置合わせ孔３８６が形成された場合について述べたが特に限定する必要はなく、下金型が平坦面であっても同等の効果を得ることができる。
【０１３９】
本発明の第５の工程は、図９に示すように、基板の裏面側から、搭載部毎に、リードフレームと樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【０１４０】
本工程も、第１の実施の形態と同様であるので、第１の実施の形態を参照とし、ここでは説明を割愛する。
【０１４１】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【０１４２】
また、本発明の実施の形態では、リードフレーム３１に導電パターンを形成した後にシート３７を貼り付ける場合について説明したが、シート３７を貼り付け工程は半導体素子２４をアイランド２２にダイボンディングした後でも問題はない。そのことにより、ダイボンディング工程における熱条件を緩和できるため、導電ペースト以外でも固着することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【０１４３】
【発明の効果】
本発明の半導体装置の製造方法によれば、リードフレーム上の小面積に多数の搭載部を形成し、その搭載部上に固着された半導体素子等を一括して共通樹脂によりモールドするために、金型のゲートの設置位置と反対面に樹脂内に混在した空気を除去するために貫通孔を設けることにある。そのことにより、トランスファーモールド時に樹脂内に混在した空気は樹脂の流れにより貫通孔と追いやられ、貫通孔より金型外部へと除去される。その結果、本発明のように、微細な導電パターンを有する場合でも、特に、外部電極が形成される基板裏面側にも空気を残存させず、共通樹脂層形成工程のみで半導体装置裏面の平坦性を確保する半導体装置の製造方法が実現できる。
【０１４４】
更に、本発明の半導体装置の製造方法によれば、リードフレーム上の小面積に多数の搭載部を形成し、その搭載部上に固着された半導体素子等を一括して共通樹脂によりモールドすることができる。そのことにより、無駄にする樹脂材料を少なくでき、材料費の低減につながる。更に、外部電極が半導体装置の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。このために極めて環境を配慮した製品が提供できる。
【０１４５】
更に、本発明の半導体装置の製造方法によれば、微細な導電パターンが形成されたリードフレームを耐熱性シートに貼り付けることにより一体に支持した後に、樹脂モールド工程を行う。そのことにより、耐熱性シートで樹脂を堰き止め、更に、半導体装置裏面を平坦に形成することができる。更に、耐熱性シートを貼り付けた状態で作業が行えるので、微小パッケージ構造に拘わらず極めて量産性に富んだ半導体装置の製造方法が実現できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置を説明するための（Ａ）断面図（Ｂ）平面図である。
【図２】 本発明の半導体装置を説明するための図である。
【図３】 本発明の半導体装置の製造方法を説明するための図である。
【図４】 本発明の半導体装置の製造方法を説明するための図である。
【図５】 本発明の半導体装置の製造方法を説明するための図である。
【図６】 本発明の半導体装置の製造方法を説明するための図である。
【図７】 本発明の半導体装置の製造方法を説明するための図である。
【図８】 本発明の半導体装置の製造方法を説明するための図である。
【図９】 本発明の半導体装置の製造方法を説明するための図である。
【図１０】 本発明の半導体装置の製造方法を説明するための図である。
【図１１】 本発明の半導体装置の製造方法を説明するための図である。
【図１２】 本発明の半導体装置の製造方法を説明するための図である。
【図１３】 本発明の半導体装置の製造方法を説明するための図である。
【図１４】 従来の回路装置の製造方法を説明するための図である。
【図１５】 従来の回路装置の製造方法を説明するための図である。
【図１６】 従来の回路装置の製造方法を説明するための図である。
【図１７】 従来の回路装置の製造方法を説明するための図である。
【図１８】 従来の回路装置の製造方法を説明するための図である。
【図１９】 従来の回路装置の製造方法を説明するための図である。
【図２０】 従来の回路装置の製造方法を説明するための図である。
【図２１】 従来の回路装置の製造方法を説明するための図である。
Claims (7)
- 導電部材を準備し、前記導電部材を加工し、前記導電部材にアイランドと取り出し電極とを有する搭載部を複数形成し、前記導電部材の裏面側の前記アイランド及び取り出し電極にエッチングにより外部電極を形成する工程と、
前記導電部材の裏面側に粘着シートを貼り付け、前記導電部材の表面側の前記アイランド上に半導体素子を固着し、前記半導体素子と前記取り出し電極とを電気的に接続する工程と、
キャビティを構成する上金型及び下金型と、前記キャビティに通じる樹脂注入ゲートを有する樹脂封止金型に、前記粘着シートが貼り付けられた前記導電部材を配置し、前記キャビティ内に樹脂を注入する工程と、
前記樹脂により被覆された前記導電部材を前記樹脂封止金型から取り出し、前記搭載部毎に前記樹脂を切断し、個片化する工程と、を有する半導体装置の製造方法において、
前記樹脂注入ゲートが配置された前記キャビティの側面と対向する側面側に位置する前記粘着シートには、前記粘着シートの一部を切断して設けられた空気通過孔が形成され、前記空気通過孔は、少なくとも前記キャビティの内部から外部へと通じる領域に配置され、
少なくとも前記外部電極が形成された前記導電部材の裏面側であり、前記アイランド及び前記取り出し電極と前記粘着シートとの空間へ流れ込んだ樹脂及びその前記樹脂により追いやられた前記キャビティ内の空気は、前記空気通過孔を介して前記キャビティ外部へと排出されることを特徴とする半導体装置の製造方法。 - 前記下金型には、前記対向する側面側に前記キャビティ外部へと通じる凹部が形成され、前記空気通過孔は、前記凹部上面に配置されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記導電部材の表面側であり、前記対向する側面側の前記上金型には、前記キャビティ内の空気を排出する貫通孔が配置されることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
- 導電部材を準備し、前記導電部材を加工し、前記導電部材にアイランドと取り出し電極とを有する搭載部を複数形成し、前記導電部材の裏面側の前記アイランド及び取り出し電極にエッチングにより外部電極を形成する工程と、
前記導電部材の裏面側に粘着シートを貼り付け、前記導電部材の表面側の前記アイランド上に半導体素子を固着し、前記半導体素子と前記取り出し電極とを電気的に接続する工程と、
キャビティを構成する上金型及び下金型と、前記キャビティに通じる樹脂注入ゲートを有する樹脂封止金型に、前記粘着シートが貼り付けられた前記導電部材を配置し、前記キャビティ内に樹脂を注入する工程と、
前記樹脂により被覆された前記導電部材を前記樹脂封止金型から取り出し、前記搭載部毎に前記樹脂を切断し、個片化する工程と、を有する半導体装置の製造方法において、
前記樹脂注入ゲートが配置された前記キャビティの側面と対向する側面側に位置する前記導電部材には、前記導電部材の裏面側からエッチング加工して設けられた空気通過路が形成され、前記空気通過路は、少なくとも前記キャビティの内部から外部へと通じる領域に配置され、
少なくとも前記外部電極が形成された前記導電部材の裏面側であり、前記アイランド及び前記取り出し電極と前記粘着シートとの空間へ流れ込んだ樹脂により追いやられた前記キャビティ内の空気は、前記空気通過路を介して前記キャビティ外部へと排出されることを特徴とする半導体装置の製造方法。 - 前記空気通過路と通じ、前記キャビティ外部の前記樹脂封止金型には、前記空気通過路から流れ込む樹脂を溜める樹脂溜領域が形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記樹脂溜領域と通じる前記樹脂封止金型には、前記樹脂溜領域の空気を排出する空気抜き孔が配置されることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記導電部材の表面側であり、前記対向する側面側の前記上金型には、前記キャビティ内の空気を排出する貫通孔が配置され、
前記導電部材には、前記導電部材を貫通し、前記空気通過路と前記貫通孔とを連結する連結孔が配置されることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300952A JP4723776B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300952A JP4723776B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110057A JP2003110057A (ja) | 2003-04-11 |
| JP4723776B2 true JP4723776B2 (ja) | 2011-07-13 |
Family
ID=19121442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300952A Expired - Fee Related JP4723776B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4723776B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4522167B2 (ja) * | 2004-06-30 | 2010-08-11 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP7197967B2 (ja) * | 2019-12-27 | 2022-12-28 | 高士 中島 | リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109343A (ja) * | 1988-10-18 | 1990-04-23 | T & K Internatl Kenkyusho:Kk | 電子部品の樹脂封止成形方法及び装置 |
| JP2000340732A (ja) * | 1999-05-27 | 2000-12-08 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体装置 |
| JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2001217338A (ja) * | 2000-01-31 | 2001-08-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2001244399A (ja) * | 2000-03-02 | 2001-09-07 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134832A (ja) * | 1988-11-16 | 1990-05-23 | Seiko Epson Corp | 集積回路チップのモールド方法 |
| JP2001196400A (ja) * | 2000-01-11 | 2001-07-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
2001
- 2001-09-28 JP JP2001300952A patent/JP4723776B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109343A (ja) * | 1988-10-18 | 1990-04-23 | T & K Internatl Kenkyusho:Kk | 電子部品の樹脂封止成形方法及び装置 |
| JP2000340732A (ja) * | 1999-05-27 | 2000-12-08 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体装置 |
| JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2001217338A (ja) * | 2000-01-31 | 2001-08-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2001244399A (ja) * | 2000-03-02 | 2001-09-07 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003110057A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| JP3436254B2 (ja) | リードフレームおよびその製造方法 | |
| US6462418B2 (en) | Semiconductor device having improved heat radiation | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP3877409B2 (ja) | 半導体装置の製造方法 | |
| JP2000164768A (ja) | 半導体装置の製造方法 | |
| JP3877453B2 (ja) | 半導体装置の製造方法 | |
| JP3877410B2 (ja) | 半導体装置の製造方法 | |
| JP4803855B2 (ja) | 半導体装置の製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| US6326232B1 (en) | Method of fabricating semiconductor device | |
| JP3877405B2 (ja) | 半導体装置の製造方法 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP3831504B2 (ja) | リードフレーム | |
| JP4723776B2 (ja) | 半導体装置の製造方法 | |
| JP4784945B2 (ja) | 半導体装置の製造方法 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JP2000150705A (ja) | 半導体装置およびその製造方法 | |
| JP4979661B2 (ja) | 半導体装置の製造方法 | |
| JP3710942B2 (ja) | 半導体装置の製造方法 | |
| JP3639509B2 (ja) | 半導体装置の製造方法 | |
| JP4165952B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20111026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |