JP2003110057A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003110057A JP2003110057A JP2001300952A JP2001300952A JP2003110057A JP 2003110057 A JP2003110057 A JP 2003110057A JP 2001300952 A JP2001300952 A JP 2001300952A JP 2001300952 A JP2001300952 A JP 2001300952A JP 2003110057 A JP2003110057 A JP 2003110057A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- substrate
- resin
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 従来における半導体装置の製造方法では、Ｃ
ＳＰ型の半導体装置でかつ、１回のトランスファーモー
ルド工程で多数の半導体素子を共通モールドする場合、
樹脂内に混在した空気が微細なパターン内に残存してし
まう等の問題があった。 【解決手段】 本発明の半導体装置の製造方法では、ト
ランスファーモールド工程時の樹脂内に混在する空気を
除去するために、金型３８のゲート３８３部の反対面に
貫通孔４２を設ける。そのことにより、トランスファー
モールド時に樹脂内に混在した空気が貫通孔４２へと追
いやられ、貫通孔を介して金型３８外部へと除去するこ
とができる。その結果、トランスファーモールド工程の
みにより半導体装置２１裏面を平坦に形成することがで
きる。
ＳＰ型の半導体装置でかつ、１回のトランスファーモー
ルド工程で多数の半導体素子を共通モールドする場合、
樹脂内に混在した空気が微細なパターン内に残存してし
まう等の問題があった。 【解決手段】 本発明の半導体装置の製造方法では、ト
ランスファーモールド工程時の樹脂内に混在する空気を
除去するために、金型３８のゲート３８３部の反対面に
貫通孔４２を設ける。そのことにより、トランスファー
モールド時に樹脂内に混在した空気が貫通孔４２へと追
いやられ、貫通孔を介して金型３８外部へと除去するこ
とができる。その結果、トランスファーモールド工程の
みにより半導体装置２１裏面を平坦に形成することがで
きる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にリードレスによりパッケージ外形を縮小
して実装面積を低減し、大幅なコストダウンが可能な半
導体装置の製造方法に関する。
法に関し、特にリードレスによりパッケージ外形を縮小
して実装面積を低減し、大幅なコストダウンが可能な半
導体装置の製造方法に関する。
【０００２】
【従来の技術】従来における回路素子では、携帯電話、
携帯用のコンピューター等に採用されるため、小型化、
薄型化、軽量化が求められている。そして、回路素子を
導電箔等の導電部材上に高集積化して形成する場合につ
いては、以下に説明する製造方法により形成していた。
携帯用のコンピューター等に採用されるため、小型化、
薄型化、軽量化が求められている。そして、回路素子を
導電箔等の導電部材上に高集積化して形成する場合につ
いては、以下に説明する製造方法により形成していた。
【０００３】先ず、従来の第１の工程は、図１４から図
１６に示すように、導電箔１を用意し、少なくとも回路
素子６の搭載部を多数個形成する導電パターン４を除く
領域の導電箔１に導電箔１の厚みよりも浅い分離溝５を
エッチングにより形成して導電パターン４を形成するこ
とにある。
１６に示すように、導電箔１を用意し、少なくとも回路
素子６の搭載部を多数個形成する導電パターン４を除く
領域の導電箔１に導電箔１の厚みよりも浅い分離溝５を
エッチングにより形成して導電パターン４を形成するこ
とにある。
【０００４】図１４（Ａ）に示す如く、導電箔の厚さ
は、後のエッチングを考慮すると１０μｍ〜３００μｍ
程度が好ましく、ここでは７０μｍ（２オンス）の銅箔
を採用した。しかし３００μｍ以上でも１０μｍ以下で
も基本的には良い。
は、後のエッチングを考慮すると１０μｍ〜３００μｍ
程度が好ましく、ここでは７０μｍ（２オンス）の銅箔
を採用した。しかし３００μｍ以上でも１０μｍ以下で
も基本的には良い。
【０００５】具体的には、図１４（Ｂ）に示す如く、短
冊状の導電箔１に多数の搭載部が形成されるブロック２
が４〜５個離間して並べられる。
冊状の導電箔１に多数の搭載部が形成されるブロック２
が４〜５個離間して並べられる。
【０００６】続いて、導電パターンを形成する。
【０００７】先ず、図１５に示す如く、Ｃｕ箔１の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン４となる領域を除いた導電箔１が露出
するようにホトレジストＰＲをパターニングする。そし
て、ホトレジストＰＲを介して導電箔１を選択的にエッ
チングする。ここで、図１６に具体的な導電パターン４
を示す。本図は図１４（Ｂ）で示したブロック２の１個
を拡大したものに対応する。点線で示した部分の１個が
１つの搭載部３であり、導電パターン４を構成し、１つ
のブロック２には５行１０列のマトリックス状に多数の
搭載部３が配列され、各搭載部３毎に同一の導電パター
ン４が設けられている。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン４となる領域を除いた導電箔１が露出
するようにホトレジストＰＲをパターニングする。そし
て、ホトレジストＰＲを介して導電箔１を選択的にエッ
チングする。ここで、図１６に具体的な導電パターン４
を示す。本図は図１４（Ｂ）で示したブロック２の１個
を拡大したものに対応する。点線で示した部分の１個が
１つの搭載部３であり、導電パターン４を構成し、１つ
のブロック２には５行１０列のマトリックス状に多数の
搭載部３が配列され、各搭載部３毎に同一の導電パター
ン４が設けられている。
【０００８】従来の第２の工程は、図１７に示す如く、
所望の導電パターン４の各搭載部３に回路素子６を固着
することにある。
所望の導電パターン４の各搭載部３に回路素子６を固着
することにある。
【０００９】回路素子６としては、トランジスタ、ダイ
オード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
オード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００１０】ここでは、ベアのトランジスタチップ６Ａ
が導電パターン４Ａにダイボンディングされ、チップコ
ンデンサまたは受動素子６Ｂは半田等のロウ材または導
電ペースト４Ｂで固着される。
が導電パターン４Ａにダイボンディングされ、チップコ
ンデンサまたは受動素子６Ｂは半田等のロウ材または導
電ペースト４Ｂで固着される。
【００１１】従来の第３の工程は、図１８に示す如く、
各搭載部３の回路素子６の電極と所望の導電パターン４
とをワイヤボンディングすることにある。
各搭載部３の回路素子６の電極と所望の導電パターン４
とをワイヤボンディングすることにある。
【００１２】本工程では、図１８に示す如く、ブロック
２内の各搭載部のエミッタ電極と導電パターン４Ｂ、ベ
ース電極と導電パターン４Ｂを、熱圧着によるボールボ
ンディング及び超音波によるウェッヂボンディングによ
り一括してワイヤボンディングを行う。
２内の各搭載部のエミッタ電極と導電パターン４Ｂ、ベ
ース電極と導電パターン４Ｂを、熱圧着によるボールボ
ンディング及び超音波によるウェッヂボンディングによ
り一括してワイヤボンディングを行う。
【００１３】従来の第４の工程は、図１９に示す如く、
各搭載部３の回路素子６を一括して被覆し、分離溝５に
充填されるように絶縁性樹脂９で共通モールドすること
にある。
各搭載部３の回路素子６を一括して被覆し、分離溝５に
充填されるように絶縁性樹脂９で共通モールドすること
にある。
【００１４】ここで、導電箔１表面に被覆された絶縁性
樹脂９の厚さは、回路素子６のボンディングワイヤー８
の最頂部から約１００μｍ程度が被覆されるように調整
されている。この厚みは、強度を考慮して厚くすること
も、薄くすることも可能である。
樹脂９の厚さは、回路素子６のボンディングワイヤー８
の最頂部から約１００μｍ程度が被覆されるように調整
されている。この厚みは、強度を考慮して厚くすること
も、薄くすることも可能である。
【００１５】従来の第５の工程は、図２０に示す如く、
分離溝５を設けていない厚み部分の導電箔１を除去する
ことにある。
分離溝５を設けていない厚み部分の導電箔１を除去する
ことにある。
【００１６】本工程は、導電箔１の裏面を化学的および
／または物理的に除き、導電パターン４として分離する
ものである。この工程は、研磨、研削、エッチング、レ
ーザの金属蒸発等により施される。
／または物理的に除き、導電パターン４として分離する
ものである。この工程は、研磨、研削、エッチング、レ
ーザの金属蒸発等により施される。
【００１７】更に、導電パターン４の裏面処理を行い、
図２０に示す最終構造を得る。すなわち、必要によって
露出した導電パターン４に半田等の導電材を被着し、回
路装置として完成する。
図２０に示す最終構造を得る。すなわち、必要によって
露出した導電パターン４に半田等の導電材を被着し、回
路装置として完成する。
【００１８】従来の第６の工程は、図２１に示す如く、
絶縁性樹脂９を各搭載部３毎にダイシングにより分離す
ることにある。
絶縁性樹脂９を各搭載部３毎にダイシングにより分離す
ることにある。
【００１９】本工程では、ブロック２をダイシング装置
の載置台に真空で吸着させ、ダイシングブレード１１で
各搭載部３間のダイシングライン１２に沿って分離溝５
の絶縁性樹脂９をダイシングし、個別の回路装置１０に
分離する。
の載置台に真空で吸着させ、ダイシングブレード１１で
各搭載部３間のダイシングライン１２に沿って分離溝５
の絶縁性樹脂９をダイシングし、個別の回路装置１０に
分離する。
【００２０】上記した製造方法では、回路装置の場合に
ついて説明したが、半導体装置についても同様なことが
いうことができる。
ついて説明したが、半導体装置についても同様なことが
いうことができる。
【００２１】
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法のように、ＣＳＰ型の半導体装置で、か
つ、小スペースに多数の搭載部３が集約して形成され複
数の半導体素子が固着され、１回のトランスファーモー
ルドにより絶縁性樹脂９が共通に形成される場合があ
る。このとき、導電パターン４は微細に形成され、更
に、その微細の導電パターン４間には分離溝５が形成さ
れる。そのため、トランスファーモールドにより複数の
半導体素子に対して一体の絶縁性樹脂９を形成する場
合、例えば、微細の導電パターン４間の分離溝５底部に
空気が溜まってしまう問題が発生する。
装置の製造方法のように、ＣＳＰ型の半導体装置で、か
つ、小スペースに多数の搭載部３が集約して形成され複
数の半導体素子が固着され、１回のトランスファーモー
ルドにより絶縁性樹脂９が共通に形成される場合があ
る。このとき、導電パターン４は微細に形成され、更
に、その微細の導電パターン４間には分離溝５が形成さ
れる。そのため、トランスファーモールドにより複数の
半導体素子に対して一体の絶縁性樹脂９を形成する場
合、例えば、微細の導電パターン４間の分離溝５底部に
空気が溜まってしまう問題が発生する。
【００２２】上記した従来の実施の形態のように、トラ
ンスファーモールド工程の後、裏面からエッチング等に
より導電箔１を除去する場合は、空気が残存したことで
凸凹になった部分まで余分に除去すれば良いが、これで
も余分な作業を行うこととなり、余分な材料を用いるこ
ととなる。また、トランスファーモールドによる絶縁性
樹脂９の裏面がそのまま半導体装置の裏面となる場合
は、空気が残存したことで細部まで樹脂が充填されず半
導体装置裏面の平坦性が維持されないという問題が発生
する。
ンスファーモールド工程の後、裏面からエッチング等に
より導電箔１を除去する場合は、空気が残存したことで
凸凹になった部分まで余分に除去すれば良いが、これで
も余分な作業を行うこととなり、余分な材料を用いるこ
ととなる。また、トランスファーモールドによる絶縁性
樹脂９の裏面がそのまま半導体装置の裏面となる場合
は、空気が残存したことで細部まで樹脂が充填されず半
導体装置裏面の平坦性が維持されないという問題が発生
する。
【００２３】
【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である半導体装
置の製造方法では、導電部材から成る基板にアイランド
および取り出し電極から成る複数の搭載ユニットを設
け、前記アイランドおよび取り出し電極裏面にエッチン
グによりそれぞれ外部電極を形成し、前記基板全体を粘
着シートに貼り付け、前記基板の前記各搭載ユニットの
前記アイランド部に半導体素子を固着し該半導体素子の
電極と前記取り出し電極とを金属細線により電気的に接
続し、前記基板の前記各搭載ユニットを貫通孔を有する
樹脂封止手段を用いて絶縁性樹脂により共通封止し、前
記基板から前記粘着シートを剥がした後、前記基板を裏
面から切断し前記各搭載ユニットに分離することを特徴
とする。
の課題に鑑みてなされたもので、本発明である半導体装
置の製造方法では、導電部材から成る基板にアイランド
および取り出し電極から成る複数の搭載ユニットを設
け、前記アイランドおよび取り出し電極裏面にエッチン
グによりそれぞれ外部電極を形成し、前記基板全体を粘
着シートに貼り付け、前記基板の前記各搭載ユニットの
前記アイランド部に半導体素子を固着し該半導体素子の
電極と前記取り出し電極とを金属細線により電気的に接
続し、前記基板の前記各搭載ユニットを貫通孔を有する
樹脂封止手段を用いて絶縁性樹脂により共通封止し、前
記基板から前記粘着シートを剥がした後、前記基板を裏
面から切断し前記各搭載ユニットに分離することを特徴
とする。
【００２４】更に、本発明の半導体装置の製造方法は、
好適には、前記貫通孔は、前記基板の前記搭載ユニット
形成領域外と接着する前記シートの一部を切断し設ける
ことを特徴とする。
好適には、前記貫通孔は、前記基板の前記搭載ユニット
形成領域外と接着する前記シートの一部を切断し設ける
ことを特徴とする。
【００２５】更に、本発明の半導体装置の製造方法は、
好適には、前記シートと前記基板とはほぼ同等の幅を有
し、前記シートの切断部は前記樹脂封止手段に用いられ
る金型のゲートが設置される前記基板の側辺と反対側の
側辺に一端を位置するように設けることを特徴とする。
好適には、前記シートと前記基板とはほぼ同等の幅を有
し、前記シートの切断部は前記樹脂封止手段に用いられ
る金型のゲートが設置される前記基板の側辺と反対側の
側辺に一端を位置するように設けることを特徴とする。
【００２６】更に、本発明の半導体装置の製造方法は、
好適には、前記シートの切断部に対応する下金型には前
記シートの切断部とほぼ同等の幅を有する凹部を形成す
ることを特徴とする。
好適には、前記シートの切断部に対応する下金型には前
記シートの切断部とほぼ同等の幅を有する凹部を形成す
ることを特徴とする。
【００２７】更に、本発明の半導体装置の製造方法は、
好適には、前記貫通孔は、前記シートの切断部および前
記凹部により成ることを特徴とする。
好適には、前記貫通孔は、前記シートの切断部および前
記凹部により成ることを特徴とする。
【００２８】更に、本発明の半導体装置の製造方法は、
好適には、前記絶縁性樹脂封止時では、前記基板裏面の
樹脂内に混在する空気は前記貫通孔から前記金型外部に
除去されることを特徴とする。
好適には、前記絶縁性樹脂封止時では、前記基板裏面の
樹脂内に混在する空気は前記貫通孔から前記金型外部に
除去されることを特徴とする。
【００２９】また、本発明の半導体装置の製造方法で
は、導電部材から成る基板にアイランドおよび取り出し
電極から成る複数の搭載ユニットを設け、前記アイラン
ドおよび取り出し電極裏面にエッチングによりそれぞれ
外部電極を形成し、前記基板の前記各搭載ユニットの前
記アイランド部に半導体素子を固着し該半導体素子の電
極と前記取り出し電極とを金属細線により電気的に接続
し、前記基板の前記各搭載ユニットを空気通過路を有す
る樹脂封止手段を用いて絶縁性樹脂により共通封止し、
前記基板を裏面から切断し前記各搭載ユニットに分離す
ることを特徴とする。
は、導電部材から成る基板にアイランドおよび取り出し
電極から成る複数の搭載ユニットを設け、前記アイラン
ドおよび取り出し電極裏面にエッチングによりそれぞれ
外部電極を形成し、前記基板の前記各搭載ユニットの前
記アイランド部に半導体素子を固着し該半導体素子の電
極と前記取り出し電極とを金属細線により電気的に接続
し、前記基板の前記各搭載ユニットを空気通過路を有す
る樹脂封止手段を用いて絶縁性樹脂により共通封止し、
前記基板を裏面から切断し前記各搭載ユニットに分離す
ることを特徴とする。
【００３０】更に、本発明の半導体装置の製造方法は、
好適には、前記基板は全体を粘着シートに貼り付け一体
に支持することを特徴とする。
好適には、前記基板は全体を粘着シートに貼り付け一体
に支持することを特徴とする。
【００３１】更に、本発明の半導体装置の製造方法は、
好適には、前記空気通過路は前記外部電極形成時と同時
に、前記基板の前記搭載ユニット形成領域外にエッチン
グにより形成することを特徴とする。
好適には、前記空気通過路は前記外部電極形成時と同時
に、前記基板の前記搭載ユニット形成領域外にエッチン
グにより形成することを特徴とする。
【００３２】更に、本発明の半導体装置の製造方法は、
好適には、前記空気通過路は、前記樹脂封止手段に用い
られる金型のゲートが設置される前記基板の側辺と反対
側の側辺に一端を位置するように設けることを特徴とす
る。
好適には、前記空気通過路は、前記樹脂封止手段に用い
られる金型のゲートが設置される前記基板の側辺と反対
側の側辺に一端を位置するように設けることを特徴とす
る。
【００３３】更に、本発明の半導体装置の製造方法は、
好適には、前記空気通過路に対応した前記下金型には樹
脂溜領域を有することを特徴とする。
好適には、前記空気通過路に対応した前記下金型には樹
脂溜領域を有することを特徴とする。
【００３４】更に、本発明の半導体装置の製造方法は、
好適には、前記樹脂溜領域には、空気抜き孔が設けられ
ることを特徴とする。
好適には、前記樹脂溜領域には、空気抜き孔が設けられ
ることを特徴とする。
【００３５】更に、本発明の半導体装置の製造方法は、
好適には、前記絶縁性樹脂封止時では、前記基板裏面の
樹脂内に混在する空気および前記樹脂の一部は前記基板
に設けた前記空気通過路から前記下金型に設けられた前
記樹脂溜領域に除去された後、前記空気のみ前記空気抜
き孔から除去することを特徴とする。
好適には、前記絶縁性樹脂封止時では、前記基板裏面の
樹脂内に混在する空気および前記樹脂の一部は前記基板
に設けた前記空気通過路から前記下金型に設けられた前
記樹脂溜領域に除去された後、前記空気のみ前記空気抜
き孔から除去することを特徴とする。
【００３６】また、本発明の半導体装置の製造方法で
は、導電部材から成る基板にアイランドおよび取り出し
電極から成る複数の搭載ユニットを設け、前記アイラン
ドおよび取り出し電極裏面にエッチングによりそれぞれ
外部電極を形成し、前記基板の前記各搭載ユニットの前
記アイランド部に半導体素子を固着し該半導体素子の電
極と前記取り出し電極とを金属細線により電気的に接続
し、前記基板の前記各搭載ユニットを連結孔および空気
通過路を有する樹脂封止手段を用いて絶縁性樹脂により
共通封止し、前記基板を裏面から切断し前記各ユニット
に分離することを特徴とする。
は、導電部材から成る基板にアイランドおよび取り出し
電極から成る複数の搭載ユニットを設け、前記アイラン
ドおよび取り出し電極裏面にエッチングによりそれぞれ
外部電極を形成し、前記基板の前記各搭載ユニットの前
記アイランド部に半導体素子を固着し該半導体素子の電
極と前記取り出し電極とを金属細線により電気的に接続
し、前記基板の前記各搭載ユニットを連結孔および空気
通過路を有する樹脂封止手段を用いて絶縁性樹脂により
共通封止し、前記基板を裏面から切断し前記各ユニット
に分離することを特徴とする。
【００３７】更に、本発明の半導体装置の製造方法は、
好適には、前記基板は全体を粘着シートに貼り付け一体
に支持することを特徴とする。
好適には、前記基板は全体を粘着シートに貼り付け一体
に支持することを特徴とする。
【００３８】更に、本発明の半導体装置の製造方法は、
好適には、前記連結孔は前記空気通過路上に前記アイラ
ンドおよび取り出し電極形成時に同時に形成されること
を特徴とする。
好適には、前記連結孔は前記空気通過路上に前記アイラ
ンドおよび取り出し電極形成時に同時に形成されること
を特徴とする。
【００３９】更に、本発明の半導体装置の製造方法は、
好適には、前記空気通過路は前記外部電極形成時に、前
記基板の前記ユニット形成領域外にエッチングにより形
成することを特徴とする。
好適には、前記空気通過路は前記外部電極形成時に、前
記基板の前記ユニット形成領域外にエッチングにより形
成することを特徴とする。
【００４０】更に、本発明の半導体装置の製造方法は、
好適には、前記空気通過路は前記外部電極よりも浅くエ
ッチングされることを特徴とする。
好適には、前記空気通過路は前記外部電極よりも浅くエ
ッチングされることを特徴とする。
【００４１】更に、本発明の半導体装置の製造方法は、
好適には、前記絶縁性樹脂封止時では、前記基板裏面の
樹脂内に混在する空気は前記連結孔と前記空気通過路と
より成る一体の空気通過経路から前記基板表面に送られ
ることを特徴とする。
好適には、前記絶縁性樹脂封止時では、前記基板裏面の
樹脂内に混在する空気は前記連結孔と前記空気通過路と
より成る一体の空気通過経路から前記基板表面に送られ
ることを特徴とする。
【００４２】
【発明の実施の形態】以下に、本発明である半導体装置
の製造方法の第１から第３の実施の形態について、図面
を参照して詳細に説明する。
の製造方法の第１から第３の実施の形態について、図面
を参照して詳細に説明する。
【００４３】第１の実施の形態先ず、図１に示した本発
明の半導体装置の製造方法により形成される半導体装置
について簡単に説明する。
明の半導体装置の製造方法により形成される半導体装置
について簡単に説明する。
【００４４】図１に示すように、半導体装置２１は導電
部材から成るアイランド２２上に固着された半導体素子
２４、取り出し電極２３およびそれらを電気的に接続す
る金属細線２５を絶縁性樹脂２６で被覆され構成されて
いる。
部材から成るアイランド２２上に固着された半導体素子
２４、取り出し電極２３およびそれらを電気的に接続す
る金属細線２５を絶縁性樹脂２６で被覆され構成されて
いる。
【００４５】そして、アイランド２２および取り出し電
極２３裏面は同一の導電部材から成る外部電極２７、２
８が形成されている。この外部電極２７、２８は、例え
ば、本実施の形態ではアイランド２２裏面に２個、取り
出し電極２３裏面に１個ずつ全部で４個形成されている
が、その外部電極２７、２８のみが絶縁性樹脂裏面から
露出している。そして、外部電極２７ａ、２７ｂ、２８
ａ、２８ｂ（図４参照）は絶縁性樹脂２６裏面の４隅
に、約０．２×０．２ｍｍ程度の大きさで配置されてお
り、パッケージ外形の中心線に対して左右（上下）対象
となるようなパターンで配置されている。この様な対称
配置では電極の極性判別が困難になるので、絶縁性樹脂
２６の表面側に凹部を形成するか印刷するなどして、極
性を表示するマークを刻印するのが好ましい。
極２３裏面は同一の導電部材から成る外部電極２７、２
８が形成されている。この外部電極２７、２８は、例え
ば、本実施の形態ではアイランド２２裏面に２個、取り
出し電極２３裏面に１個ずつ全部で４個形成されている
が、その外部電極２７、２８のみが絶縁性樹脂裏面から
露出している。そして、外部電極２７ａ、２７ｂ、２８
ａ、２８ｂ（図４参照）は絶縁性樹脂２６裏面の４隅
に、約０．２×０．２ｍｍ程度の大きさで配置されてお
り、パッケージ外形の中心線に対して左右（上下）対象
となるようなパターンで配置されている。この様な対称
配置では電極の極性判別が困難になるので、絶縁性樹脂
２６の表面側に凹部を形成するか印刷するなどして、極
性を表示するマークを刻印するのが好ましい。
【００４６】本実施例では、導電部材としては、例え
ば、厚みが約０．１〜０．２ｍｍである銅のリードフレ
ーム３１（図３参照）である。詳細は半導体装置の製造
方法で後述するが、リードフレーム３１をパンチングや
エッチングすることでアイランド２２、取り出し電極２
３および外部電極２７、２８は形成されている。そし
て、アイランド２２上の半導体素子２４は銀（以下Ａｇ
という）ペースト等の導電ペースト２９を介して固着さ
れている。そして、この半導体装置２１は、縦×横×高
さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍの
ごとき大きさを有している。半導体チップ２４は約１５
０μｍ程度の厚みを有する。
ば、厚みが約０．１〜０．２ｍｍである銅のリードフレ
ーム３１（図３参照）である。詳細は半導体装置の製造
方法で後述するが、リードフレーム３１をパンチングや
エッチングすることでアイランド２２、取り出し電極２
３および外部電極２７、２８は形成されている。そし
て、アイランド２２上の半導体素子２４は銀（以下Ａｇ
という）ペースト等の導電ペースト２９を介して固着さ
れている。そして、この半導体装置２１は、縦×横×高
さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍの
ごとき大きさを有している。半導体チップ２４は約１５
０μｍ程度の厚みを有する。
【００４７】尚、図示はしていないが、アイランド２２
上には導電ペースト２９との接着性を考慮して銀メッキ
や金メッキが施されている場合もある。また、取り出し
電極２３上には金属細線２５の接着性が考慮され銀メッ
キやニッケルメッキが施されている。
上には導電ペースト２９との接着性を考慮して銀メッキ
や金メッキが施されている場合もある。また、取り出し
電極２３上には金属細線２５の接着性が考慮され銀メッ
キやニッケルメッキが施されている。
【００４８】次に、図３〜図９を参照にして本発明であ
る半導体装置の製造方法について説明する。
る半導体装置の製造方法について説明する。
【００４９】本発明の第１の工程は、図３および図４に
示すように、複数の搭載部を有するリードフレームを準
備することにある。
示すように、複数の搭載部を有するリードフレームを準
備することにある。
【００５０】先ず、図３に示すように、リードフレーム
３１上には、１個の半導体装置２１に対応する搭載部３
４を複数個分、例えば３０個分を３行１０列に縦横に配
置した島領域３２を４行で１組とする集合ブロック３３
を複数形成する。このとき、リードフレーム３１は、例
えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレーム
から成る。
３１上には、１個の半導体装置２１に対応する搭載部３
４を複数個分、例えば３０個分を３行１０列に縦横に配
置した島領域３２を４行で１組とする集合ブロック３３
を複数形成する。このとき、リードフレーム３１は、例
えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレーム
から成る。
【００５１】そして、図４（Ａ）はリードフレーム３１
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。
【００５２】図４（Ａ）に示した導電パターンをリード
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２間の第１の連結部３
５、アイランド２２と取り出し電極２３との第２の連結
部３６がリードフレーム３１上に形成される。そして、
リードフレーム３１上には点線で囲んだ各搭載部３４
が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形
形状を有しており、これらは互いに０．０２〜０．０５
μｍの間隔を隔てて縦横に配置されている。前記間隔は
後の工程でのダイシングライン４０、４１（図９参照）
となる。
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２間の第１の連結部３
５、アイランド２２と取り出し電極２３との第２の連結
部３６がリードフレーム３１上に形成される。そして、
リードフレーム３１上には点線で囲んだ各搭載部３４
が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形
形状を有しており、これらは互いに０．０２〜０．０５
μｍの間隔を隔てて縦横に配置されている。前記間隔は
後の工程でのダイシングライン４０、４１（図９参照）
となる。
【００５３】そして、導電パターンは、各搭載部３４内
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子２４の電極パッ
ド３０とワイヤ接続する箇所である。アイランド２２か
らは２本の第１の連結部３５が連続したパターンで延長
される。これらの線幅はアイランド２２よりも狭い線幅
で、例えば０．２ｍｍの線幅で延在する。第１の連結部
３５はダイシングライン４０を超えて隣の搭載部３４の
アイランド２２に連結する。更に、取り出し電極２３か
らは各々第２の連結部３６が、第１の連結部３５とは直
行する方向に延在し、ダイシングライン４１を越えて隣
の搭載部３４のアイランド２２に連結する。そして、第
１の連結部３５は更に、搭載部３４群の周囲を取り囲む
共通連結部（図示せず）に連結する。このように第１と
第２の連結部３５、３６が延在することによって、各搭
載部３４のアイランド２２と取り出し電極２３とを共通
接続する。このことで、リードフレーム３１をパンチン
グにより打ち抜くことで形成される各搭載部３４のアイ
ランド２２および取り出し電極２３は、リードフレーム
３１に固定される。
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子２４の電極パッ
ド３０とワイヤ接続する箇所である。アイランド２２か
らは２本の第１の連結部３５が連続したパターンで延長
される。これらの線幅はアイランド２２よりも狭い線幅
で、例えば０．２ｍｍの線幅で延在する。第１の連結部
３５はダイシングライン４０を超えて隣の搭載部３４の
アイランド２２に連結する。更に、取り出し電極２３か
らは各々第２の連結部３６が、第１の連結部３５とは直
行する方向に延在し、ダイシングライン４１を越えて隣
の搭載部３４のアイランド２２に連結する。そして、第
１の連結部３５は更に、搭載部３４群の周囲を取り囲む
共通連結部（図示せず）に連結する。このように第１と
第２の連結部３５、３６が延在することによって、各搭
載部３４のアイランド２２と取り出し電極２３とを共通
接続する。このことで、リードフレーム３１をパンチン
グにより打ち抜くことで形成される各搭載部３４のアイ
ランド２２および取り出し電極２３は、リードフレーム
３１に固定される。
【００５４】ここで、エッチングによっても上記した各
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。
【００５５】次に、本発明の半導体装置の製造方法で
は、図４（Ｂ）に示したように、リードフレーム３１表
面からパンチングにより導電パターンを形成し、リード
フレーム３１裏面からハーフエッチングにより外部電極
２７、２８を形成することである。このとき、外部電極
２７をアイランド２２裏面の一部に２箇所程一体に形成
するが、例えば、アイランド２２の全面積が約３００μ
ｍ2に対して、外部電極２７の絶縁性樹脂２６からの露
出面積は約３０μｍ2に成るように形成する。一方、取
り出し電極２３裏面には、裏面ほぼ全面に対応して外部
電極２８を形成する。
は、図４（Ｂ）に示したように、リードフレーム３１表
面からパンチングにより導電パターンを形成し、リード
フレーム３１裏面からハーフエッチングにより外部電極
２７、２８を形成することである。このとき、外部電極
２７をアイランド２２裏面の一部に２箇所程一体に形成
するが、例えば、アイランド２２の全面積が約３００μ
ｍ2に対して、外部電極２７の絶縁性樹脂２６からの露
出面積は約３０μｍ2に成るように形成する。一方、取
り出し電極２３裏面には、裏面ほぼ全面に対応して外部
電極２８を形成する。
【００５６】そして、上記したように、外部電極２７、
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い樹脂充填領域を形成する。その
結果、後工程の絶縁樹脂層形成工程において、絶縁性樹
脂２６がアイランド２２および取り出し電極２３裏面に
も充填できる領域を確保することができる。実際には、
外部電極２７、２８はエッチングにより形成するため、
外部電極２７、２８の側面には図１（Ａ）に示したよう
に曲面を有する。この製造方法により、絶縁性樹脂２６
がリードフレーム３１と確実にかみ合うので剥離しづら
いアンカー効果を有する構造を実現できる。
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い樹脂充填領域を形成する。その
結果、後工程の絶縁樹脂層形成工程において、絶縁性樹
脂２６がアイランド２２および取り出し電極２３裏面に
も充填できる領域を確保することができる。実際には、
外部電極２７、２８はエッチングにより形成するため、
外部電極２７、２８の側面には図１（Ａ）に示したよう
に曲面を有する。この製造方法により、絶縁性樹脂２６
がリードフレーム３１と確実にかみ合うので剥離しづら
いアンカー効果を有する構造を実現できる。
【００５７】更に、本工程により外部電極２７、２８
は、リードフレーム３１裏面にそれぞれ島状に形成され
るので、後工程の絶縁性樹脂層形成工程において、リー
ドフレーム３１裏面では絶縁性樹脂２６は外部電極２
７、２８間を流動することとなる。
は、リードフレーム３１裏面にそれぞれ島状に形成され
るので、後工程の絶縁性樹脂層形成工程において、リー
ドフレーム３１裏面では絶縁性樹脂２６は外部電極２
７、２８間を流動することとなる。
【００５８】本発明の第２の工程は、図５に示すよう
に、リードフレーム裏面にシートを貼り付ける工程であ
る。
に、リードフレーム裏面にシートを貼り付ける工程であ
る。
【００５９】第１の工程で説明したように、リードフレ
ーム３１をパンチングおよびエッチングすることによ
り、アイランド２２、取り出し電極２３、外部電極２
７、２８等から成る複数の集合ブロック３３が形成され
たリードフレーム３１裏面にシート３７を貼り合わせ
る。そのことにより、複数の集合ブロック３３が形成さ
れたリードフレーム３１はシート３７上に一体に支持さ
れ、また、シート３７は後工程の絶縁性樹脂２６形成時
に絶縁性樹脂２６のストッパーとして用いられる。
ーム３１をパンチングおよびエッチングすることによ
り、アイランド２２、取り出し電極２３、外部電極２
７、２８等から成る複数の集合ブロック３３が形成され
たリードフレーム３１裏面にシート３７を貼り合わせ
る。そのことにより、複数の集合ブロック３３が形成さ
れたリードフレーム３１はシート３７上に一体に支持さ
れ、また、シート３７は後工程の絶縁性樹脂２６形成時
に絶縁性樹脂２６のストッパーとして用いられる。
【００６０】そして、図５（Ｃ）に示すように、本発明
における半導体装置の製造方法の特徴としては、シート
３７の一部に空気通過孔３７１が数カ所形成されたシー
ト３７を準備することである。具体的には、本実施の形
態では各集合ブロック３３に１カ所の空気通過孔３７１
を設ける。そして、空気通過孔３７１は集合ブロック３
３内の島領域３２が形成されないリードフレーム３１周
端部に位置し、かつ、後工程におけるトランスファーモ
ールド時の金型のゲート３８３（図７参照）が設置され
る場所と反対側の周端部に位置するようにリードフレー
ム３１裏面に貼り合わせられる。そして、図５（Ａ）に
も示したように、リードフレーム３１とシート３７との
幅はほぼ同等である。このことにより、詳細は後工程に
おいて説明するが、空気通過孔３７１が上記した位置に
あることで、トランスファーモールド時の樹脂内に混在
した空気を外部に逃がすことができる半導体装置の製造
方法を実現できる。
における半導体装置の製造方法の特徴としては、シート
３７の一部に空気通過孔３７１が数カ所形成されたシー
ト３７を準備することである。具体的には、本実施の形
態では各集合ブロック３３に１カ所の空気通過孔３７１
を設ける。そして、空気通過孔３７１は集合ブロック３
３内の島領域３２が形成されないリードフレーム３１周
端部に位置し、かつ、後工程におけるトランスファーモ
ールド時の金型のゲート３８３（図７参照）が設置され
る場所と反対側の周端部に位置するようにリードフレー
ム３１裏面に貼り合わせられる。そして、図５（Ａ）に
も示したように、リードフレーム３１とシート３７との
幅はほぼ同等である。このことにより、詳細は後工程に
おいて説明するが、空気通過孔３７１が上記した位置に
あることで、トランスファーモールド時の樹脂内に混在
した空気を外部に逃がすことができる半導体装置の製造
方法を実現できる。
【００６１】ここで、シート３７としては、後工程のダ
イボンディング工程、ワイヤーボンディング工程、絶縁
性樹脂形成工程等を考慮して、耐熱性に優れたポリイミ
ドシートや耐熱ＰＥＴ等が用いられる。
イボンディング工程、ワイヤーボンディング工程、絶縁
性樹脂形成工程等を考慮して、耐熱性に優れたポリイミ
ドシートや耐熱ＰＥＴ等が用いられる。
【００６２】次に、本発明の第３の工程は、図６に示し
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。
【００６３】リードフレーム３１の各搭載部３４毎に、
アイランド２２表面にＡｇペーストなどの導電ペースト
２９によって半導体素子２４をダイボンドし固定する。
そして、半導体素子２４の電極パッド３０（図１参照）
と取り出し電極２３とを、例えば、Ａｕ線より成る金属
細線２５により電気的に接続する。このとき、金属細線
２５は超音波ワイヤーボンディングにより、ボンディン
グパッド部３０にはボールボンディングし、取り出し電
極２３側はステッチボンディングし接続する。半導体素
子２４としては、バイポーラトランジスタ、パワーＭＯ
ＳＦＥＴ等の３端子の能動素子を形成している。バイポ
ーラ素子を搭載した場合は、アイランド２２裏面に形成
された外部電極２７ａ、２７ｂがコレクタ端子であり、
取り出し電極２３裏面に各々形成された外部電極２８
ａ、２８ｂがベース・エミッタ電極となる。
アイランド２２表面にＡｇペーストなどの導電ペースト
２９によって半導体素子２４をダイボンドし固定する。
そして、半導体素子２４の電極パッド３０（図１参照）
と取り出し電極２３とを、例えば、Ａｕ線より成る金属
細線２５により電気的に接続する。このとき、金属細線
２５は超音波ワイヤーボンディングにより、ボンディン
グパッド部３０にはボールボンディングし、取り出し電
極２３側はステッチボンディングし接続する。半導体素
子２４としては、バイポーラトランジスタ、パワーＭＯ
ＳＦＥＴ等の３端子の能動素子を形成している。バイポ
ーラ素子を搭載した場合は、アイランド２２裏面に形成
された外部電極２７ａ、２７ｂがコレクタ端子であり、
取り出し電極２３裏面に各々形成された外部電極２８
ａ、２８ｂがベース・エミッタ電極となる。
【００６４】図示はしていないが、アイランド２２上に
は導電ペースト２９との接着性を考慮して銀メッキや金
メッキを施す場合もある。また、取り出し電極２３上に
は金属細線２５の接着性が考慮して銀メッキやニッケル
メッキを施す。
は導電ペースト２９との接着性を考慮して銀メッキや金
メッキを施す場合もある。また、取り出し電極２３上に
は金属細線２５の接着性が考慮して銀メッキやニッケル
メッキを施す。
【００６５】本発明の第４の工程は、図７および図８に
示すように、基板上を樹脂層で被覆し、各搭載部に固着
した半導体チップの各々を共通の樹脂層で被覆すること
にある。ここでは、トランスファーモールドにより一括
してリードフレーム３１上に絶縁性樹脂２６を形成す
る。
示すように、基板上を樹脂層で被覆し、各搭載部に固着
した半導体チップの各々を共通の樹脂層で被覆すること
にある。ここでは、トランスファーモールドにより一括
してリードフレーム３１上に絶縁性樹脂２６を形成す
る。
【００６６】先ず、トランスファーモールドに用いる金
型３８を準備する。上述したように、本発明の半導体装
置の製造方法では、リードフレーム３１上には、例え
ば、１２０個の搭載部３４が集約して形成された集合ブ
ロック３３が複数個形成されており、この集合ブロック
３３毎に共通の絶縁性樹脂２６を形成する。そして、共
通の絶縁性樹脂２６を形成するために、シート３７が貼
り付けられたリードフレーム３１を下金型３８４に設置
する。このとき、図７（Ａ）に示すように、下金型３８
４には、複数の集合ブロック３３が形成されたリードフ
レーム３１の位置合わせのための位置合わせ孔３８６が
形成されている。この下金型３８４に形成された位置合
わせ孔３８６はリードフレーム３１よりも僅かに大きい
領域を有し、深さはシート３７とリードフレーム３１と
を加えた厚さである。
型３８を準備する。上述したように、本発明の半導体装
置の製造方法では、リードフレーム３１上には、例え
ば、１２０個の搭載部３４が集約して形成された集合ブ
ロック３３が複数個形成されており、この集合ブロック
３３毎に共通の絶縁性樹脂２６を形成する。そして、共
通の絶縁性樹脂２６を形成するために、シート３７が貼
り付けられたリードフレーム３１を下金型３８４に設置
する。このとき、図７（Ａ）に示すように、下金型３８
４には、複数の集合ブロック３３が形成されたリードフ
レーム３１の位置合わせのための位置合わせ孔３８６が
形成されている。この下金型３８４に形成された位置合
わせ孔３８６はリードフレーム３１よりも僅かに大きい
領域を有し、深さはシート３７とリードフレーム３１と
を加えた厚さである。
【００６７】次に、図７（Ｂ）に示すように、トランス
ファーモールドにより一括してリードフレーム３１上の
集合ブロック３３毎に共通の絶縁性樹脂２６を形成する
場合について説明する。トランスファーモールドにより
絶縁性樹脂２６を形成する場合には、共通の金型３８を
準備し金型３８のキャビティ内にシート３７が貼られた
リードフレーム３１を設置する。
ファーモールドにより一括してリードフレーム３１上の
集合ブロック３３毎に共通の絶縁性樹脂２６を形成する
場合について説明する。トランスファーモールドにより
絶縁性樹脂２６を形成する場合には、共通の金型３８を
準備し金型３８のキャビティ内にシート３７が貼られた
リードフレーム３１を設置する。
【００６８】具体的には、上述したように、リードフレ
ーム３１上には複数の集合ブロック３３が隣接して形成
されており、リードフレーム３１上に形成された集合ブ
ロック３３毎に対応した金型３８を準備する。そして、
リードフレーム３１上に集合ブロック３３毎に絶縁性樹
脂２６を形成するために、リードフレーム３１上の集合
ブロック３３の外周部およびシート３７上を上金型３８
１および下金型３８４で挟持する。上金型３８１は集合
ブロック毎に対応して形成されている。その後、金型の
ランナー３８２を通過した樹脂がゲート３８３から注入
され、絶縁性樹脂２６を形成する。
ーム３１上には複数の集合ブロック３３が隣接して形成
されており、リードフレーム３１上に形成された集合ブ
ロック３３毎に対応した金型３８を準備する。そして、
リードフレーム３１上に集合ブロック３３毎に絶縁性樹
脂２６を形成するために、リードフレーム３１上の集合
ブロック３３の外周部およびシート３７上を上金型３８
１および下金型３８４で挟持する。上金型３８１は集合
ブロック毎に対応して形成されている。その後、金型の
ランナー３８２を通過した樹脂がゲート３８３から注入
され、絶縁性樹脂２６を形成する。
【００６９】このとき、本発明の半導体装置の製造方法
の特徴としては、図８（Ａ）に示すように、トランスフ
ァーモールド時における樹脂内に混在する空気を除去す
るために、金型３８のゲート３８３と反対面に第１の貫
通孔４２を設けることである。そして、図に示すよう
に、この第１の貫通孔４２は、上述したシート３７に設
けられた空気通過孔３７１と下金型３８４に設けられた
凹部３８５とにより形成される。
の特徴としては、図８（Ａ）に示すように、トランスフ
ァーモールド時における樹脂内に混在する空気を除去す
るために、金型３８のゲート３８３と反対面に第１の貫
通孔４２を設けることである。そして、図に示すよう
に、この第１の貫通孔４２は、上述したシート３７に設
けられた空気通過孔３７１と下金型３８４に設けられた
凹部３８５とにより形成される。
【００７０】そして、図に示すように、シート３７に設
けられた空気通過孔３７１は、金型３８のキャビティー
内と金型３８の外部との間に第１の貫通孔４２を形成す
るように設けられる。しかし、シート３７の厚みは、例
えば、１０μｍ程度であり、上述したように、この程度
の厚みではトランスファーモールド時の樹脂に混在した
空気を金型３８内から除去することは困難である。その
ため、本発明の半導体装置の製造方法では、シート３７
に設けられた空気通過孔３７１の位置に対応するよう
に、下金型３８４に凹部３８５を設け第１の貫通孔４２
の幅を２０μｍ程度にする。そのことにより、トランス
ファーモールド時の樹脂に混在した空気は金型３８内か
ら確実に第１の貫通孔４２へと移動する。そして、第１
の貫通孔４２内へと移動した空気は、図示したように、
リードフレーム３１と下金型３８４との間に出来た隙間
を介して金型３８外部へと除去される。上述したよう
に、下金型３８４に形成された位置合わせ孔３８６はリ
ードフレーム３１よりも僅かに大きく形成されているた
め、例えば、０．５ｍｍ程度の空間は必ず存在する。
けられた空気通過孔３７１は、金型３８のキャビティー
内と金型３８の外部との間に第１の貫通孔４２を形成す
るように設けられる。しかし、シート３７の厚みは、例
えば、１０μｍ程度であり、上述したように、この程度
の厚みではトランスファーモールド時の樹脂に混在した
空気を金型３８内から除去することは困難である。その
ため、本発明の半導体装置の製造方法では、シート３７
に設けられた空気通過孔３７１の位置に対応するよう
に、下金型３８４に凹部３８５を設け第１の貫通孔４２
の幅を２０μｍ程度にする。そのことにより、トランス
ファーモールド時の樹脂に混在した空気は金型３８内か
ら確実に第１の貫通孔４２へと移動する。そして、第１
の貫通孔４２内へと移動した空気は、図示したように、
リードフレーム３１と下金型３８４との間に出来た隙間
を介して金型３８外部へと除去される。上述したよう
に、下金型３８４に形成された位置合わせ孔３８６はリ
ードフレーム３１よりも僅かに大きく形成されているた
め、例えば、０．５ｍｍ程度の空間は必ず存在する。
【００７１】ここで、トランスファーモールド時の樹脂
内に混在した空気の流れについて説明する。図８（Ａ）
を用いて上述したように、金型３８のゲート３８３から
注入された樹脂は、徐々に金型３８のキャビティー内を
充填される。このとき、図４（Ａ）に示したように、リ
ードフレーム３１の裏面側はハーフエッチングにより外
部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞれ島状
に形成されている。そのため、リードフレーム３１表面
側を流れる樹脂の速度とリードフレーム３１裏面側を流
れる樹脂の速度とではリードフレーム３１表面側の方が
速い。そして、図４（Ｂ）に示したように、例えば、リ
ードフレーム３１裏面側での外部電極２７では、ゲート
３８３からの樹脂の流れとリードフレーム３１表面側の
樹脂がアイランド２２と取り出し電極２３間の分離部か
ら流れ込む樹脂の流れが交差する。そのことで、外部電
極２７とシート３７との接着部周囲にはトランスファー
モールド時の樹脂内に混在した空気が残存してしまう問
題があった。
内に混在した空気の流れについて説明する。図８（Ａ）
を用いて上述したように、金型３８のゲート３８３から
注入された樹脂は、徐々に金型３８のキャビティー内を
充填される。このとき、図４（Ａ）に示したように、リ
ードフレーム３１の裏面側はハーフエッチングにより外
部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞれ島状
に形成されている。そのため、リードフレーム３１表面
側を流れる樹脂の速度とリードフレーム３１裏面側を流
れる樹脂の速度とではリードフレーム３１表面側の方が
速い。そして、図４（Ｂ）に示したように、例えば、リ
ードフレーム３１裏面側での外部電極２７では、ゲート
３８３からの樹脂の流れとリードフレーム３１表面側の
樹脂がアイランド２２と取り出し電極２３間の分離部か
ら流れ込む樹脂の流れが交差する。そのことで、外部電
極２７とシート３７との接着部周囲にはトランスファー
モールド時の樹脂内に混在した空気が残存してしまう問
題があった。
【００７２】しかし、本発明の半導体装置の製造方法の
特徴としては、図８（Ａ）に示すように、金型３８のゲ
ート３８３の反対面に第１の貫通孔４２を設けること
で、以前は逃げる場所がないためそのまま外部電極２７
とシート３７との接着部周囲に残存していたトランスフ
ァーモールド時の樹脂内に混在した空気は、図中に示し
た矢印の如く、第１の貫通孔４２へと移動する。
特徴としては、図８（Ａ）に示すように、金型３８のゲ
ート３８３の反対面に第１の貫通孔４２を設けること
で、以前は逃げる場所がないためそのまま外部電極２７
とシート３７との接着部周囲に残存していたトランスフ
ァーモールド時の樹脂内に混在した空気は、図中に示し
た矢印の如く、第１の貫通孔４２へと移動する。
【００７３】その結果、図８（Ｂ）に示すように、トラ
ンスファーモールド工程だけで、半導体装置２１裏面の
平坦性を確保することができる製造方法を実現すること
ができる。そして、シート除去後には、絶縁性樹脂２６
裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂの
みが露出する。一方、絶縁性樹脂２６表面においては、
金型により平坦面を形成することができ、また、絶縁性
樹脂２６の厚みも一回で確実に形成することができる。
この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０
ｍｍに成形することができる。
ンスファーモールド工程だけで、半導体装置２１裏面の
平坦性を確保することができる製造方法を実現すること
ができる。そして、シート除去後には、絶縁性樹脂２６
裏面からは外部電極２７ａ、２７ｂ、２８ａ、２８ｂの
みが露出する。一方、絶縁性樹脂２６表面においては、
金型により平坦面を形成することができ、また、絶縁性
樹脂２６の厚みも一回で確実に形成することができる。
この工程では、絶縁性樹脂２６の膜厚を０．３〜１．０
ｍｍに成形することができる。
【００７４】そして、トランスファーモールドにより絶
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通にしておけば、共通金型で行
うことができる。つまり、例えば１つの集合ブロック３
３に１２０個の半導体素子２４を搭載し、リードフレー
ム３１上に５つの集合ブロック３３が形成されている場
合は、６００個全ての半導体素子２４を一回のモールド
工程で被覆することができる。そのことにより、製造工
程を短縮することができ、また、製造コストも大幅に低
減することができる。
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通にしておけば、共通金型で行
うことができる。つまり、例えば１つの集合ブロック３
３に１２０個の半導体素子２４を搭載し、リードフレー
ム３１上に５つの集合ブロック３３が形成されている場
合は、６００個全ての半導体素子２４を一回のモールド
工程で被覆することができる。そのことにより、製造工
程を短縮することができ、また、製造コストも大幅に低
減することができる。
【００７５】尚、本実施の形態では、リードフレーム３
１上の各集合ブロック３３毎に絶縁性樹脂２６を形成す
る場合について説明したがこの形態に限定する必要は無
く、リードフレーム３１上の全ての集合ブロック３３を
一体の絶縁性樹脂２６で被覆しても良い。また、従来に
おけるトランスファーモールドでも行われているよう
に、リードフレーム３１上部の樹脂内に混在した空気が
上金型３８１とリードフレーム３１間に設けられた第２
の貫通孔４３から除去される。
１上の各集合ブロック３３毎に絶縁性樹脂２６を形成す
る場合について説明したがこの形態に限定する必要は無
く、リードフレーム３１上の全ての集合ブロック３３を
一体の絶縁性樹脂２６で被覆しても良い。また、従来に
おけるトランスファーモールドでも行われているよう
に、リードフレーム３１上部の樹脂内に混在した空気が
上金型３８１とリードフレーム３１間に設けられた第２
の貫通孔４３から除去される。
【００７６】また、本実施のい形態では、下金型に位置
合わせ孔３８６が形成された場合について述べたが特に
限定する必要はなく、下金型が平坦面であっても同等の
効果を得ることができる。
合わせ孔３８６が形成された場合について述べたが特に
限定する必要はなく、下金型が平坦面であっても同等の
効果を得ることができる。
【００７７】次に、本発明の第５の工程は、図９に示す
ように、基板の裏面側から、搭載部毎に、リードフレー
ムと樹脂層とをダイシングして、個々の半導体装置に分
離することにある。
ように、基板の裏面側から、搭載部毎に、リードフレー
ムと樹脂層とをダイシングして、個々の半導体装置に分
離することにある。
【００７８】図９に示すように、シート３７が剥がされ
たリードフレーム３１から搭載部３４毎に第１および第
２の連結部３５、３６および絶縁性樹脂２６を切断して
各々の半導体装置に分離する。切断にはダイシング装置
のダイシングブレード３９を用い、ダイシングライン４
０、４１に沿って絶縁性樹脂と第１および第２の連結部
３５、３６とを同時にダイシングすることにより、搭載
部３４毎に分割した半導体装置を形成する。この時に
は、リードフレーム３１の集合ブロック３３外周部に設
けられた合わせマークをダイシング装置側で自動認識
し、これを位置基準として用いてダイシングする。ま
た、外部電極２７ａ、２７ｂ、２８ａ、２８ｂやアイラ
ンド２２や取り出し電極２３がダイシングブレード３９
に接しないパターン設計としている。
たリードフレーム３１から搭載部３４毎に第１および第
２の連結部３５、３６および絶縁性樹脂２６を切断して
各々の半導体装置に分離する。切断にはダイシング装置
のダイシングブレード３９を用い、ダイシングライン４
０、４１に沿って絶縁性樹脂と第１および第２の連結部
３５、３６とを同時にダイシングすることにより、搭載
部３４毎に分割した半導体装置を形成する。この時に
は、リードフレーム３１の集合ブロック３３外周部に設
けられた合わせマークをダイシング装置側で自動認識
し、これを位置基準として用いてダイシングする。ま
た、外部電極２７ａ、２７ｂ、２８ａ、２８ｂやアイラ
ンド２２や取り出し電極２３がダイシングブレード３９
に接しないパターン設計としている。
【００７９】このとき、上述したように、ダイシングブ
レード３９はほとんどを絶縁性樹脂２６の領域を切断
し、リードフレームとしては第１および第２の連結部３
５、３６のみを切断する。その結果、ダイシングブレー
ド３９への負担を軽減させ、長期間の使用を可能とする
ことができる。
レード３９はほとんどを絶縁性樹脂２６の領域を切断
し、リードフレームとしては第１および第２の連結部３
５、３６のみを切断する。その結果、ダイシングブレー
ド３９への負担を軽減させ、長期間の使用を可能とする
ことができる。
【００８０】更に、図２（Ａ）、（Ｂ）に示したよう
に、第１および第２の連結部３５、３６の周囲あるいは
ダイシング方向の第１および第２の連結部３５、３６の
上下は絶縁性樹脂２６で固定されているため、ダイシン
グ時のバリの発生を最小限に抑制することができる。そ
の結果、図２（Ｃ）に示したように、バリの発生が最小
限に抑制される。また、バリの発生が最小限に抑制され
ることでショート等の問題も解決され製品品質上も優れ
た半導体装置の製造方法を実現することができる。
に、第１および第２の連結部３５、３６の周囲あるいは
ダイシング方向の第１および第２の連結部３５、３６の
上下は絶縁性樹脂２６で固定されているため、ダイシン
グ時のバリの発生を最小限に抑制することができる。そ
の結果、図２（Ｃ）に示したように、バリの発生が最小
限に抑制される。また、バリの発生が最小限に抑制され
ることでショート等の問題も解決され製品品質上も優れ
た半導体装置の製造方法を実現することができる。
【００８１】最後に、上記した製造方法により完成され
た各半導体装置を図１を用いて説明する。パッケージの
周囲４側面は、絶縁性樹脂２６の切断面で形成され、パ
ッケージの上面は平坦化した絶縁性樹脂２６の表面で形
成され、パッケージの下面は絶縁性樹脂２６の裏面側お
よび外部電極２７ａ、２７ｂ、２８ａ、２８ｂで形成さ
れる。そして、パッケージ側面からは第１および第２の
連結部３５、３６が露出するが微小領域なため、特に、
製品品質上問題はない。
た各半導体装置を図１を用いて説明する。パッケージの
周囲４側面は、絶縁性樹脂２６の切断面で形成され、パ
ッケージの上面は平坦化した絶縁性樹脂２６の表面で形
成され、パッケージの下面は絶縁性樹脂２６の裏面側お
よび外部電極２７ａ、２７ｂ、２８ａ、２８ｂで形成さ
れる。そして、パッケージ側面からは第１および第２の
連結部３５、３６が露出するが微小領域なため、特に、
製品品質上問題はない。
【００８２】上述した製造方法によって形成された半導
体装置は、多数個の素子をまとめて樹脂でパッケージン
グするので、個々にパッケージングする場合に比べて、
無駄にする樹脂材料を少なくでき、材料費の低減につな
がる。また、外部接続用の端子がアイランド２２および
取り出し電極２３の裏面に形成され、パッケージの外形
から突出しないので、装置の実装面積を大幅に小型化で
きるものである。
体装置は、多数個の素子をまとめて樹脂でパッケージン
グするので、個々にパッケージングする場合に比べて、
無駄にする樹脂材料を少なくでき、材料費の低減につな
がる。また、外部接続用の端子がアイランド２２および
取り出し電極２３の裏面に形成され、パッケージの外形
から突出しないので、装置の実装面積を大幅に小型化で
きるものである。
【００８３】尚、上記実施例は３端子素子を封止して４
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
【００８４】また、本発明の実施の形態では、リードフ
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。第２の実施の形態次に、本発明の第２の実施の形態
について、図１〜図１１を参照にして説明する。ここ
で、本発明の第１の実施の形態と第２の実施の形態で
は、トランスファーモールドにより一括してリードフレ
ーム３１上に絶縁性樹脂２６を形成する工程における製
造方法に大きな相違点を有する。そのため、その他の半
導体装置の製造方法およびその半導体装置の製造方法に
おける効果等は第１の実施の形態と同様である。従っ
て、半導体装置の製造方法において、それらの対応箇所
は第１の実施の形態を参照することとし、ここでは説明
を割愛する。また、半導体装置の構成要素等において、
第１の実施の形態と共通部分では同じ符号を用いること
とする。
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。第２の実施の形態次に、本発明の第２の実施の形態
について、図１〜図１１を参照にして説明する。ここ
で、本発明の第１の実施の形態と第２の実施の形態で
は、トランスファーモールドにより一括してリードフレ
ーム３１上に絶縁性樹脂２６を形成する工程における製
造方法に大きな相違点を有する。そのため、その他の半
導体装置の製造方法およびその半導体装置の製造方法に
おける効果等は第１の実施の形態と同様である。従っ
て、半導体装置の製造方法において、それらの対応箇所
は第１の実施の形態を参照することとし、ここでは説明
を割愛する。また、半導体装置の構成要素等において、
第１の実施の形態と共通部分では同じ符号を用いること
とする。
【００８５】先ず、半導体装置２１については第１の実
施の形態と同様であるので、第１の実施の形態を参照と
し、ここでは説明を割愛する。
施の形態と同様であるので、第１の実施の形態を参照と
し、ここでは説明を割愛する。
【００８６】次に、本発明である半導体装置の製造方法
について説明する。
について説明する。
【００８７】本発明の第１の工程は、図３、図４および
図１０に示すように、複数の搭載部を有するリードフレ
ームを準備することにある。
図１０に示すように、複数の搭載部を有するリードフレ
ームを準備することにある。
【００８８】先ず、図３に示すように、リードフレーム
３１上には、１個の半導体装置２１に対応する搭載部３
４を複数個分、例えば３０個分を３行１０列に縦横に配
置した島領域３２を４行で１組とする集合ブロック３３
を複数形成する。このとき、リードフレーム３１は、例
えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレーム
から成る。
３１上には、１個の半導体装置２１に対応する搭載部３
４を複数個分、例えば３０個分を３行１０列に縦横に配
置した島領域３２を４行で１組とする集合ブロック３３
を複数形成する。このとき、リードフレーム３１は、例
えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレーム
から成る。
【００８９】そして、図４（Ａ）はリードフレーム３１
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。
【００９０】図４（Ａ）に示した導電パターンをリード
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２間の第１の連結部３
５、アイランド２２と取り出し電極２３との第２の連結
部３６がリードフレーム３１上に形成される。そして、
リードフレーム３１上には点線で囲んだ各搭載部３４
が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形
形状を有しており、これらは互いに０．０２〜０．０５
μｍの間隔を隔てて縦横に配置されている。前記間隔は
後の工程でのダイシングライン４０、４１（図９参照）
となる。
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２間の第１の連結部３
５、アイランド２２と取り出し電極２３との第２の連結
部３６がリードフレーム３１上に形成される。そして、
リードフレーム３１上には点線で囲んだ各搭載部３４
が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形
形状を有しており、これらは互いに０．０２〜０．０５
μｍの間隔を隔てて縦横に配置されている。前記間隔は
後の工程でのダイシングライン４０、４１（図９参照）
となる。
【００９１】そして、導電パターンは、各搭載部３４内
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子２４の電極パッ
ド３０とワイヤ接続する箇所である。アイランド２２か
らは２本の第１の連結部３５が連続したパターンで延長
される。これらの線幅はアイランド２２よりも狭い線幅
で、例えば０．２ｍｍの線幅で延在する。第１の連結部
３５はダイシングライン４０を超えて隣の搭載部３４の
アイランド２２に連結する。更に、取り出し電極２３か
らは各々第２の連結部３６が、第１の連結部３５とは直
行する方向に延在し、ダイシングライン４１を越えて隣
の搭載部３４のアイランド２２に連結する。そして、第
１の連結部３５は更に、搭載部３４群の周囲を取り囲む
共通連結部（図示せず）に連結する。このように第１と
第２の連結部３５、３６が延在することによって、各搭
載部３４のアイランド２２と取り出し電極２３とを共通
接続する。このことで、リードフレーム３１をパンチン
グにより打ち抜くことで形成される各搭載部３４のアイ
ランド２２および取り出し電極２３は、リードフレーム
３１に固定される。
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子２４の電極パッ
ド３０とワイヤ接続する箇所である。アイランド２２か
らは２本の第１の連結部３５が連続したパターンで延長
される。これらの線幅はアイランド２２よりも狭い線幅
で、例えば０．２ｍｍの線幅で延在する。第１の連結部
３５はダイシングライン４０を超えて隣の搭載部３４の
アイランド２２に連結する。更に、取り出し電極２３か
らは各々第２の連結部３６が、第１の連結部３５とは直
行する方向に延在し、ダイシングライン４１を越えて隣
の搭載部３４のアイランド２２に連結する。そして、第
１の連結部３５は更に、搭載部３４群の周囲を取り囲む
共通連結部（図示せず）に連結する。このように第１と
第２の連結部３５、３６が延在することによって、各搭
載部３４のアイランド２２と取り出し電極２３とを共通
接続する。このことで、リードフレーム３１をパンチン
グにより打ち抜くことで形成される各搭載部３４のアイ
ランド２２および取り出し電極２３は、リードフレーム
３１に固定される。
【００９２】ここで、エッチングによっても上記した各
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。
【００９３】次に、本発明の半導体装置の製造方法で
は、図４（Ｂ）に示したように、リードフレーム３１表
面からパンチングにより導電パターンを形成し、リード
フレーム３１裏面からハーフエッチングにより外部電極
２７、２８を形成することである。このとき、外部電極
２７をアイランド２２裏面の一部に２箇所程一体に形成
するが、例えば、アイランド２２の全面積が約３００μ
ｍ2に対して、外部電極２７の絶縁性樹脂２６からの露
出面積は約３０μｍ2に成るように形成する。一方、取
り出し電極２３裏面には、裏面ほぼ全面に対応して外部
電極２８を形成する。
は、図４（Ｂ）に示したように、リードフレーム３１表
面からパンチングにより導電パターンを形成し、リード
フレーム３１裏面からハーフエッチングにより外部電極
２７、２８を形成することである。このとき、外部電極
２７をアイランド２２裏面の一部に２箇所程一体に形成
するが、例えば、アイランド２２の全面積が約３００μ
ｍ2に対して、外部電極２７の絶縁性樹脂２６からの露
出面積は約３０μｍ2に成るように形成する。一方、取
り出し電極２３裏面には、裏面ほぼ全面に対応して外部
電極２８を形成する。
【００９４】そして、上記したように、外部電極２７、
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い樹脂充填領域を形成する。その
結果、後工程の絶縁樹脂層形成工程において、絶縁性樹
脂２６がアイランド２２および取り出し電極２３裏面に
も充填できる領域を確保することができる。実際には、
外部電極２７、２８はエッチングにより形成するため、
外部電極２７、２８の側面には図１（Ａ）に示したよう
に曲面を有する。この製造方法により、絶縁性樹脂２６
がリードフレーム３１と確実にかみ合うので剥離しづら
いアンカー効果を有する構造を実現できる。
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い樹脂充填領域を形成する。その
結果、後工程の絶縁樹脂層形成工程において、絶縁性樹
脂２６がアイランド２２および取り出し電極２３裏面に
も充填できる領域を確保することができる。実際には、
外部電極２７、２８はエッチングにより形成するため、
外部電極２７、２８の側面には図１（Ａ）に示したよう
に曲面を有する。この製造方法により、絶縁性樹脂２６
がリードフレーム３１と確実にかみ合うので剥離しづら
いアンカー効果を有する構造を実現できる。
【００９５】更に、本工程により外部電極２７、２８
は、リードフレーム３１裏面にそれぞれ島状に形成され
るので、後工程の絶縁性樹脂層形成工程において、リー
ドフレーム３１裏面では絶縁性樹脂２６は外部電極２
７、２８間を流動することとなる。
は、リードフレーム３１裏面にそれぞれ島状に形成され
るので、後工程の絶縁性樹脂層形成工程において、リー
ドフレーム３１裏面では絶縁性樹脂２６は外部電極２
７、２８間を流動することとなる。
【００９６】そして、図１０に示すように、本発明の半
導体装置の製造方法の特徴としては、リードフレーム３
１の搭載部３４形成領域の外周部、つまり、金型３８の
ゲート３８３が設置される側辺と反対の側辺を含むリー
ドフレーム３１に空気通過路５１を１カ所形成する。こ
の空気通過路５１は上述した外部電極２７、２８を形成
するエッチング工程と同工程で形成されるので、例え
ば、８０μｍ程度の深さを有する。そして、空気通過路
５１を形成することでのメリットは後工程におけるトラ
ンスファーモールド工程のところで詳細する。
導体装置の製造方法の特徴としては、リードフレーム３
１の搭載部３４形成領域の外周部、つまり、金型３８の
ゲート３８３が設置される側辺と反対の側辺を含むリー
ドフレーム３１に空気通過路５１を１カ所形成する。こ
の空気通過路５１は上述した外部電極２７、２８を形成
するエッチング工程と同工程で形成されるので、例え
ば、８０μｍ程度の深さを有する。そして、空気通過路
５１を形成することでのメリットは後工程におけるトラ
ンスファーモールド工程のところで詳細する。
【００９７】本発明の第２の工程は、リードフレーム裏
面にシートを貼り付ける工程である。
面にシートを貼り付ける工程である。
【００９８】図１０に示すように、第１の工程と同様に
リードフレーム３１をパンチングおよびエッチングする
ことにより、アイランド２２、取り出し電極２３、外部
電極２７、２８等から成る複数の集合ブロック３３が形
成されたリードフレーム３１裏面にシート３７を貼り合
わせる。そのことにより、複数の集合ブロック３３が形
成されたリードフレーム３１はシート３７上に一体に支
持され、また、シート３７は後工程の絶縁性樹脂２６形
成時に絶縁性樹脂２６のストッパーとして用いられる。
リードフレーム３１をパンチングおよびエッチングする
ことにより、アイランド２２、取り出し電極２３、外部
電極２７、２８等から成る複数の集合ブロック３３が形
成されたリードフレーム３１裏面にシート３７を貼り合
わせる。そのことにより、複数の集合ブロック３３が形
成されたリードフレーム３１はシート３７上に一体に支
持され、また、シート３７は後工程の絶縁性樹脂２６形
成時に絶縁性樹脂２６のストッパーとして用いられる。
【００９９】ここで、シート３７としては、後工程のダ
イボンディング工程、ワイヤーボンディング工程、絶縁
性樹脂形成工程等を考慮して、耐熱性に優れたポリイミ
ドシートや耐熱ＰＥＴ等が用いられる。
イボンディング工程、ワイヤーボンディング工程、絶縁
性樹脂形成工程等を考慮して、耐熱性に優れたポリイミ
ドシートや耐熱ＰＥＴ等が用いられる。
【０１００】次に、本発明の第３の工程は、図６に示し
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。
【０１０１】本工程も、第１の実施の形態と同様である
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
【０１０２】本発明の第４の工程は、図７、図８および
図１１に示すように、基板上を樹脂層で被覆し、各搭載
部に固着した半導体チップの各々を共通の樹脂層で被覆
することにある。ここでは、トランスファーモールドに
より一括してリードフレーム３１上に絶縁性樹脂２６を
形成する。
図１１に示すように、基板上を樹脂層で被覆し、各搭載
部に固着した半導体チップの各々を共通の樹脂層で被覆
することにある。ここでは、トランスファーモールドに
より一括してリードフレーム３１上に絶縁性樹脂２６を
形成する。
【０１０３】先ず、トランスファーモールドに用いる金
型３８を準備する。上述したように、本発明の半導体装
置の製造方法では、リードフレーム３１上には、例え
ば、１２０個の搭載部３４が集約して形成された集合ブ
ロック３３が複数個形成されており、この集合ブロック
３３毎に共通の絶縁性樹脂２６を形成する。そして、共
通の絶縁性樹脂２６を形成するために、シート３７が貼
り付けられたリードフレーム３１を下金型３８４に設置
する。このとき、図７（Ａ）に示すように、下金型３８
４には、複数の集合ブロック３３が形成されたリードフ
レームの位置合わせのための位置合わせ孔３８６が形成
されている。この下金型３８４に形成された位置合わせ
孔３８６はリードフレーム３１よりも僅かに大きい領域
を有し、深さはシート３７とリードフレーム３１とを加
えた厚さである。
型３８を準備する。上述したように、本発明の半導体装
置の製造方法では、リードフレーム３１上には、例え
ば、１２０個の搭載部３４が集約して形成された集合ブ
ロック３３が複数個形成されており、この集合ブロック
３３毎に共通の絶縁性樹脂２６を形成する。そして、共
通の絶縁性樹脂２６を形成するために、シート３７が貼
り付けられたリードフレーム３１を下金型３８４に設置
する。このとき、図７（Ａ）に示すように、下金型３８
４には、複数の集合ブロック３３が形成されたリードフ
レームの位置合わせのための位置合わせ孔３８６が形成
されている。この下金型３８４に形成された位置合わせ
孔３８６はリードフレーム３１よりも僅かに大きい領域
を有し、深さはシート３７とリードフレーム３１とを加
えた厚さである。
【０１０４】次に、図１１（Ａ）に示すように、トラン
スファーモールドにより一括してリードフレーム３１上
の集合ブロック３３毎に絶縁性樹脂２６を形成する場合
について説明する。トランスファーモールドにより絶縁
性樹脂２６を形成する場合には、共通の金型３８を準備
し金型３８のキャビティ内にシート３７が貼られたリー
ドフレーム３１を設置する。
スファーモールドにより一括してリードフレーム３１上
の集合ブロック３３毎に絶縁性樹脂２６を形成する場合
について説明する。トランスファーモールドにより絶縁
性樹脂２６を形成する場合には、共通の金型３８を準備
し金型３８のキャビティ内にシート３７が貼られたリー
ドフレーム３１を設置する。
【０１０５】具体的には、上述したように、リードフレ
ーム３１上には複数の集合ブロック３３が隣接して形成
されており、リードフレーム３１上に形成された集合ブ
ロック３３毎に対応した金型３８を準備する。そして、
リードフレーム３１上に集合ブロック３３毎に絶縁性樹
脂２６を形成するために、リードフレーム３１上の集合
ブロック３３の外周部およびシート３７上を上金型３８
１および下金型３８４で挟持する。上金型３８１は集合
ブロック３３毎に対応して形成されている。その後、金
型のランナー３８２を通過した樹脂がゲート３８３から
注入され、絶縁性樹脂２６を形成する。
ーム３１上には複数の集合ブロック３３が隣接して形成
されており、リードフレーム３１上に形成された集合ブ
ロック３３毎に対応した金型３８を準備する。そして、
リードフレーム３１上に集合ブロック３３毎に絶縁性樹
脂２６を形成するために、リードフレーム３１上の集合
ブロック３３の外周部およびシート３７上を上金型３８
１および下金型３８４で挟持する。上金型３８１は集合
ブロック３３毎に対応して形成されている。その後、金
型のランナー３８２を通過した樹脂がゲート３８３から
注入され、絶縁性樹脂２６を形成する。
【０１０６】このとき、本発明の半導体装置の製造方法
の特徴としては、図１１（Ｂ）に示すように、トランス
ファーモールド時における樹脂内に混在する空気を除去
するために、金型３８のゲート３８３が設置される場所
と反対側に第１の貫通孔４２を設けることである。そし
て、図１１（Ｂ）に示すように、この第１の貫通孔４２
は、上述したリードフレーム３１にエッチングにより設
けられた空気通過路５１により形成される。この空気通
過路５１は、第１の工程でハーフエッチングにより外部
電極２７、２８を形成する際に同時にリードフレーム３
１をハーフエッチングすることにより形成される。
の特徴としては、図１１（Ｂ）に示すように、トランス
ファーモールド時における樹脂内に混在する空気を除去
するために、金型３８のゲート３８３が設置される場所
と反対側に第１の貫通孔４２を設けることである。そし
て、図１１（Ｂ）に示すように、この第１の貫通孔４２
は、上述したリードフレーム３１にエッチングにより設
けられた空気通過路５１により形成される。この空気通
過路５１は、第１の工程でハーフエッチングにより外部
電極２７、２８を形成する際に同時にリードフレーム３
１をハーフエッチングすることにより形成される。
【０１０７】そして、図示したように、リードフレーム
３１にエッチングにより設けられた空気通過路５１は、
金型３８のキャビティー内と金型３８の外部との間に、
例えば、８０μｍ程度の厚みを有して設けられる。その
ことにより、トランスファーモールド時の樹脂に混在し
た空気を金型３８内から確実に除去することできる。し
かし、空気通過路５１は、例えば、８０μｍ程度の厚み
を有する。更に、リードフレーム３１と下金型３８４と
の間に出来た空間は、上述したように、下金型３８４に
形成された位置合わせ孔３８６がリードフレーム３１よ
りも僅かに大きく形成されているため、例えば、０．５
ｍｍ程度の空間は必ず存在する。そのため、樹脂に混在
した空気のみならず樹脂も一緒に金型３８外に流出して
しまう。
３１にエッチングにより設けられた空気通過路５１は、
金型３８のキャビティー内と金型３８の外部との間に、
例えば、８０μｍ程度の厚みを有して設けられる。その
ことにより、トランスファーモールド時の樹脂に混在し
た空気を金型３８内から確実に除去することできる。し
かし、空気通過路５１は、例えば、８０μｍ程度の厚み
を有する。更に、リードフレーム３１と下金型３８４と
の間に出来た空間は、上述したように、下金型３８４に
形成された位置合わせ孔３８６がリードフレーム３１よ
りも僅かに大きく形成されているため、例えば、０．５
ｍｍ程度の空間は必ず存在する。そのため、樹脂に混在
した空気のみならず樹脂も一緒に金型３８外に流出して
しまう。
【０１０８】そこで、本発明の半導体装置の製造方法の
特徴としては、空気通過路５１に対応する下金型３８４
の一部に樹脂溜領域５２を形成し、空気通過路５１より
流出した樹脂および空気を溜めることにある。そして、
この樹脂溜領域５２には空気抜き孔５３が１ヶ所設けら
れており、空気のみを外部に確実に除去することにもあ
る。
特徴としては、空気通過路５１に対応する下金型３８４
の一部に樹脂溜領域５２を形成し、空気通過路５１より
流出した樹脂および空気を溜めることにある。そして、
この樹脂溜領域５２には空気抜き孔５３が１ヶ所設けら
れており、空気のみを外部に確実に除去することにもあ
る。
【０１０９】具体的には、図１１（Ｂ）にも示したよう
に、金型３８のキャビティーを形成するための上金型３
８１と下金型３８４との接面部の下金型３８４を階段状
に加工する。空気通過路５１に対応させて、例えば、流
出した樹脂および空気を溜める樹脂溜領域５２では接面
部から４０μｍ程度の深さを有する領域を形成し、ま
た、樹脂溜領域５２の先端部には空気抜き孔５３が接面
部から２０μｍ程度の深さを有し形成する。そのことに
より、第１の貫通孔４２より流出した樹脂および空気は
樹脂溜領域５２で堰き止められた後、空気のみが空気抜
き孔５３により金型３８外部に除去される。その結果、
金型３８外部には樹脂が流出することも無くなり、作業
スペースを樹脂で汚すことなく作業を行うことができ
る。
に、金型３８のキャビティーを形成するための上金型３
８１と下金型３８４との接面部の下金型３８４を階段状
に加工する。空気通過路５１に対応させて、例えば、流
出した樹脂および空気を溜める樹脂溜領域５２では接面
部から４０μｍ程度の深さを有する領域を形成し、ま
た、樹脂溜領域５２の先端部には空気抜き孔５３が接面
部から２０μｍ程度の深さを有し形成する。そのことに
より、第１の貫通孔４２より流出した樹脂および空気は
樹脂溜領域５２で堰き止められた後、空気のみが空気抜
き孔５３により金型３８外部に除去される。その結果、
金型３８外部には樹脂が流出することも無くなり、作業
スペースを樹脂で汚すことなく作業を行うことができ
る。
【０１１０】ここで、トランスファーモールド時の樹脂
内に混在した空気の流れについて説明する。図１１
（Ｂ）を用いて上述したように、金型３８のゲート３８
３から注入された樹脂は、徐々に金型３８のキャビティ
ー内を充填される。このとき、図４（Ａ）に示したよう
に、リードフレーム３１の裏面側はハーフエッチングに
より外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞ
れ島状に形成されている。そのため、リードフレーム３
１表面側を流れる樹脂の速度とリードフレーム３１裏面
側を流れる樹脂の速度とではリードフレーム３１表面側
の方が速い。そして、図４（Ｂ）に示したように、例え
ば、リードフレーム３１裏面側での外部電極２７では、
ゲート３８３からの樹脂の流れとリードフレーム３１表
面側の樹脂がアイランド２２と取り出し電極２３間の分
離部から流れ込む樹脂の流れが交差する。そのことで、
外部電極２７とシート３７との接着部周囲にはトランス
ファーモールド時の樹脂内に混在した空気が逃げる場所
が無いため残存してしまう問題があった。
内に混在した空気の流れについて説明する。図１１
（Ｂ）を用いて上述したように、金型３８のゲート３８
３から注入された樹脂は、徐々に金型３８のキャビティ
ー内を充填される。このとき、図４（Ａ）に示したよう
に、リードフレーム３１の裏面側はハーフエッチングに
より外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞ
れ島状に形成されている。そのため、リードフレーム３
１表面側を流れる樹脂の速度とリードフレーム３１裏面
側を流れる樹脂の速度とではリードフレーム３１表面側
の方が速い。そして、図４（Ｂ）に示したように、例え
ば、リードフレーム３１裏面側での外部電極２７では、
ゲート３８３からの樹脂の流れとリードフレーム３１表
面側の樹脂がアイランド２２と取り出し電極２３間の分
離部から流れ込む樹脂の流れが交差する。そのことで、
外部電極２７とシート３７との接着部周囲にはトランス
ファーモールド時の樹脂内に混在した空気が逃げる場所
が無いため残存してしまう問題があった。
【０１１１】しかし、本発明の半導体装置の製造方法で
は、図１１（Ｂ）に示すように、金型３８のゲート３８
３の反対面に空気通過路５１を設けることで、以前は外
部電極２７とシート３７との接着部周囲に残存していた
トランスファーモールド時の樹脂内に混在した空気は、
図中に示した如く、空気通過路５１へと移動する。
は、図１１（Ｂ）に示すように、金型３８のゲート３８
３の反対面に空気通過路５１を設けることで、以前は外
部電極２７とシート３７との接着部周囲に残存していた
トランスファーモールド時の樹脂内に混在した空気は、
図中に示した如く、空気通過路５１へと移動する。
【０１１２】その結果、図８（Ｂ）に示すように、トラ
ンスファーモールド工程時の残存する空気による絶縁性
樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程
による平坦性形成工程を用いることなく、半導体装置２
１裏面の平坦性を確保することができる製造方法を実現
することができる。そして、シート除去後には、絶縁性
樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、
２８ｂのみが露出する。一方、絶縁性樹脂２６表面にお
いては、金型により平坦面を形成することができ、ま
た、絶縁性樹脂２６の厚みも一回で確実に形成すること
ができる。この工程では、絶縁性樹脂２６の膜厚を０．
３〜１．０ｍｍに成形することができる。
ンスファーモールド工程時の残存する空気による絶縁性
樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程
による平坦性形成工程を用いることなく、半導体装置２
１裏面の平坦性を確保することができる製造方法を実現
することができる。そして、シート除去後には、絶縁性
樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、
２８ｂのみが露出する。一方、絶縁性樹脂２６表面にお
いては、金型により平坦面を形成することができ、ま
た、絶縁性樹脂２６の厚みも一回で確実に形成すること
ができる。この工程では、絶縁性樹脂２６の膜厚を０．
３〜１．０ｍｍに成形することができる。
【０１１３】そして、トランスファーモールドにより絶
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通にしておけば、共通金型で行
うことができる。つまり、例えば１つの集合ブロック３
３に１２０個の半導体素子２４を搭載し、リードフレー
ム３１上に５つの集合ブロック３３が形成されている場
合は、６００個全ての半導体素子２４を一回のモールド
工程で被覆することができる。そのことにより、製造工
程を短縮することができ、また、製造コストも大幅に低
減することができる。
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通にしておけば、共通金型で行
うことができる。つまり、例えば１つの集合ブロック３
３に１２０個の半導体素子２４を搭載し、リードフレー
ム３１上に５つの集合ブロック３３が形成されている場
合は、６００個全ての半導体素子２４を一回のモールド
工程で被覆することができる。そのことにより、製造工
程を短縮することができ、また、製造コストも大幅に低
減することができる。
【０１１４】尚、本実施の形態では、リードフレーム３
１上の各集合ブロック３３毎に絶縁性樹脂２６を形成す
る場合について説明したがこの形態に限定する必要は無
く、リードフレーム３１上の全ての集合ブロック３３を
一体の絶縁性樹脂２６で被覆しても良い。また、第２の
実施の形態では第１の貫通孔４２形成部と別の部分に、
従来におけるトランスファーモールドでも行われている
ように、リードフレーム３１上部の樹脂内に混在した空
気が上金型３８１とリードフレーム３１間に設けられた
第２の貫通孔４３から除去される。
１上の各集合ブロック３３毎に絶縁性樹脂２６を形成す
る場合について説明したがこの形態に限定する必要は無
く、リードフレーム３１上の全ての集合ブロック３３を
一体の絶縁性樹脂２６で被覆しても良い。また、第２の
実施の形態では第１の貫通孔４２形成部と別の部分に、
従来におけるトランスファーモールドでも行われている
ように、リードフレーム３１上部の樹脂内に混在した空
気が上金型３８１とリードフレーム３１間に設けられた
第２の貫通孔４３から除去される。
【０１１５】また、本実施の形態では、下金型に位置合
わせ孔３８６が形成された場合について述べたが特に限
定する必要はなく、下金型３８４が平坦面であっても同
等の効果を得ることができる。
わせ孔３８６が形成された場合について述べたが特に限
定する必要はなく、下金型３８４が平坦面であっても同
等の効果を得ることができる。
【０１１６】本発明の第５の工程は、図９に示すよう
に、基板の裏面側から、搭載部毎に、リードフレームと
樹脂層とをダイシングして、個々の半導体装置に分離す
ることにある。
に、基板の裏面側から、搭載部毎に、リードフレームと
樹脂層とをダイシングして、個々の半導体装置に分離す
ることにある。
【０１１７】本工程も、第１の実施の形態と同様である
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
【０１１８】尚、上記実施例は３端子素子を封止して４
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
【０１１９】また、本発明の実施の形態では、リードフ
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。第３の実施の形態最後に、本発明の第３の実施の形
態について、図１〜図１３を参照にして説明する。ここ
で、本発明の第３の実施の形態と第１または第２の実施
の形態では、トランスファーモールドにより一括してリ
ードフレーム３１上に絶縁性樹脂２６を形成する工程に
おける製造方法に大きな相違点を有する。そのため、そ
の他の半導体装置の製造方法およびその半導体装置の製
造方法における効果等は第１または第２の実施の形態と
同様である。従って、半導体装置の製造方法において、
それらの対応箇所は第１または第２の実施の形態を参照
することとし、ここでは説明を割愛する。また、半導体
装置の構成要素等において、第１または第２の実施の形
態と共通部分では同じ符号を用いることとする。
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。第３の実施の形態最後に、本発明の第３の実施の形
態について、図１〜図１３を参照にして説明する。ここ
で、本発明の第３の実施の形態と第１または第２の実施
の形態では、トランスファーモールドにより一括してリ
ードフレーム３１上に絶縁性樹脂２６を形成する工程に
おける製造方法に大きな相違点を有する。そのため、そ
の他の半導体装置の製造方法およびその半導体装置の製
造方法における効果等は第１または第２の実施の形態と
同様である。従って、半導体装置の製造方法において、
それらの対応箇所は第１または第２の実施の形態を参照
することとし、ここでは説明を割愛する。また、半導体
装置の構成要素等において、第１または第２の実施の形
態と共通部分では同じ符号を用いることとする。
【０１２０】先ず、半導体装置２１については第１の実
施の形態と同様であるので、第１の実施の形態を参照と
し、ここでは説明を割愛する。
施の形態と同様であるので、第１の実施の形態を参照と
し、ここでは説明を割愛する。
【０１２１】次に、本発明である半導体装置の製造方法
について説明する。
について説明する。
【０１２２】本発明の第１の工程は、図３、図４および
図１２に示すように、複数の搭載部を有するリードフレ
ームを準備することにある。
図１２に示すように、複数の搭載部を有するリードフレ
ームを準備することにある。
【０１２３】先ず、図３に示すように、リードフレーム
３１上には、１個の半導体装置２１に対応する搭載部３
４を複数個分、例えば３０個分を３行１０列に縦横に配
置した島領域３２を４行で１組とする集合ブロック３３
を複数形成する。このとき、リードフレーム３１は、例
えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレーム
から成る。
３１上には、１個の半導体装置２１に対応する搭載部３
４を複数個分、例えば３０個分を３行１０列に縦横に配
置した島領域３２を４行で１組とする集合ブロック３３
を複数形成する。このとき、リードフレーム３１は、例
えば、厚さが約０．１〜０．２ｍｍの一枚の銅フレーム
から成る。
【０１２４】そして、図４（Ａ）はリードフレーム３１
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。
に形成した導電パターンを示す平面図であり、図４
（Ｂ）は図４（Ａ）のリードフレーム３１のＡ−Ａ線方
向断面図である。
【０１２５】図４（Ａ）に示した導電パターンをリード
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２間の第１の連結部３
５、アイランド２２と取り出し電極２３との第２の連結
部３６がリードフレーム３１上に形成される。そして、
リードフレーム３１上には点線で囲んだ各搭載部３４
が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形
形状を有しており、これらは互いに０．０２〜０．０５
μｍの間隔を隔てて縦横に配置されている。前記間隔は
後の工程でのダイシングライン４０、４１（図９参照）
となる。
フレーム３１の表面からパンチングにより打ち抜くこと
で形成する。この製造工程により、アイランド２２、取
り出し電極２３、アイランド２２間の第１の連結部３
５、アイランド２２と取り出し電極２３との第２の連結
部３６がリードフレーム３１上に形成される。そして、
リードフレーム３１上には点線で囲んだ各搭載部３４
が、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形
形状を有しており、これらは互いに０．０２〜０．０５
μｍの間隔を隔てて縦横に配置されている。前記間隔は
後の工程でのダイシングライン４０、４１（図９参照）
となる。
【０１２６】そして、導電パターンは、各搭載部３４内
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子２４の電極パッ
ド３０とワイヤ接続する箇所である。アイランド２２か
らは２本の第１の連結部３５が連続したパターンで延長
される。これらの線幅はアイランド２２よりも狭い線幅
で、例えば０．２ｍｍの線幅で延在する。第１の連結部
３５はダイシングライン４０を超えて隣の搭載部３４の
アイランド２２に連結する。更に、取り出し電極２３か
らは各々第２の連結部３６が、第１の連結部３５とは直
行する方向に延在し、ダイシングライン４１を越えて隣
の搭載部３４のアイランド２２に連結する。そして、第
１の連結部３５は更に、搭載部３４群の周囲を取り囲む
共通連結部（図示せず）に連結する。このように第１と
第２の連結部３５、３６が延在することによって、各搭
載部３４のアイランド２２と取り出し電極２３とを共通
接続する。このことで、リードフレームをパンチングに
より打ち抜くことで形成される各搭載部３４のアイラン
ド２２および取り出し電極２３は、リードフレーム３１
に固定される。
においてアイランド２２と取り出し電極２３を形成し、
これらのパターンは各搭載部３４内において同一形状で
ある。アイランド２２は半導体素子２４を搭載する箇所
であり、取り出し電極２３は半導体素子２４の電極パッ
ド３０とワイヤ接続する箇所である。アイランド２２か
らは２本の第１の連結部３５が連続したパターンで延長
される。これらの線幅はアイランド２２よりも狭い線幅
で、例えば０．２ｍｍの線幅で延在する。第１の連結部
３５はダイシングライン４０を超えて隣の搭載部３４の
アイランド２２に連結する。更に、取り出し電極２３か
らは各々第２の連結部３６が、第１の連結部３５とは直
行する方向に延在し、ダイシングライン４１を越えて隣
の搭載部３４のアイランド２２に連結する。そして、第
１の連結部３５は更に、搭載部３４群の周囲を取り囲む
共通連結部（図示せず）に連結する。このように第１と
第２の連結部３５、３６が延在することによって、各搭
載部３４のアイランド２２と取り出し電極２３とを共通
接続する。このことで、リードフレームをパンチングに
より打ち抜くことで形成される各搭載部３４のアイラン
ド２２および取り出し電極２３は、リードフレーム３１
に固定される。
【０１２７】ここで、エッチングによっても上記した各
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。
搭載部３４のアイランド２２と取り出し電極２３を形成
することができる。そして、主に、エッチングにより形
成する場合は、導電パターンが細かくパンチングでは形
成することができない場合に用いられる。
【０１２８】次に、本発明の半導体装置の製造方法で
は、図４（Ｂ）に示したように、リードフレーム３１表
面からパンチングにより導電パターンを形成し、リード
フレーム３１裏面からハーフエッチングにより外部電極
２７、２８を形成することである。このとき、外部電極
２７をアイランド２２裏面の一部に２箇所程一体に形成
するが、例えば、アイランド２２の全面積が約３００μ
ｍ2に対して、外部電極２７の絶縁性樹脂２６からの露
出面積は約３０μｍ2に成るように形成する。一方、取
り出し電極２３裏面には、裏面ほぼ全面に対応して外部
電極２８を形成する。
は、図４（Ｂ）に示したように、リードフレーム３１表
面からパンチングにより導電パターンを形成し、リード
フレーム３１裏面からハーフエッチングにより外部電極
２７、２８を形成することである。このとき、外部電極
２７をアイランド２２裏面の一部に２箇所程一体に形成
するが、例えば、アイランド２２の全面積が約３００μ
ｍ2に対して、外部電極２７の絶縁性樹脂２６からの露
出面積は約３０μｍ2に成るように形成する。一方、取
り出し電極２３裏面には、裏面ほぼ全面に対応して外部
電極２８を形成する。
【０１２９】そして、上記したように、外部電極２７、
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い樹脂充填領域を形成する。その
結果、後工程の絶縁樹脂層形成工程において、絶縁性樹
脂２６がアイランド２２および取り出し電極２３裏面に
も充填できる領域を確保することができる。実際には、
外部電極２７、２８はエッチングにより形成するため、
外部電極２７、２８の側面には図１（Ａ）に示したよう
に曲面を有する。この製造方法により、絶縁性樹脂２６
がリードフレーム３１と確実にかみ合うので剥離しづら
いアンカー効果を有する構造を実現できる。
２８はエッチングにより形成されるので、外部電極２
７、２８はアイランド２２および取り出し電極２３と外
部電極２７、２８との一体面を底面として角錐または円
錐状に形成される。そのことにより、アイランド２２と
取り出し電極２３との離間領域下部には、外部電極２
７、２８により更に広い樹脂充填領域を形成する。その
結果、後工程の絶縁樹脂層形成工程において、絶縁性樹
脂２６がアイランド２２および取り出し電極２３裏面に
も充填できる領域を確保することができる。実際には、
外部電極２７、２８はエッチングにより形成するため、
外部電極２７、２８の側面には図１（Ａ）に示したよう
に曲面を有する。この製造方法により、絶縁性樹脂２６
がリードフレーム３１と確実にかみ合うので剥離しづら
いアンカー効果を有する構造を実現できる。
【０１３０】更に、本工程により外部電極２７、２８
は、リードフレーム３１裏面にそれぞれ島状に形成され
るので、後工程の絶縁性樹脂層形成工程において、リー
ドフレーム３１裏面では絶縁性樹脂２６は外部電極２
７、２８間を流動することとなる。
は、リードフレーム３１裏面にそれぞれ島状に形成され
るので、後工程の絶縁性樹脂層形成工程において、リー
ドフレーム３１裏面では絶縁性樹脂２６は外部電極２
７、２８間を流動することとなる。
【０１３１】そして、図１２に示すように、本発明の半
導体装置の製造方法の特徴としては、リードフレーム３
１の搭載部３４形成領域の外周部、つまり、金型３８の
ゲート３８３が設置される側と反対側のリードフレーム
３１に空気通過路５１を１カ所形成する。しかし、本実
施の形態における空気通過路５１は上述した外部電極２
７、２８を形成するエッチング工程と同工程で形成され
るが、空気通過路５１の部分のみ、例えば、３０μｍ程
度の深さを有するようにエッチングして形成する。ま
た、本実施の形態では、第２の実施の形態とは異なり空
気通過路５１はリードフレーム３１の端部までは形成さ
れない。更に、外部電極２７、２８を形成するエッチン
グ工程と同工程で形成されるが、別工程として形成され
ても良い。
導体装置の製造方法の特徴としては、リードフレーム３
１の搭載部３４形成領域の外周部、つまり、金型３８の
ゲート３８３が設置される側と反対側のリードフレーム
３１に空気通過路５１を１カ所形成する。しかし、本実
施の形態における空気通過路５１は上述した外部電極２
７、２８を形成するエッチング工程と同工程で形成され
るが、空気通過路５１の部分のみ、例えば、３０μｍ程
度の深さを有するようにエッチングして形成する。ま
た、本実施の形態では、第２の実施の形態とは異なり空
気通過路５１はリードフレーム３１の端部までは形成さ
れない。更に、外部電極２７、２８を形成するエッチン
グ工程と同工程で形成されるが、別工程として形成され
ても良い。
【０１３２】更に、本発明の半導体装置の製造方法の特
徴としては、上述したアイランド２２および取り出し電
極２３形成工程と同工程で、空気通過路５１と第２の貫
通孔４３とをつなげる連結孔６１を形成することにあ
る。形成の順序としては、先に連結孔６１が形成された
後に空気通過路５１が形成される。ここでも、空気通過
路５１と同様に、本実施の形態ではアイランド２２およ
び取り出し電極２３を形成する工程と同工程で形成され
るが、別工程として形成されても良い。
徴としては、上述したアイランド２２および取り出し電
極２３形成工程と同工程で、空気通過路５１と第２の貫
通孔４３とをつなげる連結孔６１を形成することにあ
る。形成の順序としては、先に連結孔６１が形成された
後に空気通過路５１が形成される。ここでも、空気通過
路５１と同様に、本実施の形態ではアイランド２２およ
び取り出し電極２３を形成する工程と同工程で形成され
るが、別工程として形成されても良い。
【０１３３】そして、空気通過路５１、連結孔６１を形
成し、空気通過路５１と第２の貫通孔４３を結ぶことで
のメリットは後工程におけるトランスファーモールド工
程のところで詳細する。
成し、空気通過路５１と第２の貫通孔４３を結ぶことで
のメリットは後工程におけるトランスファーモールド工
程のところで詳細する。
【０１３４】本発明の第２の工程は、図５に示すよう
に、リードフレーム裏面にシートを貼り付ける工程であ
る。
に、リードフレーム裏面にシートを貼り付ける工程であ
る。
【０１３５】本工程は、第２の実施の形態と同様である
ので、第２の実施の形態を参照とし、ここでは説明を割
愛する。
ので、第２の実施の形態を参照とし、ここでは説明を割
愛する。
【０１３６】次に、本発明の第３の工程は、図６に示し
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。
たように、ダイボンディング工程、ワイヤーボンディン
グ工程である。
【０１３７】本工程も、第１の実施の形態と同様である
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
【０１３８】本発明の第４の工程は、図７、図８および
図１３に示すように、基板上を樹脂層で被覆し、各搭載
部に固着した半導体チップの各々を共通の樹脂層で被覆
することにある。ここでは、トランスファーモールドに
より一括してリードフレーム３１上に絶縁性樹脂２６を
形成する。
図１３に示すように、基板上を樹脂層で被覆し、各搭載
部に固着した半導体チップの各々を共通の樹脂層で被覆
することにある。ここでは、トランスファーモールドに
より一括してリードフレーム３１上に絶縁性樹脂２６を
形成する。
【０１３９】先ず、トランスファーモールドに用いる金
型３８を準備する。上述したように、本発明の半導体装
置の製造方法では、リードフレーム３１上には、例え
ば、１２０個の搭載部３４が集約して形成された集合ブ
ロック３３が複数個形成されており、この集合ブロック
３３毎に共通の絶縁性樹脂２６を形成する。そして、共
通の絶縁性樹脂２６を形成するために、シート３７が貼
り付けられたリードフレーム３１を下金型３８４に設置
する。このとき、図７（Ａ）に示すように、下金型３８
４には、複数の集合ブロック３３が形成されたリードフ
レームの位置合わせのための位置合わせ孔３８６が形成
されている。この下金型３８４に形成された位置合わせ
孔３８６はリードフレーム３１よりも僅かに大きい領域
を有し、深さはシート３７とリードフレーム３１とを加
えた厚さである。
型３８を準備する。上述したように、本発明の半導体装
置の製造方法では、リードフレーム３１上には、例え
ば、１２０個の搭載部３４が集約して形成された集合ブ
ロック３３が複数個形成されており、この集合ブロック
３３毎に共通の絶縁性樹脂２６を形成する。そして、共
通の絶縁性樹脂２６を形成するために、シート３７が貼
り付けられたリードフレーム３１を下金型３８４に設置
する。このとき、図７（Ａ）に示すように、下金型３８
４には、複数の集合ブロック３３が形成されたリードフ
レームの位置合わせのための位置合わせ孔３８６が形成
されている。この下金型３８４に形成された位置合わせ
孔３８６はリードフレーム３１よりも僅かに大きい領域
を有し、深さはシート３７とリードフレーム３１とを加
えた厚さである。
【０１４０】次に、図１３（Ａ）に示すように、トラン
スファーモールドにより一括してリードフレーム３１上
の集合ブロック３３毎に絶縁性樹脂２６を形成する場合
について説明する。トランスファーモールドにより絶縁
性樹脂２６を形成する場合には、共通の金型３８を準備
し金型３８のキャビティ内にシート３７が貼られたリー
ドフレーム３１を設置する。
スファーモールドにより一括してリードフレーム３１上
の集合ブロック３３毎に絶縁性樹脂２６を形成する場合
について説明する。トランスファーモールドにより絶縁
性樹脂２６を形成する場合には、共通の金型３８を準備
し金型３８のキャビティ内にシート３７が貼られたリー
ドフレーム３１を設置する。
【０１４１】具体的には、上述したように、リードフレ
ーム３１上には複数の集合ブロック３３が隣接して形成
されており、リードフレーム３１上に形成された集合ブ
ロック３３毎に対応した金型３８を準備する。そして、
リードフレーム３１上に集合ブロック３３毎に絶縁性樹
脂２６を形成するために、リードフレーム３１上の集合
ブロック３３の外周部およびシート３７上を上金型３８
１および下金型３８４で挟持する。上金型３８１は集合
ブロック毎に対応して形成されている。その後、金型の
ランナー３８２を通過した樹脂がゲート３８３から注入
され、絶縁性樹脂２６を形成する。このとき、本発明の
半導体装置の製造方法では、図１３（Ｂ）に示すよう
に、トランスファーモールド時における樹脂内に混在す
る空気を除去するために、従来のトランスファーモール
ド時においても用いられる第２の貫通孔４３を利用す
る。そして、第２の貫通孔４３と空気通過路５１とは連
結孔６１を介して結ばれており、リードフレーム３１の
裏面側の空気は空気通過路５１へ追いやられた後、連結
孔６１を介して第２の貫通孔４３から金型３８外部へ除
去される。
ーム３１上には複数の集合ブロック３３が隣接して形成
されており、リードフレーム３１上に形成された集合ブ
ロック３３毎に対応した金型３８を準備する。そして、
リードフレーム３１上に集合ブロック３３毎に絶縁性樹
脂２６を形成するために、リードフレーム３１上の集合
ブロック３３の外周部およびシート３７上を上金型３８
１および下金型３８４で挟持する。上金型３８１は集合
ブロック毎に対応して形成されている。その後、金型の
ランナー３８２を通過した樹脂がゲート３８３から注入
され、絶縁性樹脂２６を形成する。このとき、本発明の
半導体装置の製造方法では、図１３（Ｂ）に示すよう
に、トランスファーモールド時における樹脂内に混在す
る空気を除去するために、従来のトランスファーモール
ド時においても用いられる第２の貫通孔４３を利用す
る。そして、第２の貫通孔４３と空気通過路５１とは連
結孔６１を介して結ばれており、リードフレーム３１の
裏面側の空気は空気通過路５１へ追いやられた後、連結
孔６１を介して第２の貫通孔４３から金型３８外部へ除
去される。
【０１４２】そして、第２の貫通孔４３とは、従来にお
けるトランスファーモールドでも用いられていたように
リードフレーム３１と上金型３８１により形成される空
気除去手段である。また、本実施の形態では、空気通過
路５１、例えば、３０μｍ程度の厚みによりを形成され
るので、空気通過路５１にはほぼ空気のみが追い込まれ
その空気を連結孔６１を介して第２の貫通孔４３から除
去することである。そのことにより、トランスファーモ
ールド時の樹脂に混在した空気を金型３８内から確実に
除去することできる。
けるトランスファーモールドでも用いられていたように
リードフレーム３１と上金型３８１により形成される空
気除去手段である。また、本実施の形態では、空気通過
路５１、例えば、３０μｍ程度の厚みによりを形成され
るので、空気通過路５１にはほぼ空気のみが追い込まれ
その空気を連結孔６１を介して第２の貫通孔４３から除
去することである。そのことにより、トランスファーモ
ールド時の樹脂に混在した空気を金型３８内から確実に
除去することできる。
【０１４３】ここで、トランスファーモールド時の樹脂
内に混在した空気の流れについて説明する。図１３
（Ｂ）を用いて上述したように、金型３８のゲート３８
３から注入された樹脂は、徐々に金型３８のキャビティ
ー内を充填される。このとき、図４（Ａ）に示したよう
に、リードフレーム３１の裏面側はハーフエッチングに
より外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞ
れ島状に形成されている。そのため、リードフレーム３
１表面側を流れる樹脂の速度とリードフレーム３１裏面
側を流れる樹脂の速度とではリードフレーム３１表面側
の方が速い。そして、図４（Ｂ）に示したように、例え
ば、リードフレーム３１裏面側での外部電極２７では、
ゲート３８３からの樹脂の流れとリードフレーム３１表
面側の樹脂がアイランド２２と取り出し電極２３間の分
離部から流れ込む樹脂の流れが交差する。そのことで、
外部電極２７とシート３７との接着部周囲にはトランス
ファーモールド時の樹脂内に混在した空気が逃げる場所
が無いため残存してしまう問題があった。
内に混在した空気の流れについて説明する。図１３
（Ｂ）を用いて上述したように、金型３８のゲート３８
３から注入された樹脂は、徐々に金型３８のキャビティ
ー内を充填される。このとき、図４（Ａ）に示したよう
に、リードフレーム３１の裏面側はハーフエッチングに
より外部電極２７ａ、２７ｂ、２８ａ、２８ｂがそれぞ
れ島状に形成されている。そのため、リードフレーム３
１表面側を流れる樹脂の速度とリードフレーム３１裏面
側を流れる樹脂の速度とではリードフレーム３１表面側
の方が速い。そして、図４（Ｂ）に示したように、例え
ば、リードフレーム３１裏面側での外部電極２７では、
ゲート３８３からの樹脂の流れとリードフレーム３１表
面側の樹脂がアイランド２２と取り出し電極２３間の分
離部から流れ込む樹脂の流れが交差する。そのことで、
外部電極２７とシート３７との接着部周囲にはトランス
ファーモールド時の樹脂内に混在した空気が逃げる場所
が無いため残存してしまう問題があった。
【０１４４】しかし、本発明の半導体装置の製造方法で
は、上述したように、金型３８のゲート３８３が設置さ
れる側と反対側のリードフレーム３１に空気通過路５１
および連結孔６１を設ける。そのことで、以前は外部電
極２７とシート３７との接着部周囲に残存していたトラ
ンスファーモールド時の樹脂内に混在した空気は、空気
通過路５１から連結孔６１を介して第２の貫通孔４３へ
移動し金型３８外部へと除去される。
は、上述したように、金型３８のゲート３８３が設置さ
れる側と反対側のリードフレーム３１に空気通過路５１
および連結孔６１を設ける。そのことで、以前は外部電
極２７とシート３７との接着部周囲に残存していたトラ
ンスファーモールド時の樹脂内に混在した空気は、空気
通過路５１から連結孔６１を介して第２の貫通孔４３へ
移動し金型３８外部へと除去される。
【０１４５】その結果、図８（Ｂ）に示すように、トラ
ンスファーモールド工程時の残存する空気による絶縁性
樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程
による平坦性形成工程を用いることなく、半導体装置２
１裏面の平坦性を確保することができる製造方法を実現
することができる。そして、シート除去後には、絶縁性
樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、
２８ｂのみが露出する。一方、絶縁性樹脂２６表面にお
いては、金型により平坦面を形成することができ、ま
た、絶縁性樹脂２６の厚みも一回で確実に形成すること
ができる。この工程では、絶縁性樹脂２６の膜厚を０．
３〜１．０ｍｍに成形することができる。
ンスファーモールド工程時の残存する空気による絶縁性
樹脂２６裏面の凸凹を防ぎ、研磨工程等のその他の工程
による平坦性形成工程を用いることなく、半導体装置２
１裏面の平坦性を確保することができる製造方法を実現
することができる。そして、シート除去後には、絶縁性
樹脂２６裏面からは外部電極２７ａ、２７ｂ、２８ａ、
２８ｂのみが露出する。一方、絶縁性樹脂２６表面にお
いては、金型により平坦面を形成することができ、ま
た、絶縁性樹脂２６の厚みも一回で確実に形成すること
ができる。この工程では、絶縁性樹脂２６の膜厚を０．
３〜１．０ｍｍに成形することができる。
【０１４６】そして、トランスファーモールドにより絶
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通にしておけば、共通金型で行
うことができる。つまり、例えば１つの集合ブロック３
３に１２０個の半導体素子２４を搭載し、リードフレー
ム３１上に５つの集合ブロック３３が形成されている場
合は、６００個全ての半導体素子２４を一回のモールド
工程で被覆することができる。そのことにより、製造工
程を短縮することができ、また、製造コストも大幅に低
減することができる。
縁性樹脂２６を形成する場合のメリットとしては、上記
したように、複数の集合ブロック３３を有するリードフ
レーム３１の大きさを共通にしておけば、共通金型で行
うことができる。つまり、例えば１つの集合ブロック３
３に１２０個の半導体素子２４を搭載し、リードフレー
ム３１上に５つの集合ブロック３３が形成されている場
合は、６００個全ての半導体素子２４を一回のモールド
工程で被覆することができる。そのことにより、製造工
程を短縮することができ、また、製造コストも大幅に低
減することができる。
【０１４７】尚、本実施の形態では、リードフレーム３
１上の各集合ブロック３３毎に絶縁性樹脂２６を形成す
る場合について説明したがこの形態に限定する必要は無
く、リードフレーム３１上の全ての集合ブロック３３を
一体の絶縁性樹脂２６で被覆しても良い。
１上の各集合ブロック３３毎に絶縁性樹脂２６を形成す
る場合について説明したがこの形態に限定する必要は無
く、リードフレーム３１上の全ての集合ブロック３３を
一体の絶縁性樹脂２６で被覆しても良い。
【０１４８】また、本実施の形態では、下金型に位置合
わせ孔３８６が形成された場合について述べたが特に限
定する必要はなく、下金型が平坦面であっても同等の効
果を得ることができる。
わせ孔３８６が形成された場合について述べたが特に限
定する必要はなく、下金型が平坦面であっても同等の効
果を得ることができる。
【０１４９】本発明の第５の工程は、図９に示すよう
に、基板の裏面側から、搭載部毎に、リードフレームと
樹脂層とをダイシングして、個々の半導体装置に分離す
ることにある。
に、基板の裏面側から、搭載部毎に、リードフレームと
樹脂層とをダイシングして、個々の半導体装置に分離す
ることにある。
【０１５０】本工程も、第１の実施の形態と同様である
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
ので、第１の実施の形態を参照とし、ここでは説明を割
愛する。
【０１５１】尚、上記実施例は３端子素子を封止して４
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
個の外部電極を形成した例で説明したが、例えば２個の
半導体チップを封止した場合や、集積回路を封止した場
合も同様にして実施することが可能である。
【０１５２】また、本発明の実施の形態では、リードフ
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。
レーム３１に導電パターンを形成した後にシート３７を
貼り付ける場合について説明したが、シート３７を貼り
付け工程は半導体素子２４をアイランド２２にダイボン
ディングした後でも問題はない。そのことにより、ダイ
ボンディング工程における熱条件を緩和できるため、導
電ペースト以外でも固着することができる。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。
【０１５３】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、リードフレーム上の小面積に多数の搭載部を形成
し、その搭載部上に固着された半導体素子等を一括して
共通樹脂によりモールドするために、金型のゲートの設
置位置と反対面に樹脂内に混在した空気を除去するため
に貫通孔を設けることにある。そのことにより、トラン
スファーモールド時に樹脂内に混在した空気は樹脂の流
れにより貫通孔と追いやられ、貫通孔より金型外部へと
除去される。その結果、本発明のように、微細な導電パ
ターンを有する場合でも、特に、外部電極が形成される
基板裏面側にも空気を残存させず、共通樹脂層形成工程
のみで半導体装置裏面の平坦性を確保する半導体装置の
製造方法が実現できる。
ば、リードフレーム上の小面積に多数の搭載部を形成
し、その搭載部上に固着された半導体素子等を一括して
共通樹脂によりモールドするために、金型のゲートの設
置位置と反対面に樹脂内に混在した空気を除去するため
に貫通孔を設けることにある。そのことにより、トラン
スファーモールド時に樹脂内に混在した空気は樹脂の流
れにより貫通孔と追いやられ、貫通孔より金型外部へと
除去される。その結果、本発明のように、微細な導電パ
ターンを有する場合でも、特に、外部電極が形成される
基板裏面側にも空気を残存させず、共通樹脂層形成工程
のみで半導体装置裏面の平坦性を確保する半導体装置の
製造方法が実現できる。
【０１５４】更に、本発明の半導体装置の製造方法によ
れば、リードフレーム上の小面積に多数の搭載部を形成
し、その搭載部上に固着された半導体素子等を一括して
共通樹脂によりモールドすることができる。そのことに
より、無駄にする樹脂材料を少なくでき、材料費の低減
につながる。更に、外部電極が半導体装置の裏面に形成
され、パッケージの外形から突出しないので、装置の実
装面積を大幅に小型化できるものである。このために極
めて環境を配慮した製品が提供できる。
れば、リードフレーム上の小面積に多数の搭載部を形成
し、その搭載部上に固着された半導体素子等を一括して
共通樹脂によりモールドすることができる。そのことに
より、無駄にする樹脂材料を少なくでき、材料費の低減
につながる。更に、外部電極が半導体装置の裏面に形成
され、パッケージの外形から突出しないので、装置の実
装面積を大幅に小型化できるものである。このために極
めて環境を配慮した製品が提供できる。
【０１５５】更に、本発明の半導体装置の製造方法によ
れば、微細な導電パターンが形成されたリードフレーム
を耐熱性シートに貼り付けることにより一体に支持した
後に、樹脂モールド工程を行う。そのことにより、耐熱
性シートで樹脂を堰き止め、更に、半導体装置裏面を平
坦に形成することができる。更に、耐熱性シートを貼り
付けた状態で作業が行えるので、微小パッケージ構造に
拘わらず極めて量産性に富んだ半導体装置の製造方法が
実現できる。
れば、微細な導電パターンが形成されたリードフレーム
を耐熱性シートに貼り付けることにより一体に支持した
後に、樹脂モールド工程を行う。そのことにより、耐熱
性シートで樹脂を堰き止め、更に、半導体装置裏面を平
坦に形成することができる。更に、耐熱性シートを貼り
付けた状態で作業が行えるので、微小パッケージ構造に
拘わらず極めて量産性に富んだ半導体装置の製造方法が
実現できる。
【図１】本発明の半導体装置を説明するための（Ａ）断
面図（Ｂ）平面図である。
面図（Ｂ）平面図である。
【図２】本発明の半導体装置を説明するための図であ
る。
る。
【図３】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図４】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図５】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図６】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図７】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図８】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図９】本発明の半導体装置の製造方法を説明するため
の図である。
の図である。
【図１０】本発明の半導体装置の製造方法を説明するた
めの図である。
めの図である。
【図１１】本発明の半導体装置の製造方法を説明するた
めの図である。
めの図である。
【図１２】本発明の半導体装置の製造方法を説明するた
めの図である。
めの図である。
【図１３】本発明の半導体装置の製造方法を説明するた
めの図である。
めの図である。
【図１４】従来の回路装置の製造方法を説明するための
図である。
図である。
【図１５】従来の回路装置の製造方法を説明するための
図である。
図である。
【図１６】従来の回路装置の製造方法を説明するための
図である。
図である。
【図１７】従来の回路装置の製造方法を説明するための
図である。
図である。
【図１８】従来の回路装置の製造方法を説明するための
図である。
図である。
【図１９】従来の回路装置の製造方法を説明するための
図である。
図である。
【図２０】従来の回路装置の製造方法を説明するための
図である。
図である。
【図２１】従来の回路装置の製造方法を説明するための
図である。
図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 境 春彦
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
Ｆターム(参考） 5F061 AA01 BA01 CA21 DA05 DA06
DA08 DD12 FA06
Claims (19)
- 【請求項１】 導電部材から成る基板にアイランドおよ
び取り出し電極から成る複数の搭載ユニットを設け、 前記アイランドおよび取り出し電極裏面にエッチングに
よりそれぞれ外部電極を形成し、 前記基板全体を粘着シートに貼り付け、 前記基板の前記各搭載ユニットの前記アイランド部に半
導体素子を固着し該半導体素子の電極と前記取り出し電
極とを金属細線により電気的に接続し、 前記基板の前記各搭載ユニットを貫通孔を有する樹脂封
止手段を用いて絶縁性樹脂により共通封止し、 前記基板から前記粘着シートを剥がした後、前記基板を
裏面から切断し前記各搭載ユニットに分離することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記貫通孔は、前記基板の前記搭載ユニ
ット形成領域外と接着する前記シートの一部を切断し設
けることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記シートと前記基板とはほぼ同等の幅
を有し、前記シートの切断部は前記樹脂封止手段に用い
られる金型のゲートが設置される前記基板の側辺と反対
側の側辺に一端を位置するように設けることを特徴とす
る請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記シートの切断部に対応する下金型に
は前記シートの切断部とほぼ同等の幅を有する凹部を形
成することを特徴とする請求項２記載の半導体装置の製
造方法。 - 【請求項５】 前記貫通孔は、前記シートの切断部およ
び前記凹部により成ることを特徴とする請求項１または
請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記絶縁性樹脂封止時では、前記基板裏
面の樹脂内に混在する空気は前記貫通孔から前記金型外
部に除去されることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項７】 導電部材から成る基板にアイランドおよ
び取り出し電極から成る複数の搭載ユニットを設け、 前記アイランドおよび取り出し電極裏面にエッチングに
よりそれぞれ外部電極を形成し、 前記基板の前記各搭載ユニットの前記アイランド部に半
導体素子を固着し該半導体素子の電極と前記取り出し電
極とを金属細線により電気的に接続し、 前記基板の前記各搭載ユニットを空気通過路を有する樹
脂封止手段を用いて絶縁性樹脂により共通封止し、 前記基板を裏面から切断し前記各搭載ユニットに分離す
ることを特徴とする半導体装置の製造方法。 - 【請求項８】 前記基板は全体を粘着シートに貼り付け
一体に支持することを特徴とする請求項７記載の半導体
装置の製造方法。 - 【請求項９】 前記空気通過路は前記外部電極形成時と
同時に、前記基板の前記搭載ユニット形成領域外にエッ
チングにより形成することを特徴とすることを特徴とす
る請求項７記載の半導体装置の製造方法。 - 【請求項１０】 前記空気通過路は、前記樹脂封止手段
に用いられる金型のゲートが設置される前記基板の側辺
と反対側の側辺に一端を位置するように設けることを特
徴とする請求項７記載の半導体装置の製造方法。 - 【請求項１１】 前記空気通過路に対応した前記下金型
には樹脂溜領域を有することを特徴とする請求項７記載
の半導体装置の製造方法。 - 【請求項１２】 前記樹脂溜領域には空気抜き孔が設け
られることを特徴とする請求項１１記載の半導体装置の
製造方法。 - 【請求項１３】 前記絶縁性樹脂封止時では、前記基板
裏面の樹脂内に混在する空気および前記樹脂の一部は前
記基板に設けた前記空気通過路から前記下金型に設けら
れた前記樹脂溜領域に除去された後、前記空気のみ前記
空気抜き孔から除去することを特徴とする請求項７また
は請求項１２記載の半導体装置の製造方法。 - 【請求項１４】 導電部材から成る基板にアイランドお
よび取り出し電極から成る複数の搭載ユニットを設け、 前記アイランドおよび取り出し電極裏面にエッチングに
よりそれぞれ外部電極を形成し、 前記基板の前記各搭載ユニットの前記アイランド部に半
導体素子を固着し該半導体素子の電極と前記取り出し電
極とを金属細線により電気的に接続し、 前記基板の前記各搭載ユニットを連結孔および空気通過
路を有する樹脂封止手段を用いて絶縁性樹脂により共通
封止し、 前記基板を裏面から切断し前記各ユニットに分離するこ
とを特徴とする半導体装置の製造方法。 - 【請求項１５】 前記基板は全体を粘着シートに貼り付
け一体に支持することを特徴とする請求項１４記載の半
導体装置の製造方法。 - 【請求項１６】 前記連結孔は前記空気通過路上に前記
アイランドおよび取り出し電極形成時に同時に形成され
ることを特徴とする請求項１４記載の半導体装置の製造
方法。 - 【請求項１７】 前記空気通過路は前記外部電極形成時
に、前記基板の前記ユニット形成領域外にエッチングに
より形成することを特徴とすることを特徴とする請求項
１４記載の半導体装置の製造方法。 - 【請求項１８】 前記空気通過路は前記外部電極よりも
浅くエッチングされることを特徴とする請求項１７記載
の半導体装置の製造方法。 - 【請求項１９】 前記絶縁性樹脂封止時では、前記基板
裏面の樹脂内に混在する空気は前記連結孔と前記空気通
過路とより成る一体の空気通過経路から前記基板表面に
送られることを特徴とする請求項１４記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300952A JP4723776B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300952A JP4723776B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110057A true JP2003110057A (ja) | 2003-04-11 |
| JP4723776B2 JP4723776B2 (ja) | 2011-07-13 |
Family
ID=19121442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300952A Expired - Fee Related JP4723776B2 (ja) | 2001-09-28 | 2001-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4723776B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019363A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2021108369A (ja) * | 2019-12-27 | 2021-07-29 | 高士 中島 | リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109343A (ja) * | 1988-10-18 | 1990-04-23 | T & K Internatl Kenkyusho:Kk | 電子部品の樹脂封止成形方法及び装置 |
| JPH02134832A (ja) * | 1988-11-16 | 1990-05-23 | Seiko Epson Corp | 集積回路チップのモールド方法 |
| JP2000340732A (ja) * | 1999-05-27 | 2000-12-08 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体装置 |
| JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2001196400A (ja) * | 2000-01-11 | 2001-07-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001217338A (ja) * | 2000-01-31 | 2001-08-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2001244399A (ja) * | 2000-03-02 | 2001-09-07 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
-
2001
- 2001-09-28 JP JP2001300952A patent/JP4723776B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109343A (ja) * | 1988-10-18 | 1990-04-23 | T & K Internatl Kenkyusho:Kk | 電子部品の樹脂封止成形方法及び装置 |
| JPH02134832A (ja) * | 1988-11-16 | 1990-05-23 | Seiko Epson Corp | 集積回路チップのモールド方法 |
| JP2000340732A (ja) * | 1999-05-27 | 2000-12-08 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体装置 |
| JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2001196400A (ja) * | 2000-01-11 | 2001-07-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001217338A (ja) * | 2000-01-31 | 2001-08-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2001244399A (ja) * | 2000-03-02 | 2001-09-07 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019363A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4522167B2 (ja) * | 2004-06-30 | 2010-08-11 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2021108369A (ja) * | 2019-12-27 | 2021-07-29 | 高士 中島 | リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法 |
| JP7197967B2 (ja) | 2019-12-27 | 2022-12-28 | 高士 中島 | リードフレーム構造の製造方法、並びに半導体装置の製造方法及び積層半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4723776B2 (ja) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| JP2003243600A (ja) | 半導体装置およびその製造方法 | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| US6309911B2 (en) | Method of fabricating semiconductor device | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JP3877453B2 (ja) | 半導体装置の製造方法 | |
| US6368893B1 (en) | Method of fabricating semiconductor device | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JP2006245459A (ja) | 半導体装置の製造方法 | |
| JP4723776B2 (ja) | 半導体装置の製造方法 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP2000150705A (ja) | 半導体装置およびその製造方法 | |
| JP4979661B2 (ja) | 半導体装置の製造方法 | |
| JP3639509B2 (ja) | 半導体装置の製造方法 | |
| JP5121807B2 (ja) | 半導体装置の製造方法 | |
| JP2002151531A (ja) | 半導体装置の製造方法 | |
| JP3408246B2 (ja) | 混成集積回路装置の製造方法 | |
| JP3863816B2 (ja) | 回路装置 | |
| JP3963914B2 (ja) | 半導体装置 | |
| JP2002237559A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
| JP2000124236A (ja) | 半導体装置の製造方法 | |
| JP4285934B2 (ja) | 混成集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20111026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |