JP2003243600A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003243600A
JP2003243600A JP2002291975A JP2002291975A JP2003243600A JP 2003243600 A JP2003243600 A JP 2003243600A JP 2002291975 A JP2002291975 A JP 2002291975A JP 2002291975 A JP2002291975 A JP 2002291975A JP 2003243600 A JP2003243600 A JP 2003243600A
Authority
JP
Japan
Prior art keywords
semiconductor device
leads
lead
semiconductor chip
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002291975A
Other languages
English (en)
Other versions
JP4173346B2 (ja
JP2003243600A5 (ja
Inventor
Fujio Ito
富士夫 伊藤
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2002291975A priority Critical patent/JP4173346B2/ja
Priority to TW091124700A priority patent/TW571421B/zh
Priority to KR1020020071824A priority patent/KR20030051222A/ko
Priority to CN2008101863830A priority patent/CN101447438B/zh
Priority to US10/299,768 priority patent/US6809405B2/en
Priority to CN02151384A priority patent/CN1424757A/zh
Publication of JP2003243600A publication Critical patent/JP2003243600A/ja
Priority to US10/878,269 priority patent/US7160759B2/en
Publication of JP2003243600A5 publication Critical patent/JP2003243600A5/ja
Priority to US11/474,332 priority patent/US7507606B2/en
Application granted granted Critical
Publication of JP4173346B2 publication Critical patent/JP4173346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
    • H01L2224/8218—Translational movements
    • H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＱＦＮ(Quad Flat Non-leaded package)の多
ピン化を推進する。 【解決手段】 半導体チップ２は、ダイパッド部４上に
搭載された状態で封止体３の中央部に配置されている。
ダイパッド部４の周囲には、ダイパッド部４および吊り
リード５ｂと同一の金属からなる複数本のリード５がダ
イパッド部４を囲むように配置されている。これらのリ
ード５の一端部側５ａは、Ａｕワイヤ６を介して半導体
チップ２の主面のボンディングパッドと電気的に接続さ
れており、他端部側５ｃは、封止体３の側面で終端して
いる。リード５のそれぞれは、半導体チップ２との距離
を短くするために、一端部側５ａがダイパッド部４の近
傍まで引き回されており、隣接するリード５とのピッチ
は、一端部側５ａの方が他端部側５ｃよりも小さい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、樹脂封止型半導体装置の多
ピン化に適用して有効な技術に関する。
【０００２】
【従来の技術】リードフレームに搭載された半導体チッ
プをモールド樹脂からなる封止体によって封止した樹脂
パッケージの一種にＱＦＮ(Quad Flat Non-leaded pack
age)がある。
【０００３】ＱＦＮは、ボンディングワイヤを介して半
導体チップと電気的に接続される複数のリードのそれぞ
れの一端部を封止体の外周部の裏面（下面）から露出さ
せて端子を構成し、前記端子の露出面とは反対側の面、
すなわち封止体の内部の端子面にボンディングワイヤを
接続して前記端子と半導体チップとを電気的に接続する
構造となっている。そして、これらの端子を配線基板の
電極（フットプリント）に半田付けすることによって実
装される。この構造は、リードがパッケージ（封止体）
の側面から横方向に延びて端子を構成するＱＦＰ(Quad
Flat Package)に比べて、実装面積が小さくなるという
利点を備えている。
【０００４】上記ＱＦＮについては、例えば特開２００
１−１８９４１０号公報や特許第３０７２２９１号など
に記載がある。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなＱＦＮは、半導体チップに形成されるＬＳＩの高機
能化、高性能化に伴って端子数を増加（多ピン化）しよ
うとすると、次のような問題が生じる。
【０００６】すなわち、前述したように、ＱＦＮは、封
止体の裏面に露出する端子面とは反対側の面にボンディ
ングワイヤを接続するため、端子ピッチとリードのボン
ディングワイヤ接続箇所のピッチとが同一となる。ま
た、端子面積は、実装時の信頼性を確保するための所定
の面積が必要であることから、あまり小さくすることが
できない。
【０００７】従って、パッケージサイズを変えずに多ピ
ン化を図ろうとした場合、端子数をそれほど増やすこと
ができないので、大幅な多ピン化ができない。他方、パ
ッケージサイズを大きくして多ピン化を図ろうとする
と、半導体チップとボンディングワイヤ接続箇所との距
離が長くなり、ボンディングワイヤ長が長くなってしま
うため、ワイヤボンディング工程や樹脂モールド工程で
隣り合ったワイヤ同士がショートするなどの問題が発生
し、製造歩留まりが低下してしまう。
【０００８】さらに、製造コストを下げる目的で半導体
チップをシュリンクした場合も、半導体チップとボンデ
ィングワイヤ接続箇所との距離が長くなり、ボンディン
グワイヤの接続ができなくなる、という問題も発生す
る。
【０００９】本発明の目的は、ＱＦＮの多ピン化を達成
することのできる技術を提供することにある。
【００１０】本発明の他の目的は、チップシュリンクに
対応したＱＦＮを得ることのできる技術を提供すること
にある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１３】本発明の半導体装置は、半導体チップと、
前記半導体チップが搭載されたダイパッド部と、前記半
導体チップの周囲に配置された複数のリードと、前記半
導体チップと前記リードを電気的に接続する複数のワイ
ヤと、前記半導体チップ、前記ダイパッド部、前記複数
のリードおよび前記複数のワイヤを封止する封止体とを
有し、前記複数のリードは、前記半導体チップに近い一
端部側のピッチが前記一端部側とは反対側に位置する他
端部側のピッチよりも小さくなるように形成され、前記
複数のリードのそれぞれには、前記封止体の裏面から外
部に突出する端子が選択的に設けられているものであ
る。
【００１４】本発明の半導体装置の製造方法は、以下の
工程を含んでいる。 （ａ）前記ダイパッド部と前記複数のリードとを含むパ
ターンが繰り返し形成され、前記複数のリードのそれぞ
れの一面に、前記一面に対して垂直な方向に突出する端
子が形成されたリードフレームを用意する工程と、
（ｂ）前記リードフレームに形成された前記複数のダイ
パッド部のそれぞれに半導体チップを搭載し、前記半導
体チップと前記リードの一部をワイヤにより結線する工
程と、（ｃ）上型と下型とを有する金型を用意し、前記
下型の表面を樹脂シートで被覆した後、前記樹脂シート
上に前記リードフレームを載置し、前記リードの一面に
形成された前記端子と前記樹脂シートを接触させる工程
と、（ｄ）前記樹脂シートおよび前記リードフレームを
前記上型と前記下型とで挟み付け、前記端子の先端部分
を前記樹脂シート内に食い込ませる工程と、（ｅ）前記
上型と前記下型との隙間に樹脂を注入することによっ
て、前記半導体チップ、前記ダイパッド部、前記リード
および前記ワイヤが封止されると共に、前記端子の先端
部分が外側に突出した複数の封止体を形成した後、前記
リードフレームを前記金型から取り出す工程と、（ｆ）
前記リードフレームをダイシングすることによって、前
記複数の封止体を個片化する工程。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。ま
た、以下の実施の形態では、特に必要なとき以外は同一
または同様な部分の説明を原則として繰り返さない。
【００１６】（実施の形態１）図１は、本実施の形態の
ＱＦＮの外観（表面側）を示す平面図、図２は、ＱＦＮ
の外観（裏面側）を示す平面図、図３は、ＱＦＮの内部
構造（表面側）を示す平面図、図４は、ＱＦＮの内部構
造（裏面側）を示す平面図、図５は、ＱＦＮの断面図で
ある。
【００１７】本実施の形態のＱＦＮ１は、１個の半導体
チップ２を封止体３によって封止した表面実装型のパッ
ケージ構造を有しており、その外形寸法は、例えば縦×
横＝１２ｍｍ×１２ｍｍ、厚さ＝１．０ｍｍである。
【００１８】上記半導体チップ２は、金属製のダイパッ
ド部４上に搭載された状態で封止体３の中央部に配置さ
れている。この半導体チップ２の一辺のサイズは、例え
ば４ｍｍである。上記ダイパッド部４は、例えば一辺の
サイズが４ｍｍ〜７ｍｍの範囲内にある複数種類の半導
体チップ２を搭載可能とするために、その径を半導体チ
ップ２の径よりも小さくした、いわゆる小タブ構造にな
っており、本実施形態では、３ｍｍの径を有している。
ダイパッド部４は、これと一体に形成され、封止体３の
四隅に延在する４本の吊りリード５ｂによって支持され
ている。
【００１９】上記ダイパッド部４の周囲には、ダイパッ
ド部４および吊りリード５ｂと同一の金属からなる複数
本（例えば１１６本）のリード５がダイパッド部４を囲
むように配置されている。これらのリード５の一端部側
（半導体チップ２に近い側）５ａは、Ａｕワイヤ６を介
して半導体チップ２の主面のボンディングパッド７と電
気的に接続されており、それとは反対側の他端部側５ｃ
は、封止体３の側面で終端している。
【００２０】上記リード５のそれぞれは、半導体チップ
２との距離を短くするために、一端部側５ａがダイパッ
ド部４の近傍まで引き回され、その先端のピッチ
（Ｐ3）は狭ピッチ（０．１８ｍｍ〜０．２ｍｍ）とな
っている。このため、隣接するリード５とのピッチは、
一端部側５ａの方が他端部側５ｃよりも小さくなってい
る。リード５の形状をこのようにすることにより、リー
ド５の一端部側５ａとボンディングパッド７を結線する
Ａｕワイヤ６の長さを短く（本実施形態では３ｍｍ以
下）することができるので、多ピン化した場合でも、ま
た多ピン化に伴ってリード５のピッチ、すなわちＡｕワ
イヤ６の間隔が狭くなった場合でも、ＱＦＮ１の製造工
程（例えば、ワイヤボンディング工程や樹脂モールド工
程）でＡｕワイヤ６同士が短絡する不良の発生を抑制す
ることができる。
【００２１】図２に示すように、ＱＦＮ１の裏面（基板
実装面）には、複数個（例えば１１６個）の外部接続用
端子８が設けられている。これらの端子８は、封止体３
の各辺に沿って千鳥状に２列ずつ配置され、それぞれの
端子８の先端部分は、封止体３の裏面から露出し、かつ
外側に突出している。端子８の径（ｄ）は、０．３ｍｍ
であり、隣接する端子８とのピッチは、同一列の端子８
とのピッチ（Ｐ1）が０．６５ｍｍ、他の列の端子との
ピッチ（Ｐ2）が０．３２５ｍｍである。
【００２２】本実施形態の端子８は、リード５と一体に
形成されており、端子８の厚さは、１２５μｍ〜１５０
μｍ程度である。また、リード５の端子８以外の部分、
すなわち一端部側５ａや他端部側５ｃなどの厚さは６５
μｍ〜７５μｍ程度である。また、封止体３の外側に突
出した端子８の先端部分には、メッキ法あるいは印刷法
によって半田層９が被着されている。本実施形態のＱＦ
Ｎ１は、これらの端子８を配線基板の電極（フットプリ
ント）に半田付けすることによって実装される。
【００２３】次に、上記ＱＦＮ１の製造方法を説明す
る。最初に、図６に示すようなリードフレームＬＦ1を
用意する。このリードフレームＬＦ1は、Ｃｕ、Ｃｕ合
金またはＦｅ−Ｎｉ合金などの金属板からなり、前述し
たダイパッド部４、リード５、吊りリード５ｂなどのパ
ターンが縦および横方向に繰り返し形成された構成にな
っている。すなわち、リードフレームＬＦ1は、複数個
（例えば２４個）の半導体チップ２を搭載する多連構造
になっている。
【００２４】上記リードフレームＬＦ1を製造するに
は、図７に示すような板厚１２５μｍ〜１５０μｍ程度
のＣｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などからなる金
属板１０を用意し、ダイパッド部４、リード５および吊
りリード５ｂを形成する箇所の片面をフォトレジスト膜
１１で被覆する。また、外部接続用の端子８を形成する
箇所は、両面をフォトレジスト膜１１で被覆する。そし
て、この状態で金属板１０を薬液によってエッチング
し、片面がフォトレジスト膜１１で被覆された領域の金
属板１０の板厚を半分程度（６５μｍ〜７５μｍ）まで
薄くする（ハーフエッチング）。このような方法でエッ
チングを行うことにより、両面共にフォトレジスト膜１
１で被覆されていない領域の金属板１０は完全に消失
し、片面がフォトレジスト膜１１で被覆された領域に厚
さ６５μｍ〜７５μｍ程度のダイパッド部４、リード５
および吊りリード５ｂが形成される。また、両面がフォ
トレジスト膜１１で被覆された領域の金属板１０は薬液
によってエッチングされないので、エッチング前と同じ
厚さ（１２５μｍ〜１５０μｍ程度）を有する突起状の
端子８が形成される。
【００２５】次に、フォトレジスト膜１１を除去し、続
いてリード５の一端部側５ａの表面にＡｇメッキを施す
ことによって、前記図６に示したリードフレームＬＦ1
が完成する。なお、リード５の一端部側５ａにＡｇメッ
キを施す手段に代えて、リードフレームＬＦ1の全面に
Ｐｄ（パラジウム）メッキを施してもよい。Ｐｄメッキ
は、Ａｇメッキに比べてメッキ層の膜厚が薄いので、リ
ード５とＡｕワイヤ６の接合性を向上させることができ
る。また、リードフレームＬＦ1の全面にメッキを施す
ことにより、端子８の表面にも同時にメッキ層が形成さ
れるので、メッキ工程を短縮することができる。
【００２６】このように、リードフレームＬＦ1の母材
となる金属板１０の一部の片面をフォトレジスト膜１１
で被覆してハーフエッチングを施し、リード５の板厚を
金属板１０の半分程度まで薄くすることにより、一端部
側５ａのピッチが極めて狭い（本実施形態では０．１８
ｍｍ〜０．２ｍｍピッチ）リード５を精度よく加工する
ことができる。また、金属板１０の一部の両面をフォト
レジスト膜１１で被覆することにより、ダイパッド部
４、リード５および吊りリード５ｂの形成と同時に端子
８を形成することができる。
【００２７】次に、上記のようなリードフレームＬＦ1
を使ってＱＦＮ１を製造するには、まず図８および図９
に示すように、半導体チップ２の素子形成面を上に向け
てダイパッド部４上に搭載し、Ａｕペーストやエポキシ
樹脂系の接着剤を使って両者を接着する。
【００２８】上記作業を行うときは、図９に示すよう
に、リードフレームＬＦ1の裏面側に突起状の端子８が
位置するので、リードフレームＬＦ1を支持する治具３
０Ａの端子８と対向する箇所に溝３１を形成しておくと
よい。このようにすると、リードフレームＬＦ1を安定
して支持することができるので、ダイパッド部４上に半
導体チップ２を搭載する際にリードフレームＬＦ1が変
形したり、ダイパッド部４と半導体チップ２の位置がず
れたりする不具合を防ぐことができる。
【００２９】また、本実施形態のＱＦＮ１は、半導体チ
ップ２を金型に装着して樹脂モールドを行う際、半導体
チップ２の上面側と下面側の樹脂の流れを均一化するた
めに、吊りリード５ｂの一部を折り曲げることによって
ダイパッド部４をリード５よりも高い位置に配置するタ
ブ上げ構造としている。従って、図９に示すように、治
具３０Ａのダイパッド部４と対向する箇所に突起３２を
形成することにより、リードフレームＬＦ1を安定して
支持することができるので、ダイパッド部４上に半導体
チップ２を搭載する際にリードフレームＬＦ1が変形し
たり、ダイパッド部４と半導体チップ２の位置がずれた
りする不具合を防ぐことができる。
【００３０】次に、図１０および図１１に示すように、
周知のボールボンディング装置を使って半導体チップ２
のボンディングパッド７とリード５の一端部側５ａとの
間をＡｕワイヤ６で結線する。この場合も図１１に示す
ように、リードフレームＬＦ 1を支持する治具３０Ｂの
端子８と対応する箇所に溝３１を形成したり、ダイパッ
ド部４と対応する箇所に突起３２を形成したりしておく
ことにより、リードフレームＬＦ1を安定して支持する
ことができるので、Ａｕワイヤ６とリード５の位置ずれ
や、Ａｕワイヤ６とボンディングパッド７の位置ずれを
防ぐことができる。
【００３１】次に、上記リードフレームＬＦ1を図１２
に示す金型４０に装着して半導体チップ２を樹脂封止す
る。図１２は、金型４０の一部（ＱＦＮ約１個分の領
域）を示す断面図である。
【００３２】この金型４０を使って半導体チップ２を樹
脂封止する際には、まず下型４０Ｂの表面に薄い樹脂シ
ート４１を敷き、この樹脂シート４１の上にリードフレ
ームＬＦ1を載置する。リードフレームＬＦ1は、突起状
の端子８が形成された面を下に向けて載置し、端子８と
樹脂シート４１とを接触させる。そしてこの状態で、樹
脂シート４１とリードフレームＬＦ1を上型４０Ａと下
型４０Ｂで挟み付ける。このようにすると、図に示すよ
うに、リード５の下面に位置する端子８が金型４０（上
型４０Ａおよび下型４０Ｂ）の押圧力によって樹脂シー
ト４１を押さえ付けるので、その先端部分が樹脂シート
４１の中に食い込む。
【００３３】この結果、図１３に示すように、上型４０
Ａと下型４０Ｂの隙間（キャビティ）に溶融樹脂を注入
してモールド樹脂を成型することによって封止体３を形
成した後、上型４０Ａと下型４０Ｂを分離すると、樹脂
シート４１の中に食い込んでいた端子８の先端部分が封
止体３の裏面から外側に突出する。
【００３４】なお、リードフレームＬＦ1の上面を上型
４０Ａで押さえ付けると、リードフレームＬＦ1を構成
する金属板のバネ力によって、リード５の先端側である
一端部側５ａに上向きの力が作用する。そのため、本実
施形態のリードフレームＬＦ 1のように、端子８を２列
に配置した場合は、リード５の一端部側５ａに近い方に
端子８が形成されたリード５と、一端部側５ａから離れ
た方に端子８が形成されたリード５では、端子８が樹脂
シート４１を押さえ付ける力に差が生じる。すなわち、
一端部側５ａに近い方に形成された端子８は、一端部５
ａから離れた方（＝上型４０Ａとリード５の接触部分に
近い方）に形成された端子８に比べて樹脂シート４１を
押さえる力が弱くなる。この結果、一端部側５ａに近い
方に形成された端子８と、一端部側５ａから離れた方に
形成された端子８は、封止体３の裏面から外側に突出す
る高さに差が生じ、これらの端子８を配線基板の電極
（フットプリント）上に半田付けした際に、一部の端子
８と電極との間が非接触になるオープン不良が発生する
虞れがある。
【００３５】このような虞れがある場合は、図１４に示
すように、一端部側５ａに近い方に端子８が形成された
リード５の幅（Ｗ1）を、一端部側５ａから離れた方に
端子８が形成されたリード５の幅（Ｗ2）よりも広くす
る（Ｗ2＜Ｗ1）とよい。このようにすると、端子８が樹
脂シート４１を押さえ付ける力がすべてのリード５でほ
ぼ同じになるので、樹脂シート４１の中に食い込む端子
８の量、すなわち封止体３の裏面から外側に突出する端
子８の先端部分の高さは、すべてのリード５でほぼ同じ
になる。
【００３６】また、前述したように、本実施の形態で使
用するリードフレームＬＦ1は、ハーフエッチングによ
ってパターン（ダイパッド部４、リード５、吊りリード
５ｂなど）を形成するので、リード５の板厚が通常のリ
ードフレームの半分程度まで薄くなっている。そのた
め、金型４０（上型４０Ａおよび下型４０Ｂ）がリード
フレームＬＦ1を押圧する力は、通常のリードフレーム
を使用した場合に比べて弱くなるので、端子８が樹脂シ
ート４１を押さえ付ける力が弱くなる結果、封止体３の
外側に突出する高さが低くなる。
【００３７】そこで、封止体３の外側に突出する端子８
の高さを大きくしたい場合は、図１５に示すように、上
型４０Ａと接触する部分（図の○印で囲んだ部分）のリ
ードフレームＬＦ1をハーフエッチングせず、端子８と
同じ厚さにしておくとよい。
【００３８】図１６は、上記金型４０の上型４０Ａがリ
ードフレームＬＦ1と接触する部分を斜線で示した平面
図である。また、図１７は、この金型４０のゲートの位
置と、キャビティに注入された樹脂の流れる方向を模式
的に示した平面図である。
【００３９】図１６に示すように、上記金型４０は、リ
ードフレームＬＦ1の外枠部分、およびリード５とリー
ド５の連結部分のみが上型４０Ａと接触し、それ以外の
全ての領域は、樹脂が注入されるキャビティとして有効
に利用される構造になっている。
【００４０】また、図１７に示すように、上記金型４０
の一辺には複数のゲートＧ1〜Ｇ16が設けられており、
例えば図の左端の縦方向に並んだ３つのキャビティＣ1
〜Ｃ3には、ゲートＧ1、Ｇ2を通じて樹脂が注入され、
これらに隣接する３つのキャビティＣ4〜Ｃ6には、ゲー
トＧ3、Ｇ4を通じて樹脂が注入される構造になってい
る。一方、上記ゲートＧ1〜Ｇ16と対向する他の一辺に
は、ダミーキャビティＤＣ1〜ＤＣ8およびエアベント４
２が設けられており、例えばゲートＧ1、Ｇ2を通じてキ
ャビティＣ1〜Ｃ3に樹脂が注入されると、キャビティＣ
1〜Ｃ3内のエアーがダミーキャビティＤＣ1に流入し、
キャビティＣ3内の樹脂にボイドが生じるのを防止する
構造になっている。
【００４１】図１８は、上記キャビティＣ1〜Ｃ18に樹
脂を注入してモールド樹脂を成型することにより封止体
３を成形した後、金型４０から取り外したリードフレー
ムＬＦ1の平面図、図１９は、図１８のＸ−Ｘ’線に沿
った断面図、図２０は、リードフレームＬＦ1の裏面側
の平面図である。
【００４２】次に、リードフレームＬＦ1の裏面に露出
した端子８の表面に半田層（９）を形成し、続いて封止
体３の表面に製品名などのマークを印刷した後、図１８
に示すダイシングラインＬに沿ってリードフレームＬＦ
1およびモールド樹脂の一部を切断することにより、前
記図１〜図５に示した本実施形態のＱＦＮ１が２４個完
成する。なお、ＱＦＮ１を配線基板に実装する際、ＱＦ
Ｎ１と配線基板との隙間を大きくしたい場合、すなわち
ＱＦＮ１のスタンドオフ量を大きくしたい場合は、端子
８の表面に形成する半田層９の膜厚を５０μｍ程度まで
厚くする。このような厚い膜厚の半田層９を形成するに
は、例えばメタルマスクを用いて端子８の表面に半田ペ
ーストを印刷する方法を用いる。
【００４３】このように、本実施の形態のＱＦＮ１は、
リード５の一端部側５ａをダイパッド部４の近傍まで引
き回しているので、一端部側５ａと半導体チップ２との
間の距離を短くすることができ、それら接続するＡｕワ
イヤ６の長さも短くすることができる。また、端子８を
千鳥状に配置してもリード５の一端部側５ａの長さはほ
ぼ等しいので、一端部側５ａの先端が半導体チップ２の
各辺に対してほぼ一列に並ぶ。従って、リード５の一端
部側５ａと半導体チップ２とを接続するＡｕワイヤ６の
長さをほぼ均等にすることができると共に、Ａｕワイヤ
６のループ形状もほぼ均等にすることができる。
【００４４】これにより、隣接するＡｕワイヤ６同士が
短絡したり、特に半導体チップ２の四隅近傍でＡｕワイ
ヤ６同士が交差したりする不具合が生じないので、ワイ
ヤボンディングの作業性が向上する。また、隣接するＡ
ｕワイヤ６間のピッチを狭くすることができるので、Ｑ
ＦＮ１の多ピン化を実現することができる。
【００４５】また、リード５の一端部側５ａをダイパッ
ド部４の近傍まで引き回したことにより、端子８からリ
ード５の一端部側５ａまでの距離が長くなる。これによ
り、封止体３の外部に露出した端子８を通じて封止体３
の内部に浸入する水分が半導体チップ２に到達し難くな
るので、水分によるボンディングパッド７の腐食を防止
することができ、ＱＦＮ１の信頼性が向上する。
【００４６】また、リード５の一端部側５ａをダイパッ
ド部４の近傍まで引き回すことにより、半導体チップ２
をシュリンクしてもＡｕワイヤ６の長さの増加は極めて
僅か（例えば半導体チップ２を４ｍｍ角から３ｍｍ角に
シュリンクしても、Ａｕワイヤ６の長さの増加は、平均
０．７ｍｍ程度）であるため、半導体チップ２のシュリ
ンクに伴うワイヤボンディングの作業性の低下を防止す
ることができる。
【００４７】（実施の形態２）前記実施の形態１では、
小タブ構造のリードフレームＬＦ1を使って製造したＱ
ＦＮについて説明したが、例えば図２１および図２２に
示すように、リード５の一端部側５ａにシート状のチッ
プ支持体３３を貼り付けたリードフレームＬＦ 2を使用
して製造することも可能である。本実施形態では、上記
チップ支持体３３は、絶縁フィルムからなる。
【００４８】本実施形態で使用するリードフレームＬＦ
2は、前記実施の形態１のリードフレームＬＦ1に準じた
方法で製造することができる。すなわち、図２３に示す
ような板厚１２５μｍ〜１５０μｍ程度の金属板１０を
用意し、リード５を形成する箇所の片面をフォトレジス
ト膜１１で被覆する。また、外部接続用の端子８を形成
する箇所には、両面にフォトレジスト膜１１を形成す
る。そして、前記実施の形態１で説明した方法で金属板
１０をハーフエッチングすることによって、厚さ６５μ
ｍ〜７５μｍ程度のリード５と厚さ１２５μｍ〜１５０
μｍ程度の端子８を同時に形成した後、リード５の一端
部側５ａの表面にＡｇメッキを施し、最後に一端部側５
ａの上面に絶縁フィルム３３を接着する。なお、絶縁フ
ィルムに代えて、薄い金属板のような導電材料によって
チップ支持体３３を構成してもよい。この場合は、リー
ド５同士のショートを防ぐために、絶縁性の接着剤を使
ってリード５と接着すればよい。また、金属箔の表面に
絶縁性の樹脂を塗布したシートなどによってチップ支持
体３３を構成することもできる。
【００４９】上記のようなリードフレームＬＦ2を使用
する場合も、金属板１０の一部の片面をフォトレジスト
膜１１でマスクしてハーフエッチングを施すことによ
り、リード５の板厚を金属板１０の半分程度まで薄くす
ることができるので、リード５の一端部側５ａのピッチ
が極めて狭い（例えば０．１８ｍｍ〜０．２ｍｍピッ
チ）リード５を精度よく加工することができる。また、
金属板１０の一部の両面をフォトレジスト膜１１でマス
クすることにより、突起状の端子８をリード５と同時に
形成することができる。
【００５０】上記リードフレームＬＦ2は、実施の形態
１で使用したリードフレームＬＦ1とは異なり、ダイパ
ッド部４を支持する吊りリード５ｂが不要となるので、
その分、リード５の一端部側５ａの先端ピッチに余裕を
持たせることができる。
【００５１】また、チップ支持体３３をリード５で支持
することにより、リード５の一端部側５ａと半導体チッ
プ２の距離が短くなるので、Ａｕワイヤ６の長さをさら
に短くすることができる。さらに、ダイパッド部４を４
本の吊りリード５Ｂで支持する場合に比べてチップ支持
体３３を確実に支持できるので、モールド工程で金型内
に溶融樹脂を注入した際、チップ支持体３３の変位が抑
制され、Ａｕワイヤ６同士の短絡不良が防止できる。
【００５２】このリードフレームＬＦ2を使ったＱＦＮ
１の製造方法は、図２４に示すように、前記実施の形態
１で説明した方法と概略同一である。
【００５３】（実施の形態３）前記実施の形態１、２で
は、外部接続用の端子８をリードフレーム材料で構成し
たが、次のような方法で端子を形成することもできる。
【００５４】まず、図２５に示すような板厚７５μｍ程
度の金属板１０を用意し、ダイパッド部４、リード５お
よび吊りリード５ｂを形成する箇所の両面をフォトレジ
スト膜１１で被覆する。そして、この状態で金属板１０
をエッチングすることによって、ダイパッド部４、リー
ド５および吊りリード５ｂを形成する。次に、フォトレ
ジスト膜１１を除去し、続いてリード５の一端部側５ａ
の表面にＡｇメッキを施すことによって、リードフレー
ムＬＦ3を作製する。このリードフレームＬＦ3は、外部
接続用の端子８がない点を除けば、前記実施の形態１の
リードフレームＬＦ1と同一の構成になっている。な
お、リードフレームＬＦ3は、前記実施の形態２のリー
ドフレームＬＦ2と同様、ダイパッド部をチップ支持体
３３で構成してもよい。また、リードフレームＬＦ3の
ダイパッド部４、リード５および吊りリード５ｂは、金
属板１０をプレスすることによって形成してもよい。
【００５５】次に、図２６に示すように、リードフレー
ムＬＦ3の一部に実際の端子としては使用されないダミ
ー端子１２を形成する。ダミー端子１２を形成するに
は、まず、リードフレームＬＦ3の裏面にスクリーン印
刷用のマスク１５を重ね合わせ、後の工程で外部接続用
の端子を形成する箇所にポリイミド樹脂１２ａを印刷し
た後、このポリイミド樹脂１２ａをベークする（図２６
（ｂ）〜（ｄ））。ダミー端子１２の大きさは、後の工
程で形成する実際の端子の大きさと同程度とする。な
お、ここでは、ポリイミド樹脂１２ａをリード５の表面
に印刷することによってダミー端子１２を形成する場合
について説明したが、これに限定されるものではなく、
後の工程でリード５の表面から剥離することができるも
のであれば、その材質や形成方法は問わない。
【００５６】次に、前記実施の形態１で説明した方法に
従ってダイパッド部４上に半導体チップ２を搭載し、続
いてボンディングパッド７とリード５をＡｕワイヤ６で
接続する（図２６（ｅ））。
【００５７】次に、図２７（ａ）に示すように、前記実
施の形態１で説明した方法に従い、半導体チップ２をモ
ールド樹脂で成形することによって封止体３を形成す
る。このとき、リード５の一面に形成された前記ダミー
端子１２の先端部分が封止体３の裏面から外側に突出す
る。
【００５８】次に、図２７（ｂ）に示すように、上記ダ
ミー端子１２をリード５の一面から剥離する。ダミー端
子１２がポリイミド樹脂で構成されている場合は、ヒド
ラジンなどの有機溶剤でダミー端子１２を溶解すること
によって剥離することができる。ダミー端子１２を剥離
すると、封止体３の裏面には窪み３５が形成され、リー
ド５の一面が露出する。
【００５９】次に、図２８（ａ）に示すように、封止体
３の裏面にスクリーン印刷用のマスク１６を重ね合わせ
た後、図２８（ｂ）に示すように、窪み３５の内部に半
田ペースト１３ａを供給する。
【００６０】次に、マスク１６を取り除いた後、半田ペ
ースト１３ａを加熱炉内で溶融させる。これにより、図
２９に示すように、窪み３５の内部に露出したリード５
に電気的に接続され、先端部分が封止体３の裏面から外
側に突出する半田バンプ１３が形成される。
【００６１】なお、ここでは、半田ペースト１３ａをリ
ード５の表面に印刷することによって半田バンプ１３を
形成する場合について説明したが、あらかじめ球状に成
形した半田ボールを窪み３５の内部に供給した後、この
半田ボールをリフローすることによって半田バンプ１３
を形成してもよい。
【００６２】なお、ダミー端子１２を除去して半田バン
プ１３を形成する作業は、通常、モールド樹脂の成形が
完了した直後に行い、その後、リードフレームＬＦ3を
切断してＱＦＮ１を個片化するが、ＱＦＮ１を個片化し
た後にダミー端子１２を除去して半田バンプ１３を形成
することも可能である。
【００６３】上記した本実施形態の製造方法によれば、
リードフレーム（ＬＦ1）をハーフエッチングして端子
（８）を形成する方法とは異なり、ＱＦＮ１の用途や実
装基板の種類などに適合した材料を使って端子を形成す
ることができる。
【００６４】（実施の形態４）外部接続用の端子は、次
のような方法で形成することもできる。すなわち、図３
０に示すように、板厚が７５μｍ程度の薄い金属板２０
を用意し、前記実施の形態３と同様の方法で金属板２０
をエッチングすることによって、ダイパッド部４、リー
ド５および同図には示さない吊りリード５ｂを有するリ
ードフレームＬＦ4を作製した後、各リード５の中途部
を、断面形状が鋸歯状となるようにプレス成形する。吊
りリード５ｂの一部を上方に折り曲げるタブ上げ構造を
採用する場合は、吊りリード５ｂの折り曲げとリード５
の成形を同時に行えばよい。なお、ダイパッド部４、リ
ード５および吊りリード５ｂは、前記実施の形態１で用
いたような厚い金属板１０をハーフエッチングあるいは
プレス成形して形成してもよい。
【００６５】次に、図３１に示すように、上記リードフ
レームＬＦ4のダイパッド部４上に半導体チップ２を搭
載し、続いてボンディングパッド７とリード５の一端部
側５ａをＡｕワイヤ６で結線した後、半導体チップ２を
モールド樹脂で成形することによって封止体３を形成す
る。このようにすると、封止体３の裏面には、鋸歯状に
成形されたリード５の凸部が露出する。
【００６６】次に、図３２に示すように、封止体３の裏
面に露出したリード５の下端部をグラインダなどの工具
で研磨して各リード５の中途部を切断することによっ
て、１本のリード５を複数のリード５、５に分割する。
【００６７】次に、図３３に示すように、１本のリード
５から分割された複数のリード５、５のそれぞれに端子
３６を形成する。この端子３６の形成には、導電性ペー
ストの印刷、半田ボール供給法あるいはメッキ法などを
使用すればよい。また、端子３６を形成する作業は、通
常、モールド樹脂を成形して封止体３を形成した直後に
行い、その後、リードフレームＬＦ4を切断してＱＦＮ
１を個片化するが、ＱＦＮ１を個片化した後に端子３６
を形成することも可能である。
【００６８】また、上記した本実施形態の端子形成方法
を用いる場合は、例えば図３４に示すように、半導体チ
ップ２から離れた位置と半導体チップ２の近傍とに交互
に一端部側５ａを設けた幅の広いリード５を形成し、こ
のリード５の各一端部側５ａにＡｕワイヤをボンディン
グした後、図３５に示すように、リード５の中途部を研
磨、切断することによって、多数のリード５を分割形成
することもできる。この方法によれば、隣接するリード
５との間隔を実質的に無くすことができるので、ＱＦＮ
１の端子数を大幅に増やすことができる。
【００６９】（実施の形態５）図３６は、ＱＦＮの製造
に用いるリードフレームＬＦ5の一部を示す平面図、図
３７は、このリードフレームＬＦ5を用いて製造したＱ
ＦＮの内部構造（表面側）を示す平面図である。
【００７０】本実施の形態のリードフレームＬＦ5は、
ダイパッド部４の周囲を囲む複数本のリード５の先端
（一端部側５ａ）の長さを交互に変えた構成になってい
る。また、このリードフレームＬＦ5を使用する場合
は、ダイパッド部４に搭載する半導体チップ２として、
その主面の各辺に沿ってボンディングパッド７を２列ず
つ千鳥状に配置したものを使用する。
【００７１】このように、リードフレームＬＦ5のリー
ド５の先端の長さを交互に変え、かつ半導体チップ２の
ボンディングパッド７を千鳥状に配置した場合は、図３
８に示すように、半導体チップ２の外側に近い列のボン
ディングパッド７と先端の長さが長いリード５とを、ル
ープ高さが低くかつ長さが短いＡｕワイヤ６で接続し、
内側の列のボンディングパッド７と先端の長さが短いリ
ード５とを、ループ高さが高くかつ長さが長いＡｕワイ
ヤ６で接続する。
【００７２】これにより、半導体チップ２の多ピン化に
伴ってリード５のピッチ、すなわちＡｕワイヤ６の間隔
が狭くなった場合でも、互いに隣接するＡｕワイヤ６同
士の干渉を防ぐことができるので、ＱＦＮの製造工程
（例えば、ワイヤボンディング工程や樹脂モールド工
程）でＡｕワイヤ６同士が短絡する不良の発生を有効に
抑制することができる。
【００７３】上記リードフレームＬＦ5は、図３９に示
すように、ボンディングパッド７が一列に配置された半
導体チップ２を搭載する場合にも使用することができ
る。また、半導体チップ２を搭載するダイパッド部４の
形状は、円形に限定されるものではなく、例えば図４０
に示すリードフレームＬＦ6や、図４１に示すリードフ
レームＬＦ7のように、ダイパッド部４の幅を吊りリー
ド５ｂの幅よりも広くする、いわゆるクロスタブ構造な
どを採用することもできる。この場合は、図４０に示す
ように、ダイパッド部４上の複数箇所に接着剤１４を塗
布して半導体チップ２を接着することにより、半導体チ
ップ２の回転方向のずれが有効に防止されるので、ダイ
パッド部４と半導体チップ２の相対的な位置精度が向上
する。また、実質的に吊りリード５ｂの一部としても機
能するダイパッド部４の幅が広いことにより、吊りリー
ド５ｂの剛性が向上するという効果も得られる。なお、
上記のようなクロスタブ構造のダイパッド部４において
も、サイズの異なる複数種類の半導体チップ２を搭載で
きることはいうまでもない。
【００７４】（実施の形態６）ＱＦＮの端子は、次のよ
うな方法で形成することもできる。まず、図４２（ａ）
に示すように、例えば前記実施の形態３の図２５に示し
た方法で作製したリードフレームＬＦ3を用意する。次
に、図４２（ｂ）〜（ｄ）に示すように、リードフレー
ムＬＦ3の裏面にスクリーン印刷用のマスク１７を重ね
合わせ、端子を形成する箇所にＣｕペースト１８ａを印
刷した後、このＣｕペースト１８ａをベークすることに
よってＣｕ端子１８を形成する。
【００７５】次に、図４２（ｅ）に示すように、前記実
施の形態１で説明した方法に従ってダイパッド部４上に
半導体チップ２を搭載し、続いてボンディングパッド７
とリード５をＡｕワイヤ６で接続する。
【００７６】次に、図４３に示すように、前記実施の形
態１で説明した方法に従い、半導体チップ２をモールド
樹脂で成形することによって封止体３を形成する。これ
により、リード５の一面に形成された前記Ｃｕ端子１８
の先端部分が封止体３の裏面から外側に突出する。
【００７７】その後、必要に応じてＣｕ端子１８の表面
に無電解メッキ法などを用いてＳｎやＡｕのメッキを施
してもよい。
【００７８】上記した本実施形態の製造方法によれば、
リード５の一面にダミー端子１２を形成した後、ダミー
端子１２を除去して半田バンプ１３を形成する前記実施
の形態３の方法に比べて、端子形成工程を簡略化するこ
とができる。
【００７９】（実施の形態７）図４４に示すＱＦＮ１
は、リード５の一端部側（半導体チップ２に近い側）５
ａを上方に折り曲げた例である。このようにすると、リ
ード５の一端部側５ａと半導体チップ２の主面との段差
が小さくなり、リード５とボンディングパッド７を接続
するＡｕワイヤ６のループ高さを低くできるので、その
分、封止体３の厚さを薄くすることができる。
【００８０】また、図４５に示すＱＦＮ１は、リード５
の一端部側５ａを上方に折り曲げると共に、ダイパッド
部４をリード５の一端部側５ａとほぼ同じ高さにし、こ
のダイパッド部４の下面側に半導体チップ２をフェイス
ダウン方式で搭載した例である。このようにすると、リ
ード５の一端部側５ａおよびダイパッド部４のそれぞれ
の上面と封止体３の上面との間の樹脂厚を極めて薄くで
きるので、封止体３の厚さが０．５ｍｍ程度の超薄型Ｑ
ＦＮを実現することができる。
【００８１】リード５の一端部側５ａを上方に折り曲げ
る上記方式は、例えば図４６および図４７に示すよう
に、リード５の一端部側５ａに絶縁フィルムからなるチ
ップ支持体３３を貼り付けたリードフレームＬＦ2を使
用する場合にも適用することができる。チップ支持体３
３と半導体チップ２との接着は、例えばチップ支持体３
３の片面に形成した接着剤１９を介して行う。この場合
も、前述した理由から、封止体３の厚さを薄くすること
ができる。
【００８２】図４８および図４９は、例えばＣｕやＡｌ
のような熱伝導性の高い材料からなるヒートスプレッダ
２３を使ってチップ支持体を構成した例である。ヒート
スプレッダ２３をとチップ支持体を兼用することによ
り、放熱性の良好なＱＦＮを実現することができる。ま
た、ヒートスプレッダ２３を使ってチップ支持体を構成
する場合は、図５０に示すように、ヒートスプレッダ２
３の一面を封止体３の表面に露出させることも可能であ
り、これにより、放熱性をさらに向上させることができ
る。
【００８３】なお、本実施の形態は、リードフレームを
ハーフエッチングして形成した端子８を有するＱＦＮに
適用したが、これに限定されるものではなく、前述した
各種の方法で形成した端子を有するＱＦＮに適用できる
ことはもちろんである。
【００８４】（実施の形態８）図５１は、ＱＦＮの製造
に用いるリードフレームＬＦ8の一部を示す平面図、図
５２は、このリードフレームＬＦ8を用いて製造したＱ
ＦＮの外観（裏面側）を示す平面図である。
【００８５】ＱＦＮのパッケージサイズを一定にしたま
まで多ピン化を進めた場合、端子８のピッチが極めて狭
くなるため、前記実施の形態１で使用したリードフレー
ムＬＦ1のように、端子８の幅をリード５の幅よりも広
くしようとするとリードフレームの加工が非常に困難に
なる。
【００８６】その対策としては、本実施の形態のリード
フレームＬＦ8のように、端子８の幅をリード５の幅と
同じすることが望ましい。これにより、例えば端子８お
よびリード５の幅（ｄ）が０．１５〜０．１８ｍｍ、隣
接する端子８とのピッチは、同一列の端子８とのピッチ
（Ｐ1）が０．５ｍｍ、他の列の端子とのピッチ（Ｐ2）
が０．２５ｍｍといった狭ピッチ超多ピンののＱＦＮを
実現することができる。
【００８７】この場合、端子８の幅が狭くなったことに
よって端子８と実装基板との接触面積が小さくなり、接
続信頼性が低下するので、これを補償する手段として、
端子８の長さを長くすることによって、面積の低下を防
ぐことが望ましい。また、リード５の幅が狭くなったこ
とによってリード５の強度も低下するため、リード５の
先端にチップ支持体３３を貼り付け、このチップ支持体
３３でリード５を支持することにより、リード５の変形
を防ぐようにすることが望ましい。チップ支持体３３
は、図５３に示すように、リード５の中途部に設けても
よい。端子８の幅をリード５の幅と同じする本実施の形
態のリードフレームＬＦ8は、図５４および図５５に示
すように、チップ支持体３３を有しないものに適用でき
ることはもちろんである。
【００８８】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８９】例えば、前記実施の形態１で説明した金型
４０を使用して一枚のリードフレームＬＦ1に搭載され
た多数の半導体チップ２を同時に樹脂封止する場合は、
リードフレームＬＦ1とモールド樹脂との熱膨張係数差
に起因してダイシング前のリードフレームＬＦ1に反り
や変形が生じる場合がある。
【００９０】これを防止するには、例えば図５６に示す
ように、リードフレームＬＦ1の外枠部分にスリット２
２を設けることが有効である。また、封止体３を構成す
るモールド樹脂に含まれるフィラーなどの量を変えるこ
とによって、封止体３の熱膨張係数をリードフレームＬ
Ｆ1の熱膨張係数に近づけることも有効である。
【００９１】また、例えば図５７に示すように、封止体
３の裏面にダイパッド部４を露出させることによって、
放熱性の高いＱＦＮ１を実現することができる。封止体
３の裏面にダイパッド部４を露出させるには、例えば厚
い板厚の金属板１０をハーフエッチングして薄い板厚の
リード５および吊りリード５ｂを形成する際、ダイパッ
ド部４をフォトレジスト膜で覆っておくことにより、厚
い板厚のダイパッド部４を形成すればよい。
【００９２】また、前記実施の形態１では、厚い板厚の
金属板１０をハーフエッチングして薄い板厚のダイパッ
ド部４、リード５および吊りリード５ｂを形成したが、
薄い板厚の吊りリード５ｂに比較的大きいサイズの半導
体チップ２を搭載した場合は、吊りリード５ｂの剛性が
不足することがある。その対策としては、例えば図５８
に示すように、吊りリード５ｂの一部または全体をハー
フエッチングせず、厚い板厚で形成することが有効であ
る。また、この場合は、吊りリード５ｂの一部（または
全体）が封止体３の裏面に露出するので、この露出部分
を配線基板に半田付けすることによって、ＱＦＮ１と配
線基板の接続信頼性やＱＦＮ１の放熱性を向上させるこ
とができる。
【００９３】また、前記実施の形態では、封止体３を形
成する際、金型４０（上型４０Ａおよび下型４０Ｂ）の
間に樹脂シート４１を挟むモールド成形方法を用いた
が、図５９に示すように、樹脂シート４１を使用しない
モールド成形方法で封止体３を形成してもよい。この場
合は、封止体３を金型４０から取り出した際、図６０
（ａ）に示すように、端子８の一部が樹脂で覆われた
り、図６０（ｂ）に示すように、端子８の全体が樹脂で
覆われたりすることがあるので、図６１に示すように、
グラインダなどのバリ取り手段３７を使って端子８の表
面の樹脂バリを除去し、その後、端子８の表面に前述し
た印刷法やメッキ法で金属層を形成すればよい。
【００９４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００９５】半導体チップの周囲に配置された複数のリ
ードのそれぞれの一端部側をダイパッド部の近傍まで引
き回すことにより、リードとボンディングパッドを結線
するワイヤの長さを短くすることができるので、多ピン
化に伴ってリードのピッチ、すなわちワイヤの間隔が狭
くなった場合でも、製造工程の途中でワイヤ同士が短絡
する不良の発生を抑制することが可能となり、ＱＦＮの
多ピン化を推進することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の外観
（表面側）を示す平面図である。
【図２】本発明の一実施の形態である半導体装置の外観
（裏面側）を示す平面図である。
【図３】本発明の一実施の形態である半導体装置の内部
構造（表面側）を示す平面図である。
【図４】本発明の一実施の形態である半導体装置の内部
構造（裏面側）を示す平面図である。
【図５】本発明の一実施の形態である半導体装置の断面
図である。
【図６】本発明の一実施の形態である半導体装置の製造
に用いるリードフレームの全体平面図である。
【図７】図６に示すリードフレームの製造方法を示す要
部断面図である。
【図８】本発明の一実施の形態である半導体装置の製造
方法を示すリードフレームの要部平面図である。
【図９】本発明の一実施の形態である半導体装置の製造
方法を示すリードフレームの要部断面図である。
【図１０】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームの要部平面図である。
【図１１】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームの要部断面図である。
【図１２】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームおよび金型の要部断面図で
ある。
【図１３】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームおよび金型の要部断面図で
ある。
【図１４】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームの要部平面図である。
【図１５】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームおよび金型の要部断面図で
ある。
【図１６】本発明の一実施の形態である半導体装置の製
造に用いる金型の上型がリードフレームと接触する部分
を示した平面図である。
【図１７】本発明の一実施の形態である半導体装置の製
造に用いる金型のゲートの位置と、キャビティに注入さ
れた樹脂の流れる方向を模式的に示した平面図である。
【図１８】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームの全体平面図（表面側）で
ある。
【図１９】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームの断面図である。
【図２０】本発明の一実施の形態である半導体装置の製
造方法を示すリードフレームの全体平面図（裏面側）で
ある。
【図２１】本発明の他の実施の形態である半導体装置の
製造に用いるリードフレームの要部平面図である。
【図２２】本発明の他の実施の形態である半導体装置の
製造に用いるリードフレームの要部断面図である。
【図２３】本発明の他の実施の形態である半導体装置の
製造に用いるリードフレームの製造方法を示す要部断面
図である。
【図２４】図２１および図２２に示すリードフレームを
使った半導体装置の製造方法を示す要部断面図である。
【図２５】本発明の他の実施の形態である半導体装置の
製造方法を示す要部断面図である。
【図２６】（ａ）〜（ｅ）は、本発明の他の実施の形態
である半導体装置の製造方法を示す要部断面図である。
【図２７】（ａ）、（ｂ）は、本発明の他の実施の形態
である半導体装置の製造方法を示す要部断面図である。
【図２８】（ａ）、（ｂ）は、本発明の他の実施の形態
である半導体装置の製造方法を示す要部断面図である。
【図２９】本発明の他の実施の形態である半導体装置の
製造方法を示す要部断面図である。
【図３０】本発明の他の実施の形態である半導体装置の
製造方法を示す要部断面図である。
【図３１】本発明の他の実施の形態である半導体装置の
製造方法を示す要部断面図である。
【図３２】本発明の他の実施の形態である半導体装置の
製造方法を示す要部断面図である。
【図３３】本発明の他の実施の形態である半導体装置の
製造方法を示す要部断面図である。
【図３４】本発明の他の実施の形態である半導体装置の
製造方法を示すリードフレームの要部平面図である。
【図３５】本発明の他の実施の形態である半導体装置の
製造方法を示すリードフレームの要部平面図である。
【図３６】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図３７】本発明の他の実施の形態である半導体装置の
内部構造（表面側）を示す平面図である。
【図３８】本発明の他の実施の形態である半導体装置の
製造方法を示す説明図である。
【図３９】本発明の他の実施の形態である半導体装置の
製造方法を示すリードフレームの要部平面図である。
【図４０】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図４１】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図４２】（ａ）〜（ｅ）は、本発明の他の実施の形態
である半導体装置の製造方法を示す要部断面図である。
【図４３】本発明の他の実施の形態である半導体装置の
製造方法を示す断面図である。
【図４４】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図４５】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図４６】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図４７】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図４８】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図４９】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図５０】（ａ）、（ｂ）は、本発明の他の実施の形態
である半導体装置を示す断面図である。
【図５１】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図５２】本発明の他の実施の形態である半導体装置の
外観（裏面側）を示す平面図である。
【図５３】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図５４】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図５５】本発明の他の実施の形態である半導体装置の
製造方法に用いるリードフレームの要部平面図である。
【図５６】本発明の他の実施の形態である半導体装置の
製造に用いるリードフレームの要部平面図である。
【図５７】本発明の他の実施の形態である半導体装置の
断面図である。
【図５８】本発明の他の実施の形態である半導体装置の
内部構造（裏面側）を示す平面図である。
【図５９】本発明の他の実施の形態である半導体装置の
製造方法を示す金型の要部断面図である。
【図６０】（ａ）、（ｂ）は、金型から取り出した封止
体の部分拡大断面図である。
【図６１】本発明の他の実施の形態である半導体装置の
製造方法を示す断面図である。
【符号の説明】
１ ＱＦＮ ２ 半導体チップ ３ 封止体 ４ ダイパッド部 ５ リード ５ａ リードの一端部側 ５ｂ 吊りリード ５ｃ リードの他端部側 ６ Ａｕワイヤ ７ ボンディングパッド ８ 端子 ９ 半田層 １０ 金属板 １１ フォトレジスト膜 １２ ダミー端子 １２ａ ポリイミド樹脂 １３ 半田バンプ １３ａ 半田ペースト １４ 接着剤 １５、１６、１７ マスク １８ａ Ｃｕペースト １８ Ｃｕ端子 １９ 接着剤 ２０ 金属板 ２１ 端子 ２２ スリット ２３ ヒートスプレッダ ３０Ａ、３０Ｂ 治具 ３１ 溝 ３２ 突起 ３３ チップ支持体 ３４ ダミー端子 ３５ 窪み ３６ 端子 ３７ バリ取り手段 ４０ 金型 ４０Ａ 上型 ４０Ｂ 下型 ４１ 樹脂シート ４２ エアベント Ｃ１〜Ｃ２４ キャビティ ｄ 端子の径 ＤＣ１〜ＤＣ８ ダミーキャビティ Ｇ１〜Ｇ１６ ゲート Ｌ ダイシングライン ＬＦ1〜ＬＦ8 リードフレーム Ｐ1 端子間ピッチ（同一列） Ｐ2 端子間ピッチ（異なる列） Ｐ3 リード一端部側先端ピッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 富士夫 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F061 AA01 BA01 CA21 CB13 DD12 DD13 5F067 AA01 AB04 BA02 BA03 BB02 BC12 BD05 BD10 BE05 BE09 DA17 DA18 DB01 DF02 DF07 DF16 DF17 DF18

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、前記半導体チップが搭
    載されたダイパッド部と、前記半導体チップの周囲に配
    置された複数のリードと、前記半導体チップと前記リー
    ドを電気的に接続する複数のワイヤと、前記半導体チッ
    プ、前記ダイパッド部、前記複数のリードおよび前記複
    数のワイヤを封止する封止体とを有する半導体装置であ
    って、 前記複数のリードは、前記半導体チップに近い一端部側
    のピッチが、前記一端部側とは反対側に位置する他端部
    側のピッチよりも小さくなるように形成され、 前記複数のリードのそれぞれには、前記封止体の裏面か
    ら外部に突出する端子が選択的に設けられていることを
    特徴とする半導体装置。
  2. 【請求項２】 前記端子は、前記リードの一部を前記封
    止体の裏面から外部に突出させたものであることを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 前記端子は、前記リードとは異なる導電
    材料からなることを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 前記ダイパッド部の裏面は、前記封止体
    の裏面から外部に露出していることを特徴とする請求項
    １記載の半導体装置。
  5. 【請求項５】 前記端子は、前記封止体の各辺に沿って
    千鳥状に２列ずつ配置されていることを特徴とする請求
    項１記載の半導体装置。
  6. 【請求項６】 前記複数のリードのうち、前記一端部側
    に近い方に前記端子が配置されたリードの幅は、前記他
    端部側に近い方に前記端子が配置されたリードの幅より
    も広いことを特徴とする請求項５記載の半導体装置。
  7. 【請求項７】 前記ダイパッド部の面積は、前記半導体
    チップの面積よりも小さいことを特徴とする請求項１記
    載の半導体装置。
  8. 【請求項８】 前記ダイパッド部は、複数の吊りリード
    によって支持されていることを特徴とする請求項１記載
    の半導体装置。
  9. 【請求項９】 半導体チップと、前記半導体チップが搭
    載されたシート状のチップ支持体と、前記半導体チップ
    の周囲に配置された複数のリードと、前記半導体チップ
    と前記リードを電気的に接続する複数のワイヤと、前記
    半導体チップ、前記チップ支持体、前記複数のリードお
    よび前記複数のワイヤを封止する封止体とを有する半導
    体装置であって、 前記複数のリードは、前記半導体チップに近い一端部側
    のピッチが、前記一端部側とは反対側に位置する他端部
    側のピッチよりも小さくなるように形成され、前記複数
    のリードのそれぞれには、前記封止体の裏面から外部に
    突出する端子が電気的に接続されていることを特徴とす
    る半導体装置。
  10. 【請求項１０】 前記チップ支持体は、前記複数のリー
    ドによって支持されていることを特徴とする請求項９記
    載の半導体装置。
  11. 【請求項１１】 半導体チップと、前記半導体チップが
    搭載されたダイパッド部と、前記半導体チップの周囲に
    配置された複数のリードと、前記半導体チップと前記リ
    ードを電気的に接続する複数のワイヤと、前記半導体チ
    ップ、前記ダイパッド部、前記複数のリードおよび前記
    複数のワイヤを封止する封止体とを有する半導体装置の
    製造方法であって、（ａ）前記ダイパッド部と前記複数
    のリードとを含むパターンが繰り返し形成され、前記複
    数のリードのそれぞれの一面に、前記一面に対して垂直
    な方向に突出する端子が形成されたリードフレームを用
    意する工程と、（ｂ）前記リードフレームに形成された
    前記複数のダイパッド部のそれぞれに半導体チップを搭
    載し、前記半導体チップと前記リードの一部をワイヤに
    より結線する工程と、（ｃ）上型と下型とを有する金型
    を用意し、前記下型の表面を樹脂シートで被覆した後、
    前記樹脂シート上に前記リードフレームを載置し、前記
    リードの一面に形成された前記端子と前記樹脂シートを
    接触させる工程と、（ｄ）前記樹脂シートおよび前記リ
    ードフレームを前記上型と前記下型とで挟み付け、前記
    端子の先端部分を前記樹脂シート内に食い込ませる工程
    と、（ｅ）前記上型と前記下型との隙間に樹脂を注入す
    ることによって、前記半導体チップ、前記ダイパッド
    部、前記リードおよび前記ワイヤが封止されると共に、
    前記端子の先端部分が外側に突出した複数の封止体を形
    成した後、前記リードフレームを前記金型から取り出す
    工程と、（ｆ）前記リードフレームをダイシングするこ
    とによって、前記複数の封止体を個片化する工程を含む
    ことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 前記（ａ）工程は、金属板の一部をフ
    ォトレジストマスクで覆い、前記フォトレジストマスク
    で覆われていない領域の前記金属板をエッチングするこ
    とによって、前記複数のリード、前記ダイパッド部およ
    び前記端子を形成する工程を含むことを特徴とする請求
    項１１記載の半導体装置の製造方法。
  13. 【請求項１３】 前記複数のリードは、前記金属板をハ
    ーフエッチングすることによって形成することを特徴と
    する請求項１２記載の半導体装置の製造方法。
  14. 【請求項１４】 前記複数のリードは、前記ダイパッド
    部側のピッチが前記ダイパッド部とは反対側に位置する
    端部のピッチよりも小さくなるように形成されているこ
    とを特徴とする請求項１１記載の半導体装置の製造方
    法。
  15. 【請求項１５】 前記（ａ）工程で形成される前記端子
    は、ダミー端子であり、前記（ｅ）工程の後、前記ダミ
    ー端子を除去する工程と、前記ダミー端子が除去された
    領域の前記リードの一面に、先端部分が前記封止体の外
    側に突出する端子を形成する工程をさらに含むことを特
    徴とする請求項１１記載の半導体装置の製造方法。
  16. 【請求項１６】 前記（ａ）工程で前記金属板をエッチ
    ングする際、前記ダイパッド部が形成される領域の前記
    金属板をエッチングしないことを特徴とする請求項１２
    記載の半導体装置の製造方法。
  17. 【請求項１７】 前記（ａ）工程で前記金属板をエッチ
    ングする際、前記（ｄ）工程で前記金型と接触する領域
    の前記金属板をエッチングしないことを特徴とする請求
    項１２記載の半導体装置の製造方法。
  18. 【請求項１８】 前記リードフレームの外枠にスリット
    を設けることを特徴とする請求項１１記載の半導体装置
    の製造方法。
  19. 【請求項１９】 前記端子は、前記封止体の各辺に沿っ
    て千鳥状に２列ずつ配置されていることを特徴とする請
    求項１１記載の半導体装置の製造方法。
  20. 【請求項２０】 前記複数のリードのうち、前記ダイパ
    ッド部に近い方に前記端子が配置されたリードの幅を、
    前記ダイパッド部から離れた方に前記端子が配置された
    リードの幅よりも広くすることを特徴とする請求項１９
    記載の半導体装置の製造方法。
  21. 【請求項２１】 前記（ｂ）工程で前記リードフレーム
    を支持する治具は、前記端子の先端と対向する箇所に溝
    が設けられていることを特徴とする請求項１１記載の半
    導体装置の製造方法。
  22. 【請求項２２】 前記（ｃ）工程で使用する前記金型
    は、前記上型が前記リードフレームの外枠部分および前
    記リードの連結部分と接触し、それ以外の領域は、前記
    樹脂が注入されるキャビティとして利用される構造にな
    っていることを特徴とする請求項１１記載の半導体装置
    の製造方法。
  23. 【請求項２３】 前記複数のリードは、前記一端部側の
    長さが交互に異なっていることを特徴とする請求項１記
    載の半導体装置。
  24. 【請求項２４】 前記半導体チップの主面に形成された
    ボンディングパッドは、前記半導体チップの辺に沿って
    ２列ずつ千鳥状に配置されていることを特徴とする請求
    項２３記載の半導体装置。
  25. 【請求項２５】 前記複数のリードは、前記一端部側が
    前記封止体の厚さ方向に折り曲げられていることを特徴
    とする請求項１または９記載の半導体装置。
  26. 【請求項２６】 前記端子の径は、前記リードの幅より
    も大であることを特徴とする請求項１または９記載の半
    導体装置。
  27. 【請求項２７】 前記端子の径は、前記リードの幅と同
    じであることを特徴とする請求項１または９記載の半導
    体装置。
  28. 【請求項２８】 前記チップ支持体は、ヒートスプレッ
    ダであることを特徴とする請求項９記載の半導体装置。
JP2002291975A 2001-12-14 2002-10-04 半導体装置 Expired - Fee Related JP4173346B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002291975A JP4173346B2 (ja) 2001-12-14 2002-10-04 半導体装置
TW091124700A TW571421B (en) 2001-12-14 2002-10-24 Semiconductor device and method of manufacturing the same
KR1020020071824A KR20030051222A (ko) 2001-12-14 2002-11-19 반도체 장치 및 그 제조 방법
US10/299,768 US6809405B2 (en) 2001-12-14 2002-11-20 Semiconductor device and method of manufacturing the same
CN2008101863830A CN101447438B (zh) 2001-12-14 2002-11-20 半导体器件的制造方法
CN02151384A CN1424757A (zh) 2001-12-14 2002-11-20 半导体器件及其制造方法
US10/878,269 US7160759B2 (en) 2001-12-14 2004-06-29 Semiconductor device and method of manufacturing the same
US11/474,332 US7507606B2 (en) 2001-12-14 2006-06-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001381427 2001-12-14
JP2001-381427 2001-12-14
JP2002291975A JP4173346B2 (ja) 2001-12-14 2002-10-04 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005281609A Division JP4243270B2 (ja) 2001-12-14 2005-09-28 半導体装置の製造方法
JP2008156464A Division JP4747188B2 (ja) 2001-12-14 2008-06-16 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003243600A true JP2003243600A (ja) 2003-08-29
JP2003243600A5 JP2003243600A5 (ja) 2005-11-10
JP4173346B2 JP4173346B2 (ja) 2008-10-29

Family

ID=26625065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291975A Expired - Fee Related JP4173346B2 (ja) 2001-12-14 2002-10-04 半導体装置

Country Status (5)

Country Link
US (3) US6809405B2 (ja)
JP (1) JP4173346B2 (ja)
KR (1) KR20030051222A (ja)
CN (1) CN1424757A (ja)
TW (1) TW571421B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217032A (ja) * 2004-01-28 2005-08-11 Denso Corp 半導体装置
WO2006022024A1 (ja) * 2004-08-24 2006-03-02 Renesas Technology Corp. 半導体装置の製造方法
JP2008258652A (ja) * 2001-12-14 2008-10-23 Renesas Technology Corp 半導体装置の製造方法
JP2010045265A (ja) * 2008-08-15 2010-02-25 Techwin Opto-Electronics Co Ltd Ｌｅｄリードフレームの製造方法
US8476113B2 (en) 2010-07-06 2013-07-02 Renesas Electronics Corporation Method of manufacturing semiconductor device
WO2015111623A1 (ja) * 2014-01-22 2015-07-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015159273A (ja) * 2014-01-22 2015-09-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016025120A (ja) * 2014-07-16 2016-02-08 大日本印刷株式会社 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP2018037610A (ja) * 2016-09-02 2018-03-08 大日本印刷株式会社 リードフレームおよび半導体装置

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317762C (zh) * 2001-07-09 2007-05-23 住友金属矿山株式会社 引线框架及其制造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
TWI233674B (en) * 2003-07-29 2005-06-01 Advanced Semiconductor Eng Multi-chip semiconductor package and manufacturing method thereof
JP4319892B2 (ja) * 2003-11-07 2009-08-26 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
US20050248041A1 (en) * 2004-05-05 2005-11-10 Atm Technology Singapore Pte Ltd Electronic device with high lead density
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7675157B2 (en) * 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
US7947534B2 (en) * 2006-02-04 2011-05-24 Stats Chippac Ltd. Integrated circuit packaging system including a non-leaded package
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
MY142210A (en) * 2006-06-05 2010-11-15 Carsem M Sdn Bhd Multiple row exposed leads for mlp high density packages
JP5622347B2 (ja) * 2006-08-09 2014-11-12 セイコーエプソン株式会社 慣性センサ装置
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
JP2008294278A (ja) * 2007-05-25 2008-12-04 Fujitsu Microelectronics Ltd 半導体装置、リードフレーム、及び半導体装置の実装構造
JP2009147032A (ja) * 2007-12-13 2009-07-02 Panasonic Corp 半導体装置および光ピックアップ装置
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
TWI382509B (zh) * 2008-07-02 2013-01-11 Powertech Technology Inc 無外接腳式半導體封裝構造
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP2011517069A (ja) * 2009-03-06 2011-05-26 カイシン インコーポレイテッド 高密度コンタクトを有するリードレス集積回路パッケージ
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8571229B2 (en) * 2009-06-03 2013-10-29 Mediatek Inc. Semiconductor device
JP2011003764A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置及びその製造方法
US8455993B2 (en) * 2010-05-27 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
US9263374B2 (en) * 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP5333402B2 (ja) * 2010-10-06 2013-11-06 三菱電機株式会社 半導体装置の製造方法
KR101119305B1 (ko) 2010-12-21 2012-03-16 삼성전기주식회사 더미영역을 포함하는 반도체 패키지 기판
US9431317B2 (en) * 2013-11-07 2016-08-30 Cisco Technology, Inc. Power doubler amplifier module with improved solder coverage between a heat sink and a thermal pad of a circuit package
DE102014103942B4 (de) 2014-03-21 2024-05-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Gehäuses für ein elektronisches Bauelement und eines elektronischen Bauelements, Gehäuse für ein elektronisches Bauelement und elektronisches Bauelement
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9496206B2 (en) 2015-04-10 2016-11-15 Texas Instruments Incorporated Flippable leadframe for packaged electronic system having vertically stacked chips and components
US9847281B2 (en) * 2015-06-30 2017-12-19 Stmicroelectronics, Inc. Leadframe package with stable extended leads
US20170011989A1 (en) * 2015-07-07 2017-01-12 Infineon Technologies Ag Lead frame including u-notch
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
DE102019202717A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit erweiterter topologie
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
US11584638B2 (en) * 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package
US11869831B2 (en) * 2020-10-08 2024-01-09 Mediatek Inc. Semiconductor package with improved board level reliability

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152646A (ja) * 1990-10-17 1992-05-26 Mitsubishi Electric Corp 半導体集積回路
JPH04196349A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 樹脂封止型半導体装置
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH0595078A (ja) * 1991-10-02 1993-04-16 Nec Corp 樹脂封止型半導体装置
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH10200038A (ja) * 1996-12-28 1998-07-31 Lg Semicon Co Ltd ボトムリード半導体パッケージ及びその製造方法
JPH1126648A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置およびそのリードフレーム
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP2000133762A (ja) * 1998-10-28 2000-05-12 Hitachi Ltd 半導体装置およびその製造方法
JP2001077287A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置用リードフレーム
JP2001077274A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001185567A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体装置およびその製造方法
JP2001189402A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 半導体装置およびその製造方法
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0588481A1 (en) * 1992-08-17 1994-03-23 American Microsystems, Incorporated Bond pad layouts for integrated circuit semiconductor dies and forming methods
JPH08139259A (ja) 1994-09-16 1996-05-31 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
JPH08330494A (ja) * 1995-05-31 1996-12-13 Hitachi Constr Mach Co Ltd 半導体装置の製造方法及び半導体装置
JPH10200036A (ja) * 1996-12-20 1998-07-31 Texas Instr Inc <Ti> 集積回路用超ファインピッチリードフレーム
JP3093704B2 (ja) 1996-12-24 2000-10-03 松下電子工業株式会社 リードフレーム，リードフレームの製造方法，半導体装置及び半導体装置の製造方法
JP4030200B2 (ja) 1998-09-17 2008-01-09 株式会社ルネサステクノロジ 半導体パッケージおよびその製造方法
JP2000286372A (ja) 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3578262B2 (ja) * 1999-04-06 2004-10-20 日東電工株式会社 半導体チップの樹脂封止方法及びその方法に使用する離型フィルム
JP3518412B2 (ja) 1999-04-22 2004-04-12 松下電器産業株式会社 トレイフィーダによる電子部品の供給方法
JP2000307221A (ja) 1999-04-26 2000-11-02 Sony Corp 電子部品の電気接続方法
JP3780122B2 (ja) 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
US6537858B1 (en) * 1999-08-09 2003-03-25 Rohm Co., Ltd. Method for manufacturing semiconductor device
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
JP3878781B2 (ja) 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152646A (ja) * 1990-10-17 1992-05-26 Mitsubishi Electric Corp 半導体集積回路
JPH04196349A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 樹脂封止型半導体装置
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH0595078A (ja) * 1991-10-02 1993-04-16 Nec Corp 樹脂封止型半導体装置
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH10200038A (ja) * 1996-12-28 1998-07-31 Lg Semicon Co Ltd ボトムリード半導体パッケージ及びその製造方法
JPH1126648A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置およびそのリードフレーム
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP2000133762A (ja) * 1998-10-28 2000-05-12 Hitachi Ltd 半導体装置およびその製造方法
JP2001077274A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077287A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置用リードフレーム
JP2001185567A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体装置およびその製造方法
JP2001189402A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 半導体装置およびその製造方法
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258652A (ja) * 2001-12-14 2008-10-23 Renesas Technology Corp 半導体装置の製造方法
JP2005217032A (ja) * 2004-01-28 2005-08-11 Denso Corp 半導体装置
WO2006022024A1 (ja) * 2004-08-24 2006-03-02 Renesas Technology Corp. 半導体装置の製造方法
JP2010045265A (ja) * 2008-08-15 2010-02-25 Techwin Opto-Electronics Co Ltd Ｌｅｄリードフレームの製造方法
JP4531830B2 (ja) * 2008-08-15 2010-08-25 特新光電科技股▲分▼有限公司 Ｌｅｄリードフレームの製造方法
US8476113B2 (en) 2010-07-06 2013-07-02 Renesas Electronics Corporation Method of manufacturing semiconductor device
WO2015111623A1 (ja) * 2014-01-22 2015-07-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015159273A (ja) * 2014-01-22 2015-09-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016025120A (ja) * 2014-07-16 2016-02-08 大日本印刷株式会社 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP2018037610A (ja) * 2016-09-02 2018-03-08 大日本印刷株式会社 リードフレームおよび半導体装置

Also Published As

Publication number Publication date
US7507606B2 (en) 2009-03-24
US20040232528A1 (en) 2004-11-25
US20030111717A1 (en) 2003-06-19
CN1424757A (zh) 2003-06-18
JP4173346B2 (ja) 2008-10-29
US20060240600A1 (en) 2006-10-26
KR20030051222A (ko) 2003-06-25
TW571421B (en) 2004-01-11
US7160759B2 (en) 2007-01-09
US6809405B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US7019388B2 (en) Semiconductor device
JP4095827B2 (ja) 半導体装置
KR20060042872A (ko) 반도체장치의 실장 방법
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2000188366A (ja) 半導体装置
JP3866127B2 (ja) 半導体装置
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JP2004172647A (ja) 半導体装置
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077282A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080813

R150 Certificate of patent or registration of utility model

Ref document number: 4173346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees