DE102019202717A1 - Flex-folien-package mit erweiterter topologie - Google Patents

Flex-folien-package mit erweiterter topologie Download PDF

Info

Publication number
DE102019202717A1
DE102019202717A1 DE102019202717.2A DE102019202717A DE102019202717A1 DE 102019202717 A1 DE102019202717 A1 DE 102019202717A1 DE 102019202717 A DE102019202717 A DE 102019202717A DE 102019202717 A1 DE102019202717 A1 DE 102019202717A1
Authority
DE
Germany
Prior art keywords
package
electronic component
film
connection pad
package connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102019202717.2A
Other languages
English (en)
Inventor
Robert FAUL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102019202717.2A priority Critical patent/DE102019202717A1/de
Publication of DE102019202717A1 publication Critical patent/DE102019202717A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein folienbasiertes Package (10) mit mindestens einem Foliensubstrat (11) mit einer darauf angeordneten elektrisch leitfähigen Schicht (12), die strukturiert ist, um eine erste Leiterbahnstruktur (12a) und eine zweite Leiterbahnstruktur (12b) bereitzustellen, und mit mindestens einem elektronischen Bauelement (13). Das folienbasierte Package (10) weist ferner eine Vielzahl von Package-Anschlusspads (17a, 17b) auf, wobei die Package-Anschlusspads (17a,17b) lateral zu derselben Seite des elektronischen Bauelements (13) benachbart angeordnet und dabei lateral von dem elektronischen Bauelement (13) beabstandet sind, und wobei die Package-Anschlusspads (17a, 17b) in einer mindestens zweireihigen Anordnung (8a/8b) angeordnet sind, in der das erste Package-Anschlusspad (17a) einen größeren lateralen Abstand (L) zu derselben Seite des elektronischen Bauelements (13) aufweist als das zweite Package-Anschlusspad (17b).

Description

  • Die Erfindung betrifft ein folienbasiertes Package für ein elektronisches Bauelement, und insbesondere ein ultradünnes Flex-Folien-Package mit einer erweiterten Topologie, wobei mehrere Package-Anschlusspads mindestens in zwei Reihen mit unterschiedlichen Abständen zu dem elektronischen Bauelement angeordnet sind.
  • Ein sehr großer Anteil an elektronischen Bauelementen ist mit standardisierten Gehäusen im Markt verfügbar. Hierzu zählen beispielsweise SMD-Gehäuse (SMD - engl.: Surface Mount Device) oder QFN-Gehäuse (QFN - engl. Quad Flat No Leads) sowie zahlreiche weitere standardisierte Formen, wie beispielsweise CSP: Chip-Size Package und BGA: Ball Grid Array.
  • So gibt es beispielsweise zu den jeweiligen Gehäusen, die auch als Packages bezeichnet werden, entsprechende Standardisierungen, um die Geometrie der Gehäuse in Breite, Länge und Höhe zu definieren. Des Weiteren werden die Geometrien der elektrischen Kontaktstellen (Anschluss-Pads) definiert, an denen der Signalpfad von der Systemumgebung, zum Beispiel von einer Leiterplatte, zu einem innen liegenden Halbleiterbauelement, wie zum Beispiel einem Chip, verläuft.
  • Um Kompatibilität der Signalpfade bei gleichen Funktionalitäten von Bauelementen gleicher Standardisierung aber unterschiedlicher Hersteller zu gewährleisten, muss die Reihenfolge und geometrische Lage der Anschluss-Pads der jeweiligen Standardisierungs-Definition folgen.
  • Beispielsweise sind QFN-Packages am Markt etabliert. Zu diesen Gehäusen für Halbleiterchips gibt es auch Ausbildungsformen mit Bezeichnungen wie TQFN (engl. Thin QFN), die dünner als Normal-QFN sind.
  • Gemeinsames Merkmal dieser Gehäuse ist die Montagerahmen-Topologie (lead-frame), die beispielsweise bei dual-inline-artigen Ausbildungsformen entlang von zwei Außenkanten und bei quad-artigen Ausbildungsformen entlang von vier Außenkanten des Gehäuses angeordnet sind. Die Gehäusedicke bewegt sich typischerweise im Bereich von 0,5 mm bis 2,5 mm.
  • Die Evolution dieser Gehäuse lässt sich in der JEDEC MO220 Standardisierungsschrift nachvollziehen anhand von den Parametern I/O-Pad-Breite (≥ 200 µm) und I/O-Pad-Abstand (≥ 200 µm). Ein Grund für diese Begrenzung kann sein, dass die Lead-frames Stanzteile sind und die Stanzwerkzeuge mit Geometrien unter 200 µm zunehmend in Machbarkeitsschwierigkeiten geraten.
  • Eine zweite Evolution bei den Halbleiterbauelementen (z.B. Chips) besteht darin, dass die Anzahl der IC-Kontaktstellen (IC - engl.: Integrated Circuit), beziehungsweise IC-Pads, teilweise auf über mehrere Hundert Stück pro Chip ansteigt, wobei sich die geometrische Größe der IC-Pads und der Abstand zwischen den IC-Pads verkleinert. Die Summe aus Größe der IC-Pads und deren Abstand nennt man Pad-Pitch.
  • Die elektrische Kontaktierung von solchen Halbleiterchips mit IC-Pads auf kleinstem Raum wird selbst mit modernsten Drahtbondtechnologien immer schwieriger. Zudem bilden Bonddrähte bei steigenden Signalbandbreiten eine Dämpfung oder Veränderung der Signalform, zum Teil in Wechselwirkung mit Nachbar-Bonddrähten, deren Lage zueinander durch die feinmechanischen Bondmaschinen nicht toleranzfrei ist.
  • Mit hochentwickelten Packages, sogenannten advanced packages, soll den Forderungen von Industrie und Markt Rechnung getragen werden, die Größe und vor allem die Bauhöhe von elektronischen Baugruppen kontinuierlich zu reduzieren und gleichzeitig ihre Leistungsfähigkeit bei sinkenden Kosten zu erhöhen.
  • Eine gemeinsame Eigenschaft der oben aufgezählten standardisierten Gehäuseformen besteht darin, dass die Gehäuse-Höhe häufig mehr als 300 µm beträgt und dass keine nennenswerte Biegbarkeit des Gehäuses vorhanden ist.
  • Daher wäre es wünschenswert, ein Gehäuse beziehungsweise ein Package bereitzustellen, dessen Gehäuse-Bauhöhe auf ein Niveau reduziert ist, das mit standardisierten Gehäusen (z.B. SMD- oder QFN-Gehäusen) bisher nicht geboten wird und dennoch die Gehäuse-Kantenlängen geringer zu halten für steigende I/O-Anzahlen, als das mit gängigen Packages, insbesondere QFN-Packages, möglich ist.
  • Des Weiteren wäre es wünschenswert ein dünnes Gehäuse bereitzustellen, sodass das Systemsubstrat mitsamt dem darauf montierten Gehäuse eine gewisse Biegsamkeit beziehungsweise Flexibilität aufweist, die besser ist, als dies derzeitig bei Systemen mit standardisierten Gehäusen (z.B. SMD- oder QFN-Gehäusen) auf Leiterplatten der Fall ist. Der Begriff Biegsamkeit bezieht sich auf Formveränderungen von planer Fläche zu einer zylindrischen Krümmung, nicht jedoch zu einer kalottenartigen Verformung. Zylindrische Krümmung kommt beispielsweise in Biegespezifikationen von Smart Cards vor.
  • Um der Zielsetzung von ultradünnen Packages (mit Gesamtdicken < 150 µm) zu folgen und zudem den Kostenstrukturforderungen der Herstellung im Wettbewerb zu etablierten Packaging-Fabrikationen nahe zu kommen, sind wenige Prozessschritte, eine effiziente Reihenfolge von Prozessschritten und wenig kostenverursachendes Material gewünscht.
  • Daher wird ein folienbasiertes Package mit den Merkmalen von Anspruch 1 vorgeschlagen. Ausführungsformen und weitere vorteilhafte Aspekte dieses folienbasierten Packages sind in den jeweils abhängigen Patentansprüchen genannt.
  • Das erfindungsgemäße folienbasierte Package weist mindestens ein Foliensubstrat mit einer darauf angeordneten elektrisch leitfähigen Schicht auf. Die elektrisch leitfähige Schicht ist dabei derart strukturiert, dass eine erste Leiterbahnstruktur und eine zweite Leiterbahnstruktur erzeugt werden. Das folienbasierte Package weist ferner mindestens ein elektronisches Bauelement mit einer Bauelement-Anschlussseite auf, wobei die Bauelement-Anschlussseite mindestens ein erstes Bauelement-Anschlusspad und ein zweites Bauelement-Anschlusspad aufweist. Das elektronische Bauelement ist Bonddraht-los in Flip-Chip Montagetechnik auf der elektrisch leitfähigen Schicht montiert, sodass die Bauelement-Anschlussseite des elektronischen Bauelements der elektrisch leitfähigen Schicht gegenüberliegend angeordnet ist. Das folienbasierte Package weist außerdem eine Vielzahl von an einer Package-Anschlussseite angeordneten Package-Anschlusspads zum elektrischen Kontaktieren des Packages auf, wobei ein erstes Package-Anschlusspad mit der ersten Leiterbahnstruktur und ein zweites Package-Anschlusspad mit der zweiten Leiterbahnstruktur in Kontakt sind, sodass sich ein erster Signalpfad zwischen dem ersten Package-Anschlusspad und der ersten Leiterbahnstruktur und dem ersten Bauelement-Anschlusspad ausbildet, und sodass sich ein zweiter Signalpfad zwischen dem zweiten Package-Anschlusspad und der zweiten Leiterbahnstruktur und dem zweiten Bauelement-Anschlusspad ausbildet. Somit ist das elektronische Bauelement mittels der ersten und zweiten Package-Anschlusspads von der dem elektronischen Bauelement zugewandten Seite des Foliensubstrats her elektrisch kontaktierbar. Das Foliensubstrat weist einen ersten Folienabschnitt und einen zweiten Folienabschnitt auf. An dem ersten Folienabschnitt befinden sich das erste Package-Anschlusspad und das zweite Package-Anschlusspad. An dem zweiten Folienabschnitt befindet sich das elektronische Bauelement. Der erste Folienabschnitt und der zweite Folienabschnitt erstrecken sich entlang einer gemeinsamen planen Folienebene. Zwischen dem ersten Folienabschnitt und dem zweiten Folienabschnitt ist eine Vergussmasse angeordnet, die die Vielzahl von Package-Anschlusspads umgibt sowie das mindestens eine elektronische Bauelement bedeckt und gegenüber der Umwelt abgrenzt. Das erste Package-Anschlusspad und das zweite Package-Anschlusspad sind jeweils lateral zu derselben Seite des elektronischen Bauelements benachbart angeordnet und dabei lateral von dem elektronischen Bauelement beabstandet. Erfindungsgemäß sind das erste Package-Anschlusspad und das zweite Package-Anschlusspad in einer mindestens zweireihigen Anordnung angeordnet, in der das erste Package-Anschlusspad einen größeren lateralen Abstand zu derselben Seite des elektronischen Bauelements aufweist als das zweite Package-Anschlusspad. Das heißt, das erfindungsgemäße folienbasierte Package weist eine Topologie auf, in der die Package-Anschlusspads mehrreihig, d.h. in mindestens zwei Reihen, neben ein und derselben Seite des elektronischen Bauelements angeordnet sind. In anderen Worten können gegenüber von ein und derselben Außenseite des elektronischen Bauelements mehrere Reihen von Package-Anschlusspads angeordnet sein, und zwar in jeweils unterschiedlichen lateralen Abständen zu ebendieser Außenseite des elektronischen Bauelements.
  • Konventionelle Package-Anschlusspads sind für gewöhnlich einreihig um das elektronische Bauelement herum im Bereich der äußeren Kanten eines Packages angeordnet. Bei einer Erhöhung der Anzahl an Package-Anschlusspads müssen die Kantenlängen der Packages zwangsläufig länger werden, um die erhöhte Anzahl an Package-Anschlusspads beherbergen zu können. Damit erhöht sich jedoch zwangsläufig die Länge der einreihigen Reihe von Package-Anschlusspads und somit steigen zwangsläufig auch die lateralen Abmessungen bzw. der Footprint des Packages. Anders herum sinkt bei einer Verkleinerung des Footprints eines Packages wiederum der für die Package-Anschlusspads zur Verfügung stehende Platz. Mit der erfindungsgemäßen mehrreihigen Konfiguration hingegen können trotz einer erheblichen Reduzierung des Footprints des Packages deutlich mehr Package-Anschlusspads vorgesehen werden als bei konventionellen einreihigen Anordnungen, da die erhöhte Anzahl an Package-Anschlusspads auf mehrere lateral bzw. radial zueinander beabstandete Reihen verteilt wird. Dadurch sinkt der Platz, den die Package-Anschlusspads auf dem Package-Substrat einnehmen erheblich. Zudem können die erfindungsgemäßen folienbasierten Packages dabei dennoch die Anforderungen an gängige Standardisierungen erfüllen.
  • Ausführungsbeispiele sehen vor, dass das Foliensubstrat eine Folienschichtdicke DF aufweist, die kleiner als 130 µm ist. Alternativ oder zusätzlich sehen weitere Ausführungsbeispiele vor, dass die erste elektrisch leitfähige Schicht eine Schichtdicke DL aufweist, die kleiner als 20 µm ist. Alternativ oder zusätzlich sehen weitere Ausführungsbeispiele vor, dass das elektronische Bauelement eine Bauteildicke DC aufweist, die kleiner als 60 µm ist. Alternativ oder zusätzlich sehen weitere Ausführungsbeispiele vor, dass das folienbasierte Package eine Gesamtdicke DP aufweist, die kleiner als 300 µm ist.
  • Somit wird ein ultradünnes Package bereitgestellt, welches spezifische Kriterien aus gängigen Standardisierungen erfüllt und dabei eine deutlich geringere Bauhöhe als derzeit erhältliche Packages aufweist. Dies ist aufgrund der reduzierten Schichtdicken im Schichtaufbau des Packages, und hierbei insbesondere aufgrund des speziellen Substrats in Form einer Folie realisierbar, wodurch das gesamte Package zudem flexibel wird.
  • Einige Ausführungsbeispiele sind exemplarisch in der Zeichnung dargestellt und werden nachstehend erläutert. Es zeigen:
    • 1 ein Diagramm zur Verdeutlichung der benötigten Vergrößerung der Package-Geometrie in Abhängigkeit einer steigenden Anzahl von Package-Anschlusspads,
    • 2A eine schematische Draufsicht auf eine Topologie mit einreihiger Konfiguration gemäß dem Stand der Technik,
    • 2B eine schematische Draufsicht auf eine Topologie mit zweireihiger Konfiguration gemäß einem Ausführungsbeispiel,
    • 3 eine schematische seitliche Schnittansicht eines folienbasierten Packages gemäß einem Ausführungsbeispiel,
    • 4A-4F schematische seitliche Schnittansichten zur Darstellung eines Herstellungsverfahrens eines folienbasierten Packages gemäß einem Ausführungsbeispiel,
    • 5 eine schematische seitliche Schnittansicht eines folienbasierten Packages gemäß einem Ausführungsbeispiel zur Darstellung eines Signalpfads,
    • 6 eine schematische seitliche Schnittansicht eines folienbasierten Packages gemäß einem Ausführungsbeispiel mit einer Durchkontaktierung,
    • 7 eine schematische seitliche Schnittansicht eines folienbasierten Packages gemäß einem Ausführungsbeispiel mit einer Medienzugangsöffnung, und 8 ein Blockdiagramm für ein Verfahren zum Herstellen eines folienbasierten Packages gemäß einem Ausführungsbeispiel.
  • Im Folgenden werden Ausführungsbeispiele mit Bezug auf die Figuren näher beschrieben, wobei Elemente mit derselben oder ähnlichen Funktion mit denselben Bezugszeichen versehen sind.
  • Verfahrensschritte, die in einem Blockdiagramm dargestellt und mit Bezugnahme auf das selbige erläutert werden, können auch in einer anderen als der abgebildeten beziehungsweise beschriebenen Reihenfolge ausgeführt werden. Außerdem sind Verfahrensschritte, die ein bestimmtes Merkmal einer Vorrichtung betreffen mit ebendiesem Merkmal der Vorrichtung austauschbar, was ebenso anders herum gilt.
  • Außerdem wird hierin ein standardisiertes Gehäuse exemplarisch am Beispiel von einem SMD-Gehäuse oder einem QFN-Gehäuse beschrieben. Die Erfindung betrifft aber auch Gehäuseformen, die anderen Standardisierung folgen.
  • Das erfindungsgemäße folienbasierte Package wird hierin auch als Folien-Package oder Flex-Folien-Package bezeichnet. Außerdem werden die Begriffe Package und Gehäuse hierin synonym verwendet. Der Begriff ultradünn in Bezug auf das folienbasierte Package bezieht sich auf Dicken unterhalb von 300 µm, vorzugsweise auf Dicken unterhalb von 200 µm und weiter bevorzugt auf Dicken unterhalb von 150 µm. Die Dicke entspricht einem Schichtdickenaufbau des folienbasierten Packages senkrecht zur Haupterstreckungsrichtung des Foliensubstrats bzw. senkrecht zur Folienebene. Substrate mit Schichtdicken unterhalb von 130 µm werden im Sinne der vorliegenden Beschreibung auch als Foliensubstrate bezeichnet.
  • Als nicht-limitierendes Beispiel eines elektronischen Bauelements werden Chips, beziehungsweise Halbleiterchips, genannt. Im Beschreibungstext ist beispielsweise von Chips die Rede, die in einem Flex-Folien-Package eingebettet sind. Innerhalb der Bezeichnung „Chip“ sind Ausbildungsformen mit Silizium-Material, sonstigen Halbleitersubstraten, Dünnglas oder Folienmaterial zu verstehen. Insbesondere soll nicht vernachlässigt werden, dass anstelle eines „Chips“ auch ein Folienbauelement vorhanden sein kann. Ein Folienbauelement mit einer Foliendicke von beispielsweise 25 µm liegt im Definitionsbereich für die Nomenklatur „dünne Chips“. Da die Fertigungsanforderungen für Strukturen auf dem Folien-Chip anders sein können als die Fertigungsanforderungen für die Package-Herstellung, kann es durchaus sinnvoll sein, einen Folien-Chip in ein Flex-Package einzubetten.
  • Das elektronische Bauelement kann optional eine sensorische Funktionalität bereitstellen. Nicht-limitierende Beispiele für sensorische Funktionen auf einem Foliensubstrat könnten Interdigital-Kondensator-Strukturen, amperometrische Elektroden, Widerstandsmäander, lichtempfindliche, feuchteempfindliche, gassensitive, pH-sensitive Schichten oder bioanalytische Schichten sein.
  • 1 zeigt eine der Erfindung zugrundeliegende Problematik bei der Herstellung von Packages beziehungsweise Gehäusen für elektronische Bauelemente, z.B. für Halbleiterchips. Das in 1 abgebildete Diagramm zeigt die Vergrößerung der Abmessungen von Außenkanten herkömmlicher Packages mit quadratischer Bauform in Abhängigkeit von einer Erhöhung der Anzahl von Package-Anschlusspads.
  • Grundlegend ist in einer gemeinsamen Betrachtung der Evolution von IC-Technologien und Packages die Differenz in den Geometrien seitens der Bauelement-Anschlusspads (z.B. IC-Pads) gegenüber den Package-Anschlusspads. Dies führt beispielsweise für die QFN-Topologie unausweichlich zu der in 1 ersichtlichen Abschätzung. Ersichtlich ist aus dem Diagramm, dass die Außenkantenlänge eines in erster Näherung als quadratisch angenommenen Gehäuses (oberste Linie mit größter Steigung) deutlich stärker wächst als die Abmessungen von Chips, die mit einem Pad-Pitch von 70 µm bis 110 µm modelliert sind.
  • 2A zeigt beispielsweise ein Package 1 nach dem Stand der Technik, wobei dieses Package 1 eine einreihige Konfiguration von Package-Anschlusspads 7a, 7b, 7c, 7d aufweist. Das heißt, entlang von mindestens einer lateralen Außenkontur des Packages 1 ist genau eine Reihe von Package-Anschlusspads 7a, 7b, 7c, 7d angeordnet. In dem in 2A gezeigten Beispiel ist entlang von allen vier Außenkonturen des quadratischen Packages 1 jeweils genau eine Reihe 8a, 8b, 8c, 8d von Package-Anschlusspads 7a, 7b, 7c, 7d angeordnet.
  • Es ist nachvollziehbar, dass mit steigender Anzahl aber gleichbleibenden Abmessungen der Package-Anschlusspads 7a, 7b, 7c, 7d mehr Platz zum Anordnen der Package-Anschlusspads 7a, 7b, 7c, 7d benötigt wird. Dies führt gemäß dem Stand der Technik allerdings dazu, dass die in der einreihigen Konfiguration angeordneten Reihen 8a, 8b, 8c, 8d von Package-Anschlusspads 7a, 7b, 7c, 7d verlängert werden müssen, und dies führt wiederum dazu, dass die Kantenlängen der Außenkonturen des Packages 1 verlängert werden müssen. Im Ergebnis führt dies zwangsläufig zu größeren lateralen Abmessungen bzw. zu einem größeren Footprint des Packages 1.
  • Diese Problematik wird mit dem erfindungsgemäßen folienbasierten Package mittels der mehrreihigen Konfiguration bzw. Anordnung von Package-Anschlusspads adressiert.
  • 2B zeigt ein nicht limitierendes Ausführungsbeispiel eines solchen erfindungsgemäßen folienbasierten Packages 10.
  • Wie zu erkennen ist, weist das folienbasierte Package 10 eine Vielzahl von Package-Anschlusspads 17a-17h auf. Die Package-Anschlusspads 17a-17h sind entlang von mindestens einer lateralen Außenkontur 9 des Packages 10 und/oder entlang von mindestens einer lateralen Außenkontur 6 des elektronischen Bauelements 13 angeordnet. Optional kann eine Vielzahl von Package-Anschlusspads 17a-17h, wie in 2B beispielhaft angedeutet, lateral um das gesamte elektronische Bauelement 13 herum angeordnet sein.
  • Im Gegensatz zum Stand der Technik (2A) weist das Package 10 jedoch eine zweireihige Konfiguration bzw. Anordnung auf, das heißt die Package-Anschlusspads 17a-17h sind jeweils in zwei lateral zueinander versetzten Reihen 8a/8b; 8c/8d; 8e/8f; 8g/8h entlang von mindestens einer lateralen Außenkontur 6 des elektronischen Bauelements 13, und optional um das gesamte elektronische Bauelement 13 herum, angeordnet.
  • Beispielsweise können eine erste Vielzahl von Package-Anschlusspads 17a in einer ersten Reihe 8a und eine zweite Vielzahl von Package-Anschlusspads 17b in einer parallel dazu versetzten zweiten Reihe 8b angeordnet sein. Beide Reihen 8a, 8b sind jedoch gegenüberliegend von ein und derselben lateralen Außenkontur 6 des elektronischen Bauelements 13 angeordnet. Somit bilden die erste und die zweite Reihe 8a, 8b eine zweireihige Anordnung 8a/8b, die sich entlang von zumindest einer ersten lateralen Außenseite 6 des elektronischen Bauelements 13 und/oder entlang von zumindest einer ersten lateralen Außenkontur 9 des Packages 10 erstreckt.
  • Gemäß einem denkbaren Ausführungsbeispiel kann mindestens eine der ersten und zweiten Reihen 8a, 8b aus der zweireihigen Anordnung 8a/8b parallel zu mindestens einer lateralen Außenkontur 9 des Packages 10 und/oder parallel zu mindestens einer lateralen Außenkontur 6 des elektronischen Bauelements 13 verlaufen.
  • Alternativ oder zusätzlich können weitere Package-Anschlusspads 17c/17d, 17e/17f; 17g/17h ebenfalls in einer zweireihigen Konfiguration 8c/8d; 8e/8f; 8g/8h gegenüberliegend von einer jeweils anderen lateralen Außenkontur des elektronischen Bauelements 13 angeordnet sein.
  • Wie in 2B zu sehen ist, ist die jeweils erste Reihe 8a, 8c, 8e, 8g einer zweireihigen Anordnung 8a/8b; 8c/8d; 8e/8f; 8g/8h lateral weiter von dem mittig angeordneten elektronischen Bauelement 13 beabstandet als die jeweils zweite Reihe 8b, 8d, 8f, 8h der entsprechenden zweireihigen Anordnung 8a/8b; 8c/8d; 8e/8f; 8g/8h. In anderen Worten ist die jeweils zweite Reihe im Vergleich zur jeweils ersten Reihe nach innen versetzt angeordnet.
  • Außerdem können, wie ebenfalls in 2B ersichtlich, die ein oder mehreren zweireihigen Anordnungen 8a/8b; 8c/8d; 8e/8f; 8g/8h in radialer Richtung (vom elektronischen Bauelement 13 ausgehend betrachtet) in einem Bereich zwischen einer lateralen Außenseite 6 des elektronischen Bauelements 13 und einer dieser gegenüberliegenden lateralen Außenseite 9 des Packages 10 angeordnet sein.
  • Außerdem können die einzelnen Package-Anschlusspads 17a-17h einer jeweiligen zweireihigen Anordnung 8a/8b; 8c/8d; 8e/8f; 8g/8h, wie in 2B abgebildet, seitlich zueinander versetzt angeordnet sein. 2B zeigt beispielhaft einen Schachbrettmuster-Versatz, wobei andere Geometrien eines gegenseitigen Versatzes ebenso denkbar wären.
  • Eine weitere denkbare (hier nicht dargestellte) Ausführungsform sieht vor, dass eine erste mindestens zweireihige Anordnung 8a/8b von Package-Anschlusspads 17a, 17b und eine zweite mindestens zweireihige Anordnung 8e/8f von Package-Anschlusspads 17e, 17f im Sinne einer Dual-Inline-Konfiguration angeordnet sind, wobei die erste mindestens zweireihige Anordnung 8a/8b entlang von einer ersten lateralen Außenkontur 6 des elektronischen Bauelements 13 angeordnet ist, und wobei die zweite mindestens zweireihige Anordnung 8e/8f entlang von einer der ersten lateralen Außenkontur 6 gegenüberliegenden zweiten lateralen Außenkontur 6' des elektronischen Bauelements 13 angeordnet ist. Eine solche Dual-Inline Konfiguration sieht vor, dass genau zwei solcher zweireihigen Anordnungen 8a/8b und 8e/8f vorhanden und in der oben beschriebenen Art und Weise angeordnet sind.
  • Erfindungsgemäß kann das folienbasierte Package 10 auch eine mehr als zweireihige Anordnung aufweisen, wobei entlang von zumindest einer lateralen Außenseite 6 des folienbasierten Packages 10 mehrere Package-Anschlusspads in drei oder mehr Reihen angeordnet wären.
  • Aufgrund der erfindungsgemäßen zwei- oder mehrreihigen Anordnung von Package-Anschlusspads 17a-17h auf einem ultradünnen Foliensubstrat kann ein ultradünnes folienbasiertes Package 10 mit deutlich kleinerem Footprint als bei herkömmlichen einreihigen Konfigurationen bereitgestellt werden. Die in 2B beispielhaft abgebildete Ausführungsform eines erfindungsgemäßen folienbasierten Packages 10 weist beispielsweise einen um ca. 50% verkleinerten Footprint gegenüber dem in 2A abgebildeten Stand der Technik mit einreihiger Anordnung auf, bei gleicher Anzahl an unterzubringenden Package-Ansch lusspads.
  • In anderen Worten ist bei gleichbleibendem Footprint der Packages 1, 10 die Dichte der Package-Anschlusspads 17a-17h (z.B. I/O-Pads) im Vergleich zum Stand der Technik deutlich erhöht, und dadurch ist wiederum die eingangs genannte Aufgabenstellung einer kleineren Package-Abmessung für eine höhere Anzahl von Package-Anschlusspads gelöst.
  • Die erfindungsgemäße Topologie mit zwei- oder mehrreihig angeordneten Package-Anschlusspads 17a-17h kann beispielsweise innerhalb der Systematik der JEDEC-Standardisierung implementiert werden. Die in den 2A und 2B zu Visualisierungszwecken gewählten Geometrien entsprechen in etwa der Situation für QFN-Pads mit 200 µm Breite und 200 µm Abstand. Die Visualisierungsskizzen zeigen, dass die Package-Fläche der erfindungsgemäßen Topologie (2B) nur ca. 50% der Fläche der Standard-QFN-Anordnung (2A) entspricht.
  • 3 zeigt eine schematische seitliche Schnittansicht eines folienbasierten Packages 10 gemäß einem weiteren Ausführungsbeispiel. Das folienbasierte Package 10 weist mindestens ein Foliensubstrat 11 auf. Das Foliensubstrat weist eine erste Seite 111 und eine gegenüberliegend angeordnete zweite Seite 112 auf. Auf dem Foliensubstrat 11, genauer gesagt auf der ersten Seite 111 des Foliensubstrats 11, ist eine elektrisch leitfähige Schicht 12 angeordnet. Die elektrisch leitfähige Schicht 12 ist derart strukturiert, dass eine erste Leiterbahnstruktur 12a und eine zweite Leiterbahnstruktur 12b entstehen (siehe auch 2B). Die elektrisch leitfähige Schicht 12 weist elektrisch leitfähiges Material auf. Bei der elektrisch leitfähigen Schicht 12 kann es sich beispielsweise um eine Metallisierung handeln.
  • Die Begriffe „leitfähige Schicht“ und „Metallisierung“ unterscheiden sich dadurch, dass eine Metallisierung eben aus einem metallischen Werkstoff besteht (z.B. Aluminium, Kupfer, Chrom, Nickel, Gold), während eine leitfähige Schicht elektrisch endlich niederohmige Partikel in einem Materialverbund aufweisen kann (z.B. Silberpartikel in einem Pastenmaterial oder µm-kleine Kügelchen aus nicht oder gering leitfähigem Material mit leitfähiger Oberflächenbeschichtung). Im Sinne der vorliegenden Offenbarung bildet der Begriff „leitfähige Schicht“ den Oberbegriff für beide Varianten, d.h. sowohl für eine elektrisch leitfähige Schicht als auch für eine Metallisierung.
  • Das folienbasierte Package 10 weist mindestens ein elektronisches Bauelement 13 auf. Das elektronische Bauelement 13 kann beispielsweise ein aktives oder ein passives elektronisches Bauelement sein. Das elektronische Bauelement 13 kann beispielsweise ein Halbleiterchip sein. Das elektronische Bauelement 13 weist eine Bauelement-Anschlussseite 15 auf. Die Bauelement-Anschlussseite 15 weist ein erstes Bauelement-Anschlusspad 14a und ein zweites Bauelement-Anschlusspad 14b zum elektrischen Kontaktieren des elektronischen Bauelements 13 auf. Da die Bauelement-Anschlusspads 14a, 14b hintereinander in einer Reihe angeordnet sein können, ist das zweite Bauelement-Anschlusspad 14b in der in 3 dargestellten Seitenansicht nicht zu sehen. Daher sei diesbezüglich nochmals auf die in 2B abgebildete Draufsicht verwiesen.
  • Das elektronische Bauelement 13 ist Bonddraht-los in Flip-Chip Montagetechnik auf der elektrisch leitfähigen Schicht 12 montiert, sodass die Bauelement-Anschlussseite 15 des elektronischen Bauelements 13 der elektrisch leitfähigen Schicht 12 gegenüberliegend angeordnet ist.
  • Das folienbasierte Package 10 weist eine Package-Anschlussseite 16 auf, von der aus das folienbasierte Package 10 elektrisch kontaktierbar ist. An der Package-Anschlussseite 16 ist eine Vielzahl von Package-Anschlusspads angeordnet, wobei beispielhaft ein erstes Package-Anschlusspad 17a und ein zweites Package-Anschlusspad 17b gezeigt sind. Die Package-Anschlusspads 17a, 17b dienen zum elektrischen Kontaktieren des Packages 10 und/oder des elektronischen Bauelements 13. Hierbei ist das erste Package-Anschlusspad 17a mit der ersten Leiterbahnstruktur 12a in Kontakt, sodass sich ein Signalpfad zwischen dem ersten Package-Anschlusspad 17a und der ersten Leiterbahnstruktur 12a und dem ersten Bauelement-Anschlusspad 14a ausbildet (siehe auch 2B). Außerdem ist das zweite Package-Anschlusspad 17b mit der zweiten Leiterbahnstruktur 12b in Kontakt, sodass sich ein Signalpfad zwischen dem zweiten Package-Anschlusspad 17b und der zweiten Leiterbahnstruktur 12b und dem zweiten Bauelement-Anschlusspad 14b ausbildet (siehe auch 2B). Somit ist das elektronische Bauelement 13 mittels des ersten und zweiten Package-Anschlusspads 17a, 17b von der dem elektronischen Bauelement 13 zugewandten ersten Seite 111 des Foliensubstrats 11 her elektrisch kontaktierbar.
  • Die Package-Anschlusspads 17a, 17b weisen eine anschlussseitige Anschluss- oder Kontaktfläche 20 auf. Zur besseren Kontaktierung kann optional eine Oberflächenvergütung dieser Kontaktflächen 20 vorhanden sein.
  • Das Foliensubstrat 11 weist einen ersten Folienabschnitt A1 auf, an dem das erste und das zweite Package-Anschlusspad 17a, 17b angeordnet sind. Das Foliensubstrat 11 weist einen zweiten Folienabschnitt A2 auf, an dem das elektronische Bauelement 13 angeordnet ist. Der erste Folienabschnitt A1 erstreckt sich von einer lateralen Außenseite des Foliensubstrats 11 hin zu einem innenliegenden Bereich des Foliensubstrats 11, bzw. in Richtung des elektronischen Bauelements 13. Der zweite Folienabschnitt A2 befindet sich innerhalb eines inneren Bereichs des Foliensubstrats 11 und ist von den lateralen Außenseiten des Foliensubstrats 11 beabstandet. Eine variable Grenze 131 zwischen den ersten und zweiten Folienabschnitten A1 , A2 befindet sich zwischen dem elektronischen Bauelement 13 und einem dem elektronischen Bauelement 13 nächstgelegenen Package-Anschlusspad 17a.
  • Das Foliensubstrat 11 erstreckt sich entlang einer Folienebene E. Die Folienebene E kann zentral durch das Foliensubstrat 11 hindurch verlaufen. Der erste Folienabschnitt A1 und der zweite Folienabschnitt A2 erstrecken sich entlang dieser Folienebene E. Das heißt, die einzelnen Folienabschnitt A1 , A2 sind in vertikaler Richtung (senkrecht zur Folienebene E) nicht zueinander versetzt.
  • Der erste Folienabschnitt A1 und der zweite Folienabschnitt A2 des Foliensubstrats 11 weisen eine im Wesentlichen gleichbleibende Schichtdicke auf. Alternative Ausführungsformen sehen vor, dass der erste Folienabschnitt A1 und der zweite Folienabschnitt A2 unterschiedliche Schichtdicken aufweisen.
  • Das folienbasierte Package 10 weist ferner eine zwischen dem ersten Folienabschnitt A1 und dem zweiten Folienabschnitt A2 angeordnete Vergussmasse 19 auf. Die Vergussmasse 19 umgibt die Vielzahl der Package-Anschlusspads 17a, 17b zumindest abschnittsweise. Vorzugsweise umgibt die Vergussmasse 19 die Package-Anschlusspads 17a, 17b lateral vollständig, mit Ausnahme einer Oberfläche bzw. der zuvor erwähnten Anschluss- oder Kontaktfläche 20 an der Package-Anschlussseite 16. Außerdem bedeckt die Vergussmasse 19 das mindestens eine elektronische Bauelement 13, vorzugsweise vollständig, und grenzt das elektronische Bauelement 13 gegenüber der Umwelt ab.
  • Wie in 3 deutlich zu erkennen ist, sind das erste Package-Anschlusspad 17a und das zweite Package-Anschlusspad 17b lateral zu derselben lateralen Außenkontur 6 des elektronischen Bauelements 13 benachbart angeordnet und dabei auch lateral von dem elektronischen Bauelement 13 beabstandet.
  • Erfindungsgemäß sind das erste Package-Anschlusspad 17a und das zweite Package-Anschlusspad 17b in einer mindestens zweireihigen Anordnung angeordnet, wie dies zuvor unter Bezugnahme auf 2B beispielhaft gezeigt beschrieben wurde. Das heißt, das erste Package-Anschlusspad 17a ist, vorzugsweise zusammen mit mehreren weiteren Package-Anschlusspads, in einer ersten Reihe 8a angeordnet, und das zweite Package-Anschlusspad 17b ist, vorzugsweise zusammen mit mehreren weiteren Package-Anschlusspads, in einer zweiten Reihe 8b angeordnet. Da es sich bei 3 um eine Seitenansicht handelt, sind die zuvor genannten mehreren weiteren Package-Anschlusspads hier nicht sichtbar, da sie in der jeweiligen Reihe 8a, 8b sozusagen hinter den jeweils sichtbaren ersten bzw. zweiten Package-Anschlusspads 17a, 17b angeordnet sind.
  • In 3 ist jedoch deutlich zu erkennen, dass das erste Package-Anschlusspad 17a einen größeren lateralen Abstand L1 zu derselben lateralen Außenkontur 6 des elektronischen Bauelements 13 aufweist als das zweite Package-Anschlusspad 17b, wobei der laterale Abstand des zweiten Package-Anschlusspads 17b mit Bezugszeichen L2 versehen ist. Das heißt, in der zweireihigen Konfiguration ist das erste Package-Anschlusspad 17a näher an einer lateralen Außenkontur 9 des Packages 10 angeordnet als das zweite Package-Anschlusspad 17b, und das zweite Package-Anschlusspad 17b ist wiederum näher an dem elektronischen Bauelement 13 angeordnet als das erste Package-Anschlusspad 17a. Selbiges gilt auch für die entsprechende erste Reihe 8a und zweite Reihe 8b. Das heißt, in der zweireihigen Konfiguration ist die erste Reihe 8a näher an einer lateralen Außenkontur 9 des Packages 10 angeordnet als die zweite Reihe 8b, und die zweite Reihe 8b ist wiederum näher an dem elektronischen Bauelement 13 angeordnet als die erste Reihe 8a.
  • Der unter Bezugnahme auf 3 beispielhaft beschriebene Aufbau, der in Dünnschichttechnik erfolgen kann, ergibt ein ultradünnes folienbasiertes Package 10, das flexibel ist und dabei dennoch spezifische Kriterien aus gängigen Standardisierungen erfüllen kann. Neben der Flexibilität gibt es weitere Unterschiede zu herkömmlichen Gehäuseformen. Beispielsweise sind Ball Grid Arrays (Abk.: BGA) bekannt, deren Package-Anschlusspads unterhalb des Chips angeordnet und somit nicht lateral davon beabstandet sind. Andere Formen von bekannten BGAs haben zwar Package-Pads außerhalb des Chip-Gebiets. Diese BGAs sind jedoch deutlich dicker als das hierin beschriebene folienbasierte Package 10, weshalb mit herkömmlichen Package-Designs die flexiblen und dünnen Eigenschaften des hierin beschriebenen folienbasierten Packages 10 nicht erreicht werden.
  • Gemäß bevorzugten Ausführungsbeispielen kann das gesamte folienbasierte Package 10 eine Gesamtdicke DP aufweisen, die kleiner als 300 µm ist. Dies bietet die Möglichkeit, dass sich das gesamte Package 10 flexibel verhält und sich elastisch verformbar biegen lässt. Biegsamkeit bezieht sich hierbei auf Formveränderungen einer planen Fläche zu einer zylindrischen Krümmung, nicht jedoch zu einer kalottenartigen Verformung. Eine zylindrische Krümmung kommt beispielsweise in Biegespezifikationen von Smart Cards vor.
  • Des Weiteren kann das Foliensubstrat 11 bevorzugt eine Folienschichtdicke DF aufweisen, die kleiner als 130 µm ist. Die erste elektrisch leitfähige Schicht 12 kann bevorzugt eine Schichtdicke DL aufweisen, die kleiner als 20 µm ist. Das elektronische Bauelement 13 kann bevorzugt eine Bauteildicke DC aufweisen, die kleiner als 60 µm ist.
  • Abgesehen davon sind bei herkömmlichen BGAs die Package-Pads in den Kreuzungspunkten einer Gitteranordnung angeordnet. Die Package-Anschlusspads des hierin beschriebenen folienbasierten Packages 10 weisen hingegen, wie zuvor unter Bezugnahme auf 2B beschrieben, einen schachbrettartigen Versatz auf, wobei die Package-Anschlusspads beispielsweise nur auf „schwarzen“ Feldern eines imaginären Schachbretts angeordnet wären.
  • In den 4A bis 4F ist beispielhaft ein Verfahrensablauf gezeigt, der beschreibt wie ein folienbasiertes Package 10 erzeugbar ist. Die 4A bis 4F sind rein schematischer Natur und nicht maßstäblich dargestellt, d.h. die Figuren sind geometrisch nicht so skaliert, wie in der realen Ausführung. Um die Schichtenfolge und die Angrenzungen von Schichten zueinander deutlich zu machen, sind die Schichtdicken vergrößert dargestellt. Die lateralen Abmessungen sind zum Teil verkürzt widergegeben.
  • In 4A ist ein Foliensubstrat 11 gezeigt. Das Foliensubstrat 11 weist eine erste Hauptseite 111 und eine gegenüberliegend angeordnete zweite Hauptseite 112 auf. Auf der Oberfläche der ersten Hauptseite 111 wird eine erste elektrisch leitfähige Schicht 12 aufgebracht, zum Beispiel mittels Abscheidung. Die elektrisch leitfähige Schicht 12 kann strukturiert werden, wodurch Abschnitte mit elektrisch niederohmigen Eigenschaften, beispielsweise Leiterbahnstrukturen 12a, 12b, 12c, 12d, entstehen. Unter „elektrisch niederohmig“ wird im Sinne der vorliegenden Offenbarung eine Größenordnung verstanden, die maximal im einstelligen Bereich Ohm pro Square liegt, wobei ein Square einem Quadrat als Teil der elektrisch leitfähigen Schicht 12 entspricht.
  • Erfindungsgemäß kann die elektrisch leitfähige Schicht 12 derart strukturiert sein, dass sich zumindest eine erste Leiterbahnstruktur 12a und eine zweite Leiterbahnstruktur 12b ergeben. Die Leiterbahnstrukturen 12a, 12b können sich, ausgehend von einem innenliegenden Abschnitt des Foliensubstrats 11, lateral nach außen zu einer ersten lateralen Außenseite 141 des Foliensubstrats 11 hin erstrecken (siehe auch 2B).
  • Alternativ oder zusätzlich kann die elektrisch leitfähige Schicht 12 derart strukturiert werden, dass sich eine dritte Leiterbahnstruktur 12c und eine vierte Leiterbahnstruktur 12d ergeben. Die dritte und vierte Leiterbahnstrukturen 12c, 12d können sich, ausgehend von einem innenliegenden Abschnitt des Foliensubstrats 11, lateral nach außen zu einer zweiten lateralen Außenseite 142 des Foliensubstrats 11 hin erstrecken.
  • Prinzipiell kann eine Vielzahl von Leiterbahnstrukturen 12a, 12b, 12c, 12d vorgesehen sein, wobei sich mindestens zwei Leiterbahnstrukturen 12a, 12b aus der Vielzahl von Leiterbahnstrukturen 12a, 12b, 12c, 12d ausgehend von einem innenliegenden Abschnitt des Foliensubstrats 11, lateral nach außen zu einer beliebigen lateralen Außenseite 141, 142 des Foliensubstrats 11 hin erstrecken. Im Falle eines viereckigen Packages 10 können sich die Leiterbahnstrukturen 12a, 12b, 12c, 12d prinzipiell zu einer, zu zwei, zu drei oder zu allen vier lateralen Außenseiten des Packages 10 bzw. des Foliensubstrats 11 hin erstrecken. Ganz unabhängig von der geometrischen Form des Packages 10 können sich die Leiterbahnstrukturen 12a, 12b, 12c, 12d prinzipiell zu einer, zu mehreren oder zu allen lateralen Außenseiten des Packages 10 bzw. des Foliensubstrats 11 hin erstrecken.
  • Die elektrisch leitfähige Schicht 12 kann derart strukturiert sein, dass Signalpfade separiert (d.h. elektrisch isoliert voneinander) von den Bauelement-Anschlusspads 14a, 14b (IC-Pads) resultierend nach außen in Richtung Rand des Folien-Packages 10 führen. Die elektrisch leitfähige Schicht 12 kann in sich aus mehreren, evtl. größenordnungsmäßig unterschiedlichen Schichtteilen bestehen, wobei die Grenzschicht zum Foliensubstrat 11 eine Eigenschaft für gute Haftfestigkeit der elektrisch leitfähigen Schicht 12 besitzen kann. Mit größenordnungsmäßig unterschiedlich wird hier beispielhaft eine Relation von 40 nm Haftschicht zu 400 nm bis 4.000 nm Dicke der elektrisch leitfähigen Schicht 12 bezeichnet. Solche Relationen können in den Schichtteilen der elektrisch leitfähigen Schicht 12 mehrfach vorkommen.
  • Auf der Oberfläche der gegenüberliegenden zweiten Hauptseite 112 des Foliensubstrats 11 kann optional eine Materialschicht 21 angebracht werden. Beispielsweise kann an der der elektrisch leitfähigen Schicht 12 gegenüberliegenden zweiten Hauptseite 112 des Foliensubstrats 11 eine äußere Beschichtung mit der Materialschicht 21 angebracht sein, die durch ihre Barriere-Eigenschaft gekennzeichnet sein kann gegen äußere Einwirkungen wie Feuchte oder elektromagnetische Strahlung wie beispielsweise Licht. Das heißt, die optionale Materialschicht 21 kann beispielsweise als eine Barrierebeschichtung zum Schutz gegen Feuchtigkeit oder gegen elektromagnetische Strahlung ausgestaltet sein. Besteht die Barriere-Eigenschaft in einer niederohmigen Leitfähigkeit, so kann die optionale Materialschicht 21 als elektrische Schirmung fungieren. Eine Schirmung ohne Anschluss an ein Versorgungsspannungspotential dient lediglich als Äquipotentialfläche oder als magnetische Schirmung, eine Schirmung mit Anschluss an ein Versorgungsspannungspotential hingegen stellt eine elektrische Wechselfeld-Schirmung dar.
  • Eine weitere beispielhafte Ausführungsform, die nachfolgend unter Bezugnahme auf 6 noch näher erläutert wird, sieht eine elektrische Verbindung (Durchkontaktierung bzw. Via 62) zwischen der optionalen Materialschicht 21 und der elektrisch leitfähigen Schicht 12 vor. Es kann ein einzelnes Via 62, oder es können mehr als ein Via vorhanden sein, wobei der geometrische Ort so wählbar ist, dass eben die gewünschte elektrische Verbindung mit einem strukturierten Gebiet (Leiterbahnstrukturen) in der elektrisch leitfähigen Schicht 12 entsteht. Die äußere Beschichtung 21 kann in sich aus mehreren Schichtteilen bestehen, wobei leitfähige und nicht leitfähige Schichtteile vorkommen können.
  • Zusammenfassend zeigt 4A also, dass auf einer Oberfläche 112 eines Foliensubstrats 11 (z.B. Oberseite) eine optionale Materialschicht 21 aufgebracht werden kann, und dass auf einer weiteren, zum Beispiel gegenüberliegenden, Oberfläche 111 des Foliensubstrats 11 (z.B. Unterseite) eine erste elektrisch leitfähige, strukturierte Schicht 12 (z.B. Metallisierung) erzeugt werden kann. Auf dem Foliensubstrat 11 wird also eine elektrisch leitfähige, strukturierte Schicht 12 erzeugt, die relativ dünn ist mit Werten in der Größenordnung von etwa 10 µm. Eine Größenordnung von etwa 10 µm bedeutet in konkreten Ausbildungsformen beispielsweise 4 µm oder 5 µm oder 6 µm oder 7 µm oder 8 µm oder 9 µm oder ≤12 µm.
  • 4B zeigt einen weiteren denkbaren Verfahrensschritt, wobei eine Vielzahl von (hier beispielhaft vier) Package-Anschlusspads 17a, 17b, 17c, 17d erzeugt wird. Hierfür kann beispielsweise eine zweite elektrisch leitfähige Schicht auf der ersten elektrisch leitfähigen Schicht 12 angeordnet, zum Beispiel abgeschieden, werden. Die zweite elektrisch leitfähige Schicht kann dann dementsprechend strukturiert werden, sodass die abgebildeten Package-Anschlusspads 17a, 17b, 17c, 17d entstehen. Die Package-Anschlusspads 17a, 17b, 17c, 17d sind auf der ersten elektrisch leitfähigen Schicht 12 angeordnet und galvanisch mit der ersten elektrisch leitfähigen Schicht 12 verbunden.
  • Beispielsweise sind das erste Package-Anschlusspad 17a auf der ersten Leiterbahnstruktur 12a, das zweite Package-Anschlusspad 17b auf der zweiten Leiterbahnstruktur 12b, das dritte Package-Anschlusspad 17c auf der dritten Leiterbahnstruktur 12c, und das vierte Package-Anschlusspad 17d auf der vierten Leiterbahnstruktur 12d angeordnet.
  • Zusammenfassend zeigt 4B also das Auftragen einer zweiten elektrisch leitfähigen Schicht auf der ersten elektrisch leitfähigen Schicht 12 bzw. auf dem Foliensubstrat 11. Mittels Strukturierungsverfahren kann die zweite elektrische leitfähige Schicht strukturiert werden, sodass eine strukturierte Schicht erzeugt wird, die die Funktion von Package-Anschlusspads 17a, 17b, 17c, 17d übernehmen kann. Die geometrische Anordnung dieser strukturierten zweiten elektrisch leitfähigen Schicht, beziehungsweise der Package-Anschlusspads 17a, 17b, 17c, 17d kann die Vorgaben von Standardisierungen erfüllen. Es wird also, in Wechselwirkung der Chip-Dicke mit der Gesamtanordnung eines ultradünnen Flex-Packages 10, eine weitere elektrisch leitfähige strukturierte Schicht erzeugt, die die Geometrien der Package-Anschlusspads 17a, 17b, 17c, 17d annehmen kann. Diese weitere elektrisch leitfähige Schicht kann zum Beispiel in einer additiven Galvanik-Technik erzeugt werden.
  • Wesentlicher Unterschied zu gängigen Lead-Frames in Packages ist, dass der Chip 13 nicht auf einem Lead-Frame angeordnet ist. Dies ist Teil der Lösung für die geringe Gesamtdicke des ultradünnen Flex-Packages 10.
  • Ein weiterer wesentlicher Unterschied ist die Biegbarkeit des elektronischen Bauelements 13 selbst. Dünnt man beispielsweise Silizium-Material auf weniger als größenordnungsmäßig etwa 50 µm herab, erhält das Silizium-Material eine gewisse biegbare Eigenschaft. Verringert man also beispielsweise die Dicke des Siliziumsubstrats eines Halbleiterchips 13 können Biegebeanspruchungen und Biegeradien so aufeinander abgestimmt werden, dass kein Si-Chip-Bruch auftritt aber dennoch eine Funktion erreicht wird, die von starren Bauelementen nicht geboten wird. In Anwendungen wie z.B. Smart Cards mit integrierter Elektronik kann diese Funktion wesentlich sein.
  • Die im Zusammenhang mit der Dünnung von Silizium genannte Begrifflichkeit „etwa 50 µm“ kann beispielsweise 60 µm oder 50 µm oder 40 µm oder 30 µm oder 15 µm oder sinngemäß ähnlich sein.
  • 4C zeigt die Anordnung eines solchen dünnen elektronischen Bauelements 13 auf dem Foliensubstrat 11. Das elektronische Bauelement 13 kann beispielweise eine integrierte Schaltung (IC: integrated circuit) oder einen Halbleiterchip aufweisen. Das elektronische Bauelement 13 wird elektrisch leitend mit der elektrisch leitfähigen Schicht 12 gekoppelt. Vorzugsweise weist das elektronische Bauelement 13 hierfür eine Vielzahl von Bauelement-Anschlusspads 14a, 14b, 14c, 14d auf, wobei je ein Bauelement-Anschlusspad 14a, 14b, 14c, 14d mit je einer Leiterbahnstruktur 12a, 12b, 12c, 12d und hierüber mit je einem Package-Anschlusspad 17a, 17b, 17c, 17d verbunden sein kann.
  • Dies kann beispielsweise mittels geeigneter Metallisierungen erfolgen. Beispielsweise können sich auf den Bauelement-Anschlusspads 14a, 14b, 14c, 14d (z.B. IC-Pads) Bump-Metallisierungen oder Pillars 22 befinden, die die Passivierungsoberfläche des elektronischen Bauelements 13 topographisch überragen.
  • Als Pillar wird beispielsweise eine metallische Struktur bezeichnet, deren laterale Abmessung kleiner als die Fläche eines Bauelement-Anschlusspads 14 (z.B. IC-Pad) ist und deren Höhe in der Größenordnung von z.B. 10 µm oder 15 µm oder 20 µm oder 25 µm oder 30 µm liegen kann.
  • Als Bump 22 wird beispielsweise eine leitfähige Struktur bezeichnet, die topographisch von der Metallisierung des Bauelement-Anschlusspads 14 (IC-Pad) bis über die Oberfläche der IC-Passivierung hinausreicht, so dass also die Bumps 22 in der Größenordnung von z.B. 2 µm oder 3 µm oder 4 µm Topographie auf der IC-Pad-seitigen Oberfläche darstellen.
  • Das geometrische Maß, mit dem die Bumps 22 topographisch hervorstehen, hängt von der Technologie ab, mit der die Bumps 22 erzeugt werden. Bei sog. UBM-Technologie beträgt die Topographie beispielsweise < 10 µm, bei Pillar-Technologie beispielsweise > 10 µm oder bei Stud-Bump-Technologie beispielsweise > 20 µm. Um die Aufgabenstellung eines dünnen Folien-Packages 10 zu realisieren, ergeben sich Vorzüge, wenn für die Bumps 22 Technologien mit geringen topographischen Maßen verwendet werden.
  • Es besteht im Folien-Package 10 demnach eine elektrische Signal-Verbindung zwischen einem IC-Bump 22 und der elektrisch leitfähigen Beschichtung 12 (z.B. Metallisierung), die vorzugsweise niederohmig dadurch realisiert wird, dass im Montage-Prozess des elektronischen Bauelements 13 auf dem Foliensubstrat 11 zwischen den Oberflächen der Bumps 22 und der Oberfläche der elektrisch leitfähigen Beschichtung 12 ein oder mehrere leitfähige Elemente vorhanden sind, oder ein direkter niederohmiger Kontakt zwischen einem Bump 22 und der elektrisch leitfähigen Beschichtung 12 vorliegt. Solche leitfähigen Elemente sind beispielsweise in Montagematerialien, wie zum Beispiel anisotrop leitfähigen Klebstoffen oder anisotrop leitfähigen Klebefolien vorhanden, wie dies in 4C mit Bezugszeichen 23 angedeutet ist. In der Architektur des Folien-Packages 10 ist also die die Bumps 22 aufweisende Oberfläche des elektronischen Bauelements 13 derjenigen Oberfläche des Foliensubstrats 11 zugewandt, die die elektrisch leitfähige Schicht 12 aufweist (sog. Flip-Chip-Orientierung). Es sind keine Bonddrähte vorhanden.
  • Die genannte Variante, bei der ein direkter niederohmiger Kontakt zwischen einem Bump 22 zu der elektrisch leitfähigen Schicht 12 besteht, ist als Figur nicht eigens abgebildet, da lediglich das zusätzliche Montagematerial 23, das z.B. in 2C zwischen einem Bump 22 und der elektrisch leitfähigen Schicht 12 liegt, durch die niederohmige Kontaktstrecke oder den unmittelbaren Kontakt von z.B. Pillar und der elektrisch leitfähigen Schicht 12 ersetzt wird.
  • Wie also in 4C abgebildet ist, kann das elektronische Bauelement 13 beispielsweise in Flip-Chip Montagetechnik Bonddraht-los auf der ersten elektrisch leitfähigen Schicht 12 montiert werden. Zu den neueren Methoden und Technologien für das Flip-Chip-Assembly gehören eigens für die Montage optimierte Maschinen (Flip-Chip-Bonder) sowie Materialien wie ACA (anisotrop leitfähiger Klebstoff) oder ACF (anisotrop leitfähiger Klebefilm). Ein solches Montagematerial 23, zum Beispiel ACA oder ACF, kann zwischen dem elektronischen Bauelement 13 und der elektrisch leitfähigen Schicht 12 angeordnet sein.
  • Chip-Montagematerial 23 und Chip-Kontaktmaterial sind im Fall von ACA- oder ACF-Technik ein gemeinsames Materialsystem. Im Fall von Stud-Bumps 22 oder von Pillar-Technik sind es getrennte Materialien.
  • Der Vollständigkeit halber sei an dieser Stelle erwähnt, dass in der dargestellten Abfolge der Figuren nur eine Metallisierung im Bereich der Bauelement-Anschlusspads 14 (IC-Pads) skizziert ist, obwohl reale Halbleiterchips mehrere Metallisierungslayer beinhalten können.
  • 4D zeigt eine übliche Einbaulage für eine Assemblierung des folienbasierten Packages 10 in eine Systemumgebung. Die Pinanordnung dieses Packages 10 kann vorzugsweise kompatibel zur Pinanordnung von Standard-Packages ausgebildet sein, ohne dass eine Umverdrahtung erforderlich ist. Dies erfüllt mehrere der eingangs genannten Punkte der Aufgabenstellung. Außerdem ist in 4D eine Vergussmasse 19 gezeigt, die prinzipiell in jedem der auf das Anordnen des elektronischen Bauelements 13 folgenden Schritte aufgetragen werden kann. Die Vergussmasse 19 bedeckt das elektronische Bauelement 13 vorzugsweise vollständig.
  • 4D zeigt somit das fertige folienbasierte Package 10. Das Folien-Package 10 baut auf einem Foliensubstrat 11 auf, wobei die Dicke des Foliensubstrats 11 z.B. 125 µm oder 50 µm oder 25µm oder weniger als 25 µm betragen kann. Als Folienmaterial kommen Polyimid (Pi) oder Polyethylennaphthalat (PEN) oder Polyethylenterephthalat (PET) oder Polycarbonat (PC) oder andere in Betracht. Die Auswahl des Materials hängt vorzugsweise davon ab, welche Temperaturen auf die Foliensubstrate 11 einwirken, sowohl bei der Herstellung des Folien-Packages 10 als auch im Montageprozess des Folien-Packages 10 in ein System. Im Weiteren wirken die Temperaturen aufgrund der Betriebszustände des Folien-Packages 10 in der Anwendung (Betriebstemperaturen).
  • 4E zeigt einen optional zusätzlichen Schritt, bei dem auf den Kontaktflächen 20a, 20b, 20c, 20d eines oder mehrerer Package-Anschlusspads 17a, 17b, 17c, 17d eine Oberflächenvergütungsschicht 148a, 148b, 148c, 148d aufgetragen werden kann. Eine Package-Pad-Oberflächenvergütung 148a, 148b, 148c, 148d ist nur optional vorhanden, um z.B. die Kontaktierbarkeit des Packages 10 in einer Systemumgebung zu erleichtern. Wenn die Oberflächenvergütung 148a, 148b, 148c, 148d z.B. durch stromloses Abscheiden am Ende der Herstellungsstrecke stattfindet, steht die Schichtdicke der Oberflächenvergütung 148a, 148b, 148c, 148d (wie in der Figur skizziert) über, jedoch nur im Nanometer-skaligen Bereich; z.B. 500nm Nickel-Gold oder Verzinnung.
  • 4F zeigt einen weiteren optional zusätzlichen Schritt, bei dem eine weitere Schicht 26 auf der Oberfläche der zweiten Hauptseite 112 (die dem elektronischen Bauelement 13 abgewandte Seite) des Foliensubstrats 11 aufgetragen wird. Die weitere Materialschicht 26 kann beispielsweise auf der optionalen Materialschicht 21, sofern vorhanden, angeordnet werden. Bei der weiteren Schicht 26 kann es sich beispielsweise um eine weitere Schutzschicht oder eine Beschriftung handeln. Optional kann also, wie in 4F skizziert, eine weitere Schicht 26 aufgebracht sein, die beispielsweise einer Beschriftung des Bauelements entspricht.
  • 5 zeigt eine schematische Ansicht eines Ausführungsbeispiels eines folienbasierten Packages 10 einschließlich einem beispielhaft skizzierten Signalpfad 31. Wie zuvor erwähnt sind die erste Materialschicht 21 sowie die weitere Schicht 26 optional.
  • Zunächst soll der Signalpfad 31 beschrieben werden. Beginnend mit der Chip-Elektronik, das heißt ausgehend von dem auf dem Foliensubstrat 11 eingebetteten elektronischen Bauelement 13, durchläuft ein Signal ein Bauelement-Anschlusspad 14b (IC-Pad) einschließlich einem Bump 22, das topographisch über die Passivierungsebene der Chip-Oberfläche hinausragt. Stellvertretend für die verschiedenen möglichen Verbindungstechniken (ACA, ACF, Pillar, StudBump, SLID (engl.: solid liquid interdiffusion) oder ähnliches) ist ein Verbindungselement zwischen dem elektronischen Bauelement 13 und der elektrisch leitfähigen Schicht 12 (z.B. Metallisierung) auf einer ersten Oberfläche 111 des Foliensubstrats 11 denkbar.
  • Die elektrisch leitfähige Schicht 12 grenzt einerseits an eine erste Oberfläche 111 des Foliensubstrats 11 und im Signalpfad andererseits an eine weitere elektrisch leitfähige Schicht, die (wie weiter oben beschrieben) die Package-Anschlusspads 17a, 17b, 17c, 17d bilden kann. Die Dicke DA der Package-Anschlusspads 17a, 17b, 17c, 17d kann zu einem wenigstens teilweisen Ausgleich der topographischen Lageverhältnisse zur Dicke des/der ultradünnen elektronischen Bauelements 13 (z.B. Chip) dienen.
  • Der Signalpfad 31 verläuft anschließend entlang der elektrisch leitfähigen Schicht 12, d.h. entlang der Leiterbahnstrukturen 12a, 12b, 12c, 12d, zu dem jeweiligen Package-Anschlusspad 17a, 17b, 17c, 17d. In 5 ist beispielhaft lediglich ein einzelner Signalpfad 31 herausgegriffen, der sich entlang eines Bauelement-Anschlusspads 14b und der zweiten Leiterbahnstruktur 12b und des zweiten Package-Anschlusspads 17b erstreckt. Selbiges gilt sinngemäß jedoch auch für die übrigen Leiterbahnstrukturen 12a, 12c, 12d und Package-Anschlusspads 17a, 17c, 17d.
  • Der Signalpfad 31 verläuft durch das jeweilige Package-Anschlusspad 17b, wobei die Anordnung der Package-Anschlusspads 17a, 17b, 17c, 17d in Draufsicht der Visualisierungsskizze aus 2B für die Flächen-Verkleinerung beispielhaft entsprechen kann. Eine optionale Oberflächenvergütung 148a, 148b, 148c, 148d der Grenzschicht der Package-Anschlusspads 17a, 17b, 17c, 17d an der Package-Kontur kann per strombehafteter oder stromloser Abscheidung einer Metallisierung erfolgen. Wie in 5 ersichtlich, ergibt sich durch diese Oberflächenvergütung 148a, 148b, 148c, 148d eine geringe Topographie in derjenigen Oberfläche des Packages 10, die später bei der Assemblierung in ein System der Systemoberfläche zugewandt ist. Diese Topographie kann konform zu Maßen in der JEDEC-Standardisierung ausgebildet sein.
  • In den Figuren ersichtliche Gebiete der Package-Anschlusspads 17a, 17b, 17c, 17d sind senkrecht zur Oberfläche des Foliensubstrats 11 bzw. senkrecht zur Folienebene E skizziert. Andere Querschnitte ergeben sich z.B. bei Laserbearbeitung oder einem chemischen / elektro-chemischen Prozess (z.B. Plasma-Ätzung) im Prozessmodul für die technologische Strukturierung der für die Erzeugung der Package-Anschlusspads 17a, 17b, 17c, 17d verantwortlichen elektrisch leitfähigen Schicht. Bei Strukturierung per Laserbearbeitung kann eine trapezförmige Schnittbild-Struktur der Package-Anschlusspads 17a, 17b, 17c, 17d vorliegen.
  • 6 zeigt ein weiteres Ausführungsbeispiel eines folienbasierten Packages 10. Dieses ist im Wesentlichen ähnlich zu dem zuvor unter Bezugnahme auf 5 diskutierten Ausführungsbeispiel. Ein Unterschied besteht darin, dass die hier in 6 gezeigte Ausführungsform eine Durchkontaktierung in Form eines Vias 62 aufweist. Die Durchkontaktierung 62 erstreckt sich, vorzugsweise vollständig, durch das Foliensubstrat 11 hindurch, und zwar senkrecht zur Folienebene E. Der skizzierte Ort dieser Durchkontaktierung 62 ist außerdem variierbar gegenüber der dargestellten Figur.
  • In anderen Worten zeigt dieses Ausführungsbeispiel skizzenhaft eine elektrisch leitfähige Verbindung 62 zwischen der auf der ersten, dem elektronischen Bauelement 13 zugewandten, Seite 111 des Foliensubstrats 11 angeordneten elektrisch leitfähigen Schicht 12 und einer auf der zweiten, dem elektronischen Bauelement 13 abgewandten, Seite 112 des Foliensubstrats 11 angeordneten weiteren elektrisch leitfähigen Schicht 121. Bei der weiteren elektrisch leitfähigen Schicht 121 kann es sich beispielsweise um die optionale Materialschicht 21 handeln. Die optionale Materialschicht 21 und/oder die weitere elektrisch leitfähige Schicht 121 können jeweils als eine Barrierebeschichtung zum Schutz vor Feuchtigkeit oder elektromagnetischer Strahlung ausgestaltet sein.
  • Das Via 62 ist mit zumindest einer der Leiterbahnstrukturen 12a, 12b, 12c, 12d in Kontakt. In dem nicht limitierenden Ausführungsbeispiel gemäß 6 kann das Via 62 beispielsweise mit der ersten Leiterbahnstruktur 12a in Kontakt sein. Beispielsweise kann die erste Leiterbahnstruktur 12a masseführend sein. In diesem Fall wäre die weitere elektrisch leitfähige Schicht 121 mittels der Durchkontaktierung 62 elektrisch leitend mit der masseführenden ersten Leiterbahnstruktur 12a (bzw. einem masseführenden Abschnitt der elektrisch leitfähigen Schicht 12) verbunden, wodurch sich eine elektrische Schirmung des folienbasierten Packages 10 bildet.
  • Alternativ kann das Via 62 beispielsweise mit einem Versorgungsspannungspotenzial verbunden sein, sodass die weitere elektrisch leitfähige Schicht 121 einer elektrischen Wechselfeld-Schirmung entsprechen kann.
  • Alternativ oder zusätzlich kann die elektrisch leitfähige Schicht 12 mittels der Durchkontaktierung 62 von der dem elektronischen Bauelement 13 abgewandten Seite 112 des Foliensubstrats 11 her elektrisch kontaktierbar sein.
  • Die auf der zweiten Oberfläche 112 des Foliensubstrats 11 angeordnete weitere elektrisch leitfähige Schicht 121 kann in sich aus mehreren Schichten bestehen, wobei elektrisch leitfähige oder elektrisch nicht-leitfähige Schichtanteile möglich sind.
  • Das elektronische Bauelement 13 weist eine der Bauelement-Anschlussseite 15 gegenüberliegend angeordnete Bauelementoberfläche 131 auf. Die Bauelementoberfläche 131 ist in einer Richtung senkrecht zur Folienebene E von der ersten Seite 111 (die dem elektronischen Bauelement 13 zugewandte Seite) des Foliensubstrats 11, beziehungsweise von der elektrisch leitfähigen Schicht 12 beabstandet. Dies entspricht einer Bauhöhe X.
  • Wie zuvor bereits erwähnt wurde, weisen die Package-Anschlusspads17a, 17b, 17c, 17d an ihrer dem Foliensubstrat 11 abgewandten Seite eine Kontakt- bzw. Anschlussfläche 20a, 20b, 20c, 20d zum elektrischen Kontaktieren auf. Die Package-Anschlusspads 17a, 17b, 17c, 17d erstrecken sich von der elektrisch leitfähigen Schicht 12 ausgehend in einer zur Folienebene E senkrechten Richtung über die Bauhöhe X des elektronischen Bauelements 13 hinweg, wodurch sich ein Höhenunterschied ΔH zwischen dem elektronischen Bauelement 13 (beziehungsweise der Bauelementoberfläche 131) und den jeweiligen Anschlussflächen 20a, 20b, 20c, 20d des ersten und/oder zweiten Package-Anschlusspads 17a, 17b, 17c, 17d ergibt
  • Die Vergussmasse 19 ist dabei derart an dem folienbasierten Package 10 angeordnet, dass sie diesen Höhenunterschied ΔH zwischen den Anschlussflächen 20a, 20b, 20c, 20d der Package-Anschlusspads 17a, 17b, 17c, 17d und der Bauelementoberfläche 131 des elektronischen Bauelements 13 ausgleicht. Hierzu ist die Vergussmasse 19 zwischen dem elektronischen Bauelement 13 und den Package-Anschlusspads 17a, 17b, 17c, 17d mit Ausnahme der jeweiligen Anschlussflächen 20a, 20b, 20c, 20d angeordnet. Das heißt die Vergussmasse 19 umgibt die Package-Anschlusspads 17a, 17b, 17c, 17d lateral vollumfänglich mit Ausnahme der jeweiligen Anschlussflächen 20a, 20b, 20c, 20d.
  • In einigen Ausführungsbeispielen kann die Vergussmasse 19 bündig mit der jeweiligen Anschlussfläche 20a, 20b, 20c, 20d der Package-Anschlusspads 17a, 17b, 17c, 17d oder bündig mit einer jeweiligen Vielzahl an Anschlussflächen der Vielzahl von Package-Anschlusspads abschließen. Bündig bedeutet in diesem Fall, dass die Vergussmasse 19 und die Package-Anschlusspads 17a, 17b, 17c, 17d auf selbem horizontalen Höhenniveau liegen.
  • Die reale technische Ausführung zeigt in einem von den Package-Anschlusspads 17a, 17b, 17c, 17d entfernten Bereich eventuell keine so exakte Bündigkeit, weil der Chip-Verguss 19 entlang der Verarbeitung einen Schrumpfungs-Vorgang beinhalten kann. Das heißt, der Chip-Verguss 19 kann „einsinken“.
  • Bei herkömmlichen BGAs stehen die Kontaktflächen jedoch deutlich über die Oberfläche des Package-Körpers hinaus (d.h. Topographie der Gehäuse-Unterseite). Dies ist ein weiterer Unterschied zur Topographie bekannter BGAs und ein weiterer Grund, weshalb bekannte BGAs nicht die hierin beschriebene ultradünne und flexible Package-Anordnung realisieren können. BGA-Packages können zwar ebenfalls mehrreihige Anordnungen nutzen, allerdings wird dabei weder die Pad-Dichte noch die Bauhöhe der erfindungsgemäßen Anordnung erreicht. Herkömmliche CSP-Packages wiederum grenzen sich dadurch ab, dass die Anordnung der Package-Pads unterhalb bzw. auf der Fläche des Chips vorliegt, während die Package-Anschlusspads 17a, 17b, 17c, 17d im hierin beschriebenen folienbasierten Package 10 ausschließlich außerhalb der Chipfläche angeordnet sind.
  • Im Übrigen sind die Merkmale des Ausführungsbeispiels, das unter Bezugnahme auf 6 beschrieben wurden, auch mit allen anderen hierin diskutierten Ausführungsbeispielen kombinierbar.
  • 7 zeigt ein weiteres Ausführungsbeispiel eines folienbasierten Packages 10, wobei dieses Ausführungsbeispiel zusätzlich eine optionale Medienzugangsöffnung 40 aufweist.
  • Hinsichtlich des abgebildeten elektronischen Bauelements 13 kann es sich beispielsweise um einen Sensorchip handeln. Prinzipiell sind unterschiedliche Formen von Sensorchips bekannt, die man grob einteilen kann in jene sensorischen Funktionen, die keinen Medienkontakt zur Erfassung von Sensorsignalen benötigen oder in jene sensorischen Funktionen, für die ein Medienkontakt notwendig ist. Ein Beispiel für eine sensorische Funktion ohne Medienkontakt wäre ein Beschleunigungssensor.
  • Ein Beispiel für eine sensorische Funktion mit Medienkontakt könnte ein medizinischer Analysesensor sein, der mit einem sensorisch zu untersuchenden Serum (Medium) an der Chipoberfläche in Kontakt kommt, um ein Sensorsignal zu erzeugen.
  • Auch optische Sensoren könnten im Kontext von Flex-Folien-Packages als Sensoren mit Medienkontakt angesehen werden, da je nach optischer Transparenz des FolienMaterials ein Kontakt mit dem Medium „optische Strahlung“ mit oder ohne Medienzugangsöffnung im Folien-Material möglich sein kann.
  • 7 zeigt eine solche Medien-Zugangsöffnung 40 im folienbasierten Package 10, so dass das zu untersuchende Medium (Analyt) zur Chipoberfläche einen Kontakt in der Weise erlaubt, dass die Wechselwirkung zwischen Medium und Chip 13 zur Erzeugung von Sensorsignalen geeignet ist.
  • 7 zeigt eine schematische Schnittbildansicht der konzeptionellen Anordnung von Schichten. Es ist insbesondere zu berücksichtigen, dass die lateralen geometrischen Verhältnisse (Abmessungen) nicht maßstäblich zu den Schichtdicken abgebildet sind. Die Schichtdicken bei ultradünnen Packages 10 wären bei einheitlichem Maßstab so gering im Verhältnis zu den lateralen Abmessungen der Chips 13 bzw. Packages 10, dass die Schichtenfolge nicht mehr ausreichend nachvollziehbar wäre.
  • Im Umkehrschluss erscheint in 7 das Gebiet, mit dem die Chip-Oberfläche zum Medium in Kontakt stehen kann, lateral zu klein. Die konzeptionelle Anordnung ist aber auch in Details nachvollziehbar.
  • Zunächst zeigt 7 also ein folienbasiertes Package 10 mit einer Öffnung 40. Da die Öffnung 40 den Kontakt zwischen einem zu untersuchenden Medium beziehungsweise Analyten und dem elektronischen Bauelement 13 ermöglicht, wird die Öffnung 40 auch als Medienzugangsöffnung bezeichnet.
  • Die Öffnung 40 erstreckt sich vorzugsweise vollständig durch das Foliensubstrat 11 hindurch bis zu dem elektronischen Bauelement 13, sodass das elektronische Bauelement 13 zumindest abschnittsweise durch diese Öffnung 40 hindurch mit einer Umgebung in Kontakt bringbar ist.
  • Die Öffnung 40 erstreckt sich vorteilhafter Weise senkrecht zur Haupterstreckungsrichtung des Foliensubstrats 11 beziehungsweise senkrecht zur Folienebene E. Ebenfalls vorteilhaft ist es, wenn sich die Öffnung 40 auf kürzestem Wege durch das Foliensubstrat 11 hindurch zu dem elektronischen Bauelement 13 erstreckt. Hierfür kann die Öffnung 40 beispielsweise in einem Bereich das Foliensubstrats 11 angeordnet sein, der dem elektronischen Bauelement 13 gegenüberliegt. Die Öffnung 40 kann sich zudem unterbrechungsfrei und im Wesentlichen geradlinig durch das Foliensubstrat 11 hindurch erstrecken.
  • Sofern das folienbasierte Package 10 die optionale Materialschicht 21 auf der dem elektronischen Bauelement 13 abgewandten Seite 112 des Foliensubstrats 11 aufweist, kann sich die Öffnung 40 auch durch diese optionale Materialschicht 21 hindurch erstrecken. Der Durchmesser der Öffnung 40 innerhalb des Foliensubstrats 11 kann kleiner oder gleich dem Durchmesser der Öffnung 40 in der Materialschicht 21 sein.
  • Das heißt, die Aussparung beziehungsweise Öffnung 40 in der optionalen Materialschicht 21 auf der zweiten (äußeren) Oberfläche 112 des Foliensubstrats 11 ist beispielhaft geeignet größer als die Öffnung 40 im Foliensubstrat 11, um zu visualisieren, dass je nach Herstellungsverfahren der Öffnung 40 im Foliensubstrat 11 und der Öffnung 40 in der optionalen Materialschicht 21 keine Kantenbedeckung der optionalen Materialschicht 21 an der Öffnung 40 des Foliensubstrats 11 auftreten kann.
  • Dieser laterale Abstand zwischen der optionalen Materialschicht 21 und dem Rand der Öffnung 40 im Foliensubstrat 11 ist lediglich als ein nicht limitierendes Beispiel zu verstehen. Beim Folien-Package 10 könnte man die optionale Materialschicht 21 vorzugsweise vor dem Erzeugen der Medienöffnung 40 herstellen und geeignet strukturieren, sodass der skizzierte laterale Abstand entfallen könnte.
  • Sofern das folienbasierte Package 10 Montagematerial 23 aufweist, kann sich die Öffnung 40 auch durch dieses Montagematerial 23 hindurch erstrecken. Als Detail ist skizziert, dass bei der Montage des dünnen elektronischen Bauelements 13 (Chip) an der Kante zur Folien-Substrat-Öffnung 40 eine Anformung des Montagematerials 23 stattfinden kann.
  • Wie in 7 zu erkennen ist, kann das elektronische Bauelement 13 eine sensorische Fläche aufweisen, die auch als Sensorabschnitt 41 bezeichnet wird. Der Sensorabschnitt 41 ist ausgestaltet, um eine Sensor-Funktionalität basierend auf einer Kontaktierung mit einem in der Umgebung befindlichen Medium bereitzustellen, wobei die Öffnung 40 zumindest den Sensorabschnitt 41 freilegt, sodass der Sensorabschnitt 41 durch diese Öffnung 40 hindurch mit dem in der Umgebung befindlichen Medium in Kontakt bringbar ist.
  • Beispiele für sensorische Funktionen mit Medienkontakt könnte ein Feuchtesensor-Package sein, oder ein Gassensor oder ein Fluidsensor (Flüssigkeitsanalytik) oder ein medizinischer Sensor.
  • Die Öffnung 40 im Foliensubstrat 11 kann geeignet größere Abmessungen aufweisen, als es der sensorischen Fläche 41 an der Chip-Oberfläche entspricht.
  • Die Öffnung 40 ist vorteilhafter Weise auf einer der Package-Anschlussseite 16 gegenüberliegenden Seite des folienbasierten Packages 10 angeordnet. Somit kann das folienbasierte Package 10 mit dessen Package-Anschlussseite 16 auf einem weiteren (hier nicht dargestellten) Träger, wie zum Beispiel einem Substrat oder einem Bauteil, angeschlossen und kontaktiert werden, sodass die Öffnung 40 dem Träger gegenüberliegend angeordnet ist. Das heißt, die Öffnung 40 läge dann auf einer Oberseite des folienbasierten Packages 10 wenn dieses auf dem Träger montiert und kontaktiert ist. Somit kann eine freie Zugänglichkeit des zu messenden Mediums beziehungsweise Analyten zu dem Sensorabschnitt 41 des elektronischen Bauteils 13 gewährleistet werden. Anders ausgedrückt erfolgt die elektrische Kontaktierung des folienbasierten Packages 10 auf derjenigen Package-Seite 16, die der Seite mit Medienkontakt abgewandt ist.
  • 8 zeigt ein schematisches Blockdiagramm eines erfindungsgemäßen Verfahrens zum Herstellen eines folienbasierten Packages 10.
  • In Block 801 wird mindestens ein Foliensubstrat 11 mit einer darauf angeordneten elektrisch leitfähigen Schicht 12 bereitgestellt, wobei die elektrisch leitfähige Schicht 12 strukturiert ist, um eine erste Leiterbahnstruktur 12a und eine zweite Leiterbahnstruktur 12b bereitzustellen.
  • In Block 802 wird mindestens ein elektronisches Bauelement 13 bereitgestellt, wobei das elektronische Bauelement 13 eine Bauelement-Anschlussseite 15 aufweist, die mindestens ein erstes Bauelement-Anschlusspad 14a und ein zweites Bauelement-Anschlusspad 14b aufweist.
  • In Block 803 wird das elektronische Bauelement 13 mittels Bonddraht-loser Flip-Chip Montagetechnik auf der elektrisch leitfähigen Schicht 12 montiert, sodass die Bauelement-Anschlussseite 15 des elektronischen Bauelements 13 der elektrisch leitfähigen Schicht 12 gegenüberliegend angeordnet ist.
  • In Block 804 werden ein erstes Package-Anschlusspad 14a mit der ersten Leiterbahnstruktur 12a und ein zweites Package-Anschlusspad 14b mit der zweiten Leiterbahnstruktur 12b kontaktiert, sodass sich ein erster Signalpfad zwischen dem ersten Package-Anschlusspad 17a und der ersten Leiterbahnstruktur 12a und dem ersten Bauelement-Anschlusspad 14a ergibt, und sodass sich ein zweiter Signalpfad 31 zwischen dem zweiten Package-Anschlusspad 17b und der zweiten Leiterbahnstruktur 12b und dem zweiten Bauelement-Anschlusspad 14b ergibt, wobei das elektronische Bauelement 13 mittels der ersten und zweiten Package-Anschlusspads 17a, 17b von der dem elektronischen Bauelement 13 zugewandten Seite 111 des Foliensubstrats 11 her elektrisch kontaktierbar ist, und wobei das Foliensubstrat 11 einen ersten Folienabschnitt A1 aufweist, an dem sich das erste Package-Anschlusspad 17a und das zweite Package-Anschlusspad 17b befinden, und wobei das Foliensubstrat 11 einen zweiten Folienabschnitt A2 aufweist, an dem sich das elektronische Bauelement 13 befindet, wobei sich der erste Folienabschnitt A1 und der zweite Folienabschnitt A2 entlang einer gemeinsamen planen Folienebene E erstrecken.
  • In Block 805 wird eine Vergussmasse 19 zwischen dem ersten Folienabschnitt A1 und dem zweiten Folienabschnitt A2 aufgetragen, sodass die Vergussmasse 19 die Vielzahl der Package-Anschlusspads 17a, 17b umgibt sowie das mindestens eine elektronische Bauelement 13 bedeckt und gegenüber der Umwelt abgrenzt.
  • In Block 806 werden das erste Package-Anschlusspad 17a und das zweite Package-Anschlusspad 17b derart angeordnet, dass diese derselben Seite 6 des elektronischen Bauelements 13 gegenüberliegend angeordnet und dabei lateral von dem elektronischen Bauelement 13 beabstandet sind, und derart, dass das erste Package-Anschlusspad 17a und das zweite Package-Anschlusspad 17b in einer mindestens zweireihigen Anordnung 8a/8b angeordnet sind, in der das erste Package-Anschlusspad 17a einen größeren lateralen Abstand L1 zu derselben Seite 6 des elektronischen Bauelements 13 aufweist als das zweite Package-Anschlusspad 17b.
  • Vorteilhafer Weise kann dieses Verfahren als ein Rolle-zu-Rolle Verfahren ausgeführt werden, wobei das Foliensubstrat 11 auf einer Rolle aufgewickelt ist, abgerollt und bestückt wird, und das fertige folienbasierte Package 10 nach dem Bestücken wieder zu einer Rolle aufgewickelt wird.
  • Das hierin beschriebene flexible folienbasierte Package 10 weist zahlreiche Vorteile gegenüber konventionellen, insbesondere starren, Gehäuseformen auf.
  • Das folienbasierte Package 10 ist flexibel, und zwar insofern, dass das folienbasierte Package 10 zerstörungsfrei, und insbesondere ohne Beschädigung des elektronischen Bauelements 13, biegbar ist, wobei ein Biegeradius RB um mindestens das 100-fache größer ist als eine Dicke DP des folienbasierten Packages 10. Insgesamt erlaubt das ultradünne Flex-Folien-Package 10 gemäßigte Biegung, da beispielsweise ultradünne elektronische Bauelemente 13, wie zum Beispiel ultradünne Halbleiterchips mit einer Dicke von etwa 50 µm, solche Biegungen bruchfrei überstehen.
  • Mit dem ultradünnen Flex-Folien-Package kann eine Gesamthöhe im Bereich von beispielhaft 50 µm bis 150 µm erreicht werden, d.h. die Dicke DP des folienbasierten Packages 10 kann zwischen 50 µm und 200 µm betragen. Aufgrund der weitgehend minimierten Schichtenfolge der Gesamtanordnung kann mit diesem Folien-Package 10 der genannte Minimalwert der Package-Gesamthöhe erreicht werden.
  • Das elektronische Bauelement 13 (Chip) kann zwischen dem Foliensubstrat 11 und einer Einbettungsschicht 19 (Vergussmasse) integriert sein, so dass einerseits Umwelteinflüsse nur stark reduziert auf den Chip 13 einwirken und andererseits bei funktional gemäßigten Biegebeanspruchungen so wenig mechanische Belastung auf den Chip 13 wirkt, dass kein Chip-Bruch auftritt.
  • In einem Folien-Package 10 können auch mehrere elektronische Bauelemente 13, zum Beispiel Chips, innerhalb des Packages 10 miteinander durch Leiterbahnen verbunden sein. Es kann auch wenigstens ein Teil aller Bauelement-Anschlusspads 14 (IC-Pads) zu äußeren Package-Anschlusspads 17a, 17b, 17c, 17d verbunden sein.
  • Die Herstellungsabfolge erfordert keine chemischen Prozessschritte auf der äußeren Oberfläche des Einbettungsmaterials 19, was insbesondere ein Vorteil ist, wenn säurehaltige oder basische Prozesschemikalien auf dieses Einbettungsmaterial 19 einwirken würden.
  • Die mehrreihige Package-Pad-Topologie erlaubt insbesondere für Fälle mit einer hohen Anzahl von Package-Pads eine deutliche Flächenverkleinerung des Packages 10 gegenüber einer Konfiguration, wie sie sich aus den JEDEC-Standards ergeben. Die in 2B gezeigte beispielhafte Ausführungsform einer zweireihigen Anordnung ist nicht auf eben diese zwei Reihen 8a/8b; 8c/8d; 8e/8f; 8g/8h begrenzt, sondern kann auch dreireihig oder vierreihig sein. Die Begrenzung der Anzahl der Reihen ergibt sich aus technologischen Bedingungen für die Feinheit der Leiterbahnstrukturen und die Feinheit der Abstände benachbarter Metallisierungsgebiete. Bei einer vierreihigen Anordnung beispielsweise ergeben sich für die in JEDEC als Minimalmaß gegebene Weite eines Package-Pads von 200 µm und einem minimalen Abstand von Package-Pad zu Package-Pad von 200 µm Anforderungen von ca. 20 µm Leiterbahnbreite und 20 µm Leiterbahnabstand bei Realisierung in der skizzierten planaren Verdrahtungstechnik. Diese Anforderung ist auch in einem Rolle-zu-Rolle Herstellungsprozess erfüllbar.
  • Das hierin offenbarte folienbasierte Package kann ferner in den folgenden Ausführungsbeispielen realisierbar sein, wobei die nachfolgend aufgeführten Beispiele allesamt mit den übrigen hierin beschriebenen Ausführungsformen des folienbasierten Packages kombinierbar sind:
  • Gemäß einem ersten weiteren Ausführungsbeispiel wird ein folienbasiertes Package zur Oberflächenmontage vorgeschlagen, wobei das folienbasierte Package mindestens ein Foliensubstrat, mindestens ein elektronisches Bauelement, und eine zwischen dem elektronischen Bauelement und dem Foliensubstrat angeordnete erste elektrisch leitfähige Schicht aufweist, wobei die erste elektrisch leitfähige Schicht auf einer dem elektronischen Bauelement zugewandten Seite des Foliensubstrats angebracht ist und das elektronische Bauelement elektrisch leitend mit mindestens einem nach außen zu einer Package-Anschlussseite geführten Anschlusspad zur Oberflächenmontage des folienbasierten Packages verbindet, sodass das elektronische Bauelement von der dem elektronischen Bauelement zugewandten Seite des Foliensubstrats her elektrisch kontaktierbar ist.
  • Gemäß einem zweiten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach einem der hierin beschriebenen Ausführungsformen vorgeschlagen, wobei das elektronische Bauelement ein Dünnglas oder Folienmaterial aufweisender elektronischer Chip, oder ein Halbleitermaterial aufweisender Halbleiterchip ist, oder wobei das elektronische Bauelement ein Folienelement ist, welches ausgestaltet ist, um eine sensorische Funktion bereitzustellen.
  • Gemäß einem dritten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach einem der hierin beschriebenen Ausführungsformen vorgeschlagen, wobei das elektronische Bauelement mindestens ein Bauteil aus der Gruppe von Interdigital-Kondensator-Strukturen, amperometrischen Elektroden, Widerstandsmäandern, lichtempfindliche und/oder feuchtigkeitsempfindliche und/oder gassensitive und/oder pH-sensitive Schichten und/oder bioanalytische Schichten aufweist.
  • Gemäß einem vierten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach einem der hierin beschriebenen Ausführungsformen vorgeschlagen, wobei das mindestens eine Anschlusspad eine Oberflächenvergütungsschicht aufweist.
  • Gemäß einem fünften weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach einem der hierin beschriebenen Ausführungsformen vorgeschlagen, wobei das Foliensubstrat zumindest eines aus einer Polyimid-Schicht, einer Polyethylennaphthalat-Schicht, einer Polyethylenterephthalat-Schicht und einer Polycarbonat-Schicht umfasst.
  • Gemäß einem sechsten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach einem der hierin beschriebenen Ausführungsformen vorgeschlagen, wobei das elektronische Bauelement mittels einer elektrisch leitfähigen Lötverbindung oder mittels einer Klebeverbindung umfassend einen anisotrop elektrisch leitfähigen Klebstoff mit der ersten elektrisch leitfähigen Schicht elektrisch verbunden ist.
  • Gemäß einem achten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach einem der hierin beschriebenen Ausführungsformen vorgeschlagen, wobei das folienbasierte Package eine Öffnung aufweist, die sich vollständig durch das Foliensubstrat hindurch bis zu dem elektronischen Bauelement erstreckt, sodass das elektronische Bauelement zumindest abschnittsweise durch diese Öffnung hindurch mit einer Umgebung in Kontakt bringbar ist, und wobei das elektronische Bauelement einen Sensorabschnitt aufweist, der ausgestaltet ist, um eine Sensor-Funktionalität basierend auf einer Kontaktierung mit einem in der Umgebung befindlichen Medium bereitzustellen, wobei die Öffnung zumindest den Sensorabschnitt freilegt, sodass der Sensorabschnitt durch diese Öffnung hindurch mit dem in der Umgebung befindlichen Medium in Kontakt bringbar ist.
  • Gemäß einem neunten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach dem achten Ausführungsbeispiel vorgeschlagen, wobei die Sensorschicht mindestens eine Sensorik zum Bestimmen einer Flüssigkeit, eines Gases oder zum Detektieren von einfallendem Licht aufweist.
  • Gemäß einem zehnten weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach dem achten oder neunten Ausführungsbeispiel vorgeschlagen, wobei sich die Öffnung senkrecht zur ersten und/oder zweiten Folienebene durch das Foliensubstrat hindurch erstreckt.
  • Gemäß einem elften weiteren Ausführungsbeispiel wird ein folienbasiertes Package nach dem achten, neunten oder zehnten Ausführungsbeispiel vorgeschlagen, wobei die Öffnung innerhalb des Footprints des elektronischen Bauelements angeordnet ist. Als Footprint werden die, beispielsweise in einer Draufsicht erkennbaren, äußeren Umrisse des elektronischen Bauelements bezeichnet.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims (17)

  1. Folienbasiertes Package (10), aufweisend: mindestens ein Foliensubstrat (11) mit einer darauf angeordneten elektrisch leitfähigen Schicht (12), die strukturiert ist, um eine erste Leiterbahnstruktur (12a) und eine zweite Leiterbahnstruktur (12b) bereitzustellen, mindestens ein elektronisches Bauelement (13) mit einer Bauelement-Anschlussseite (15), die mindestens ein erstes Bauelement-Anschlusspad (14a) und ein zweites Bauelement-Anschlusspad (14b) aufweist, wobei das elektronische Bauelement (13) Bonddraht-los in Flip-Chip Montagetechnik auf der elektrisch leitfähigen Schicht (12) montiert ist, sodass die Bauelement-Anschlussseite (15) des elektronischen Bauelements (13) der elektrisch leitfähigen Schicht (12) gegenüberliegend angeordnet ist, eine Vielzahl von an einer Package-Anschlussseite (16) angeordneten Package-Anschlusspads (17a, 17b) zum elektrischen Kontaktieren des Packages (10), wobei ein erstes Package-Anschlusspad (17a) mit der ersten Leiterbahnstruktur (12a) und ein zweites Package-Anschlusspad (17b) mit der zweiten Leiterbahnstruktur (12b) in Kontakt sind, sodass sich ein erster Signalpfad zwischen dem ersten Package-Anschlusspad (17a) und der ersten Leiterbahnstruktur (17a) und dem ersten Bauelement-Anschlusspad (14a) ausbildet, und sodass sich ein zweiter Signalpfad (31) zwischen dem zweiten Package-Anschlusspad (17b) und der zweiten Leiterbahnstruktur (12b) und dem zweiten Bauelement-Anschlusspad (14b) ausbildet, wobei das elektronische Bauelement (13) mittels der ersten und zweiten Package-Anschlusspads (17a, 17b) von der dem elektronischen Bauelement (13) zugewandten Seite (111) des Foliensubstrats (11) her elektrisch kontaktierbar ist, wobei das Foliensubstrat (11) einen ersten Folienabschnitt (A1) aufweist, an dem sich das erste Package-Anschlusspad (17a) und das zweite Package-Anschlusspad (17b) befinden, und wobei das Foliensubstrat (11) einen zweiten Folienabschnitt (A2) aufweist, an dem sich das elektronische Bauelement (13) befindet, wobei sich der erste Folienabschnitt (A1) und der zweite Folienabschnitt (A2) entlang einer gemeinsamen Folienebene (E) erstrecken, und eine in dem ersten Folienabschnitt (A1) und dem zweiten Folienabschnitt (A2) angeordnete Vergussmasse (19), die die Vielzahl von Package-Anschlusspads (17a, 17b) umgibt sowie das mindestens eine elektronische Bauelement (13) bedeckt und gegenüber der Umwelt abgrenzt, wobei das erste Package-Anschlusspad (17a) und das zweite Package-Anschlusspad (17b) lateral zu derselben Außenkontur (6) des elektronischen Bauelements (13) benachbart angeordnet und dabei lateral von dem elektronischen Bauelement (13) beabstandet sind, und wobei das erste Package-Anschlusspad (17a) und das zweite Package-Anschlusspad (17b) in einer mindestens zweireihigen Anordnung (8a/8b) angeordnet sind, in der das erste Package-Anschlusspad (17a) einen größeren lateralen Abstand (L1) zu derselben Außenkontur (6) des elektronischen Bauelements (13) aufweist als das zweite Package-Anschlusspad (17b).
  2. Folienbasiertes Package (10) nach Anspruch 1, wobei das Foliensubstrat (11) eine Folienschichtdicke DF aufweist, die kleiner als 130 µm ist, und/oder wobei die elektrisch leitfähige Schicht (12) eine Schichtdicke DL aufweist, die kleiner als 20 µm ist, und/oder wobei das elektronische Bauelement (13) eine Bauteildicke DC aufweist, die kleiner als 60 µm ist, und/oder wobei das folienbasierte Package (10) eine Gesamtdicke DP aufweist, die kleiner als 300 µm ist.
  3. Folienbasiertes Package (10) nach Anspruch 1 oder 2, wobei das erste Package-Anschlusspad (17a) gemeinsam mit einer Vielzahl an weiteren Package-Anschlusspads in einer ersten Reihe (8a) angeordnet ist, und wobei das zweite Package-Anschlusspad (17b) gemeinsam mit einer weiteren Vielzahl an weiteren Package-Anschlusspads in einer zweiten Reihe (8b) angeordnet ist, wobei die erste Reihe (8a) und die zweite Reihe (8b) entlang derselben Seite des elektronischen Bauelements (13) verlaufen und wobei die erste Reihe (8a) lateral weiter von dem elektronischen Bauelement (13) beabstandet ist als die zweite Reihe (8b).
  4. Folienbasiertes Package (10) nach Anspruch 3, wobei eine erste mindestens zweireihige Anordnung (8a/8b) von Package-Anschlusspads (17a, 17b) und eine zweite mindestens zweireihige Anordnung (8e/8f) von Package-Anschlusspads (17e, 17f) im Sinne einer Dual-Inline-Konfiguration mit genau zwei mindestens zweireihigen Anordnungen (8a/8b; 8e/8f) angeordnet sind, wobei die erste mindestens zweireihige Anordnung (8a/8b) entlang von einer ersten lateralen Außenkontur (6) des elektronischen Bauelements (13) angeordnet ist, und wobei die zweite mindestens zweireihige Anordnung (8e/8f) entlang von einer der ersten lateralen Außenkontur (6) gegenüberliegenden zweiten lateralen Außenkontur (6') des elektronischen Bauelements (13) angeordnet ist.
  5. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 4, wobei mindestens eine Reihe (8a, 8b) der mindestens zweireihigen Anordnung (8a/8b) parallel zu mindestens einer lateralen Außenkontur (9) des Packages (10) und/oder parallel zu mindestens einer lateralen Außenkontur (6) des elektronischen Bauelements (13) verläuft.
  6. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 5, wobei das erste und das zweite Package-Anschlusspad (17a, 17b) jeweils eine dem Foliensubstrat (11) abgewandte Anschlussfläche (20a, 20b) aufweisen, wobei sich das erste Package-Anschlusspad (17a) und das zweite Package-Anschlusspad (17b) von der elektrisch leitfähigen Schicht (12) ausgehend in einer zur Folienebene (E) senkrechten Richtung über eine Bauhöhe (X) des elektronischen Bauelements (13) hinweg erstrecken, wodurch sich ein Höhenunterschied ΔH zwischen dem elektronischen Bauelement (13) und den jeweiligen Anschlussflächen (20a, 20b) des ersten und/oder zweiten Package-Anschlusspads (17a, 17b) ergibt, und wobei die Vergussmasse (19) zwischen dem elektronischen Bauelement (13) und den Package-Anschlusspads (17a, 17b) unter Aussparung der jeweiligen Anschlussflächen (20a, 20b) angeordnet ist.
  7. Folienbasiertes Package (10) nach Anspruch 6, wobei die Vergussmasse (19) bündig mit der Anschlussfläche (20a) des ersten Package-Anschlusspads (17a) und/oder mit der Anschlussfläche (20b) des zweiten Package-Anschlusspads (17b) abschließt.
  8. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 7, wobei auf einer dem elektronischen Bauelement (13) abgewandten Seite (112) des Foliensubstrats (11) eine Barrierebeschichtung (21) zum Schutz vor Feuchtigkeit oder elektromagnetischer Strahlung angeordnet ist
  9. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 8, wobei auf einer dem elektronischen Bauelement (13) abgewandten Seite (112) des Foliensubstrats (11) mindestens eine weitere elektrisch leitfähige Schicht (121) angeordnet ist, wobei das folienbasierte Package (10) ferner eine Durchkontaktierung (62) aufweist, die sich durch das Foliensubstrat (11) hindurch zwischen der elektrisch leitfähigen Schicht (12) und der mindestens einen weiteren elektrisch leitfähigen Schicht (121) erstreckt, sodass die elektrisch leitfähige Schicht (12) mittels der Durchkontaktierung (62) von der dem elektronischen Bauelement (13) abgewandten Seite (112) des Foliensubstrats (11) her elektrisch kontaktierbar ist.
  10. Folienbasiertes Package (10) nach Anspruch 9, wobei die mindestens eine weitere elektrisch leitfähige Schicht (121) mittels der Durchkontaktierung (62) elektrisch leitend mit einem masseführenden Abschnitt der elektrisch leitfähigen Schicht (12) verbunden ist und dadurch eine elektrische Schirmung des folienbasierten Packages (10) bildet.
  11. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 10, wobei das folienbasierte Package (10) eine Öffnung (40) aufweist, die sich vollständig durch das Foliensubstrat (11) hindurch bis zu dem elektronischen Bauelement (13) erstreckt, sodass das elektronische Bauelement (13) zumindest abschnittsweise durch diese Öffnung (40) hindurch mit einer Umgebung in Kontakt bringbar ist.
  12. Folienbasiertes Package (10) nach Anspruch 11, wobei das elektronische Bauelement (13) einen Sensorabschnitt (41) aufweist, der ausgestaltet ist, um eine Sensor-Funktionalität basierend auf einer Kontaktierung mit einem in der Umgebung befindlichen Medium bereitzustellen, wobei die Öffnung (40) zumindest den Sensorabschnitt (41) freilegt, sodass der Sensorabschnitt (41) durch diese Öffnung (40) hindurch mit dem in der Umgebung befindlichen Medium in Kontakt bringbar ist.
  13. Folienbasiertes Package (10) nach einem der Ansprüche 11 oder 12, wobei die Öffnung (40) auf einer der Package-Anschlussseite (16) gegenüberliegenden Seite des folienbasierten Packages (10) angeordnet ist.
  14. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 13, wobei das folienbasierte Package (10) flexibel ist, sodass das folienbasierte Package (10) zerstörungsfrei, und insbesondere ohne Beschädigung des elektronischen Bauelements (13), biegbar ist, wobei ein Biegeradius RB um mindestens das 100-fache größer ist als eine Dicke des folienbasierten Packages (10).
  15. Folienbasiertes Package (10) nach einem der Ansprüche 1 bis 14, wobei das folienbasierte Package (10) als ein Quad Flat No Leads - QFN - Package oder als ein Surface Mount Device - SMD - Package ausgestaltet ist.
  16. Verfahren zum Herstellen eines folienbasierten Packages (10), wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen von mindestens einem Foliensubstrat (11) mit einer darauf angeordneten elektrisch leitfähigen Schicht (12), die strukturiert ist, um eine erste Leiterbahnstruktur (12a) und eine zweite Leiterbahnstruktur (12b) bereitzustellen, Bereitstellen von mindestens einem elektronischen Bauelement (13) mit einer Bauelement-Anschlussseite (15), die mindestens ein erstes Bauelement-Anschlusspad (14a) und ein zweites Bauelement-Anschlusspad (14b) aufweist, Montieren des elektronischen Bauelements (13) mittels Bonddraht-loser Flip-Chip Montagetechnik auf der elektrisch leitfähigen Schicht (12), sodass die Bauelement-Anschlussseite (15) des elektronischen Bauelements (13) der elektrisch leitfähigen Schicht (12) gegenüberliegend angeordnet ist, Kontaktieren eines ersten Package-Anschlusspads (14a) mit der ersten Leiterbahnstruktur (12a) und eines zweiten Package-Anschlusspads (14b) mit der zweiten Leiterbahnstruktur (12b), sodass sich ein erster Signalpfad zwischen dem ersten Package-Anschlusspad (17a) und der ersten Leiterbahnstruktur (12a) und dem ersten Bauelement-Anschlusspad (14a) ergibt, und sodass sich ein zweiter Signalpfad (31) zwischen dem zweiten Package-Anschlusspad (17b) und der zweiten Leiterbahnstruktur (12b) und dem zweiten Bauelement-Anschlusspad (14b) ergibt, wobei das elektronische Bauelement (13) mittels der ersten und zweiten Package-Anschlusspads (17a, 17b) von der dem elektronischen Bauelement (13) zugewandten Seite (111) des Foliensubstrats (11) her elektrisch kontaktierbar ist, wobei das Foliensubstrat (11) einen ersten Folienabschnitt (A1) aufweist, an dem sich das erste Package-Anschlusspad (17a) und das zweite Package-Anschlusspad (17b) befinden, und wobei das Foliensubstrat (11) einen zweiten Folienabschnitt (A2) aufweist, an dem sich das elektronische Bauelement (13) befindet, wobei sich der erste Folienabschnitt (A1) und der zweite Folienabschnitt (A2) entlang einer gemeinsamen planen Folienebene (E) erstrecken, Auftragen einer Vergussmasse (19) zwischen dem ersten Folienabschnitt (A1) und dem zweiten Folienabschnitt (A2), sodass die Vergussmasse (19) die Vielzahl der Package-Anschlusspads (17a, 17b) umgibt sowie das mindestens eine elektronische Bauelement (13) bedeckt und gegenüber der Umwelt abgrenzt, und Anordnen des ersten Package-Anschlusspads (17a) und des zweiten Package-Anschlusspads (17b) derart, dass diese derselben Seite (6) des elektronischen Bauelements (13) gegenüberliegend angeordnet und dabei lateral von dem elektronischen Bauelement (13) beabstandet sind, und derart, dass das erste Package-Anschlusspad (17a) und das zweite Package-Anschlusspad (17b) in einer mindestens zweireihigen Anordnung (8a/8b) angeordnet sind, in der das erste Package-Anschlusspad (17a) einen größeren lateralen Abstand (L1) zu derselben Seite (6) des elektronischen Bauelements (13) aufweist als das zweite Package-Anschlusspad (17b).
  17. Verfahren nach Anspruch 16, wobei das Verfahren als Rolle-zu-Rolle Verfahren ausgeführt wird.
DE102019202717.2A 2019-02-28 2019-02-28 Flex-folien-package mit erweiterter topologie Ceased DE102019202717A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019202717.2A DE102019202717A1 (de) 2019-02-28 2019-02-28 Flex-folien-package mit erweiterter topologie

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019202717.2A DE102019202717A1 (de) 2019-02-28 2019-02-28 Flex-folien-package mit erweiterter topologie

Publications (1)

Publication Number Publication Date
DE102019202717A1 true DE102019202717A1 (de) 2020-09-03

Family

ID=72046187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019202717.2A Ceased DE102019202717A1 (de) 2019-02-28 2019-02-28 Flex-folien-package mit erweiterter topologie

Country Status (1)

Country Link
DE (1) DE102019202717A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210375754A1 (en) * 2020-05-29 2021-12-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Microelectronic arrangement and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232528A1 (en) * 2001-12-14 2004-11-25 Fujio Ito Semiconductor device and method of manufacturing the same
US20050087847A1 (en) * 2002-10-29 2005-04-28 Kuan Lee C. Method for fabricating a semiconductor package with multi layered leadframe
US20070267740A1 (en) * 2006-05-16 2007-11-22 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
EP1895585A2 (de) * 2006-09-01 2008-03-05 Samsung Electronics Co., Ltd. Halbleiterpackung mit Foliensubstrat und Anzeigetafelbaugruppe damit
US20120168920A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics, Inc. Leadless semiconductor package and method of manufacture
US20140008777A1 (en) * 2012-07-03 2014-01-09 Utac Dongguan Ltd Thermal leadless array package with die attach pad locking feature
US20170125881A1 (en) * 2015-11-03 2017-05-04 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232528A1 (en) * 2001-12-14 2004-11-25 Fujio Ito Semiconductor device and method of manufacturing the same
US20050087847A1 (en) * 2002-10-29 2005-04-28 Kuan Lee C. Method for fabricating a semiconductor package with multi layered leadframe
US20070267740A1 (en) * 2006-05-16 2007-11-22 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
EP1895585A2 (de) * 2006-09-01 2008-03-05 Samsung Electronics Co., Ltd. Halbleiterpackung mit Foliensubstrat und Anzeigetafelbaugruppe damit
US20120168920A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics, Inc. Leadless semiconductor package and method of manufacture
US20140008777A1 (en) * 2012-07-03 2014-01-09 Utac Dongguan Ltd Thermal leadless array package with die attach pad locking feature
US20170125881A1 (en) * 2015-11-03 2017-05-04 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210375754A1 (en) * 2020-05-29 2021-12-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Microelectronic arrangement and method for manufacturing the same
US11901285B2 (en) * 2020-05-29 2024-02-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Microelectronic arrangement and method for manufacturing the same

Similar Documents

Publication Publication Date Title
DE102019202716B4 (de) Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
EP2437072B1 (de) Stromsensor
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE102014111251B4 (de) Umverdrahtungssubstrat, elektronisches Bauelement und Modul
DE102019202721B4 (de) 3d-flexfolien-package
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE102017123360A1 (de) Verfahren zur bildung einer halbleiterbaugruppe und halbleiterbaugruppe
WO2011003647A1 (de) Leiterplatte
DE102019202717A1 (de) Flex-folien-package mit erweiterter topologie
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
WO2013037698A1 (de) Leiterplatte und elektrische bauteile zum einsatz in aggressiver umgebung und verfahren zur herstellung einer solchen leiterplatte
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE60131957T2 (de) Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht
DE102019202718B4 (de) Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102007002807B4 (de) Chipanordnung
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final