DE102005007643A1 - Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat - Google Patents

Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat Download PDF

Info

Publication number
DE102005007643A1
DE102005007643A1 DE102005007643A DE102005007643A DE102005007643A1 DE 102005007643 A1 DE102005007643 A1 DE 102005007643A1 DE 102005007643 A DE102005007643 A DE 102005007643A DE 102005007643 A DE102005007643 A DE 102005007643A DE 102005007643 A1 DE102005007643 A1 DE 102005007643A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor chip
module
base substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005007643A
Other languages
English (en)
Inventor
Manfred Michalk
Sabine Nieland
Martin Michalk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Assa Abloy AB
Original Assignee
Assa Abloy Identification Technology Austria GmbH
Assa Abloy Identification Technology Group AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Assa Abloy Identification Technology Austria GmbH, Assa Abloy Identification Technology Group AB filed Critical Assa Abloy Identification Technology Austria GmbH
Priority to DE102005007643A priority Critical patent/DE102005007643A1/de
Priority to PCT/IB2006/050524 priority patent/WO2006087686A2/en
Priority to AU2006215267A priority patent/AU2006215267A1/en
Priority to US11/816,375 priority patent/US7915739B2/en
Priority to CA002598040A priority patent/CA2598040A1/en
Priority to EP06710931A priority patent/EP1854134A2/de
Publication of DE102005007643A1 publication Critical patent/DE102005007643A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Abstract

Die Erfindung betrifft ein Verfahren zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat, auf dem sich mindestens auf einer Seite ein Resist befindet, sowie ein Substrat und ein Modul zur Aufnahme von Halbleiterchips. DOLLAR A Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und ein Modul der eingangs genannten Art anzugeben, das bei minimaler Dicke des Moduls für hochwertige Halbleiterchips bis 5 x 5 mm·2· Fläche einen optimalen Schutz gegen Stoß, Biegebelastung, Feuchte und gegen Lichteinfluss ermöglicht. DOLLAR A Die Aufgabe wird erfindungsgemäß mit einem Verfahren gelöst, mit dem das Substrat in Form eines einteiligen Grundsubstrates (4) in Bereiche, die künftigen Modulen entsprechen, vorkonstruiert wird, Pads des Halbleiterchips (1) in vorgegebenen Bereichen einer ersten Fläche des vorstrukturierten Grundsubstrats (4) kontaktiert werden und auf der Oberseite (12) des vorstrukturierten Grundsubstrates (4) und der aktiven Flächenseite des Halbleiterchips (1) eine erste Kleberschicht (16) eingebracht wird, anschließend eine zweite Kleberschicht (17) auf die andere Flächenseite des Halbleiterchips (1) aufgebracht wird und danach ein Aushärten der Kleberschichten (16, 17) und ein Endstrukturieren des metallischen Grundsubstrates (4) erfolgt.

Description

  • Die Erfindung betrifft ein Verfahren zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat, auf dem sich mindestens auf einer Seite ein Resist befindet, sowie ein Substrat und ein Modul zur Aufnahme von Halbleiterchips.
  • Die Erfindung ist insbesondere geeignet zur Herstellung von Modulen mit sehr dünnen Halbleiterchips, die eine hohe Lebensdauer aufweisen sollen. Derartige Module werden beispielsweise für Ausweise mit großen Kryptochips benötigt.
  • Im Stand der Technik ist es zur Herstellung derartiger Module bekannt, einen Halbleiterchip mit seiner Rückseite, d.h. der nichtaktiven Seite, auf ein Substrat zu bonden, was meistens durch Kleben oder Löten erfolgt. Das Substrat trägt weiterhin metallische Leiterbahnen. Von der aktiven Seite der Chips mit seinen Metallkontaktflächen (Pads) werden Mikrodrähte von je einem Pad zu je einer Leiterbahn gezogen. Anschließend werden Halbleiterchips, Mikrodrähte und Leiterbahnen je nach konkreter Ausführungsform des Moduls durch Aufbringen duroplastischer oder thermoplastischer Mold- oder Vergussmassen geschützt. Die Substrate bestehen aus speziellen Kunststoffen, z. B. Leiterplatten, aus Keramik oder aus speziell konfigurierten Metallbändern (leadframes). Module in dieser Technologie werden vor allem in Telefonkarten und Speicherkarten eingesetzt. Derartige Verfahren sind beschrieben in Yahya Haghiri, Thomas Tarantino: Vom Plastik zu Chipkarte, Carl Hanser Verlag München Wien, 1999.
  • Nachteilig bei mit duroplastischen oder thermoplastischen Kunststoffen verschlossenen Modulen ist ihre große Dicke und der unsymmetrische Aufbau der Schichten. Dies führt speziell bei großflächigen Chips zu erhöhten mechanischen Belastungen bei Biegebeanspruchung. Außerdem sind Moduldicken < 300 μm nicht oder nur mit hohem Aufwand herstellbar.
  • Mittels flip-chip-Technologie lassen sich dünnere Module herstellen, die bekannten Lösungen sind jedoch meist stark schichtenunsymmetrisch aufgebaut, wobei die stoßempfindliche Halbleiterfläche, die nichtaktive Chipseite, ungeschützt bleibt.
  • Nach DE 43 37 921 A1 ist eine kontaktlose Chipkarte bekannt, bei der ein Halbleiterchip in einem Chipgehäuse schichtensymmetrisch angeordnet ist. Nachteilig ist dabei jedoch die rechteckige, scharfkantige Ausführung, die Spannungsrisse beim Einkapseln in weitere Schaltungsträger (z.B. Chipkarten) verursachen kann sowie die unbefriedigende Ausführung der äußeren Kontakte des Moduls, die sich für eine automatisierte Kontaktierung, z.B. für den Anschluss von Chipkartenantennenspulen, nur ungenügend eignet.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und ein Modul der eingangs genannten Art anzugeben, das bei minimaler Dicke des Moduls für hochwertige Halbleiterchips bis (5 × 5) mm2 Fläche einen optimalen Schutz gegen Stoß, Biegebelastung, Feuchte und gegen Lichteinfluss ermöglicht.
  • Die Aufgabe wird erfindungsgemäß mit einem Verfahren, welches die in Anspruch 1 angegebenen Merkmale aufweist, und mit einem Substrat, welches die in die in Anspruch 12 angegebenen Merkmale aufweist, sowie einem Modul, welches die im Anspruch 21 angegebenen Merkmale aufweist, gelöst.
  • Vorteilhafte Ausgestaltungen sind in den zugehörigen Unteransprüchen angegeben.
  • Mit dem erfindungsgemäßen Verfahren wird der Halbleiterchip auf einer Flächenseite mittels erster Kleberschicht auf einer ersten Fläche, der Oberseite eines metallischen, vorstrukturierten, einteiligen Grundsubstrates befestigt, indem die Chippads in vorgegebenen Bereichen der ersten Fläche des Grundsubstrats kontaktiert werden und danach eine zweite Kleberschicht auf die andere Flächenseite des Halbleiterchips aufgebracht wird, auf welche die Unterseite eines metallischen, einteiligen Deckelsubstrates aufgesetzt wird und bei dem nach dem Aushärten der Kleberschichten das Endstrukturieren des metallischen Grundsubstrates erfolgt, sodass der Halbleiterchip vorzugsweise schichtsymmetrisch zwischen erster und zweiter Kleberschicht und metallischen Grundsubstrat und Deckelsubstrat eingebettet ist.
  • Die Vorstrukturierung des Grundsubstrates erfolgt durch Einbringen von Ätzgräben und gegebenenfalls Strukturlinien auf der Oberseite des Grundsubstrates zur Definition äußerer Anschlüsse (Pins) und innerer Anschlüsse sowie des Randes des künftigen Moduls.
  • Vorzugsweise sind die Ätzgräben zur Definition des Modulrandes so gestaltet, dass bei Minimierung der Modulfläche der künftig aufzubringende Halbleiterchip vom Modulrand vollständig eingeschlossen ist und der Modulrand Radien größer 0,3 mm aufweist.
  • Mit diesem Verfahren wird ein Modulkörper geschaffen, der schichtsymmetrisch und biegeelastisch aufgebaut ist, und bei dem der Halbleiterchip lichtdicht und vor Feuchte geschützt angeordnet ist.
  • Die in das Substrat eingebrachten Ätzgräben definieren den Rand des Moduls, stoppen den Kleberfluss der ersten und zweiten Kleberschicht, sodass Kleber nicht auf benachbarte Flächen gelangt und vereinfachen das Endstrukturieren des Grundsubstrates bzw. des Moduls.
  • Mechanische Spannungsspitzen beim Einbetten und Biegen des Moduls im künftigen Gebrauch können durch Verrundungen der Modulflächen und Abschrägungen verhindert werden.
  • Die Substrate sind allseitig mit metallischen Resistschichten versehen, vorzugsweise aus Zinn oder Silber, die einerseits als Resistschichten für die nachfolgenden ätztechnisch zu vollziehenden Endstrukturiervorgänge verwendet werden, und andererseits als Kontaktiermetalle für die innere Chipkontaktierung und die äußere Kontaktierung mit der weiteren Schaltung dienen. Die metallischen Resistschichten sind durch ihre metallisch matte, weißliche Oberfläche optisch unauffällig und weitgehend feuchtestabil.
  • Das Vorstrukturieren des Grundsubstrates erfolgt neben der Anordnung von Ätzgräben durch Einbringen von resistfreien Strukturlinien. Als resistfreie Strukturlinien werden Strukturelemente bezeichnet, die keinen Resist auf dem Grundmaterial aufweisen. Die Strukturlinien werden üblicherweise mit einer Breite von 10 μm bis 50 μm und einer Tiefe, die mindestens der Resistdicke entspricht, ausgeführt.
  • Die Strukturlinien werden wie folgt angebracht:
    • – auf der Oberseite und auf der Unterseite des Grundsubstrates im Bereich der inneren und äußeren Anschlüsse,
    • – auf der Unterseite des Grundsubstrates direkt unterhalb der die Anschlüsse definierenden Ätzgräben,
    • – im Bereich der äußeren Anschlüsse in der Nähe des Modulrandes quer zu der Richtung der Anschlüsse auf der Unterseite oder Oberseite des Grundsubstrates und
    • – auf der Oberseite und Unterseite des Grundsubstrates entlang oder gering beabstandet der Außenkante des Modulrandes.
  • Die Vorstrukturierung des Grundsubstrates durch Ätzgräben und resistfreie Strukturlinien ermöglicht ein sehr einfaches Endstrukturieren des Grundsubstrates zu Modulen. Es ist dabei möglich, so vorbereitete Grundsubstrate getrennt von der ätztechnischen Endstrukturierung und dem Kontaktieren zu fertigen.
  • Das Kontaktieren der Halbleiterchips auf dem Substrat erfolgt vorzugsweise durch flip-chip-Bonden, indem mittels Löten oder Schweißen vergoldete Chipkontakthügel auf die Zinn- oder Silberschichten des Substrates kontaktiert werden und danach eine erste Kleberschicht zwischen der aktiven Halbleiterschichtseite und der Oberseite des Grundsubstrates eingebracht wird. Danach wird eine zweite Kleberschicht aufgebracht und ein Deckelsubstrat aufgesetzt.
  • Zweckmäßigerweise bestehen Grund- und Deckelsubstrat aus dem gleichen Material und weisen die gleiche Dicke auf. Dabei sind Metalle mit niedrigem thermischen Ausdehnungskoeffizienten, beispielsweise FeNi, FeNiCo und ähnliche Legierungen, besonders geeignet.
  • Die gelöteten oder geschweißten flip-chip-Kontakte weisen eine hohe Festigkeit auf, sind thermisch unempfindlich und feuchtestabil. Der Kleber kann nach dem Kontaktieren eingebracht werden und kann bei hoher Temperatur aushärten, ohne dass auf den Halbleiterchip Druckstücke aufgesetzt werden müssen.
  • Das Wärmeausdehnungsverhalten ist gut an das Chipmaterial Silizium angepasst. Die angegebenen Legierungen sind mechanisch steif, biegefest und rostfrei. Das Deckelsubstrat kann mit anderen Metallen, wie Gold, Palladium etc., veredelt sein.
  • Ferner ist es möglich, dass zur Verringerung von mechanischen Spannungen der Deckelrand zur Oberseite hin abgeschrägt ist. Dies kann weiterhin erreicht werden, indem die resistfreien Strukturlinien an der Oberseite des Grundsubstrates gegenüber denen an der Unterseite des Grundsubstrates geringfügig versetzt angeordnet werden, sodass nach dem Durchätzen der Modulrand des Grundsubstrates zu seiner Unterseite hin abgeschrägt ist.
  • Eine weitere vorteilhafte Ausführung entsteht dadurch, dass das Deckelsubstrat an mindestens einer Stelle seines Randes nach unten gezogen bzw. gebogen wird, sodass diese Stelle auf das Grundsubstrat aufsetzt und nach dem Aushärten der Kleberschichten eine elektrisch leitende Verbindung besteht.
  • Dabei ergibt sich neben einer Verbesserung der mechanischen Eigenschaften auch ein erhöhter Schutz des Halbleiterchips gegen elektromagnetische Wellen.
  • Das erfindungsgemäße Modul weist einen sandwichartigen Aufbau auf und kann mit ausgesuchten Materialien gefertigt werden. Der dünne Chip liegt in der Mittelschicht zwischen beidseitig weitgehend ungeteilten Metallflächen, die den Chip vollständig einschließen.
  • Diese Metallflächen sollen nur geringfügig größer sein als der Chip. Der Modulkörper kann überall verrundet bzw. abgeschrägt sein, sodass keine scharfen Kanten oder Ecken auftreten.
  • Da bei einigen Anwendungen, wie beispielsweise in Pässen, das Modul sichtbar ist, sollte es optisch so unauffällig wie möglich sein, was durch die metallisch helle Ausführung gut erreicht wird. Es zeichnet sich dabei auch durch einen nahezu vollständigen Lichtschutz des Chips aus.
  • Die Erfindung wird im Folgenden anhand eines Ausführungsbeispieles näher erläutert.
    •
  • In der zugehörigen Zeichnung zeigen:
  • 1 eine Draufsicht auf ein vorstrukturiertes Grundsubstrat mit kontaktiertem Chip,
  • 2a einen Querschnitt durch die in 1 dargestellte Anordnung parallel zu den Anschlüssen nach dem Kleberauftrag und Härten,
  • 2b einen Querschnitt durch die in 1 dargestellte Anordnung nach dem Kleberauftrag und Härten quer zu den Anschlüssen,
  • 3a einen Querschnitt durch die kontaktierte und verklebte Anordnung nach 1 längs zu den Anschlüssen nach dem Endstrukturieren,
  • 3b einen Querschnitt durch die kontaktierte und verklebte Anordnung nach 1 quer zu den Anschlüssen nach dem Endstrukturieren und
  • 4 einen Querschnitt durch eine Anordnung mit Deckelsubstrat quer zu den Anschlüssen nach dem Endstrukturieren.
  • 1 zeigt einen Abschnitt eines streifenförmigen metallischen Grundsubstrates 4. Das Grundsubstrat 4 ist im Beispiel 60 μm dick und besteht aus einer Eisen-Nickel-Legierung. Es ist vorstrukturiert zur Aufnahme eines Halbleiterchips 1. Den Streifentransport und die Erkennung der Lage des Streifens erleichtert das eingebrachte Indexloch 15. Es ist ohne weiteres und mit Vorteil möglich, das Grundsubstrat 4 flächenförmig oder in breiten Streifen auszuführen und eine Vielzahl von Halbleiterchips 1 nebeneinander und/oder reihenförmig auf entsprechend strukturierten Gebieten anzuordnen.
  • In die Oberseite 12 des Grundsubstrates 4 sind Ätzgräben 6 eingebracht. Die Ätzgrabenbreite beträgt im Beispiel 100 μm und die Tiefe 30 μm bis 40 μm. Der Halbleiterchip 1 der Größe 5 × 5 mm2 ist von einem Ätzgraben 6 umgeben, der die Ecken der Halbleiterchips 1 in einem Abstand von ca. 0,3 mm und mit Radien von ca. 1 mm einschließt. Der Ätzgraben 6 dient der Begrenzung des Kleberflusses beim bzw. nach dem Befestigen des Halbleiterchips 1 auf der Oberseite 12 des Grundsubstrates 4. Im Beispiel weist der Halbleiterchip 1 zwei Kontaktierflächen mit Kontakthügeln 2 auf. Jeder Kontakthügel 2 ist auf einem künftigen inneren Anschluss 19 kontaktiert. Im dargestellten Beispiel liegt der linke innere Anschluss 19 an einem äußeren Anschluss 8, der durch Ätzgräben 6 oder Strukturlinien 7 in dem noch einteiligen Grundsubstrat 4 definiert ist.
  • Die inneren Anschlüsse 19 sind durch Ätzgräben 6 definiert. Unterhalb der die inneren Anschlüsse 19 definierenden Ätzgräben 6 sind auf der Unterseite 13 des Grundsubstrates 4 resistfreie Strukturlinien 7 angeordnet. Damit wird sichergestellt, dass beim endgültigen, ätztechnischen Strukturieren des Substrates 4 die inneren Anschlüsse 19 vollständig voneinander getrennt sind.
  • Der zweite innere Anschluss 19 nimmt nahezu die gesamte Modulfläche innerhalb des den Halbleiterchip 1 umschließenden Ätzgrabens 6 ein. Quer zur Richtung der äußeren Anschlüsse 8 sind auf der Unterseite 13 des Grundsubstrates 4, im Beispiel ca. 0,7 mm von dem den Halbleiterchip 1 umschließenden Ätzgraben 6, resistfreie Strukturlinien 7 der Breite 50 μm angeordnet. Beim Endstrukturieren, also beim ätztechnischen Herstellen der mehrteiligen Struktur des Grundsubstrates 4, verändern sich die resistfreien Strukturlinien 7 zu Ätzgräben 6, die den Querschnitt der äußeren Anschlüsse 8 partiell verringern. Eventuell am äußeren Anschluss 8 wirkende Biegekräfte können somit nicht auf die inneren Anschlüsse 19 sowie auf den Halbleiterchip 1 und seine Kontakthügel 2 übertragen werden.
  • Eine weitere resistfreie Strukturlinie 7 umrandet den Ätzgraben 6, welcher das Halbleiterchip 1 einschließt, mit Ausnahme der Bereiche der Übergänge der inneren zu den äußeren Anschlüssen 8 und 19. Unterhalb dieser resistfreien Strukturlinie 7 ist auf der Unterseite 13 des Grundsubstrates 4 ebenfalls eine resistfreie Strukturlinie 7 angeordnet. Diese Strukturlinien 7 auf der Oberseite 12 und der Unterseite 13 sowie resistfreie Strukturlinien 7, die unterhalb der inneren Anschlüsse 8 und 19 verlaufen, bzw. Ätzgräben 6, die auf der Oberseite 12 des Grundsubstrates 4 sowie resistfreie Strukturlinien 7, die auf der Unterseite 13 und Oberseite 12 des Grundsubstrates 4 den Rand der äußeren Anschlüsse 8 definieren, ermöglichen das einfache ätztechnische Herstellen der endgültigen Modulstruktur. Die einteilige metallische Struktur des Grundsubstrates 4 ist aufgetrennt in die einzelnen Anschlüsse 8 und 19 und das gesamte Modul ist nahezu vollständig getrennt vom steifenförmigen Trägermetall.
  • Ein äußerer Anschluss 8 bleibt im dargestellten Beispiel noch mit dem streifenförmigen Trägermetall verbunden, um Transportvorgänge bei der Modulherstellung zu erleichtern.
  • Es ist ohne weiteres möglich Module mit mehr als zwei Anschlüssen 8, 19 herzustellen. Des Weiteren muss nicht ein innerer Anschluss 19, wie im Beispiel dargestellt, beinahe den gesamten Halbleiterchip 1 überdecken, vielmehr können die inneren Anschlüsse 19 ähnlich ausgeführt werden und es können Bereiche des Grundsubstrates 4 nach dem Endstrukturieren ohne Verbindung zu den inneren Anschlüssen 19, aber fest mit dem Halbleiterchip 1 verbunden und dieses schützend, gestaltet werden. Jedoch ist es wünschenswert, die Fläche des Grundsubstrates 4 unter dem Halbleiterchip 1 so zu erhalten, dass eine optimale/maximale Biege- und Stoßfestigkeit des Moduls gegeben ist.
  • 2a zeigt einen Querschnitt durch die Längsseite der Anordnung gemäß 1 nach dem Aufbringen und Härten der ersten Kleberschicht 16. Die Kontaktierung des Halbleiterchips 1 erfolgte im Beispiel nach der flip-chip-Technologie. Das Kontaktieren erfolgte durch Löten der aus Gold bestehenden Kontakthügel 2, deren Höhe ca. 20 μm beträgt, auf die 1 μm bis 2 μm dicke Resistschicht 5 aus Zinn auf der Oberseite 12 des Grundsubstrates 4. Der Spalt zwischen Chip 1 und Grundsubstratoberseite 12 ist vollständig mit der ersten Kleberschicht 16 ausgefüllt, die ebenfalls die Chipseitenflächen benetzt und die Ätzgräben 6 unter und um das Chip 1 herum ausfüllt. Auf der Unterseite 13 des Grundsubstrates 4 sind in dem Metallresist 5 ca. 50 μm breite resistfreie Strukturlinien 7 eingebracht, wie bereits bei 1 beschrieben.
  • 2b zeigt einen Querschnitt senkrecht zu der in 1 dargestellten Anordnung. Hier ist die Anordnung der sich auf der Unterseite 13 und Oberseite 12 des Grundsubstrates 4 befindenden, gegenüberstehenden resistfreien Strukturlinien 7 dargestellt, die den späteren Modulrand 14 definieren. Die resistfreien Strukturlinien 7 auf der Grundsubstratunterseite 13 können ebenso in Richtung zur Modulmitte eingerückt werden, um zu erreichen, dass der Modulrand 14 nach dem endgültigen Modulstrukturieren etwas abgeschrägt ist zur Verminderung eventueller mechanischer Spannungen mit der Modulumgebung.
  • In den 3a und 3b sind die in den 2a und 2b erläuterten Querschnitte nach dem ätztechnischen Herstellen der endgültigen Modulstruktur dargestellt. Die inneren Anschlüsse 19 sind durch die Durchätzung 11 elektrisch voneinander getrennt, das Ende des linken äußeren Anschlusses 8 ist vom streifenförmigen Trägermetall des ehemals einteiligen Grundsubstrates 4 getrennt. Die äußeren Anschlüsse 8 weisen auf der Unterseite 13 Ätzgräben 6 auf, die ein Weiterleiten von eventuell auftretenden Biegebelastungen auf die inneren Anschlüsse 19 vermindern. Das Modul ist vom Trägermetall getrennt und der Modulrand 14 realisiert.
  • Derartige Module sind ohne schützende Abdeckung vorteilhaft einsetzbar für Einsatzbereiche mit nur geringen mechanischen Belastungen des Moduls. Das Aussehen des Moduls kann durch Bedrucken oder Besprühen der Moduloberfläche bzw. der offen liegenden Chipseite mit speziellen Farben verbessert werden.
  • 4 zeigt einen Schnitt durch das Modul quer zur Richtung der äußeren Anschlüsse 8 nach dem Herstellen der endgültigen Struktur. Der Schutz des Moduls ist erweitert durch ein auf eine zweite Kleberschicht 17 auf der Rückseite des Halbleiterchips 1 aufgebrachtes Deckelsubstrat 9. Die erste und zweite Kleberschicht 16 und 17 fließen am Chiprand zusammen, wobei der Underfiller 3 (erste Kleberschicht 16) und die zweite Kleberschicht 17 das Halbleiterchip 1 vollständig einschließen und das Deckelsubstrat 9 mit dem Grundsubstrat 4 verbinden. Das Deckelsubstrat 9 ist mit einer Randabschrägung 10 versehen.
    • 1
    Halbleiterchip
    2
    Kontakthügel
    3
    Underfiller; Kleber
    4
    Grundsubstrat
    5
    metallischer Resist
    6
    Ätzgraben
    7
    resistfreie Strukturlinie
    8
    äußerer Anschluss; Pin
    9
    Deckelsubstrat
    10
    Randabschrägung
    11
    Durchätzung
    12
    Oberseite Grundsubstrat; erste metallische Fläche
    13
    Unterseite Grundsubstrat
    14
    Modulrand
    15
    Indexloch
    16
    erste Kleberschicht
    17
    zweite Kleberschicht
    18
    Unterseite Deckelsubstrat
    19
    innerer Anschluss

Claims (24)

  1. Verfahren zum Befestigen eines Halbleiterchips (1) auf einem metallischen Substrat, auf dem sich mindestens auf einer Seite ein Resist befindet, dadurch gekennzeichnet, dass das Substrat in Form eines einteiligen Grundsubstrates (4) in Bereiche, die künftigen Modulen entsprechen, vorstrukturiert wird, Pads des Halbleiterchips (1) in vorgegebenen Bereichen einer ersten Fläche des vorstrukturierten Grundsubstrats (4) kontaktiert werden und auf der Oberseite (12) des vorstrukturierten Grundsubstrates (4) und der aktiven Flächenseite des Halbleiterchips (1) eine ersten Kleberschicht (16) eingebracht wird, anschließend eine zweite Kleberschicht (17) auf die andere Flächenseite des Halbleiterchips (1) aufgebracht wird und danach ein Aushärten der Kleberschichten (16, 17) und ein Endstrukturieren des metallischen Grundsubstrates (4) erfolgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Aushärten der Kleberschichten (16, 17) auf die zweite Kleberschicht (17) ein mit einer metallischen Resistschicht (5) versehenes Deckelsubstrat (9) mit seiner Unterseite aufgesetzt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Vorstrukturieren des Grundsubstrates (4) dadurch erfolgt, dass auf dessen Oberseite (12) Ätzgräben (6) eingebracht werden, die den Rand (14) des künftigen Moduls definieren und die innerhalb dieses Randes (14) das Grundsubstrat (4) in wenigstens zwei Bereiche unterteilen, auf denen Pads des Halbleiterchips (1) anbringbar sind.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Ätzgräben (6) mit einer Tiefe von 30 bis 70 % der Grundsubstratdicke eingebracht werden.
  5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Ätzgräben (6) für den Modulrand (14) so gestaltet werden, dass bei Minimierung der Modulfläche das Halbleiterchip (1) vom Modulrand (14) vollständig eingeschlossen ist und der Modulrand (14) Radien größer/gleich 0,3 mm aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (4) beidseitig mit metallischen Resistschichten (5) versehen wird.
  7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass in die Oberseite (12) und Unterseite (13) des Grundsubstrates (4) resistfreie Strukturlinien (7) eingebracht werden, wobei die resistfreien Strukturlinien (7) wie folgt angebracht werden: im Bereich der inneren (19) und äußeren Anschlüsse (8) auf der Unterseite (13) des Grundsubstrates (4) direkt unterhalb der die Anschlüsse (8, 19) definierenden Ätzgräben (6) und/oder Strukturlinien (7), und auf der Oberseite (12) und Unterseite (13) des Grundsubstrates (4) entlang oder gering beabstandet der Außenkante des Modulrandes (14).
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass im Bereich der äußeren Anschlüsse (8) in der Nähe des Modulrandes (14) quer zur Richtung der Anschlüsse auf der Unterseite (13) oder Oberseite (12) des Grundsubstrates (4) resistfreie Strukturlinien (7) angebracht werden.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Pads des Halbleiterchips (1) durch flip-chip-Bonden auf dem Substrat (4) kontaktiert werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass vergoldete Chipkontakthügel (2) des Halbleiterchips (1) durch Löten oder Schweißen auf Zinn- oder Silberschichten des Substrates (4) befestigt werden und danach eine erste Kleberschicht (16) zwischen aktiver Halbleiterschichtseite und Oberseite (12) des Grundsubstrat (4) eingebracht und ausgehärtet wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass vor dem Aushärten der ersten Kleberschicht (16) eine zweite Kleberschicht (17) aufgetragen und ein Deckelsubstrat (9) aufgebracht wird.
  12. Streifenförmiges metallisches Substrat, geeignet zur Aufnahme von gebondeten Halbleiterchips (1), dadurch gekennzeichnet, dass das Substrat ein einteiliges vorstrukturiertes Grundsubstrat (4) ist, welches beidseitig mit metallischen Resistschichten (5) versehen ist und bei dem in die Oberseite (12) des Grundsubstrates (4) Ätzgräben (6) eingebracht sind, welche Flächen für künftig aufzusetzende Halbleiterchips (1) umranden und innerhalb dieses Randes auf dem Grundsubstrat (4) innere Anschlüsse (19) bilden, wobei die Ätzgräben (6) und/oder Strukturlinien (7) weiterhin Flächen für die äußeren Anschlüsse (8) umranden.
  13. Substrat nach Anspruch 12, dadurch gekennzeichnet, dass die Resistschichten (5) aus Zinn oder Silber bestehen.
  14. Substrat nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Ätzgräben (6) die Flächen künftiger Halbleiterchips (1) in einem Abstand von 0,2 mm bis 0,4 mm umranden.
  15. Substrat nach Anspruch 14, dadurch gekennzeichnet, dass die Ätzgräben (6) mit einer Breite von 20 μm bis 150 μm und mit Radien > 0,3 mm ausgeführt sind.
  16. Substrat nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass die Ätzgräben (6) eine Tiefe von 30 bis 70 % der Grundsubstratdicke aufweisen.
  17. Substrat nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass auf der Unterseite (13) und/oder auf der Oberseite (12) des Grundsubstrates (4) resistfreie Strukturlinien (7) der Breite von 10 μm bis 50 μm angeordnet sind.
  18. Substrat nach Anspruch 17, dadurch gekennzeichnet, dass die Strukturlinien (7) quer zur Richtung der äußeren Anschlüsse (8) angeordnet sind.
  19. Substrat nach Anspruch 18, dadurch gekennzeichnet, dass eine weitere Strukturlinie (7) den das künftige Halbleiterchip (1) einschließenden Ätzgraben (6) mit Ausnahme der Bereiche der Übergänge der inneren zu den äußeren Anschlüssen (8, 19) auf der Oberseite (12) und auf der Unterseite (13) umrandet.
  20. Substrat nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass die resistfreien Strukturlinien (7) auf der Oberseite (12) und der Unterseite (13) des Grundsubstrates (4) so angeordnet sind, dass ein künftiges Modul an seiner Unterseite eine nach innen gerichtete Randabschrägung (10) aufweist.
  21. Modul, bei dem auf einem Substrat ein Halbleiterchip (1) angeordnet ist, dadurch gekennzeichnet, dass auf einem Grundsubstrat (4), auf dem beidseitig ein metallischer Resist (5) angebracht ist, ein Halbleiterchip (1) aufgebondet ist, wobei das Grundsubstrat (4) Durchätzungen (11) aufweist, die das Halbleiterchip (1) umschließen, unter dem Halbleiterchip (1) eine erste Kleberschicht (16), welche den Spalt zwischen Chip (1) und Grundsubstratoberseite (12) sowie die Ätzgräben (6) unter dem ehemaligen Chip (1) und die ehemaligen Ätzgräben (6) um das Chip (1) herum sowie die Chipseitenflächen ausfüllt und sich über dem Halbleiterchip (1) eine zweite Kleberschicht (17) befindet und die äußeren Anschlüsse (8) mittels Durchätzungen (11) im Bereich der ehemaligen Ätzgräben (6) bzw. Strukturlinien (7) vom umliegenden streifenförmigen Substrat getrennt sind.
  22. Modul nach Anspruch 21, dadurch gekennzeichnet, dass auf der zweiten Kleberschicht (17) auf der Rückseite des Halbleiterchips (1) ein Deckelsubstrat (9) aufgebracht ist.
  23. Modul nach Anspruch 22, dadurch gekennzeichnet, dass das Deckelsubstrat (9) zur Oberseite hin und/oder das Grundsubstrat (4) zur Unterseite hin nach innen abgeschrägt ist/sind.
  24. Modul nach einem der Ansprüche 22 oder 23, dadurch gekennzeichnet, dass Deckelsubstrat (9) an mindestens einer Stelle seines Randes nach unten gezogen ist, sodass diese Stelle auf dem Grundsubstrat (4) aufsitzt und mit ihm elektrisch verbunden ist.
DE102005007643A 2005-02-19 2005-02-19 Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat Withdrawn DE102005007643A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005007643A DE102005007643A1 (de) 2005-02-19 2005-02-19 Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
PCT/IB2006/050524 WO2006087686A2 (en) 2005-02-19 2006-02-17 Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
AU2006215267A AU2006215267A1 (en) 2005-02-19 2006-02-17 Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
US11/816,375 US7915739B2 (en) 2005-02-19 2006-02-17 Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
CA002598040A CA2598040A1 (en) 2005-02-19 2006-02-17 Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
EP06710931A EP1854134A2 (de) 2005-02-19 2006-02-17 Verfahren und anordnung zur kontaktverbindung von halbleiterchips auf einem metallsubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005007643A DE102005007643A1 (de) 2005-02-19 2005-02-19 Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat

Publications (1)

Publication Number Publication Date
DE102005007643A1 true DE102005007643A1 (de) 2006-08-31

Family

ID=36793983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005007643A Withdrawn DE102005007643A1 (de) 2005-02-19 2005-02-19 Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat

Country Status (6)

Country Link
US (1) US7915739B2 (de)
EP (1) EP1854134A2 (de)
AU (1) AU2006215267A1 (de)
CA (1) CA2598040A1 (de)
DE (1) DE102005007643A1 (de)
WO (1) WO2006087686A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184576A1 (de) * 2007-08-27 2010-05-12 Hitachi Ltd. Halbleiterbelastungssensor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293589B1 (ko) * 2005-04-27 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20110210411A1 (en) * 2010-02-26 2011-09-01 Sound Design Technologies, Ltd. Ultra thin flip-chip backside device sensor package
US8933468B2 (en) 2012-03-16 2015-01-13 Princeton University Office of Technology and Trademark Licensing Electronic device with reduced non-device edge area
JP2013197365A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001050415A2 (fr) * 1999-12-30 2001-07-12 Schlumberger Systemes Element de carte a circuit integre monte en flip-chip
EP1187205A2 (de) * 2000-09-06 2002-03-13 Sanyo Electric Co., Ltd. Halbleitervorrichtung in Chip-Grösse mit einer thermisch und elektrisch leitenden Kontaktfläche und Verfahren zu Ihrer Herstellung
DE10138659A1 (de) * 2001-08-07 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur
DE10210841A1 (de) * 2002-03-12 2003-10-16 Martin Michalk Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
US20030207498A1 (en) * 2002-04-29 2003-11-06 Shafidul Islam Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2003105213A2 (en) * 2002-06-07 2003-12-18 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
DE4337921C2 (de) 1993-11-06 1998-09-03 Ods Gmbh & Co Kg Kontaktlose Chipkarte mit Antennenspule
JPH0818236A (ja) 1994-06-29 1996-01-19 Kyocera Corp 積層セラミック回路基板の製造方法
JPH08181236A (ja) * 1994-12-22 1996-07-12 Ibiden Co Ltd 電子部品搭載用基板及び電子部品搭載装置
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2004135192A (ja) 2002-10-11 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001050415A2 (fr) * 1999-12-30 2001-07-12 Schlumberger Systemes Element de carte a circuit integre monte en flip-chip
EP1187205A2 (de) * 2000-09-06 2002-03-13 Sanyo Electric Co., Ltd. Halbleitervorrichtung in Chip-Grösse mit einer thermisch und elektrisch leitenden Kontaktfläche und Verfahren zu Ihrer Herstellung
DE10138659A1 (de) * 2001-08-07 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur
DE10210841A1 (de) * 2002-03-12 2003-10-16 Martin Michalk Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
US20030207498A1 (en) * 2002-04-29 2003-11-06 Shafidul Islam Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2003105213A2 (en) * 2002-06-07 2003-12-18 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184576A1 (de) * 2007-08-27 2010-05-12 Hitachi Ltd. Halbleiterbelastungssensor
EP2184576A4 (de) * 2007-08-27 2014-10-01 Hitachi Ltd Halbleiterbelastungssensor

Also Published As

Publication number Publication date
EP1854134A2 (de) 2007-11-14
WO2006087686A3 (en) 2007-01-18
WO2006087686A2 (en) 2006-08-24
US20090085226A1 (en) 2009-04-02
CA2598040A1 (en) 2006-08-24
AU2006215267A1 (en) 2006-08-24
US7915739B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
DE102006060411B3 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
EP1266402B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE10145752B4 (de) Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist
DE202011051190U1 (de) Sensorbaustein
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
EP1028388B1 (de) Identifizierungselement und Verfahren zur Herstellung eines Identifizierungselements
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
DE3917707A1 (de) Elektronisches modul und verfahren zu seiner herstellung
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
DE102007022615A1 (de) Kontaktloses Übertragungssystem und Verfahren zum Herstellen desselben
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE102013105729A1 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE60005858T2 (de) Flip chip montage eines ic-kartenelements
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102010042382A1 (de) Kontaktelement und Verwendung eines Kontaktelements in einem elektronischen Bauteil
DE10108081B4 (de) Anordnung eines Halbleiterchips auf einem Substrat
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE102005013500A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: WAGNER, S., DIPL.-ING., PAT.-ANW., 80538 MUENCHEN

8127 New person/name/address of the applicant

Owner name: ASSA ABLOY AB, STOCKHOLM, SE

R005 Application deemed withdrawn due to failure to request examination

Effective date: 20120221