-
Die
Erfindung betrifft eine Halbleiteranordnung und ein Verfahren zum
Herstellen einer Halbleiteranordnung gemäß der nebengeordneten Patentansprüche.
-
Halbleiterchips
werden heutzutage in vielfältigster
Weise eingesetzt. Dabei weisen sie an ihrer Oberfläche, wenn
es sich nicht um ein Einzelbauelement, wie beispielsweise einen
Transistor handelt, eine mehr oder weniger komplexe integrierte
Schaltung auf. Grundsätzlich
ist die später
beschriebene Erfindung unabhängig
von der Komplexität
der integrierten Schaltung, sodass es sich letztendlich auch im
Folgenden um einen Halbleiterchip mit einem Einzelbauelement, wie
beispielsweise einem Transistor, handeln kann. Zur Vereinfachung
wird jedoch im Folgenden von einer integrierten Schaltung an einer Oberfläche des
Halbleiterchips ausgegangen. Es soll dabei jedoch nicht ausgeschlossen
werden, dass es sich auch um ein Einzelbauelement handeln könnte.
-
Der
Halbleiterchip wurde in der Vergangenheit in ein Gehäuse gesetzt,
wozu der Halbleiterchip häufig
mit der der integrierten Schaltung abgewandten Seite auf einem Träger aufgesetzt
wurde, und Kontakte, die Teil der integrierten Schaltung sind, wurden,
beispielsweise mittels Drahtbondverbindungen, mit Kontakten des
Trägers
verbunden, die als Anschlüsse
des gehäusten
Bauelementes dienen. In einigen Bereichen ist ein derartiges gehäustes Bauteil
jedoch nicht geeignet. Seit vielen Jahren werden integrierte Schaltungen
auf Halbleiterchips hergestellt, die in kartenförmigen Kunststoffträgern angeordnet
werden. Hierzu sei beispielsweise die so genannte "SIM"-Karte, die für den Einsatz in
einem so genannten Handy vorgesehen ist, oder auch die zumindest
in Deutschland weit verbreitete Krankenkassekarte genannt. Bei derartigen
Anwendungen ist es bei den gewünschten
minimalen Dicken es verständlich,
dass kein übliches
Gehäuse
vorgesehen ist. Aus diesem Grund ist es seit langem bekannt, ein
so genanntes Chipmodul herzustellen, das beispielsweise aus einem
Kunststoffträger
besteht, der beispielsweise auf einer Seite die von der "SIM"-Karte bekannten "ISO"-Kontakte aufweist.
Auf der den Kontakten gegenüberliegenden
Seite des Trägers
wird bei den bekannten Anordnungen der Halbleiterchip mit seiner Seite,
die von der Fläche
abgewandt ist, auf der die integrierte Schaltung ausgebildet ist,
aufgesetzt und befestigt. Die Kontakte auf dem Halbleiterchip, die mit
der integrierten Schaltung verbunden sind, werden mittels Drahtbondverbindung
elektrisch leitende zu Anschlussflächen auf dem Träger hergestellt,
die wiederum mit den zuvor genannten Kontaktflächen verbunden sind. Diese
Drahtbondverbindungen sind empfindlich und wurden deshalb häufig abgedeckt. Eine
derartige Vorgehensweise weist erkennbar viele Herstellungsschritte
auf, die wiederum zum üblichen Zwang,
derartige Chipmodule kostengünstig
herzustellen, im Widerspruch stehen. Ein derartiges Chipmodul ist
ein in Rankl/Effing, Handbuch der Chipkarte, 1999 Carl Hansa Verlag
München
Wien, Seite 78 dargestellt. Zur Vereinfachung ist es mittlerweile ebenfalls
bekannt, derartige Chipmodule in der Form herzustellen, dass der
Halbleiterchip in so genannter Flip-Chip-Technik auf dem Träger elektrisch leitend aufgesetzt
und verbunden wird. Dazu werden zunächst auf der Oberfläche des
Halbleiterchips Kontaktelemente, so genannte "Bumps", hergestellt, die eine elektrisch leitende
Verbindung zwischen den Kontaktflächen der integrierten Schaltung
mit korrespondierenden Kontaktflächen
auf dem Substrat ergeben sollen. Um dies zu gewährleisten, wird mit diesen Bumps
eine Lötverbindung
hergestellt.
-
Eine
derartige Anordnung ist beispielhaft in 5 dargestellt. Ein Halbleiterchip 1 weist
im Bereich seiner Oberfläche 2 eine
integrierte Schaltung 1a auf. Diese ist von einer Chippassivierung 4 abgedeckt,
wobei die Chippassivierung 4 Durchführungen aufweist, durch die
Kontaktelemente 3 zur Kontaktierung der integrierten Schaltung 1a ausgebildet
sind. Für
das Ausbilden dieser Kontaktelemente 3 sind auf der Oberfläche 2 nicht
dargestellte Kontaktflächen der
integrierten Schaltung 1a mit einer metallischen Schicht
versehen. Vorzugsweise wird dabei eine außen stromlos abgeschiedene
Nickelschicht aufgebracht. Dieser Prozess bedingt, dass allen Metallflächen auf
dem Chip mit Nickel beschichtet werden. Da sich im Randbereich des
Halbleiterchips, dem so genannten Ritzrahmen oder Sägerahmen, üblicherweise
Metallflächen
befinden, werden auch diese mit Nickel beschichtet. Eine derartige
Beschichtung ist nicht erwünscht.
Weiterhin ist gemäß 5 zu erkennen, dass der
Halbleiterchip 1 mit den Kontaktelementen 3 an
einem Substrat bzw. Träger 9 angeordnet
ist. Dieser weist ein an der dem Halbleiterchip 1 zugewandten
Seite 10 Leiterstrukturen, auf bzw. ist insgesamt als so
genanntes "Leadframe" ausgebildet. Bei
dem Aufsetzen des Halbleiterchips auf dem Substrat 9 und
dem Verlöten
der Kontaktelemente 3 auf gegenüberliegenden Kontaktflächen wird
das Substrat 9 regelmäßig gebogen,
sodass es mit seiner Oberfläche 10 auf
der Oberfläche 2 des
Halbleiterchips 1 zum Aufliegen kommt. Dies führt mitunter
zu Störungen
wie beispielsweise Leckströmen
oder Kurzschlüsse.
-
Daher
liegt der Erfindung die Aufgabe zugrunde, eine Halbleiteranordnung
und ein Verfahren zum Herstellen einer derartigen Halbleiteranordnung vorzusehen,
bei der bzw. bei dem die Gefahr beseitigt ist, dass beim Zusammenbringen
des Halbleiterchips mit einem Substrat Kurzschlüsse im Randbereich des Halbleiterchips
entstehen.
-
Diese
Aufgabe wird durch die in den nebengeordneten Patentansprüchen angegebenen
Maßnahmen
gelöst.
Insbesondere durch das Vorsehen eines Randschutzes an der Oberfläche des
Halbleiterchips in einem Randbereich ist ein direktes Aufliegen
des Substrats auf der Oberfläche
des Halbleiterchips verhindert. Dies lässt sich insbesondere dadurch
vorteilhaft erzielen, dass die Chippassivierung, die üblicherweise
den Bereich der integrierten Schaltung zum Schutz abdeckt, bis in
den Randbereich ausgedehnt ist. Erfolgt diese Ausdehnung über den vollständigen Randbereich,
so ist diese Maßnahme besonders
zuverlässig.
Durch die Verwendung und Erstreckung der in der Regel als ein Polyimid
oder Photoimid ausgebildeten Passivierungsschicht auf dem Randbereich
ist dieser Schritt durch keinen die Herstellungskosten anhebenden
zusätzlichen
Herstellungsschritt verbunden.
-
Wird
der Randschutz nicht gleichzeitig mit der Passivierungsschicht aufgebracht,
so weist diese Maßnahme
den Vorteil auf, dass der Randschutz zu einem geeigneten Zeitpunkt,
beispielsweise in einer so genannten "Backend-Linie" erst kurz vor der Montage aufgebracht
werden kann. Weiterhin weist diese Maßnahmen den Vorteil auf, dass
bei "Frontend-Linien", bei denen eine
Ausdehnung der Passivierungsschicht in den Randbereich nicht vorgesehen
ist, trotzdem ein derartiger Randschutz herstellbar ist. Insbesondere
durch das Aufbringen eines Randschutzes, der die Passivierungsschicht überragt
und mit dieser einen Überlapp
bildet, ist ein besonders zuverlässiger
Schutz gewährleistet,
da es beim Vereinzeln der Halbleiterchips aus dem Wafer, dem so genannten "Dicing", an der Kante zum
Ausbrechen und Abplatzen der Schutzschicht kommen kann, insbesondere
die Überhöhung führt dazu,
dass ein Auflegen des Halbleiterchips mit seiner Oberfläche im Randbereich
auf dem Substrat zuverlässig
verhindert ist. Durch das Aufbringen des Randschutzes teilweise
oder vollständig über dem
Randbereich, ist gleichzeitig der Vorteil verbunden, dass jegliche
Art von Metallisierung abgedeckt ist. Dies hat den Vorteil, dass
zum Testen der integrierten Schaltungen auf dem Wafer Testkontakte,
beispielsweise im Bereich des so genannten "Ritzrahmens" oder "Sägerahmens" angeordnet werden
können,
die durch den Randschutz abgedeckt werden, wodurch ein Fehlverhalten
oder Manipulationen am Chip im eigentlichen Betrieb verhinderbar
sind. Ist ein Halbleiterchip mit einem derartigen Randschutz versehen
auf einem Substrat angeordnet, so gibt es eine zuverlässige Anordnung
unabhängig
davon, ob das Substrat ein flexibler Kunststoffträger mit
darauf ausgebildeten leitenden Strukturen vorgesehen ist oder das
Substrat insgesamt aus einem metallischen Material gebildet ist
und somit ein so genanntes "Leadframe" bildet. Bei diesen
Leadframe-Anordnungen ist die gesamte Substratfläche aus einem dünnen Metallblech gefertigt
und in einzelne, durch Abstände
elektrisch getrennte leitende Bereiche aufgeteilt. Diese sind für eine ausreichende
mechanische Stabilität
während des
Herstellungsverfahrens über
Stege zunächst verbunden.
Sobald der Halbleiterchip auf diesem Leadframe aufgebracht und elektrisch
leitend kontaktiert ist, werden diese Stege abgetrennt, sodass sich die
elektrische Isolation der einzelnen Leitungsflächen ergibt. Diese Maßnahme wird
im Herstellungsverfahren zu einem möglichst späten Zeitpunkt vorgenommen.
-
Es
ist selbstverständlich
und leicht ersichtlich, dass alle Einzelaspekte des Randschutzes
mit den möglichen
Ausgestaltungen von Substrat und Halbleiterchip kombinierbar sind.
Die möglichen Kombinationen
sind weder in ihrem Umfang noch in ihrer Bedeutung auf die in den
Patentansprüchen
angegebenen Reihenfolgen und Gesichtspunkte beschränkt.
-
Weiterhin
zeigt sich als besonders vorteilhaft, wenn beim Herstellen einer
Halbleiteranordnung an einer Oberfläche eines Halbleiterchips eine integrierte
Schaltung ausgebildet wird, dann an der Oberfläche eine metallische Schicht
aufgebracht wird, die aus mehreren Teilbereichen besteht und die Oberfläche des
Halbleiterchips nicht vollständig
abdeckt, danach eine Passivierungsschicht mit zumindest einer Öffnung über der
integrierten Schaltung aufgebracht wird, durch die Öffnung ein
Kontaktelement ausgebildet wird, das die Passivierungsschicht überragt
und elektrisch leitend mit einem der aus der metallischen Schicht
bestehenden Teilbereiche verbunden ist und ein Randschutz zumindest
an den Randbereich an der Oberfläche
zwischen der integrierten Schaltung und einer Außenkante an der Oberfläche des
Halbleiterchips ausgebildet wird. Dabei ist es besonders vorteilhaft,
wenn der Randschutz im Bereich der Sägespur bzw. des Ritzrahmens
auf dem Wafer ausgebildet wird, der aus einer Vielzahl von Halbleiterchips
zusammengesetzt ist, sodass diese Maßnahme in einem Prozessschritt
für alle Halbleiterchips
gleichzeitig ausgebildet ist. Es weist zudem den Vorteil auf, dass
schlechte Erfahrungen mit dem Sägen
von an der Waferoberfläche
ausgebildeten und stehen gebliebenen metallischen Strukturen gemacht
wurden. Durch das angegebene Verfahren kann ein Aufladen von metallische
Strukturen im Bereich der Sägespur
bzw. des Ritzrahmens verhindert werden. Das Aufbringen des Randschutzes
im Bereich der Sägespur
nach dem Ausbilden der Passivierungsschicht, die die integrierte
Schaltung abbildet, weist den Vorteil auf, dass übliche Anlagen verwendet werden
können,
die zwar eine Passivierung vorsehen, aber mit denen es ungünstig ist,
diese Passivierungsschicht bis in den Bereich des Ritzrahmens bzw.
der Sägespur
auszudehnen.
-
Auch
beim erfindungsgemäßen Herstellungsverfahren
ist dieses nicht auf die einzelnen dargelegten Aspekte beschränkt, weder
im Umfang noch in der Bedeutung gemäß der Reihenfolge der dargelegten
Gesichtspunkte. Auch sind weitere Kombinationen leicht ersichtlich
möglich
und erstrecken sich nicht auf die bereits dargelegten Kombinationen.
-
Nachfolgend
wird die Erfindung unter Bezugnahme auf die Zeichnung im Einzelnen
erläutert.
Es zeigen:
-
1 ein
erstes Ausführungsbeispiel
einer Halbleiteranordnung vor dem Vereinzeln aus einem Wafer,
-
2 das
erste Ausführungsbeispiel
nach dem Vereinzeln zusammen mit einem Substrat,
-
3 eine
Abwandlung der gemäß 2 dargestellten
Anordnung,
-
4 ein
zweites Ausführungsbeispiel
und
-
5 eine
Anordnung gemäß Stand
der Technik.
-
1 zeigt
einen Ausschnitt eines Halbleiterwafers 11, der sich aus
einer Vielzahl von einzelnen Halbleiterchips 1 zusammensetzt.
Diese werden auf dem Halbleiterchip gemeinsam in einer Vielzahl von
Prozessschritten in der Form hergestellt, dass die in der 1 angedeuteten
integrierten Schaltungen 1a ausgebildet werden. Da diese
integrierten Schaltungen, die auch im "Extremfall" ein einzelner Transistor oder eine
einzelne Diode sein können,
für die
Verwendung mit Kontakten zu versehen sind, werden an der Oberfläche Kontaktbereiche
ausgebildet. Dies kann beispielsweise eine dünne (Nickelschicht?) sein.
In vielen Fällen
werden auch metallische Strukturen an der Oberfläche des Halbleiterchips 1 außerhalb
der integrierten Schaltung aus vielerlei Gründen ausgebildet. Eine derartige
metallische Struktur 8, die in den seltensten Fällen den Randbereich außerhalb
der integrierten Schaltung an der Oberfläche den Halbleiterchip vollständig abdeckt,
ist durch die dickere Linie 8 angedeutet. Da durch die
feinen Strukturen die integrierten Schaltungen gegenüber äußeren Einflüssen sehr
empfindlich sind, wird in der Regel die integrierte Schaltung durch eine
so genannte Chippassivierung 4, bzw. Passivierungsschicht,
abgedeckt. Dies ist beispielsweise ein Nitrid oder auch ein Polyimid.
-
Für die eigentliche
Kontaktierung der integrierten Schaltung 1a wird nunmehr
der Passivierungsschicht 4 überall dort eine Öffnung ausgebildet, wo
an der integrierten Schaltung Kontaktflächen ausgebildet sind. Früher wurden
in der Regel auf diesen Kontaktflächen so genannte Drahtbondverbindungen ausgebildet,
heute ist es zunehmend üblich,
wegen des schnelleren Verfahrensablaufes so genannte Kontakthöcker bzw.
Kontaktelemente 3 vorzusehen, mit denen sogenannte Flip-Chip-Verbindungen, herstellbar
sind.
-
Diese
werden beispielsweise durch stromloses Abscheiden von Nickel oder
einer Nickel-Gold-Legierung ausgebildet. Ein so für die Montage
vorbereiteter Wafer 11 würde gemäß 1 entlang
einer Sägelinie 12 beispielsweise
durch Sägen in
einzelne Chips 1 getrennt. Tatsächlich wird entsprechend dem
Ausführungsbeispiel
nach 1 jedoch in dem Bereich zwischen den integrierten Schaltungen 1a an
der Chipoberfläche 2 eine
erweiterte Passivierung aufgebracht, die einen Randschutz 5 bildet.
-
Diese
zusätzliche
den Randschutz 5 bildende Passivierung besteht gemäß dem in 1 dargestellten
Ausführungsbeispiel
aus einem Fotoimid oder einem Polyimid und überragt nunmehr die Chippassivierung 4 und
ist im angrenzenden Bereich auch auf der Chippassivierung ausgebildet.
Es kommt sozusagen zu einem Überlapp.
Durch das Aufbringen der zusätzlichen
Passivierung 5 bzw. des Ausbildens des Randschutzes 5 ist
nunmehr ein problemloses Sägen
entlang der Sägelinie 12 möglich, auch
wenn metallische Strukturen 8, wie zuvor erwähnt, in
diesem Bereich ausgebildet sind.
-
Nunmehr
kann ein auf diese Weise ausgebildeter Halbleiterchip mit einem
Substrat zusammenmontiert werden, wie es beispielsweise in 2 dargestellt
ist. In dieser Darstellung, wie auch an allen weiteren Darstellungen,
bezeichnen gleiche Bezugszeichen gleiche Gegenstände, wodurch zur Vereinfachung
und Verkürzung,
Wiederholungen in der Beschreibung verzichtbar sind. Der Halbleiterchip 1 ist gemäß 2 nunmehr
auf einem Substrat 9 aufgebracht, das Substrat 9 ist
aus einem flexiblen Material und kann sich beim Montagevorgang verbiegen. Durch
das Verbiegen kommt die Oberfläche 10 des Substrats 9,
die dem Halbleiterchip 1 zugewandt ist, auf dem Randschutz 5 zum
Aufliegen. Da dieser aus einem isolierenden Material ist, sind Kurzschlüsse oder
Störungen,
verursacht durch die leitfähige
Oberfläche
bzw. leitfähige
Strukturen an der Oberfläche 10 verhindert.
Dabei kann das Substrat 9 aus einem flexiblen Kunststoff
bestehen, das an der Oberfläche 10 leitfähige Strukturen
zum Kontaktieren aufweist. Das Substrat 9 kann aber genauso
gut aus Metall in Form eines dünnen
Blechs eines sogenannten "Leadframes" bestehen. Im Fall
eines Leadframes wäre
an einer geeigneten Stelle, angedeutet durch die punktierte Linie,
eine Unterbrechung 13 im Substrat vorgesehen, wenn über das
Substrat 9 als Leadframe zwischen dem linken Kontakt und
dem rechten Kontakt 3 keine elektrisch leitende Verbindung
gewünscht
ist.
-
Gemäß 3 handelt
es sich im Wesentlichen um die gleiche Anordnung wie in 2,
auch mit einem Substrat 9 als Leadframe oder als Kunststoffträger mit
leitfähigen
Strukturen an der Oberfläche.
Der einzige Unterschied der Anordnung gemäß 3 gegenüber der
Anordnung nach 2 besteht darin, dass der Randschutz 5 keinen Überlapp
mit der Chippassivierung 4 aufweist.
-
Gemäß 4 ist
eine besondere Ausgestaltung dargestellt. In diesem Ausführungsbeispiel
ist der Randschutz 5 dadurch hergestellt, dass die Chippassivierung 4 bis
in den Randbereich erstreckt ist. Dies bedeutet, die Chippassivierung 4 deckt
auch die Oberfläche 2 des
Halbleiterchips 1 außerhalb
des Bereichs der integrierten Schaltung 1a ab. Sie geht bis
an die Außenkante 7 des
Halbleiterchips 1. Auch hier führt, wie dargestellt, das Durchbiegen
des Substrats 9, egal ob es sich um ein Leadframe oder
einen Kunststoffträger
mit leitenden Strukturen an der Oberfläche handelt, nicht zu unerwünschten
Effekten.
-
Es
sei darauf hingewiesen, dass die beschriebenen Halbleiteranordnungen
insbesondere zur Verwendung als Chipmodule zum Einsatz in Chipkarten
geeignet sind. Dabei beschränkt
sich die Erfindung jedoch nicht auf Karten im Kreditkartenformat,
sondern auf alle anderen Ausgestaltungen, wie beispielsweise die
bekannten SIM-Karten, aber auch die unter dem Begriff "Multimedia-Karte" bekannten Massenspeicher
zum Speichern von beispielsweise Musik oder Bild- oder Videodaten.
Es sei darauf hingewiesen, dass im Einsatz für eine Chipkarte, wenn es sich
um eine kontaktbehaftete Chipkarte handelt, Außenkontakte des Chipmoduls
vorgesehen sind. Dies bedeutet, dass an der Oberfläche des
Substrats 9, das dem Halbleiterchip 1 abgewandt
ist, ebenfalls leitende Strukturen, d. h. Kontakte, ausgebildet
sind, die mit den leitenden Strukturen an der Oberfläche 10 verbunden
sind. Diese sind der Einfachheit halber nicht dargestellt, da sie
die Erläuterung
der Erfindung nicht unterstützen
würden.
Ist das Substrat 9 als Leadframe ausgebildet, so ist natürlich auch
die Oberfläche
des Substrats 9 von sich aus leitend.
-
- 1
- Halbleiterchip,
- 1a
- integrierte
Schaltung,
- 2
- Chipoberfläche,
- 3
- Kontaktelement,
Kontakthöcker,
- 4
- Chippassivierung,
- 5
- Randschutz,
Passivierung,
- 6
- Randbereich,
- 7
- Außenkante,
- 8
- metallische
Schicht,
- 9
- Substrat,
- 10
- Substratoberfläche,
- 11
- Wafer,
- 12
- Sägelinie,
Ritzlinie
- 13
- Substratunterbrechung