DE102006023998A1 - Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen - Google Patents

Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen Download PDF

Info

Publication number
DE102006023998A1
DE102006023998A1 DE102006023998A DE102006023998A DE102006023998A1 DE 102006023998 A1 DE102006023998 A1 DE 102006023998A1 DE 102006023998 A DE102006023998 A DE 102006023998A DE 102006023998 A DE102006023998 A DE 102006023998A DE 102006023998 A1 DE102006023998 A1 DE 102006023998A1
Authority
DE
Germany
Prior art keywords
layer
chip
circuit arrangement
electronic circuit
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006023998A
Other languages
English (en)
Other versions
DE102006023998B4 (de
Inventor
Khalil Dr. rer. nat. Hosseini
Joachim Dipl.-Chem. Dr. Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006023998A priority Critical patent/DE102006023998B4/de
Priority to US11/752,147 priority patent/US8039971B2/en
Publication of DE102006023998A1 publication Critical patent/DE102006023998A1/de
Application granted granted Critical
Publication of DE102006023998B4 publication Critical patent/DE102006023998B4/de
Priority to US13/204,051 priority patent/US8399996B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Elektronische Schaltungsanordnung, umfassend einen Chipträger (30) mit einem Substrat (32) und einer Chipkontaktstelle (70) sowie einen Chip (10), wobei zumindest die Chipkontaktstelle (70) mit einer Lötschicht versehen ist, wobei der Chip (10) eine Bondschicht umfasst und auf der Lötschicht im Bereich der Chipkontaktstelle (70) eine Silberschicht (50) zur eutektischen Verbindung mit der Bondschicht (12) vorgesehen ist.

Description

  • Die Erfindung betrifft eine elektronische Schaltungsanordnung sowie ein Verfahren zu deren Herstellung.
  • Eine elektronische Schaltungsanordnung dieser Art setzt sich aus einem Halbleiterchip und einem Chipträger zusammen, die zumindest teilweise in Gehäuse verpackt werden (sog. Packaging). Der Chipträger für den mindestens einen Halbleiterchip hat in einem fertigen Package mehrere Funktionen. Er dient als stabile Auflag- und Haltefläche, mit der der Halbleiterchip fest verbunden ist, leitet entstandene Wärme ab und stellt die elektrischen Anschlüsse für den Halbleiterchip bereit. Das heißt, er bildet die Kontaktelemente für die elektronische Schaltungsanordnung aus, die in einem Weiterverarbeitungsschritt beispielsweise mit Leiterplatinen verbunden werden.
  • Üblicherweise wird der Halbleiterchip mit einer Chipkontaktstelle des Chipträgers (sog. die pad) verbunden. Es gibt verschiedene Verfahren, wie zwischen dem Chipträger und dem Halbleiterchip die nötigen elektrischen Kontakte hergestellt werden. Beim Drahtbonding wird der Halbleitchip auf der Chipkontaktstelle befestigt und über feine Drähte mit den Kontaktelementen des Chipträgers verbunden. Die Chipkontaktstelle bildet dann häufig lediglich eine elektrische Leitung für den Halbleiterchip. Ein derartiges Drahtbonding mit einem Chipträger ist beispielsweise aus der DE 100 31 204 bekannt.
  • Beim Flipchip-Verfahren wird der ungehäuste Halbleiterchip ohne weitere Verdrahtung direkt auf die Kontaktelemente des Chipträgers aufgebracht. Die Chipkontaktstelle stellt eine Vielzahl von Kontaktelementen bereit, mit denen der Chip beim Aufbringen auf den Chipträger in elektrischen Kontakt tritt. Das Verfahren ist effizienter, da alle Verbindungen in einem Verfahrensschritt hergestellt werden. Bei sehr komplexen Schaltungen bietet diese Technologie oft die einzig sinnvolle Verbindungsmöglichkeit, weil dort mehrere hundert Kontakte realisiert werden müssen. Hier kann man mit dem Flipchip-Verfahren die gesamte Fläche der Chipkontaktstelle für die Verbindungen nutzen. Beim Drahtbonden geht dies nicht oder nur sehr begrenzt, weil sich dann Drähte kreuzen und sehr wahrscheinlich miteinander in Berührung kommen würden.
  • In beiden Fall ist es wichtig, eine stabile, elektrisch und thermisch hochleitfähige Verbindung zwischen dem Chipträger, speziell zwischen der Chipkontaktstelle, und dem Halbleiterchip herzustellen.
  • Der Chipträger hat ein Substrat, das dessen Grundgerüst bildet und aus Metall, insbesondere Kupfer, Kupferlegierungen, Eisen-Nickel-Legierungen und anderen Invar-Legierungen, gefertigt ist.
  • Zur besseren Weiterverarbeitung der elektronischen Schaltungsanordnung wird das Substrat bevorzugt mit mindestens einer Lötschicht versehen. Üblich waren hierfür Zinn- oder SnPb-Legierungen. Beide Varianten weisen jedoch Nachteile auf. So werden bekanntlich bleihaltige Legierungen aufgrund der hohen Toxizität vermieden. Verzinnte Chipträger tendieren zu der Ausbildung von so genannten Whiskern, nadelförmigen länglichen Kristallen, die bei der Montage der Schaltungsanordnung auf Leiterplatten zu Kurzschlüssen führen können. Um diese Probleme zu umgehen, ist es beispielsweise aus der KR 2002 094965 bekannt, palladiumhaltige Lötschichten aus NiPd- oder NiPdAu-Legierungen zu verwenden.
  • Diese Lötschichten haben jedoch den Nachteil, dass eine eutektische Verbindung mit metallisierten Chips, beispielsweise durch eine AuSn- oder AuAs-Legierung, nicht möglich ist. Dies ist besonderst problematisch, da an die Verbindung des Chips mit dem Chipträger hohe Anforderungen hinsichtlich der Zuverlässigkeit, Stabilität sowie der thermischen und elektrischen Leitfähigkeit gestellt werden.
  • Aus der US 6,376,901 B1 ist ein Chipträger (ein sogenanntes Leadframe) für integrierte Halbleiterschaltungen bekannt, bei dem auf den metallischen Träger vollflächig eine Nickelschicht und hierauf eine Palladiumschicht plattiert ist, welche selektiv Bondstellen des Leadframe bedeckt. Lötmittel ist auf die Nickelschicht dort aufgebracht, wo Teile der Schaltungsanordnung auf den Träger aufgebracht werden sollen.
  • Ausgehend von diesem Stand der Technik ist es Aufgabe der vorliegenden Erfindung, eine elektronische Schaltungsanordnung sowie ein Verfahren zu deren Herstellung bereitzustellen, bei der eine einfache, stabile, thermisch und elektrisch hoch leitfähige Verbindung zwischen Chip und Chipträger hergestellt wird und die sich einfach und funktional fertigen sowie weiterverarbeiten lässt.
  • Diese Aufgabe wird durch eine elektrische Schaltungsanordnung gemäß dem Anspruch 1 sowie durch ein Verfahren zur Herstellung gemäß Anspruch 11 gelöst.
  • Insbesondere wird die Aufgabe vorrichtungstechnisch durch eine elektronische Schaltungsanordnung, umfassend einen Chipträger mit einem Substrat und einer Chipkontaktstelle sowie einen Chip, wobei zumindest die Chipkontaktstelle mit einer Lötschicht versehen ist, dadurch gelöst, dass der Chip eine Bondschicht umfasst und auf der Lötschicht im Bereich der Chipkontaktstelle eine Silberschicht zur eutektischen Verbindung mit der Bondschicht vorgesehen ist.
  • Ein wesentlicher Gedanke der Erfindung besteht also darin, eine Silberschicht als Adapterschicht zwischen der Lötschicht und der Bondschicht bereitzustellen, die eine eutektische Verbindung zwischen Chip und Chipträger bildet. Der Chipträger kann zur Weiterverarbeitung, z.B. zum Anlöten an eine Leiterplatine, nach wie vor eine Lötschicht aufweisen. Die eutektische Bindung stellt einen elektrisch sowie thermisch hoch leitfähigen Kontakt zwischen dem Chipträger und dem Chip her, der diese stabil aneinander bindet. Die Silberschicht kann auch eine Silberlegierung sein, die einen hohen Silbergehalt aufweist.
  • Vorzugsweise ist die Lötschicht bleifrei. Die Lötschicht ist also ungiftig und umweltunbedenklich und kann ohne besondere Schutz-Vorkehrungen verarbeitet werden.
  • Vorzugsweise umfasst die Lötschicht eine überwiegend palladiumhaltige Schicht. Legierungen mit einem hohen Palladiumanteil haben sich als guter Bleiersatz etabliert. Die so gefertigte Anordnung ist umweltverträglich.
  • Vorzugsweise hat die Silberschicht eine Schichtdicke zwischen ca. 0,5 bis 20 Mikrometern, insbesondere von ca. 10 Mikrometern. Die eutektische Verbindung gelingt so besonders gut.
  • Vorzugsweise umfasst die Lötschicht drei Schichten, eine innere dem Substrat benachbarte Schicht aus Nickel oder einer Nickellegierung mit einer ersten Dicke, eine mittlere Schicht aus Palladium oder einer Palladiumlegierung mit einer zweiten Dicke und eine äußere Schicht aus Gold oder einer Goldlegierung mit einer dritten Dicke. Eine Lötschicht aus einer NiPdAu-Zusammensetzung wird bevorzugt, da sie bei der Weiterverarbeitung des Halbleiterelements vorteilhaft verlötet werden kann, bleifrei ist und keine Whisker entstehen lässt. Bevorzugt umfasst der Chipträger also eine untere Substratschicht aus Kupfer gefolgt von einer Nickelschicht, einer Palladiumschicht und einer Goldschicht.
  • Vorzugsweise liegt die erste Dicke im Bereich zwischen ca. 1 bis 5 Mikrometern, insbesondere bei 2 Mikrometern, und/oder die zweite Dicke im Bereich zwischen 10 bis 200 Nanometern, insbesondere bei 100 Nanometern, und/oder die dritte Dicke im Bereich zwischen ca. 5 bis 100 Nanometern, insbesondere bei 60 Nanometern. Derartige Abmessungen sind für die Fertigung sowie für die Weiterverarbeitung der Schaltungsanordnung, umfassend den Chipträger und den Chip, besonders vorteilhaft.
  • Vorzugsweise umfasst die Bondschicht eine AuSn- oder AuAs-Legierung. Der Chip ist also durch diese Legierungen metallisiert.
  • Vorzugsweise ist eine Oberfläche des Chipträgers im Wesentlichen vollflächig mit der Lötschicht versehen. Das heißt zumindest eine Seite des Substrats ist gleichmäßig und vollflächig mit der Lötschicht überzogen. Somit kann der Chipträger einheitlich gefertigt werden. Eine aufwendige Verfahrensweise zur unterschiedlichen Beschichtung des Chipträgers entfällt. Die Fertigung des Chipträgers kann kostengünstig und effizient gestaltet werden.
  • Vorzugsweise umfasst die eutektische Verbindung eine AgAuSnPd-Phase, die sich aus der zunächst entstandenen AgAuSn-Schicht gebildet hat.
  • Verfahrenstechnisch wird die Aufgabe durch ein Verfahren zur Herstellung einer elektronischen Schaltungsanordnung gelöst, die einen Chipträger mit einer Chipkontaktstelle sowie einen Chip mit einer Bondschicht umfasst, wobei der Chipträger mindestens im Bereich der Chipkontaktstelle mit einer Lötschicht versehen ist und das Verfahren zur Herstellung die folgenden Schritte umfasst:
    • – Aufbringen einer Silberschicht auf die Chipkontaktstelle und
    • – Eutektisches Aufschmelzen der Bondschicht auf die Silberschicht.
  • Der Chip mit einer Bondschicht sowie der Chipträger kann also standardisiert gefertigt werden. Zur Verbindung wird die Silberschicht auf der Chipkontaktstelle aufgebracht und danach mit der Bondschicht des Chips verschmolzen.
  • Vorzugsweise wird die Silberschicht galvanisch und/oder chemisch aufgebracht, wobei die Dicke der aufgebrachten Silber schickt im Bereich zwischen ca. 0,5 bis 10 Mikrometern, insbesondere bei ca. 5 Mikrometern, ist.
  • Vorzugsweise erfolgt das Aufschmelzen, also das Verbinden des Chips mit dem Chipträger, bei einer Temperatur von mehr als 300°C, insbesondere bei ca. 380°C. Eine optimale eutektische Verbindung kann bei den gewählten Legierungen so erzielt werden. Die thermische sowie elektrische Leitfähigkeit der entstehenden Verbindung zwischen Chip und Chipträger ist bei einer derartigen Temperaturwahl am besten. Die Schmelztemperatur des Eutektikums ist so niedrig, dass sie für die restlichen Bauelemente der elektronischen Schaltungsanordnung, insbesondere für den Chip, unschädlich ist. Andererseits ist die Schmelztemperatur deutlich höher als die Maximaltemperaturen, die üblicherweise beim Auflöten der Schaltungsanordnung auf Leiterplatten auftritt. Somit wird beim Auflöten die eutektische Verbindung nicht verändert oder gar abgelöst.
  • Vorzugsweise erfolgt das Aufschmelzen bei einem Anpressdruck im Bereich von 5 bis 40 Megapascal (MPa), insbesondere bei 30 Megapascal. Auch durch eine optimale Wahl des Anpressdrucks des Chipträgers an den Chip kann die Verbindungsqualität gesteigert werden. Sehr gute Ergebnisse lassen sich in den genannten Bereichen erzielen.
  • Vorzugsweise umfasst die Bondschicht eine AuSn-Schicht und bildet beim Aufschmelzen eine AgAuSn-Phase, aus der sich dann eine AgAuSnPd bildet, zwischen Chipträger und Chip, insbesondere zwischen der Bondschicht und der Verbindungsschicht.
  • Weitere vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen.
  • Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels beschrieben, das mittels Abbildungen näher erläutert wird. Hierbei zeigen:
  • 1 einen Chipträger;
  • 2 einen Teilquerschnitt durch einen ersten Abschnitt des Chipträgers aus 1;
  • 3 einen Teilquerschnitt durch einen zweiten Abschnitt des Chipträgers aus 1 sowie durch einen Chip; und
  • 4 einen Teilquerschnitt durch einen eutektisch mit dem Chipträger verbundenen Chip.
  • In der nachfolgenden Beschreibung werden für gleiche und gleichwirkende Teile dieselben Bezugsziffern verwendet.
  • 1 zeigt eine schematische Draufsicht auf einen Chipträger 30. Dieser ist im Wesentlichen rechteckig ausgebildet und hat an dessen Rändern mehrere Kontaktbereiche 31, die für einen später auf der Trägerschicht 30 aufgebrachten Siliziumchip 10 (vgl. 3) als Anschlussstücke für die Weiterverarbeitung dienen. Hierfür wird der Siliziumchip 10, beispielsweise durch eine feine Verdrahtung, mit den Kontaktbereichen 31 des Chipträgers 30 verbunden. Mittig entlang der Längsrichtung des Chipträgers 30 erstreckt sich ein Steg mit einer rechteckigen Verbreiterung, die so genannte Chipkontaktstelle 70, auf der der Chip 10 in einem weiteren Verarbeitungsschritt befestigt wird.
  • Die seitlichen Kontaktbereiche 31 sowie die Chipkontaktstelle 30 sind voneinander durch einen Zwischenbereich 60 getrennt. In einem späteren Verfahrensschritt kann dieser Zwischenbereich 60 zumindest teilweise aus dem Chipträger 30 ausgelöst werden. Die seitlichen Kontaktbereiche 31 verbleiben frei beweglich und lassen sich, beispielsweise mit einer Leiterplatine, verlöten.
  • Im Querschnitt weisen die seitlichen Kontaktbereiche 31 sowie die Chipkontaktstelle 70 einen ähnlichen Aufbau auf. Wie aus 2 ersichtlich, unterteilt sich der Chipträger 30 im Querschnitt im Wesentlichen in zwei funktionale Abschnitte, das Substrat und die Lötschicht. Das unten sitzende Substrat ist im vorliegenden Ausführungsbeispiel eine Kupferschicht 32. Die Lötschicht umfasst drei Schichten, oberhalb der Kupferschicht 32 eine Nickelschicht 34, dann eine Palladiumschicht 36 und abschließend eine Goldschicht 38.
  • Diese Goldschicht 38 ist in der Draufsicht auf den Chipträger 30 aus 1 sowohl in den Bereichen der seitlichen Kontaktbereiche 31 sowie in den Randbereichen der Chipkontaktstelle 70 sichtbar.
  • Der Hauptteil der Chipkontaktstelle 70 ist jedoch mit einer Verbindungsschicht, nämlich einer Silberschicht 50, beschichtet. Der Aufbau des Chipträgers 30 im Querschnitt an dieser Stelle geht aus 3 schematisch hervor. Im unteren Bereich gleicht der Aufbau dem aus 2. Die Kupferschicht 32 wird gefolgt von der Nickelschicht 34, der Palladiumschicht 36 und der Goldschicht 38. Auf diese wurde selektiv galvanisch oder chemisch eine Silberschicht 50 zur späteren Verbindung mit dem Chip 10, genauer gesagt mit dessen Bondschicht, nämlich einer AuSn-Schicht 12, aufgebracht. In dem in 3 dargestellten Querschnitt hat die AuSn-Schicht 12 eine AuSn-Schichtdicke d12 von ca. 0,5 bis 2 Mikrometern, die Silberschicht 50 eine Silberschichtdicke d50 von ca. 0,5 bis 10 Mikrometern, die Goldschicht 38 eine Goldschichtdicke d38 von ca. 5 bis 100 Nanometern, die Palladiumschicht 36 eine Palladiumschichtdicke d36 von ca. 10 bis 200 Nanometern und die Nickelschicht 34 eine Nickelschichtdicke d34 von ca. 1 bis 5 Mikrometern.
  • Die so aufgebaute Chipkontaktstelle 70 lässt sich bei einer Temperatur von mehr als 300°C und einem Anpressdruck zwischen 5 und 40 Megapascal mit dem Chip 10 eutektisch verbinden bzw. bonden. Hierbei bildet sich eine feste, thermisch und elektrisch leitfähige Verbindung zwischen der AuSn-Schicht 12 und der Silberschicht 50 aus. Es entsteht eine AgAuSnPd-Phase 14 (aus einer zunächst gebildeten AgAuSn-Phase) (vergleiche 4).
    • 10
    Siliziumchip
    12
    AuSn-Schicht
    14
    AgAuSn-Phase
    30
    Chipträger
    31
    Kontaktbereiche
    32
    Kupferschicht
    34
    Nickelschicht
    36
    Palladiumschicht
    38
    Goldschicht
    50
    Silberschicht
    60
    Zwischenbereich
    70
    Chipkontaktstelle
    d12
    AuSn-Schichtdicke
    d34
    Nickelschichtdicke
    d36
    Palladiumschichtdicke
    d38
    Goldschichtdicke
    d50
    Silberschichtdicke

Claims (15)

  1. Elektronische Schaltungsanordnung, umfassend einen Chipträger (30) mit einem Substrat (32) und einer Chipkontaktstelle (70) sowie einen Chip (10), wobei zumindest die Chipkontaktstelle (70) mit einer Lötschicht versehen ist, dadurch gekennzeichnet, dass der Chip (10) eine Bondschicht umfass und auf der Lötschicht im Bereich der Chipkontaktstelle (70) eine Silberschicht (50) zur eutektischen Verbindung mit der Bondschicht (12) vorgesehen ist.
  2. Elektronische Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Lötschicht bleifrei ist.
  3. Elektronische Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Lötschicht eine überwiegend palladiumhaltige Schicht umfasst.
  4. Elektronische Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Silberschicht (50) eine Schichtdicke (d50) zwischen ca. 0,5 bis 10 Mikrometer, insbesondere von ca. 5 Mikrometern, hat.
  5. Elektronische Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lötschicht drei Schichten umfasst, eine innere dem Substrat (32) benachbarte Schicht (34) aus Nickel oder einer Nickellegierung mit einer ersten Dicke (d34), eine mittlere Schicht (36) aus Palladium oder einer Palladiumlegierung mit einer zweiten Dicke (d36) und eine äußere Schicht (38) aus Gold oder einer Goldlegierung mit einer dritten Dicke (d38).
  6. Elektronische Schaltungsanordnung nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, dass die erste Dicke (d34) im Bereich zwischen ca. 1 bis 5 Mikrometern, insbesondere bei 2 Mikrometern, und/oder die zweite Dicke (d36) im Bereich zwischen ca. 10 bis 200 Nanometern, insbesondere bei 100 Nanometern, und/oder die dritte Dicke im Bereich zwischen ca. 5 bis 100 Nanometern, insbesondere bei 60 Nanometern, liegt.
  7. Elektronische Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bondschicht (12) des Chips (10) eine Schichtdicke (d12) zwischen 0,5 bis 2 Mikrometern hat.
  8. Elektronische Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bondschicht (12) eine AuSn- oder AuAs-Legierung umfasst.
  9. Elektronische Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipkontaktstelle (70) eine im Wesentlichen vollflächig mit der Lötschicht beschichteten Oberfläche umfasst.
  10. Elektronischer Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die eutektische Verbindung eine AgAuSnPd-Phase umfasst, die sich aus einer AgAuSn-Phase bildet.
  11. Verfahren zur Herstellung einer elektronischen Schaltungsanordnung, die einen Chipträger (30) mit einer Chipkontakt stelle (70) sowie einen Chip (10) mit einer Bondschicht (12) umfasst, wobei der Chipträger (30) mindestens im Bereich der Chipkontaktstelle (70) mit einer Lötschicht versehen ist, umfassend die Schritte: – Aufbringen einer Silberschicht (50) auf die Chipkontaktstelle (70) und – eutektisches Aufschmelzen der Bondschicht (12) auf die Silberschicht (50).
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Aufbringen ein galvanisches und/oder chemisches Aufbringen der Silberschicht (50), insbesondere mit einer Schichtdicke (d38) von ca. 0,5 bis 10 Mikrometern, umfasst.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das eutektische Aufschmelzen bei einer Temperatur von mehr als 300°C, insbesondere bei ca. 380°C, erfolgt.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das eutektische Aufschmelzen bei einem Anpressdruck im Bereich zwischen 5 bis 40 MPa, insbesondere 30 MPa, erfolgt.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Bondschicht (12) eine AuSn-Schicht umfasst und das eutektischen Aufschmelzen so erfolgt, dass sich eine AgAuSnPd-Phase, die sich aus einer AgAuSn-Phase bildet, zwischen Chip (10) und Chipträger (30) ausbildet.
DE102006023998A 2006-05-22 2006-05-22 Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen Expired - Fee Related DE102006023998B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006023998A DE102006023998B4 (de) 2006-05-22 2006-05-22 Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
US11/752,147 US8039971B2 (en) 2006-05-22 2007-05-22 Electronic circuit arrangement
US13/204,051 US8399996B2 (en) 2006-05-22 2011-08-05 Chip carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006023998A DE102006023998B4 (de) 2006-05-22 2006-05-22 Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Publications (2)

Publication Number Publication Date
DE102006023998A1 true DE102006023998A1 (de) 2007-12-06
DE102006023998B4 DE102006023998B4 (de) 2009-02-19

Family

ID=38650227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023998A Expired - Fee Related DE102006023998B4 (de) 2006-05-22 2006-05-22 Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Country Status (2)

Country Link
US (2) US8039971B2 (de)
DE (1) DE102006023998B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3284849A1 (de) * 2016-08-18 2018-02-21 Rohm and Haas Electronic Materials LLC Mehrschichtiges elektrisches kontaktelement

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023998B4 (de) * 2006-05-22 2009-02-19 Infineon Technologies Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
KR101077346B1 (ko) * 2009-11-16 2011-10-26 삼성전기주식회사 모터
US8232643B2 (en) * 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits
JP5708512B2 (ja) * 2012-01-30 2015-04-30 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US8756546B2 (en) * 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142203A (en) * 1976-12-20 1979-02-27 Avx Corporation Method of assembling a hermetically sealed semiconductor unit
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
US5188984A (en) * 1987-04-21 1993-02-23 Sumitomo Electric Industries, Ltd. Semiconductor device and production method thereof
US5192622A (en) * 1991-08-09 1993-03-09 International Business Machines Corporation Low-cost ternary composite for use in vias in glass-ceramic structures
US5801436A (en) * 1995-12-20 1998-09-01 Serizawa; Seiichi Lead frame for semiconductor device and process for producing the same
EP1047523B1 (de) * 1998-06-10 2002-01-09 W.C. Heraeus GmbH Verfahren zur herstellung eines bleifreien substrates
US6774466B1 (en) * 1999-01-28 2004-08-10 Renesas Technology Corp. Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0537982A2 (de) * 1991-10-14 1993-04-21 Fujitsu Limited Halbleiteranordnung mit verbesserten Leitern
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US6376901B1 (en) * 1999-06-08 2002-04-23 Texas Instruments Incorporated Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
WO2001088972A1 (en) * 2000-05-15 2001-11-22 Asm Microchemistry Oy Process for producing integrated circuits
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
KR20020094965A (ko) * 2001-06-12 2002-12-20 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US7690551B2 (en) * 2003-12-31 2010-04-06 Chippac, Inc. Die attach by temperature gradient lead free soft solder metal sheet or film
US7109587B1 (en) * 2004-05-25 2006-09-19 National Semiconductor Corporation Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof
DE102006023998B4 (de) * 2006-05-22 2009-02-19 Infineon Technologies Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142203A (en) * 1976-12-20 1979-02-27 Avx Corporation Method of assembling a hermetically sealed semiconductor unit
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
US5188984A (en) * 1987-04-21 1993-02-23 Sumitomo Electric Industries, Ltd. Semiconductor device and production method thereof
US5192622A (en) * 1991-08-09 1993-03-09 International Business Machines Corporation Low-cost ternary composite for use in vias in glass-ceramic structures
US5801436A (en) * 1995-12-20 1998-09-01 Serizawa; Seiichi Lead frame for semiconductor device and process for producing the same
EP1047523B1 (de) * 1998-06-10 2002-01-09 W.C. Heraeus GmbH Verfahren zur herstellung eines bleifreien substrates
US6774466B1 (en) * 1999-01-28 2004-08-10 Renesas Technology Corp. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3284849A1 (de) * 2016-08-18 2018-02-21 Rohm and Haas Electronic Materials LLC Mehrschichtiges elektrisches kontaktelement

Also Published As

Publication number Publication date
DE102006023998B4 (de) 2009-02-19
US8039971B2 (en) 2011-10-18
US8399996B2 (en) 2013-03-19
US20070284757A1 (en) 2007-12-13
US20110285033A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE4017697A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE102020105267A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102007057370B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen
EP2593974A2 (de) Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19830158A1 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
EP0459283A1 (de) Halbleiterbauelement, befestigt an einem keramischen Substrat
DE102007002807B4 (de) Chipanordnung
DE102006046851A1 (de) Schicht für Chip- Kontakt
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
DE10358282A1 (de) Bauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee