DE102007057370B4 - Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen - Google Patents

Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen Download PDF

Info

Publication number
DE102007057370B4
DE102007057370B4 DE102007057370A DE102007057370A DE102007057370B4 DE 102007057370 B4 DE102007057370 B4 DE 102007057370B4 DE 102007057370 A DE102007057370 A DE 102007057370A DE 102007057370 A DE102007057370 A DE 102007057370A DE 102007057370 B4 DE102007057370 B4 DE 102007057370B4
Authority
DE
Germany
Prior art keywords
layer
alloy
carrier strip
bonding
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007057370A
Other languages
English (en)
Other versions
DE102007057370A1 (de
Inventor
Heng Wan Jenny Hong
Wu Hu Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007057370A1 publication Critical patent/DE102007057370A1/de
Application granted granted Critical
Publication of DE102007057370B4 publication Critical patent/DE102007057370B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Elektronisches Bauelement, umfassend:
einen Trägerstreifen, umfassend:
eine Basisschicht aus Kupfermaterial oder einer Legierung aus Kupfermaterial oder einer Legierung aus Eisenmaterial;
eine erste Schicht aus Nickelmaterial oder einer Legierung aus Nickelmaterial ist auf der Basisschicht zur Verfügung gestellt, wobei die erste Schicht mindestens einen Bonddrahtbefestigungsbereich auf dem Trägerstreifen beschichtet;
eine zweite Schicht aus Palladiummaterial oder einer Legierung aus Palladiummaterial ist auf der ersten Schicht zur Verfügung gestellt, wobei die zweite Schicht mindestens den Bonddrahtbefestigungsbereich auf dem Trägerstreifen beschichtet; und
eine dritte Schicht aus Goldmaterial oder eine Legierung aus Goldmaterial ist auf der zweiten Schicht zur Verfügung gestellt, wobei die dritte Schicht mindestens den Bonddrahtbefestigungsbereich auf dem Trägerstreifen beschichtet; wobei
der Trägerstreifen weiterhin eine Chipfläche und eine Vielzahl von Zuleitungsleiterbahnen umfasst;
einen auf der Chipfläche angeordneten Halbleiterchip;
einen oder mehrere erste Bonddrähte, die sich zwischen Zuleitungsleiterbahnen und dem Halbleiterchip erstrecken;
und
einen oder mehrere zweite Bonddrähte, die sich zwischen Zuleitungsleiterbahnen und dem Halbleiterchip erstrecken;
wobei
die ersten Bonddrähte ein Goldmaterial oder eine Legierung aus Goldmaterial umfassen; und die zweiten Bonddrähte Aluminiummaterial oder eine Legierung aus Aluminiummaterial umfassen.

Description

  • Die Erfindung betrifft ein elektronisches Bauelement und ein Herstellungsverfahren.
  • Ein elektronisches Bauelement umfasst typischerweise einen Valenzkristall, wie zum Beispiel Silizium, dessen elektrische Leitfähigkeit wesentlich von der Temperatur und der Gegenwart von winzigen Mengen von Fremdverunreinigungen, wie zum Beispiel Bor, abhängt.
  • Die US 5 165 590 A offenbart ein Halbleiterbauelement, wobei Kontaktfelder des Halbleiterbauelements selektiv mit Gold beschichtet sind. Es sind Bonddrähte unterschiedlicher Dicken und Materialien (Aluminium, Gold) vorgesehen.
  • Die US 2002/0047186 A1 offenbart einen Leiterrahmen, der in einer Anordnung von Halbleiterchips eingesetzt werden kann, der aufbauend auf einer Basisstruktur aus Metall, eine Nickelschicht, eine Schicht aus bleifreiem Lötzinn, eine Palladiumschicht und eine Silberschicht aufweist, wobei die Schicht aus bleifreiem Lötzinn Bereiche auf dem Leiterrahmen abdeckt, die geeignet sind, Befestigungsteile aufzunehmen, wobei die Palladiumschicht auf der Nickelschicht Bereiche abdeckt, die geeignet sind, um Bonddrahtbefestigungen aufzunehmen.
  • Die DE 10 2005 009 163 A1 offenbart ein Halbleiterbauteil mit einem Halbleiterchip, bei dem der Halbleiterchip von zwei Versorgungssammelelektroden umfasst ist. Dabei sind die Versorgungssammelelektroden durch Bonddrähte unterschiedlicher Dicken und Materialien mit Versorgungskontaktanschlussflächen verbunden.
  • Die US 6 201 292 B1 offenbart ein Halbleitergerät mit einer Vielzahl von Anschlusspunkten, von denen jeder einen inneren Anschlussbereich auf der Oberfläche und einen äußeren Anschlussbereich auf einer Rückseite aufweist, die im wesentlichen zweidimensional in einer Ebene – elektrisch unabhängig voneinander – angeordnet sind. Die Anschlussbereiche sind dabei aus Kupfer oder einer Kupferlegierung gefertigt und mit einer Nickelschicht sowie einer Palladiumschicht sequentiell überzogen.
  • Die US 2005/0231925 A1 offenbart ein elektrisches Gerät, das ein erstes elektrisches Element beinhaltet; und ein zweites elektrisches Element, das so leistungsfähig ist, dass große elektrische Ströme durch das Element fließen können, so dass im zweiten elektrischen Element Wärme erzeugt wird; eine Wärmesenke; eine erste Verdrahtungsplatte und eine zweite Verdrahtungsplatte, die auf einer Seite der Wärmesenke eingerichtet sind. Weiter sind dabei Gold- und Aluminium-Bond-Drähte vorgesehen.
  • Aus diesen und anderen Gründen gibt es einen Bedarf an der vorliegenden Erfindung.
  • Eine Ausführungsform stellt ein elektronisches Bauelement zur Verfügung. Das elektronische Bauelement umfasst einen Trägerstreifen (Rahmen), der eine Basisschicht, eine erste Schicht, eine auf der ersten Schicht angeordnete, Palladium umfassende zweite Schicht, und eine auf der zweiten Schicht angeordnete dritte, Gold umfassende Schicht umfasst, ein Halbleiterchip ist auf dem Rahmen angeordnet. Darüberhinaus sind erste und zweite Bonddrähte vorgesehen, die sich zwischen dem Halbleiterchip und dem Rahmen erstrecken.
  • Die begleitenden Zeichnungen werden zur Verfügung gestellt, um ein weitergehendes Verständnis der vorliegenden Erfindung zur Verfügung zu stellen und sind integriert in und bilden einen Teil dieser Beschreibung. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. Andere Ausführungsformen der vorliegenden Erfindung und vieler der beabsichtigten Vorteile der vorliegenden Erfindung werden leicht verstanden werden, da sie unter Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen skalieren nicht unbedingt in Bezug auf einander. Gleiche Bezugszeichen bezeichnen entsprechende gleiche Teile.
  • 1 veranschaulicht eine vereinfachte Draufsicht einer Trägerstreifenanordnung.
  • 2 veranschaulicht eine Ansicht im Querschnitt auf den Trägerstreifen gemäß 1.
  • In der folgenden detaillierten Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon ausformen, und in denen auf dem Weg der Veranschaulichung bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird richtungsgebundene Terminologie, wie zum Beispiel ”oben”, ”unten”, ”vorne”, ”hinten”, ”vorangehend”, ”nachstehend”, usw., mit Bezug auf die Ausrichtung der Figur(en) verwendet, die beschrieben werden. Weil Bauelemente von Ausführungsformen der vorliegenden Erfindung in einer Anzahl von unterschiedlichen Ausrichtungen angeordnet werden können, wird die richtungsgebundene Terminologie zum Zweck der Veranschaulichung verwendet und ist auf keine Weise eingrenzend. Es ist zu verstehen, dass von anderen Ausführungsformen Gebrauch gemacht werden kann, und strukturelle oder logische Änderungen ausgeführt werden können.
  • In einer Ausführungsform wird ein elektronisches Bauelement mit einem Trägerstreifen zur Verfügung gestellt, der eine Chipfläche und eine Vielzahl von Zuleitungsleiterbahnen umfasst. Ein Halbleiterchip wird auf der Chipfläche angeordnet. Der Halbleiterchip ist mit dem Trägerstreifen durch einen oder mehrere Goldbonddrähte und durch einen oder mehrere Aluminiumbonddrähte verbunden. Die Goldbonddrähte umfassen entweder Goldmaterial oder eine Legierung aus Goldmaterial, während die Aluminiumbonddrähte entweder reines Aluminiummaterial oder eine Legierung aus Aluminiummaterial umfassen.
  • Der Trägerstreifen umfasst eine Basisschicht aus Kupfermaterial oder einer Legierung aus Kupfermaterial oder einer Legierung aus Eisenmaterial. Eine erste Schicht aus Nickelmaterial oder einer Legierung aus Nickelmaterial wird auf der Basisschicht des Trägerstreifens zur Verfügung gestellt. Eine zweite Schicht aus Palladiummaterial oder einer Legierung aus Palladiummaterial wird auf der ersten Schicht zur Verfügung gestellt. Eine dritte Schicht aus Goldmaterial oder einer Legierung aus Goldmaterial wird auf der zweiten Schicht zur Verfügung gestellt. Die ersten, zweiten und dritten Schichten stellen Verbindungen zwischen den Goldbonddrähten und dem Trägerstreifen und zwischen den Aluminiumbonddrähten und dem Trägerstreifen zur Verfügung. Die erste Schicht, die zweite Schicht beziehungsweise die dritte Schicht bedecken mindestens den Bonddrahtbefestigungsbereich auf dem Trägerstreifen.
  • Ein Verfahren zur Herstellung des elektronischen Bauelements beinhaltet, einen Trägerstreifen zur Verfügung zu stellen, der eine Basisschicht aus Kupfer oder aus einer Legierung aus Eisen aufweist. Eine erste Schicht aus Nickel wird auf der Basisschicht aus Kupfer oder der Legierung aus Eisen angeordnet.
  • Auf der ersten Schicht aus Nickel wird die zweite Schicht aus Palladium angeordnet. Die dritte Schicht aus Gold wird auf der zweiten Schicht aus Palladium angeordnet. Ein Halbleiterchip wird auf einer Chipfläche des Trägerstreifens angeordnet. Ein oder mehrere Goldbonddrähte werden zwischen dem Halbleiterchip und einem Bonddrahtbefestigungsbereich auf dem Trägerstreifen befestigt und ein oder mehrere Aluminiumbonddrähte werden zwischen dem Halbleiterchip und einem Bonddrahtbefestigungsbereich auf dem Trägerstreifen befestigt.
  • Die folgende Beschreibung der Ausführungsformen ist beispielhaft in der Natur und soll nicht beabsichtigen, die Vorrichtung, die Anwendung oder die Verwendungen einzugrenzen.
  • 1 veranschaulicht eine vereinfachte Draufsicht einer Trägerstreifenanordnung 10. Die Trägerstreifenanordnung 10, die auch als elektronisches Bauelement bekannt ist, umfasst einen Trägerstreifen 1 und umfasst eine Vielzahl von Zuleitungsleiterbahnen 8 und eine Chipfläche 6. Auf der Chipfläche 6 ist ein Halbleiterchip 4 angeordnet. Der Trägerstreifen 1 ist Teil eines Trägerstreifenbands, das eine Vielzahl von Trägerstreifen 1 umfasst, aber in der Figur nicht gezeigt wird.
  • Jede Zuleitungsleiterbahn 8 umfasst ein inneres Segment 9, das am inneren Ende der Zuleitungsleiterbahn 8 zur Verfügung gestellt wird und ein äußeres Segment 11, das am äußeren Ende der Zuleitungsleiterbahn 8 zur Verfügung gestellt wird. Ein Metallstreifen 5 wird neben den äußeren Segmenten 11 zur Verfügung gestellt. Eine Metallverbindungsschiene 7 wird zwischen den benachbarten Chipflächen 6 zur Verfügung gestellt, um die benachbarten Chipflächen 6 zu sichern.
  • Der Halbleiterchip 4 wird mit der Chipfläche 6 durch eine Schicht aus Chipklebstoff verbunden, der nicht veranschaulicht wird. Der Halbleiterchip 4 umfasst elektronische Schaltungen und Kontaktfelder, die mit den elektronischen Schaltungen verbunden sind. Die Kontaktfelder und die elektronischen Schaltungen werden in der Figur nicht gezeigt. Entweder ein erster oder ein zweiter Bonddraht 2 oder 3 verbindet die Zuleitungsleiterbahn 8 elektrisch mit dem Kontaktfeld, während die Chipfläche 6 durch den ersten Bonddraht 2 mit dem Kontaktfeld verbunden ist. Eine Metallverbindung 12 wird zur Verfügung gestellt zwischen der Zuleitungsleiterbahn 8, die mit dem zweiten Bonddraht 3 und einer benachbarten Zuleitungsleiterbahn 8 verbunden ist.
  • In einer weiteren Ausführungsform ist die Chipfläche 6 entweder durch den zweiten Bonddraht 3 oder den ersten Bonddraht 2 und den zweiten Bonddraht 3 mit dem Kontaktfeld verbunden.
  • Das erste Ende des ersten Bonddrahts 2 weist eine Form einer teilweisen Kugel auf und ist mit dem Kontaktfeld des Halbleiterchips 4 verbunden. Das erste Ende ist mit dem Kontaktfeld verbunden mit Hilfe eines Mittels, das als Kugelverbindung bekannt ist. Das zweite Ende des ersten Bonddrahts 2 weist eine Form eines Keils auf und ist entweder mit dem inneren Segment 9 der Zuleitungsleiterbahn 8 oder der Chipfläche 6 verbunden. Das zweite Ende ist mit dem inneren Segment 9 verbunden durch ein Mittel, das als Keilverbindung bekannt ist. Das erste Ende des zweiten Bonddrahts 3 weist eine Form eines Keils auf und ist mit dem Kontaktfeld des Halbleiterchips 4 durch eine Keilverbindung verbunden. Das zweite Ende des zweiten Bonddrahts 3 weist eine Form eines Keils auf und ist mit dem inneren Segment 9 der Zuleitungsleiterbahn 8 durch die Keilverbindung verbunden. Der erste Bonddraht 2 weist einen Durchmesser von etwa 50 μm (Mikrometern) auf und umfasst Goldmaterial, während der zweite Bonddraht 3 einen Durchmesser von etwa 250 μm aufweist und Aluminiummaterial umfasst. Der erste Bonddraht 2 und der zweite Bonddraht 3 sind nicht auf die oben genannten Abmessungen eingeschränkt, sondern können einen beliebigen Durchmesser aufweisen.
  • Während der Handhabung werden die Zuleitungsleiterbahnen 8 vom Metallstreifen 5 getrennt und aus diesem entfernt und werden mit einem externen Substrat, wie zum Beispiel einer gedruckten Leiterplatte, verbunden. Die äußeren Segmente 11 wirken als Anschlusselemente für die Übertragung von elektrischen Signalen zwischen dem externen Substrat und dem Halbleiterchip 4. Die elektrischen Signale umfassen Signale hoher Stromstärke und Steuersignale. Die Steuersignale werden über die ersten Bonddrähte 2 zu den Zuleitungsleiterbahnen 8 geleitet, während die Signale hoher Stromstärke über die zweiten Bonddrähte 3 auf die Zuleitungsleiterbahn 8 übertragen werden. Die zwei benachbarten Zuleitungsleiterbahnen 8, die mit dem zweiten Bonddraht 3 verbunden sind, unterstützen die Übertragung des Signals hoher Stromstärke. Die Chipfläche 6 stellt durch die ersten Bonddrähte 2 elektrische Erdung für den Halbleiterchip 4 zur Verfügung.
  • Die oben ausgeführte Information über die Signale auf den unterschiedlichen Drähten wird nur zur Veranschaulichung gegeben. In weiteren, hier nicht veranschaulichten Ausführungsformen können die Signale hoher Stromstärke auch über die ersten Bonddrähte 2 geleitet werden, und die Steuersignale können über die zweiten Bonddrähte 3 geleitet werden.
  • Der erste Bonddraht 2 umfasst Goldmaterial, wodurch eine schnelle und leichte Verbindung des ersten Bonddrahts 2 mit der Zuleitungsleiterbahn 8 und zum Kontaktfeld des Halbleiterchips 4 zur Verfügung gestellt wird. Die Größe des ersten Bonddrahts 2 ist jedoch klein und nicht zur Übertragung von Signalen hoher Stromstärke geeignet. Gold ist normalerweise kostspielig. Die Größe des ersten Bonddrahts 2 zu erhöhen, um hohen Strom zu übertragen, würde die Kosten, um die Trägerstreifenanordnung 10 herzustellen, wesentlich erhöhen. Im Gegensatz dazu umfasst der zweite Bonddraht 3 Aluminiummaterial, das normalerweise weniger kostspielig. ist als Goldmaterial. Der zweite Bonddraht 3 ist ausreichend groß, um ein Signal hoher Stromstärke ohne die hohen Kosten zu übertragen, die mit Goldmaterial verbunden sind. Die Eigenschaften des Aluminiummaterials unterstützen jedoch keine schnelle Verbindung des zweiten Bonddrahts 3 von der Zuleitungsleiterbahn 8 zum Kontaktfeld. Daher bietet die Verwendung von ersten und zweiten Bonddrähten 2 und 3 innerhalb eines elektronischen Bauelements dem Chipdesigner eine Gelegenheit, den Vorteil jeder Art von Bonddraht zu nutzen.
  • Die Chipfläche 6 stellt eine Befestigungsfläche für den Halbleiterchip 4 zur Verfügung und führt vom Halbleiterchip 4 erzeugte Wärme ab, wenn dieser in Betrieb ist.
  • In einem späteren Prozess der Baugruppenverkapselung bedeckt eine Verkapselungsmasse den Halbleiterchip 4, einen Teil der Zuleitungsleiterbahnen 8, der ersten und zweiten Bonddrähte 2 und 3, und die Chipfläche 6. Die Verkapselungsmasse befindet sich während der Baugruppenverkapselung in einem geschmolzenen Zustand. Sie fließt innerhalb eines Formhohlraums und übt eine verschiebende Kraft auf die Zuleitungsleiterbahnen 8 und die Chipfläche 6 aus. Der Metallstreifen 5 fixiert die Zuleitungsleiterbahnen 8, und die Metallverbindungsschiene 7 befestigt die Chipfläche 6 gegen die verschiebende Kraft. Nach der Baugruppenverkapselung werden der Metallstreifen 5 und die Metallverbindungsschiene 7 abgetrennt und aus dem Trägerstreifen 1 entfernt. Die gekapselte Baugruppe ist auch als ein fertig bearbeitetes elektronisches Bauelement bekannt. In Anwenderapplikationen wird das elektronische Bauelement auf einer Verdrahtungsanordnung, wie zum Beispiel einer gedruckten Leiterplatte angeordnet.
  • 2 veranschaulicht eine Ansicht im Querschnitt auf den Trägerstreifen 1 gemäß 1. Der Trägerstreifen 1 umfasst ein Basismetall 18. Auf dem Basismetall 18 ist eine erste Schicht 17 angeordnet. Auf der ersten Schicht 17 ist eine zweite Schicht 16 angeordnet. Auf der oberen Oberfläche der zweiten Schicht 16 ist eine dritte Schicht 15 angeordnet.
  • Die dritte Schicht 15 umfasst Goldmaterial, während die zweite Schicht 16 Palladiummaterial umfasst. Das Palladiummaterial in der zweiten Schicht 16, das Goldmaterial in der dritten Schicht 15 und das Nickelmaterial in der ersten Schicht 17 stellen die Verbindung und zwischen der Zuleitungsleiterbahn 8 und dem ersten Bonddraht 2 und zwischen der Zuleitungsleiterbahn 8 und dem zweiten Bonddraht 3 zur Verfügung.
  • Die erste Schicht 17 umfasst Nickelmaterial. Das Nickelmaterial oxidiert leicht, aber das Goldmaterial in der dritten Schicht 15 und das Palladiummaterial in der zweiten Schicht 16 verhindern eine solche Oxidation. Das Nickelmaterial wirkt als eine Barriere gegen die Oberflächendiffusion von Kupfermaterial im Basismetall 18 zum Goldmaterial in der dritten Schicht 15. Die Neigung für das Auftreten von Oberflächendiffusion ist besonders ausgeprägt bei hohen Temperaturen, denen der Trägerstreifen 1 während der Produktion des elektronischen Bauelements ausgesetzt ist.
  • Das Basismetall 18 umfasst Kupfermaterial oder eine Legierung aus Eisen, wie zum Beispiel die Legierung 42, die gute elektrische Leitfähigkeit zur Verfügung stellt, aber leicht oxidiert, wenn sie ungeschützt ist. Das Goldmaterial in der dritten Schicht 15 und das Palladiummaterial in der zweiten Schicht 16 verhindern diese Oxidation jedoch.
  • Das Basismetall 18 weist eine Dicke t1 im Bereich von etwa 0,1 bis 1,0 mm (Millimeter) auf, während die erste Schicht 17 eine Dicke t2 im Bereich von etwa 0,1 bis 4 μm (Mikrometer) aufweist. Die zweite Schicht 16 weist eine Dicke t3 im Bereich von etwa 1 bis 2000 nm (Nanometer) auf, während die dritte Schicht 15 ebenfalls eine Dicke t4 im Bereich von etwa 1 bis 1000 nm aufweist. Die erste Schicht 17 weist eine typische Dicke t2 auf, die von 0,5 bis 4 μm reicht. Die zweite Schicht 16 weist eine typische Dicke t3 auf, die von 200 bis 2000 nm reicht, während die dritte Schicht 15 ebenfalls eine typische Dicke t4 aufweist, die von 200 bis 1000 nm reicht. Wenn die Dicke von entweder t3 oder t4 kleiner als 1 nm ist, können die Verbindungen zwischen der Zuleitungsleiterbahn 8 und dem ersten oder der zweiten Bonddraht 2 und 3 unzuverlässig sein. Sollten die Dicken t3 2000 nm übersteigen, oder t4 1000 nm übersteigen, können die Kosten der ersten und zweiten Schichten 17 und 16 wesentlich überhöht sein. Wenn die Dicke t2 der ersten Schicht 17 weniger als 0,1 μm beträgt, kann es sein, dass sie nicht in der Lage ist, die Oberflächendiffusion von Kupfermaterial im Basismetall 18 zum Goldmaterial in der dritten Schicht 15 zu verhindern. Die oben genannten Dimensionen sind zum Zweck der Veranschaulichung dargestellt und können in anderen Ausführungsformen auch unterschiedlich sein.
  • Die ersten, zweiten und dritten Schichten 17, 16 und 15 bedecken den gesamten Trägerstreifen 1. In einer weiteren Ausführungsform bedecken die ersten, zweiten und dritten Schichten 17, 16 und 15 nur den Drahtbondbereich des Trägerstreifens 1, welcher das innere Segment 9 der Zuleitungsleiterbahn 8 und der Chipfläche 6 ist. Die ersten, zweiten und dritten Schichten 17, 16 und 15 ermöglichen sowohl den ersten als auch den zweiten Bonddrähten 2 und 3, dass diese mit dem Trägerstreifen 1 verbunden werden. Dies steht im Gegensatz zur herkömmlichen Beschichtung auf dem Trägerstreifen 1, die nur entweder dem ersten Bonddraht 2 oder dem zweiten Bonddraht 3 ermöglicht, mit dem Trägerstreifen 1 verbunden zu werden.
  • Ein Verfahren, die Trägerstreifenanordnung 10 herzustellen, umfasst das Bereitstellen des Basismetalls 18. Dann wird das Basismetall 18 entweder geätzt oder mit Hilfe einer Maschine gestanzt, um die Form des Trägerstreifens 1 auszuformen.
  • Danach wird die erste Schicht 17 aus Nickel mit Hilfe eines Elektroplattierungsverfahrens auf das Basismetall 18 beschichtet. Das Elektroplattierungsverfahren umfasst eine chemische Reaktion zusammen mit der Verwendung eines externen elektrischen Potentials. Dann wird die erste Schicht 17 in einem ähnlichen Elektroplattierungsverfahren mit der zweiten Schicht 16 aus Palladium beschichtet. Darauf folgend, wird die zweite Schicht 16 mit Hilfe eines Elektroplattierungsverfahrens mit der dritten Schicht 15 aus Gold beschichtet. Während des oben aufgeführten Elektroplattierungsverfahrens wird das Basismetall 18 vor jedem Prozess des Beschichtens gereinigt mit Hilfe von Mitteln, wie zum Beispiel dem Eintauchen in ein Säurebad.
  • Danach wird der Halbleiterchip 4 dann über der Chipfläche 6 des Trägerstreifen 1 angeordnet. Dann verbinden die ersten Bonddrähte 2 das innere Segment 9 der Zuleitungsleiterbahn 8 oder der Chipfläche 6 mit dem Kontaktfeld des Halbleiterchips 4 und die Chipfläche 6 mit dem Kontaktfeld des Halbleiterchips 4 durch Anwendung von thermodynamischer Schallenergie. Auf gleiche Weise verbinden die zweiten Bonddrähte 3 das innere Segment 9 der Zuleitungsleiterbahn 8 mit dem Kontaktfeld des Halbleiterchips 4 und die Chipfläche 6 mit dem Kontaktfeld des Halbleiterchips 4 durch Anwendung von Ultraschallenergie.
  • Ein alternatives Verfahren, um die Trägerstreifenanordnung 10 zu erzeugen, umfasst das Bereitstellen des Basismetalls 18. Dann wird das Basismetall 18 entweder geätzt oder mit Hilfe einer Maschine gestanzt, um die Form des Trägerstreifens 1 auszuformen.
  • Danach wird die erste Schicht 17 aus Nickel mit Hilfe eines stromlosen Verfahrens auf das Basismetall 18 beschichtet. Das stromlose Verfahren umfasst eine chemische Reaktion ohne die Verwendung eines externen elektrischen Potentials. Das Basismetall 18 wir mit eine katalysierten Oberfläche ausgestattet. Dann wird das Basismetall 18 in eine Lösung mit positiv geladenen Nickelionen gestellt. Ein Reduktionsmittel in der Lösung spendet den positiv geladenen Nickelionen Elektronen. Dies reduziert die Nickelatome und fördert die Aufbringung der Nickelatome auf die katalysierte Oberfläche des Trägerstreifens 1. Dann wird in einem ähnlichen stromlosen Verfahren die erste Schicht 17 mit der zweiten Schicht 16 aus Palladium beschichtet.
  • Diesem folgend, wird die zweite Schicht 16 durch ein Eintauchverfahren mit der dritten Schicht 15 aus Gold beschichtet. Das Eintauchverfahren verwendet ein chemische Ersetzungsmittel, um eine Schicht aus Gold auf den Trägerstreifen 1 abzuscheiden, während die Palladiumionen, die in der zweiten Schicht 16 vorhanden sind, ersetzt werden.
  • Dann wird der Halbleiterchip 4 über der Chipfläche 6 des Trägerstreifens 1 angeordnet. Danach verbinden die ersten Bonddrähte 2 das innere Segment 9 der Zuleitungsleiterbahn 8 oder der Chipfläche 6 mit dem Kontaktfeld des Halbleiterchips 4 und die Chipfläche 6 mit dem Kontaktfeld des Halbleiterchips 4 durch Anwendung von thermodynamischer Schallenergie. Ebenso verbinden die zweiten Bonddrähte 3 das innere Segment 9 der Zuleitungsleiterbahn 8 mit dem Kontaktfeld des Halbleiterchips 4 und die Chipfläche 6 mit dem Kontaktfeld des Halbleiterchips 4 durch Anwendung von Ultraschallenergie.
  • In einer weiteren Ausführungsform umfasst eine elektronische Vorrichtung ein oder mehrere elektronische Bauelemente, die auf einer elektrischen Verdrahtungsanordnung, wie zum Beispiel einer gedruckten Leiterplatte zur Verfügung gestellt werden.
  • In einer Ausführungsform wird ein Trägerstreifen 1 zur Verfügung gestellt, der eine Chipfläche 6 und eine Vielzahl von Zuleitungsleiterbahnen 8 umfasst, die Bonddrahtbefestigungsbereiche 9 umfassen, wobei der Trägerstreifen 1 eine Basisschicht 18 aus Kupfermaterial oder einer Legierung aus Kupfermaterial oder einer Legierung aus Eisenmaterial 1 umfasst und wobei die Bonddrahtbefestigungsbereiche eine erste Schicht 17 aus Nickelmaterial oder einer Legierung aus Nickelmaterial umfassen, die auf der Basisschicht 18 angeordnet ist, eine zweite Schicht 16 aus Palladiummaterial oder einer Legierung aus Palladiummaterial, die auf der ersten Schicht 17 angeordnet ist, und einer dritten Schicht aus Goldmaterial oder einer Legierung aus Goldmaterial, die auf der zweiten Schicht 16 angeordnet ist.
  • Ein Halbleiterchip 4 ist mit der Chipfläche 6 des Trägerstreifens 1 verbunden. Ein oder mehrere erste Gold umfassende Bonddrähte 2 sind zwischen dem Halbleiterchip 4 und einem Bonddrahtbefestigungsbereich 9 auf dem Trägerstreifen 1 verbunden und ein oder mehrere zweite Aluminium umfassende Bonddrähte 3 sind zwischen dem Halbleiterchip 4 und dem Bonddrahtbefestigungsbereich 9 auf dem Trägerstreifen 1 verbunden.

Claims (19)

  1. Elektronisches Bauelement, umfassend: einen Trägerstreifen, umfassend: eine Basisschicht aus Kupfermaterial oder einer Legierung aus Kupfermaterial oder einer Legierung aus Eisenmaterial; eine erste Schicht aus Nickelmaterial oder einer Legierung aus Nickelmaterial ist auf der Basisschicht zur Verfügung gestellt, wobei die erste Schicht mindestens einen Bonddrahtbefestigungsbereich auf dem Trägerstreifen beschichtet; eine zweite Schicht aus Palladiummaterial oder einer Legierung aus Palladiummaterial ist auf der ersten Schicht zur Verfügung gestellt, wobei die zweite Schicht mindestens den Bonddrahtbefestigungsbereich auf dem Trägerstreifen beschichtet; und eine dritte Schicht aus Goldmaterial oder eine Legierung aus Goldmaterial ist auf der zweiten Schicht zur Verfügung gestellt, wobei die dritte Schicht mindestens den Bonddrahtbefestigungsbereich auf dem Trägerstreifen beschichtet; wobei der Trägerstreifen weiterhin eine Chipfläche und eine Vielzahl von Zuleitungsleiterbahnen umfasst; einen auf der Chipfläche angeordneten Halbleiterchip; einen oder mehrere erste Bonddrähte, die sich zwischen Zuleitungsleiterbahnen und dem Halbleiterchip erstrecken; und einen oder mehrere zweite Bonddrähte, die sich zwischen Zuleitungsleiterbahnen und dem Halbleiterchip erstrecken; wobei die ersten Bonddrähte ein Goldmaterial oder eine Legierung aus Goldmaterial umfassen; und die zweiten Bonddrähte Aluminiummaterial oder eine Legierung aus Aluminiummaterial umfassen.
  2. Bauelement nach Anspruch 1, wobei die erste Schicht eine Dicke aufweist, die in einem Bereich zwischen 0,1 und 4 Mikrometer liegt.
  3. Bauelement gemäß Anspruch 2, wobei die zweite Schicht eine Dicke aufweist, die in einem Bereich zwischen 1 und 2000 Nanometer liegt.
  4. Bauelement gemäß Anspruch 3, wobei die dritte Schicht eine Dicke aufweist, die in einem Bereich zwischen 1 und 1000 Nanometer liegt.
  5. Bauelement gemäß Anspruch 4, wobei die ersten Bonddrähte Kugelverbindungen auf dem Halbleiterchip und Keilverbindungen auf dem Bonddrahtbefestigungsbereich auf dem Trägerstreifen ausformen.
  6. Bauelement gemäß Anspruch 5, wobei die zweiten Bonddrähte Keilverbindungen auf dem Halbleiterchip und Keilverbindungen auf dem Bonddrahtbefestigungsbereich auf dem Trägerstreifen ausformen.
  7. Verfahren, umfassend: das Bereitstellen eines Trägerstreifens, der eine Chipfläche und eine Vielzahl von Zuleitungsleiterbahnen umfasst, die Bonddrahtbefestigungsbereiche umfassen, wobei der Trägerstreifen eine Basisschicht aus Kupfermaterial oder einer Legierung aus Kupfermaterial oder einer Legierung aus Eisenmaterial umfasst und wobei die Bonddrahtbefestigungsbereiche eine auf der Basisschicht angeordnete erste Schicht aus Nickelmaterial oder einer Legierung aus Nickelmaterial, eine zweite auf der ersten Schicht angeordnete Schicht aus Palladiummaterial oder einer Legierung aus Palladiummaterial und eine dritte auf der zweiten Schicht angeordnete Schicht aus Goldmaterial oder einer Legierung aus Goldmaterial umfassen; das Verbinden eines Halbleiterchips mit der Chipfläche des Trägerstreifens; das Verbinden von einem oder mehreren ersten Gold umfassenden Bonddrähten zwischen dem Halbleiterchip und einem Bonddrahtbefestigungsbereich auf dem Trägerstreifen; und das Verbinden von einem oder mehreren zweiten Aluminium umfassenden Bonddrähten zwischen dem Halbleiterchip und dem Bonddrahtbefestigungsbereich auf dem Trägerstreifen.
  8. Verfahren nach Anspruch 7, umfassend das Verbinden des einen oder der mehreren ersten Bonddrähte mit dem Halbleiterchip und mit dem Bonddrahtbefestigungsbereich durch thermoakustisches Verbinden.
  9. Verfahren nach Anspruch 8, umfassend das Verbinden des einen oder der mehreren ersten Bonddrähte mit dem Halbleiterchip und mit dem Bonddrahtbefestigungsbereich durch Ultraschallverbinden.
  10. Verfahren nach Anspruch 7, das ferner umfasst: das Abscheiden einer ersten Schicht aus Nickelmaterial oder einer Legierung aus Nickelmaterial auf der Basisschicht; das Abscheiden einer zweiten Schicht aus Palladiummaterial oder einer Legierung aus Palladiummaterial auf der ersten Schicht; das Abscheiden einer dritten Schicht aus Goldmaterial oder einer Legierung aus Goldmaterial auf der zweiten Schicht.
  11. Verfahren nach Anspruch 10, umfassend: das Abscheiden der ersten Schicht unter Verwendung eines Elektroplattierungsverfahrens.
  12. Verfahren nach Anspruch 10, umfassend: das Abscheiden der zweiten Schicht unter Verwendung eines Elektroplattierungsverfahrens.
  13. Verfahren nach Anspruch 12, umfassend: das Abscheiden der dritten Schicht unter Verwendung eines Elektroplattierungsverfahrens.
  14. Verfahren nach Anspruch 10, umfassend: das Abscheiden der ersten Schicht unter Verwendung eines stromlosen Verfahrens.
  15. Verfahren nach Anspruch 14, umfassend: das Abscheiden der zweiten Schicht unter Verwendung eines stromlosen Verfahrens.
  16. Verfahren nach Anspruch 15, umfassend: das Abscheiden der dritten Schicht unter Verwendung eines Tauchverfahrens.
  17. Verfahren nach Anspruch 10, weiterhin umfassend: das Reinigen der Basisschicht vor dem Abscheiden einer ersten Schicht aus Nickelmaterial oder einer Legierung aus Nickelmaterial auf die Basisschicht aus Kupfermetall.
  18. Verfahren nach Anspruch 10, weiterhin umfassend das Reinigen der ersten Schicht vor dem Abscheiden einer zweiten Schicht aus Palladiummaterial oder einer Legierung aus Palladiummaterial auf die erste Schicht.
  19. Verfahren nach Anspruch 10, weiterhin umfassend das Reinigen der zweiten Schicht vor dem Abscheiden einer dritten Schicht aus Goldmaterial oder einer Legierung aus Goldmaterial auf die zweite Schicht.
DE102007057370A 2006-12-08 2007-11-27 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen Expired - Fee Related DE102007057370B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/635,874 2006-12-08
US11/635,874 US8125060B2 (en) 2006-12-08 2006-12-08 Electronic component with layered frame

Publications (2)

Publication Number Publication Date
DE102007057370A1 DE102007057370A1 (de) 2008-06-26
DE102007057370B4 true DE102007057370B4 (de) 2013-09-12

Family

ID=39432001

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007057370A Expired - Fee Related DE102007057370B4 (de) 2006-12-08 2007-11-27 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen

Country Status (2)

Country Link
US (2) US8125060B2 (de)
DE (1) DE102007057370B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202777B2 (en) * 2008-05-30 2015-12-01 Stats Chippac Ltd. Semiconductor package system with cut multiple lead pads
US8294249B2 (en) * 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
JP5448727B2 (ja) * 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5623622B2 (ja) * 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
JP6569417B2 (ja) * 2015-09-16 2019-09-04 三菱電機株式会社 増幅器
CN111370382A (zh) * 2018-12-25 2020-07-03 恩智浦美国有限公司 用于具有改进的爬电距离的半导体管芯封装的混合引线框架

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165590A (en) * 1989-09-21 1992-11-24 Sgs-Thomson Microelectronics S.R.L. Process for manufacturing integrated device with improved connections between the pins and the semiconductor material chip
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US20020047186A1 (en) * 2000-07-13 2002-04-25 Tellkamp John P. Semiconductor leadframes comprising silver plating
US20050231925A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Semiconductor device and method for manufacturing the same
DE102005009163A1 (de) * 2005-02-25 2006-09-07 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447857A (en) 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
US4517252A (en) 1983-05-06 1985-05-14 The Boeing Company Pre-alloyed thick film conductor for use with aluminum wire bonding and method of bonding
FR2547112B1 (fr) 1983-06-03 1986-11-21 Thomson Csf Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique
JPH0760839B2 (ja) * 1990-03-15 1995-06-28 株式会社東芝 半導体装置
DE69207507T2 (de) 1991-02-25 1996-09-12 Sumitomo Electric Industries Leiterplatte
WO1992017618A1 (en) 1991-03-26 1992-10-15 The Australian National University Abrasive compact composed mainly of cubic boron nitride and method of making same
NL9200898A (nl) * 1992-05-21 1993-12-16 Meco Equip Eng Werkwijze voor het middels elektrolyse verwijderen van kunststofuitbloedingen afgezet op metalen aansluitbenen van halfgeleidercomponenten en dergelijke en de bij deze werkwijze gebruikte samenstelling.
US6072009A (en) 1994-04-26 2000-06-06 Arizona Chemical Company Methods for vulcanizing elastomers using monomeric distillate by-product
JPH0878849A (ja) 1994-09-05 1996-03-22 Hitachi Ltd セラミック多層回路基板及びその製法
EP0716123B2 (de) 1994-12-09 2002-07-17 Crompton Vinyl Additives GmbH Stabilisiertes Polyvinylchlorid
EP0812006A1 (de) 1996-06-07 1997-12-10 Deutsches Elektronen-Synchrotron DESY Werkzeug zum Anbringen elektrischer Anschlusskontakte auf Halbleiterbauelementen
CA2264858C (en) 1996-09-04 2007-04-03 Amic Industries Limited Manufacture of a metal bonded abrasive product
US6121674A (en) * 1998-02-23 2000-09-19 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
FI105052B (fi) 1998-07-08 2000-05-31 Valmet Corp Menetelmä paperin valmistamiseksi, sovitelma menetelmän toteuttamiseksi ja menetelmän avulla valmistettu paperituote
US6015858A (en) 1998-09-08 2000-01-18 Dow Corning Corporation Thermoplastic silicone elastomers based on fluorocarbon resin
US6747343B2 (en) 2000-03-08 2004-06-08 Texas Instruments Incorporated Aluminum leadframes with two nickel layers
US6506672B1 (en) 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
JP3997665B2 (ja) 1999-08-26 2007-10-24 株式会社デンソー 半導体素子と回路基板との接続方法
US6329714B1 (en) 1999-11-01 2001-12-11 General Semiconductor, Inc. Hybrid S.C. devices and method of manufacture thereof
US6559464B1 (en) 1999-11-15 2003-05-06 Axsun Technologies, Inc. Optical system active alignment process including alignment structure attach, position search, and deformation
US6930089B2 (en) 2000-02-04 2005-08-16 D. Collen Research Foundation Vzw Use of vascular endothelial growth factor, placenta growth factor or both for preventing or treating ischemic disease or stroke
US6362287B1 (en) 2000-03-27 2002-03-26 Dow Corning Corportion Thermoplastic silicone elastomers formed from nylon resins
WO2001092347A2 (en) 2000-05-31 2001-12-06 E. I. Du Pont De Nemours And Company Polymerization of olefins
US20020027294A1 (en) * 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication
US6362288B1 (en) 2000-07-26 2002-03-26 Dow Corning Corporation Thermoplastic silicone elastomers from compatibilized polyamide resins
FI108241B (fi) 2000-08-10 2001-12-14 Metso Paper Inc Menetelmä päällystetyn kuiturainan valmistamiseksi, parannettu paperi- tai kartonkikone ja päällystetty paperi tai kartonki
SE519529C2 (sv) 2001-06-14 2003-03-11 Ericsson Telefon Ab L M Optokapsel för en optohybrid, undre husdel hos en dylik optokapsel samt en optoelektronisk modul
US20020195268A1 (en) 2001-06-21 2002-12-26 Schendel Robert E. Thick film circuit connection
US7003313B2 (en) 2001-06-27 2006-02-21 Ricochet Networks, Inc. Method for enhancing mobility in a wireless mesh network
US6569955B1 (en) 2001-10-19 2003-05-27 Dow Corning Corporation Thermoplastic silicone elastomers from compatibilized polyamide resins
US6569958B1 (en) 2001-10-19 2003-05-27 Dow Corning Corporation Thermoplastic silicone elastomers from compatibilized polyester resins
JP5052738B2 (ja) 2001-10-23 2012-10-17 ダウ・コーニング・コーポレイション 熱可塑性ポリウレタン−シリコーンエラストマー
US20030111758A1 (en) 2001-12-13 2003-06-19 Clark Darryl Franklin Fully activated bicomponent web with absorbents
US6706561B2 (en) * 2002-02-11 2004-03-16 Texas Instruments Incorporated Method for fabricating preplated nickel/palladium and tin leadframes
AU2003240017A1 (en) 2002-05-31 2003-12-19 Dow Corning Toray Silicone Co., Ltd. Thermoconductive curable liquid polymer composition and semiconductor device produced with the use of this composition
US6743868B2 (en) 2002-07-18 2004-06-01 Dow Corning Corporation Polyamide based thermoplastic silicone elastomers
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits
US6905562B2 (en) 2003-09-04 2005-06-14 Autoliv Asp, Inc. Low density slurry bridge mix
EP1667239A4 (de) 2003-09-09 2008-08-06 Asahi Kasei Emd Corp Infrarot-sensor-ic, infrarot-sensor und herstellungsverfahren dafür
JP2007505658A (ja) 2003-09-15 2007-03-15 アトリウム メディカル コーポレーション 拡張可能医療用具を用いた治療物質の組織部位への塗布
KR100537560B1 (ko) 2003-11-25 2005-12-19 주식회사 메디아나전자 2단계 큐어 공정을 포함하는 백색 발광 다이오드 소자의제조방법
US7147725B2 (en) 2003-12-04 2006-12-12 Lincoln Global, Inc. Colloidal silica binder system
US7213964B2 (en) 2003-12-10 2007-05-08 Chef'n Corporation Flexible whisk
WO2005066281A2 (en) 2003-12-24 2005-07-21 Dow Global Technologies Inc Free-radical initiation in the presence of a stable organic free radical and related compositions
CA2462010A1 (en) 2004-02-23 2005-08-23 Bayer Inc. Room temperature curing system
WO2005090517A1 (ja) 2004-03-22 2005-09-29 Fujikura Ltd. 発光デバイス及び照明装置
US7176152B2 (en) 2004-06-09 2007-02-13 Ferro Corporation Lead-free and cadmium-free conductive copper thick film pastes
US7253236B2 (en) 2004-06-10 2007-08-07 Dupont Performance Elastomers L.L.C. Grafted fluoroelastomers
US7151309B2 (en) 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
US20060125062A1 (en) * 2004-12-15 2006-06-15 Zuniga-Ortiz Edgar R Semiconductor package having improved adhesion and solderability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165590A (en) * 1989-09-21 1992-11-24 Sgs-Thomson Microelectronics S.R.L. Process for manufacturing integrated device with improved connections between the pins and the semiconductor material chip
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US20020047186A1 (en) * 2000-07-13 2002-04-25 Tellkamp John P. Semiconductor leadframes comprising silver plating
US20050231925A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Semiconductor device and method for manufacturing the same
DE102005009163A1 (de) * 2005-02-25 2006-09-07 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils

Also Published As

Publication number Publication date
US20120156832A1 (en) 2012-06-21
DE102007057370A1 (de) 2008-06-26
US8125060B2 (en) 2012-02-28
US20080135995A1 (en) 2008-06-12
US8703544B2 (en) 2014-04-22

Similar Documents

Publication Publication Date Title
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE69735588T2 (de) Herstellung eines bauteils für eine halbleiterschaltung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007057370B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE112005003368T5 (de) Halbleiterchipgehäuse beinhaltend Universal-Anschlussfläche und Verfahren zur Herstellung derselben
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102013109542A1 (de) Chipbaugruppe und verfahren zur herstellung einer chipbaugruppe
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102011012186B4 (de) Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
DE112020003763T5 (de) Halbleiterbauteil
DE212021000242U1 (de) Elektronische Vorrichtung
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE102013113917A1 (de) Verfahren zum Fertigen eines Schichtstapels
DE102008028942A1 (de) Halbleiterbauelement
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/50 AFI20071127BHDE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131213

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee