JP6569417B2 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP6569417B2
JP6569417B2 JP2015182446A JP2015182446A JP6569417B2 JP 6569417 B2 JP6569417 B2 JP 6569417B2 JP 2015182446 A JP2015182446 A JP 2015182446A JP 2015182446 A JP2015182446 A JP 2015182446A JP 6569417 B2 JP6569417 B2 JP 6569417B2
Authority
JP
Japan
Prior art keywords
wire
wires
drain
current
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015182446A
Other languages
English (en)
Other versions
JP2017059650A (ja
Inventor
尚希 小坂
尚希 小坂
翔平 今井
翔平 今井
篤司 岡村
篤司 岡村
三輪　真一
真一 三輪
健一郎 長明
健一郎 長明
善伸 佐々木
善伸 佐々木
堀口　健一
健一 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015182446A priority Critical patent/JP6569417B2/ja
Priority to US15/156,596 priority patent/US9627300B2/en
Priority to DE102016216702.2A priority patent/DE102016216702B4/de
Priority to KR1020160116086A priority patent/KR101878557B1/ko
Priority to CN201610827446.0A priority patent/CN107068623B/zh
Publication of JP2017059650A publication Critical patent/JP2017059650A/ja
Application granted granted Critical
Publication of JP6569417B2 publication Critical patent/JP6569417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、信号を増幅する増幅器に関する。
特許文献１には、パッケージ内にＦＥＴチップと整合基板を設け、ボンディングワイヤで電気的接続を実現する増幅器が開示されている。
特開２００１−１４８６１６号公報
近年、増幅器は高出力化される傾向がある。トランジスタを高出力化すると、トランジスタのドレインパッドに接続されたワイヤに大きな電流が流れ、そのワイヤが溶断してしまう問題があった。
本発明は、上述のような課題を解決するためになされたもので、ワイヤの溶断を抑制できる増幅器を提供することを目的としている。
本願の発明に係る他の増幅器は、パッケージと、ゲートパッドと、細長く形成されたドレインパッドとを有し、該パッケージの中に設けられたトランジスタチップと、該ドレインパッドに接続された複数のドレインワイヤと、該パッケージの中に設けられた基板と、該基板に形成されたメタルパターンと、を備え、該複数のドレインワイヤは、該ドレインパッドの一方の末端部分に接続された第１端部ワイヤと、該ドレインパッドの他方の末端部分に接続された第２端部ワイヤと、前記第１端部ワイヤと該第２端部ワイヤに挟まれた中間ワイヤを有し、該メタルパターンにスリットを形成することで、該第１端部ワイヤを通る電流の経路長と該第２端部ワイヤを通る電流の経路長を、該中間ワイヤを通る電流の経路長より長くし、該メタルパターンのうち該中間ワイヤが接続された中央部は、該メタルパターンのうち該第１端部ワイヤと該第２端部ワイヤが接続された両端部よりも、該トランジスタチップに近い位置にあることを特徴とする。
本願の発明に係る他の増幅器は、金属で形成されたパッケージと、ゲートパッドと、細長く形成されたドレインパッドとを有し、該パッケージの中に設けられたトランジスタチップと、該ドレインパッドに接続された複数のドレインワイヤと、両端が該パッケージに接続されたパッケージワイヤと、を備え、該複数のドレインワイヤは、該ドレインパッドの一方の末端部分に接続された第１端部ワイヤと、該ドレインパッドの他方の末端部分に接続された第２端部ワイヤと、該第１端部ワイヤと該第２端部ワイヤに挟まれた中間ワイヤを有し、該パッケージワイヤは該中間ワイヤと該パッケージの間に位置することを特徴とする。
本発明によれば、例えば、ドレインパッドに接続される複数のドレインワイヤの長さを１ｍｍより長くした上で、当該複数のドレインワイヤのうち両端に位置する端部ワイヤを他のワイヤより長くするので、ワイヤの溶断を抑制できる。
実施の形態１に係る増幅器の平面図である。 増幅器の側面図である。 比較例の増幅器の平面図である。 比較例の増幅器の側面図である。 図３のＶ−Ｖ線に沿った増幅器の断面図である。 計算結果を示す図である。 図１のＶＩＩ−ＶＩＩ線における断面図である。 計算結果を示す図である。 ループ高さの差がワイヤ電流に与える影響を示す図である。 ワイヤ長とワイヤ溶断電流の関係を示す図である。 実施の形態２に係る増幅器の平面図である。 ドレインワイヤのワイヤ直径とワイヤ溶断電流の関係を示す図である。 実施の形態３に係る増幅器の平面図である。 実施の形態４に係る増幅器の平面図である。 実施の形態５に係る増幅器の平面図である。 実施の形態６に係る増幅器の平面図である。 実施の形態７に係る増幅器の平面図である。 実施の形態８に係る増幅器の平面図である。 実施の形態９に係る増幅器の平面図である。 実施の形態１０に係る増幅器の平面図である。 実施の形態１１に係る増幅器の平面図である。 実施の形態１２に係る増幅器の平面図である。 実施の形態１３に係る増幅器の平面図である。 図２３のＸＸＩＶ−ＸＸＩＶ線における断面図である。 実施の形態１４に係る増幅器の平面図である。 図２５のＸＸＶＩ−ＸＸＶＩ線における断面図である。 実施の形態１５に係る増幅器の平面図である。
本発明の実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る増幅器の平面図である。増幅器はパッケージ１０を備えている。パッケージ１０は金属で形成される。パッケージ１０は内容物を覆うものであるが、図１等では説明の便宜上パッケージ１０の内部構成を示す。パッケージ１０には、入力端子１２と出力端子３４が固定されている。パッケージ１０の中には入力整合基板１６が設けられている。入力整合基板１６にはメタルパターン１８が形成されている。
パッケージ１０の中にはトランジスタチップ２２が設けられている。トランジスタチップ２２は例えばＦＥＴチップである。トランジスタチップ２２は、ゲートパッド２２ａと、細長く形成されたドレインパッド２２ｂとを有している。トランジスタチップ２２は複数のトランジスタセルを備えている。パッケージ１０の中には出力整合基板２８が設けられている。出力整合基板２８にはメタルパターン３０が形成されている。入力整合基板１６、トランジスタチップ２２及び出力整合基板２８は、パッケージ１０に対してダイボンドされている。
パッケージ１０の中の各部品を電気的に接続するために、パッケージ１０の中には複数のワイヤが設けられている。ワイヤ１４は入力端子１２とメタルパターン１８を接続している。ワイヤ２０はメタルパターン１８とゲートパッド２２ａを接続している。
ドレインパッド２２ｂの一方の末端部分に第１端部ワイヤ２４ａが接続されている。そして、ドレインパッド２２ｂの他方の末端部分には第２端部ワイヤ２４ｂが接続されている。ドレインパッド２２ｂの中央部分には、中間ワイヤ２６が接続されている。中間ワイヤ２６は第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂに挟まれた位置にある。中間ワイヤ２６の本数は特に限定されない。第１端部ワイヤ２４ａ、第２端部ワイヤ２４ｂ及び中間ワイヤ２６は、ドレインパッド２２ｂに接続された「複数のドレインワイヤ」を構成している。複数のドレインワイヤを構成するワイヤはどれも１ｍｍより長い。第１端部ワイヤ２４ａ、第２端部ワイヤ２４ｂ及び中間ワイヤ２６は、ドレインパッド２２ｂとメタルパターン３０を接続するワイヤである。
第１端部ワイヤ２４ａ、第２端部ワイヤ２４ｂ及び中間ワイヤ２６と、ドレインパッド２２ｂとの接続点はドレインパッド２２ｂの長手方向に沿って並んでいる。第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さは、中間ワイヤ２６のループ高さより高い。ループ高さとは、湾曲しているワイヤの最も高い位置から、ワイヤ接続点までの高さのことである。中間ワイヤ２６のループ高さは均一である。
ワイヤ３２はメタルパターン３０と出力端子３４を接続している。すべてのワイヤはワイヤボンディングで形成することが好ましい。このような構成を有する増幅器は、個別部品として形成されたディスクリート型の増幅器である。
図２は、増幅器の側面図である。図２ではパッケージ１０の内部を表現できるようにパッケージ１０については一部省略した。第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さは中間ワイヤ２６のループ高さより高くなっている。第１端部ワイヤ２４ａと中間ワイヤ２６のループ高さの差は０．８ｍｍ以下であり、第２端部ワイヤ２４ｂと中間ワイヤ２６のループ高さの差は０．８ｍｍ以下である。
ここで、本発明の実施の形態１に係る増幅器の意義を理解しやすくするために比較例について説明する。図３は、比較例の増幅器の平面図である。複数のドレインワイヤは、端部ワイヤ３５ａ、３５ｂ及び中間ワイヤ３６を備えている。複数のドレインワイヤの長さは均一となっている。図４は、比較例の増幅器の側面図である。複数のドレインワイヤのループ高さは均一となっている。
比較例の増幅器は、例えばトータルゲート幅５０ｍｍ程度のＧａＮトランジスタチップ２２と、複数のドレインワイヤとして設けられた直径が２５μｍで長さが２ｍｍ程度の金ワイヤとを備える。複数のドレインワイヤの間隔は例えば０．１ｍｍである。このような比較例の増幅器を高出力動作させると、両端のドレインワイヤが溶断することが実験的に分かっている。
両端のドレインワイヤに電流が多く流れる要因について述べる。図５は、図３のＶ−Ｖ線に沿った増幅器の断面図である。複数のドレインワイヤで作られる面とパッケージ１０は平行平板と考えられる。端部ワイヤ３５ａ、３５ｂは磁界を打ち消しあうワイヤが片側にしかないため端部ワイヤ３５ａの左側及び端部ワイヤ３５ｂの右側に発生した磁界は打ち消しあうことがない。そのため電界が集中して端部ワイヤ３５ａ、３５ｂには中間ワイヤ３６よりも大きい電流が流れる。なお、図５の磁界と電界は説明しやすくするために簡易的に示したものであり、実際はワイヤ全体での合成磁界は直線ではないし、また磁界や電界はワイヤ周辺を広がるように分布している。
図６は、ドレインワイヤに流れる電流の出力電力依存性の計算結果を示すグラフである。増幅器の出力電力を大きくするほどドレインワイヤに流れる電流が大きくなる。また、図５を参照して説明したとおり、端部ワイヤ３５ａ、３５ｂへの電界集中により、端部ワイヤ３５ａ、３５ｂに流れる電流は中間ワイヤ３６に流れる電流より大きくなる。この計算例ではある出力電力Ｐｓにおいて端部ワイヤ３５ａ、３５ｂに流れる電流は０．７Ａであり、中間ワイヤ３６に流れる電流は０．３Ａである。端部ワイヤ３５ａ、３５ｂには中間ワイヤ３６よりも２．３倍も大きい電流が流れる。
本発明の実施の形態１に係る増幅器によれば、複数のドレインワイヤのうち両端に位置するドレインワイヤへの電流集中を緩和できる。図７は、図１のＶＩＩ−ＶＩＩ線における断面図である。このＶＩＩ−ＶＩＩ線は、トランジスタチップ２２の長辺と平行に伸びる線である。中間ワイヤ２６の高さは一定であるが、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂは中間ワイヤ２６よりも高い位置にある。中間ワイヤ２６は中間ワイヤ２６ａ、２６ｂ、２６ｃ、２６ｄを備えている。第１端部ワイヤ２４ａに隣接する中間ワイヤ２６ａと、第２端部ワイヤ２４ｂに隣接する中間ワイヤ２６ｄを、隣接ワイヤということがある。
複数のドレインワイヤに電流が流れるとワイヤの周囲には磁界が発生するが、ボンディングワイヤ間の磁界の向きは逆向きとなり打ち消しあう。そのため、複数のドレインワイヤ全体では磁界は一点鎖線のとおりとなる。電界(電気力線)は図中破線に示すようにワイヤとパッケージ１０の間で磁界に対して垂直に生じる。
第１端部ワイヤ２４ａとパッケージ１０の間の電気力線、及び第２端部ワイヤ２４ｂとパッケージ１０の間の電気力線は、比較例と比べると、高さ方向（上方）に引き伸ばされる。したがって、比較例に比べると複数のドレインワイヤの両端における電気力線の密度が小さくなる。そのため、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂ周辺の電界が緩和され、これらのワイヤに流れる電流を低減できる。
図８は、複数のドレインワイヤのワイヤ電流と出力電力の関係の計算結果を示す図である。計算は、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さが、中間ワイヤ２６のループ高さよりも０．２ｍｍ高いとの仮定の下で行った。ある出力電力Ｐｓにおいて第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂに流れる電流は０．５５Ａである。他方、比較例の増幅器では両端のドレインワイヤに０．７Ａの電流が流れる（図６参照）。したがって、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを中間ワイヤ２６のループ高さより高くしたことで、全てのドレインワイヤの高さが均一な場合と比べて両端のワイヤに流れる電流を２０％程度低減できる。
第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを高くしたので、中間ワイヤ２６の電流は一様ではなくなる。電力Ｐｓにおいて、隣接ワイヤ（中間ワイヤ２６ａ、中間ワイヤ２６ｄ）には０．５Ａの電流が流れる。他方、中間ワイヤ２６ｂ、２６ｃには０．３Ａの電流が流れる。このように、複数のドレインワイヤの両端のワイヤのループ高さを高くすると、両端のワイヤより１本内側のワイヤの電流が増加する。
図９は、第１端部ワイヤ及び第２端部ワイヤのループ高さと、中間ワイヤのループ高さとの差が、ワイヤ電流に与える影響を示す図である。図９には、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂの電流と、隣接ワイヤ（中間ワイヤ２６ａ、２６ｂ）のワイヤ電流が示されている。横軸は第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さと、中間ワイヤ２６のループ高さの差とした。なお、複数の中間ワイヤ２６のループ高さは一様とした。したがって、中間ワイヤ２６のループ高さと隣接ワイヤのループ高さは同じループ高さを意味する。
第１端部ワイヤ２４ａ及び第２端部ワイヤ２４ｂのループ高さが中間ワイヤ２６のループ高さと同じときは、ワイヤ高さの差は０である。このとき、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂには０．７Ａの電流が流れる。第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを中間ワイヤ２６のループ高さよりも高くしていくと、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのワイヤ電流が小さくなっていく。しかし、隣接ワイヤ（中間ワイヤ２６ａ、２６ｄ）のワイヤ電流は増加傾向となる。
ワイヤ高さの差が０．８ｍｍ程度となると、隣接ワイヤのワイヤ電流が、ワイヤ高さの差が０ｍｍのときの第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのワイヤ電流（０．７Ａ）と同等となる。これ以上ワイヤ高さの差が大きくなると、隣接ワイヤに過大な電流が流れてしまうので、ワイヤ高さの差は０．８ｍｍ以下とすることが好ましい。
図１０は、ワイヤ長とワイヤ溶断電流の関係を示す図である。図１０には、周波数が３．０ＧＨｚでワイヤの直径が２５μｍの場合における、ワイヤ溶断電流のワイヤ長依存性が示されている。ワイヤ溶断電流を超える電流が流れるとワイヤが溶断する。図１０から、ワイヤ長が長くなるほどワイヤ溶断電流は低下することがわかる。例えば、内部整合型の増幅器ではパッケージの中にトランジスタと整合基板を敷き詰めるためワイヤ長は概ね０．３ｍｍ程度でありワイヤ溶断電流は６Ａ程度となるので、ワイヤ溶断の心配はあまりない。
他方、ディスクリート型の増幅器ではワイヤ長が概ね１ｍｍより長く、ワイヤ溶断電流は２Ａ以下となる。ワイヤ長が１ｍｍより短い場合は、ワイヤ長の変化がワイヤ溶断電流を大きく変化させる。しかし、ワイヤ長が１ｍｍより長い場合は、ワイヤ長が変化してもワイヤ溶断電流は大きく変化しない。
本発明の実施の形態１では、複数のドレインワイヤはすべて１ｍｍより長くした。したがって、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂを中間ワイヤ２６より長くしてもワイヤ溶断電流の低下は軽微となり、大きくワイヤ溶断電流が低下することを防止できる。
ところで、各トランジスタセルから回路側を見たインピーダンスの均一性を確保する目的で第１端部ワイヤと第２端部ワイヤを長くする技術が知られているが、図１０に記載の通り単にワイヤを長くするだけではワイヤの溶断電流が低下してしまい、ワイヤの溶断を防ぐことができない。特に、内部整合型の増幅器などで用いられる長さが１ｍｍ以下のボンディングワイヤにおいては、ワイヤを長くするほどワイヤ溶断電流の低下が顕著である。つまり、ドレインワイヤの長さが１ｍｍより長い増幅器において、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂを中間ワイヤ２６より高くすることでワイヤの溶断を防ぐことが可能となる。
このように、本発明の実施の形態１に係る増幅器は、１ｍｍより長い複数のドレインワイヤを設け、複数のドレインワイヤのうち、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを中間ワイヤ２６のループ高さより高くする。これにより、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂの電流集中を緩和しつつ、ワイヤ溶断電流の低下を抑制することができる。
本発明の実施の形態１に係る増幅器はその特徴を失わない範囲で様々な変形をなし得るものである。例えば、入力整合基板１６と出力整合基板２８を用いずにトランジスタチップ２２とパッケージ１０を直接ボンディングワイヤで接続してもよい。その場合、複数のドレインワイヤはドレインパッドとパッケージ（端子）を接続する。なお、トランジスタチップ２２はＧａＮ、ＧａＡｓ、ＬＤＭＯＳなどで構成してもよい。
これらの変形は以下の実施の形態に係る増幅器についても適宜応用できる。また、以下の実施の形態に係る増幅器は実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１１は、実施の形態２に係る増幅器の平面図である。第１端部ワイヤ４０ａと第２端部ワイヤ４０ｂは中間ワイヤ２６よりも太い。増幅器に用いられる一般的なワイヤのワイヤ径は２５μｍである。第１端部ワイヤ４０ａと第２端部ワイヤ４０ｂの太さは２５μｍ以上とした。また、実施の形態１と同様に、第１端部ワイヤ４０ａと第２端部ワイヤ４０ｂのループ高さは、中間ワイヤ２６のループ高さより高い。
図１２は、ドレインワイヤのワイヤ直径とワイヤ溶断電流の関係を示す図である。図１２のグラフは、周波数が３．０ＧＨｚであり、ワイヤ長が２ｍｍであることを前提として作成した。ワイヤの直径を太くするとワイヤの溶断電流は大きくなることがわかる。従って、溶断のおそれがある第１端部ワイヤと第２端部ワイヤを太く形成することでこれらのワイヤの溶断を回避できる。また、第１端部ワイヤ４０ａと第２端部ワイヤ４０ｂのループ高さを中間ワイヤ２６のループ高さより高くすることで第１端部ワイヤ４０ａと第２端部ワイヤ４０ｂへの電流の集中を抑制できる。なお、第１端部ワイヤ４０ａと第２端部ワイヤ４０ｂは中間ワイヤ２６よりも太ければ、必ずしも２５μｍ以上の直径とする必要はない。
実施の形態３．
図１３は、実施の形態３に係る増幅器の平面図である。第１端部ワイヤ４２ａと第２端部ワイヤ４２ｂは中間ワイヤ２６より太い。複数のドレインワイヤの長さは等しい。第１端部ワイヤ４２ａと第２端部ワイヤ４２ｂの直径は例えば２５μｍより大きい。溶断のおそれがある第１端部ワイヤ４２ａと第２端部ワイヤ４２ｂを太く形成することでこれらのワイヤの溶断を回避できる。
実施の形態４．
図１４は、実施の形態４に係る増幅器の平面図である。複数のドレインワイヤは、第１端部ワイヤ４４ａ、４４ｂ、第２端部ワイヤ４４ｃ、４４ｄ及び中間ワイヤ２６を備えている。第１端部ワイヤは２本あり、第２端部ワイヤも２本ある。２本の第１端部ワイヤ４４ａ、４４ｂは、着地点が接するようにドレインパッド２２ｂの一方の末端部分に接続されている。２本の第２端部ワイヤ４４ｃ、４４ｄは、着地点が接するようにドレインパッド２２ｂの他方の末端部分に接続されている。
第１端部ワイヤ４４ａと第１端部ワイヤ４４ｂのループ高さは異なる。つまり、第１端部ワイヤ４４ａのループ高さは第１端部ワイヤ４４ｂのループ高さより高い。また、第２端部ワイヤ４４ｃと第２端部ワイヤ４４ｄのループ高さは異なる。つまり、第２端部ワイヤ４４ｃのループ高さは第２端部ワイヤ４４ｄのループ高さより高い。複数の第１端部ワイヤと複数の第２端部ワイヤに挟まれた位置に中間ワイヤ２６がある。
前述したように、ドレインパッド２２ｂの両端部分に接続されるワイヤには大きい電流が流れる傾向がある。本発明の実施の形態４に係る増幅器によれば、２本の第１端部ワイヤ４４ａ、４４ｂでそのような大きい電流を分担し、２本の第２端部ワイヤ４４ｃ、４４ｄでそのような大きい電流を分担する。よって、ワイヤ１本当たりの電流を低減できるので、ワイヤの溶断を抑制できる。
本発明の実施の形態４では、２本の第１端部ワイヤと、２本の第２端部ワイヤを設けた。しかし、第１端部ワイヤが複数であり、第２端部ワイヤが複数である限り、電流を分散させる効果を得ることができる。よって、例えば３本の第１端部ワイヤと３本の第２端部ワイヤを設けてもよい。
実施の形態５．
図１５は、実施の形態５に係る増幅器の平面図である。ドレインワイヤ４６ａ、４６ｂ、４６ｃ、４６ｄ、４６ｅ、４６ｆが複数のドレインワイヤを構成している。複数のドレインワイヤ４６ａ、４６ｂ、４６ｃ、４６ｄ、４６ｅ、４６ｆは、ドレインパッド２２ｂの一方の末端部分と他方の末端部分で、ドレインパッド２２ｂの一方の末端部分と他方の末端部分の間に位置する中間部分よりも、ドレインワイヤの密度が高くなるように設けられる。図１５では中間ワイヤがないが、中間ワイヤを設けてもよい。ドレインパッド２２ｂの一方の末端部分と他方の末端部分では、ドレインワイヤの間隔がワイヤの中心間距離で０．０３〜１ｍｍとなるようにした。
本発明の実施の形態５に係る増幅器は、ドレインパッド２２ｂの一方の末端部分に接続されたドレインワイヤ４６ａの近くにドレインワイヤ４６ｂ、４６ｃが位置し、ドレインパッド２２ｂの他方の末端部分に接続されたドレインワイヤ４６ｄの近くにドレインワイヤ４６ｅ、４６ｆが位置する。そのため、３本のドレインワイヤ（４４ａ、４４ｂ、４４ｃ）で大きい電流を分担し、３本のドレインワイヤ（４４ｄ、４４ｅ、４４ｆ）で大きい電流を分担することができる。よって、ドレインワイヤ（４６ａ、４６ｄ）に流れる電流を抑制することができる。
図６を参照しつつ説明したとおり、ワイヤ直径が２５μｍで長さが２ｍｍ程度の金ワイヤにおいて、ワイヤ間隔をワイヤの中心間距離で０．１ｍｍに設定して計算されるワイヤ電流はある出力Ｐｓにおいて０．７Ａである。しかし、ワイヤ間隔をワイヤの中心間距離でワイヤが接触しないぎりぎりの０．０３ｍｍに設定して計算されるワイヤ電流はある出力Ｐｓにおいて０．５Ａであった。つまり、ワイヤ電流を３０％程度低減させることができる。
したがって、ドレインパッド２２ｂの一方の末端部分と他方の末端部分で、ドレインパッド２２ｂの一方の末端部分と他方の末端部分の間に位置する中間部分よりも、ドレインワイヤの密度を高くすることで、複数のドレインワイヤのうち両端に位置するドレインワイヤの溶断を回避できる。
実施の形態６．
図１６は、実施の形態６に係る増幅器の平面図である。この増幅器は、実施の形態５の増幅器との類似点が多いので、実施の形態５との相違点を中心に説明する。ドレインワイヤ４６ａは第１端部ワイヤでありドレインワイヤ４６ｄは第２端部ワイヤである。一方の末端部分に接続された第１端部ワイヤ（４６ａ）と、他方の末端部分に接続された第２端部ワイヤ４６ｄのループ高さは、中間部分に接続された複数の中間ワイヤのループ高さより高い。これにより、第１端部ワイヤ（４６ａ）と第２端部ワイヤ（４６ｄ）の電流を抑制してこれらのワイヤの溶断を防ぐことができる。
実施の形態７．
図１７は、実施の形態７に係る増幅器の平面図である。この増幅器は、実施の形態５の増幅器との類似点が多いので、実施の形態５との相違点を中心に説明する。ドレインパッドの一方の末端部分に接続された複数の第１端部ワイヤ（４８ａ、４８ｂ、４８ｃ）と、ドレインパッド２２ｂの他方の末端部分に接続された複数の第２端部ワイヤ４８ｄ、４８ｅ、４８ｆは、ドレインパッド２２ｂに平面視で千鳥状（ジグザグ）に接続されている。
複数のドレインワイヤのドレインパッド２２ｂへの接続点が平面視で直線的に形成される場合、ワイヤボンディング装置の制約によりワイヤを狭い間隔で打つことが困難になる場合がある。しかし、本発明の実施の形態７では、複数のドレインワイヤのドレインパッドへの着地点（接続点）を千鳥状にすることで、ワイヤ間隔を狭くすることができる。ドレインパッドの一方の端部及び他方の端部において、ワイヤ間隔を狭くすることでワイヤの電流を低減することができる。
実施の形態８．
図１８は、実施の形態８に係る増幅器の平面図である。この増幅器は、実施の形態７の増幅器との類似点が多いので、実施の形態７との相違点を中心に説明する。複数のドレインワイヤのうち、両端に位置するドレインワイヤ４８ａ、４８ｄは、他のドレインワイヤよりもループ高さが高い。しかも、ドレインワイヤ４８ａ、４８ｂ、４８ｃ、４８ｄ、４８ｅ、４８ｆはドレインパッド２２ｂに平面視で千鳥状に接続されている。
従って、複数のドレインワイヤのうち両端に位置するドレインワイヤについて、電界が集中することを防止できる。また、ドレインパッド２２ｂの一方の端部及び他方の端部において、ワイヤ間隔を狭くすることでワイヤの電流を低減することができる。
実施の形態９．
図１９は、実施の形態９に係る増幅器の平面図である。複数のドレインワイヤが、ドレインパッド２２ｂとメタルパターン３０を接続している。複数のドレインワイヤは、ドレインパッド２２ｂの一方の末端部分に接続された２本の第１端部ワイヤ５０ａ、５０ｂと、ドレインパッド２２ｂの他方の末端部分に接続された２本の第２端部ワイヤ５０ｃ、５０ｄと、２本の第１端部ワイヤ５０ａ、５０ｂと２本の第２端部ワイヤ５０ｃ、５０ｄに挟まれた中間ワイヤ２６を有している。そして、２本の第１端部ワイヤ５０ａ、５０ｂは平面視で交差し、２本の第２端部ワイヤ５０ｃ、５０ｄは平面視で交差している。
このように、ドレインパッド２２ｂの両端に接続されるワイヤと、そのボンディングワイヤより１本内側のワイヤとを平面視で交差させる。例えば、第１端部ワイヤ５０ａは出力整合基板２８側に向かうにつれて出力整合基板２８の内側へ向かい、第１端部ワイヤ５０ｂは出力整合基板２８側に向かうにつれて出力整合基板２８の外側に向かう。第１端部ワイヤ５０ａ、５０ｂで、ドレインパッド２２ｂの一方の端部に流れる電流を負担することができる。よって一本のワイヤに大きな電流が集中することはない。
第２端部ワイヤ５０ｃは出力整合基板２８側に向かうにつれて出力整合基板２８の内側へ向かい、第２端部ワイヤ５０ｄは出力整合基板２８側に向かうにつれて出力整合基板２８の外側に向かう。第２端部ワイヤ５０ｃ、５０ｄで、ドレインパッド２２ｂの他方の端部に流れる電流を負担することができる。よって一本のワイヤに大きな電流が集中することはない。
実施の形態１０．
図２０は、実施の形態１０に係る増幅器の平面図である。複数のドレインワイヤは、ドレインパッド２２ｂの一方の末端部分に接続された第１端部ワイヤ５２ａと、ドレインパッド２２ｂの他方の末端部分に接続された第２端部ワイヤ５２ｄと、第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄに挟まれた中間ワイヤ５２ｂ、５２ｃを有している。第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄは、中間ワイヤ５２ｂ、５２ｃより短い。中間ワイヤ５２ｂ、５２ｃは、ドレインパッド２２ｂのうち一方の末端部分と他方の末端部分に挟まれた部分である中間部分と、メタルパターン６０とを接続する。
出力整合基板２８の上に形成されたメタルパターン６０は、ドレインパッド２２ｂの一方の末端部分に対向する第１部分６０ａと、ドレインパッド２２ｂの中間部分に対向する第２部分６０ｂと、ドレインパッド２２ｂの他方の末端部分に対向する第３部分６０ｃとを有している。ドレインパッド２２ｂの一方の末端部分と第１部分６０ａの距離と、ドレインパッド２２ｂの他方の末端部分と第３部分６０ｃの距離は、ドレインパッド２２ｂの中間部分と第２部分６０ｂの距離より小さい。つまり、第１部分６０ａと第３部分６０ｃは、第２部分６０ｂよりもトランジスタチップ２２の方へ長く伸びている。
第１端部ワイヤ５２ａは第１部分６０ａに接続され、中間ワイヤ５２ｂ、５２ｃは第２部分６０ｂに接続され、第２端部ワイヤ５２ｄは第３部分６０ｃに接続されている。
図１０に示されるとおり、ワイヤ長が短いほどワイヤ溶断電流が高くなるので、ワイヤが溶断しづらい。本発明の実施の形態１０では、複数のドレインワイヤのうち、第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄを、中間ワイヤより短くしたので、これらを溶断しづらくすることができる。
なお、ディスクリート型の増幅器においてはドレインパッドに接続される長いワイヤを積極的に整合に使用している。そのため、全てのドレインワイヤを両端のドレインワイヤと同様に短くしてしまうと整合がとれなくなり増幅器の特性が狭帯域化してしまったり、出力又は効率が低下してしまったりする。そこで、両端のドレインワイヤのみ短くした。
実施の形態１１．
図２１は、実施の形態１１に係る増幅器の平面図である。この増幅器は、実施の形態１０の増幅器との類似点が多いので、実施の形態１０との相違点を中心に説明する。第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄのループ高さは中間ワイヤ５２ｂ、５２ｃのループ高さより高い。また、第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄは、中間ワイヤ５２ｂ、５２ｃよりも短い。
本発明の実施の形態１１に係る増幅器によれば、実施の形態１で説明したとおり、第１端部ワイヤと第２端部ワイヤのループ高さを中間ワイヤのループ高さより高くすることで、第１端部ワイヤと第２端部ワイヤに流れる電流を低減できる。また、第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄは、中間ワイヤ５２ｂ、５２ｃよりも短くしたので、第１端部ワイヤ５２ａと第２端部ワイヤ５２ｄを溶断しづらくすることができる。
実施の形態１２．
図２２は、実施の形態１２に係る増幅器の平面図である。複数のドレインワイヤは、ドレインパッド２２ｂの一方の末端部分に接続された第１端部ワイヤ６２ａと、ドレインパッドの他方の末端部分に接続された第２端部ワイヤ６２ｂと、第１端部ワイヤ６２ａと第２端部ワイヤ６２ｂに挟まれた中間ワイヤ２６を有している。第１端部ワイヤ６２ａ、第２端部ワイヤ６２ｂ及び中間ワイヤ２６は同じ長さである。
出力整合基板２８の上にはメタルパターン７０が形成されている。メタルパターン７０は、トランジスタチップ２２側に設けられた近接部７０ａと、近接部７０ａに接しスリットによって幅が細くなっている中間部７０ｂと、中間部７０ｂに接しワイヤ３２が接続された後方部分７０ｃを備えている。近接部７０ａは、両端部７１、７３と、両端部７１、７３に挟まれた中央部７２を備えている。両端部７１、７３にはそれぞれ第１端部ワイヤ６２ａと第２端部ワイヤ６２ｂが接続されている。中央部７２には中間ワイヤ２６が接続されている。中央部７２は、両端部７１、７３よりもトランジスタチップ２２に近い位置にある。
また、メタルパターン７０にスリットを形成することで、第１端部ワイヤ６２ａと第２端部ワイヤ６２ｂの長さを変えることなく、第１端部ワイヤ６２ａを通る電流の経路長と第２端部ワイヤ６２ｂを通る電流の経路長を、中間ワイヤ２６を通る電流の経路長より長くできる。スリットはドレインパッド２２ｂの長手方向と平行に設けた。
中央部７２は、両端部７１、７３よりもトランジスタチップ２２に近い位置にある。したがって、中央部７２の面積は、両端部７１の面積及び両端部７３の面積より大きい。そのため、第１端部ワイヤ６２ａのメタルパターン７０への着地点のパターン容量、及び第２端部ワイヤ６２ｂのメタルパターン７０への着地点のパターン容量は、中間ワイヤ２６の同容量より小さい。これにより、第１端部ワイヤ６２ａと第２端部ワイヤ６２ｂを経由する信号のインピーダンスを高くして、これらのワイヤに流れる電流を低減することができる。
実施の形態１３．
図２３は、実施の形態１３に係る増幅器の平面図である。複数のドレインワイヤ８０ａ、８０ｂ、８０ｃ、８０ｄ、８０ｅ、８０ｆは、ドレインパッド２２ｂの末端の近くに接続されたものほどループ高さが高くなっている。図２４は、図２３のＸＸＩＶ−ＸＸＩＶ線における断面図である。複数のドレインワイヤは、一番外側のものが最もループ高さが高く、内側のドレインワイヤほどループ高さが低くなるように設けた。
実施の形態１の増幅器では、複数のドレインワイヤのうち、最も外側のドレインワイヤだけループ高さを高くして、その他のワイヤである中間ワイヤのループ高さを一様とした。この場合最も外側のドレインワイヤに隣接する隣接ワイヤの電流が大きくなってしまう。
しかし、実施の形態１３に係る増幅器では、複数のドレインワイヤのループ高さを、図２４に示すように段々変化させることで、隣接ワイヤを含む特定のワイヤに電流が集中することを防止できる。よって、複数のドレインワイヤに流れる電流を均等化することができる。
実施の形態１４．
図２５は、実施の形態１４に係る増幅器の平面図である。両端がパッケージ１０に接続されたパッケージワイヤ９０、９２が設けられている。パッケージワイヤ９０は中間ワイヤ２６ａとパッケージ１０の間に位置し、パッケージワイヤ９２は中間ワイヤ２６ｂとパッケージ１０の間に位置している。パッケージワイヤ９０、９２はグランド電位となる。
図２６は、図２５のＸＸＶＩ−ＸＸＶＩ線における断面図である。パッケージワイヤ９０、９２は、中間ワイヤ２６ａ、２６ｂの近くに位置することで、中間ワイヤ２６ａ、２６ｂの近傍に電界を集中させる。その結果、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂの電流を低減させることができる。
ところで、上述のパッケージワイヤは、図２３、２４で説明したループ高さを段々変化させる技術と併用することができる。
実施の形態１５．
図２７は、実施の形態１５に係る増幅器の平面図である。この増幅器については実施の形態１との相違点を中心に説明する。メタルパターン３０には信号の進行方向に対して直角にスリットが形成されている。スリットはドレインパッド２２ｂの長手方向と平行に設けた。
メタルパターン３０は、トランジスタチップ２２側に設けられた近接部３０ａと、近接部３０ａに接しスリットによって幅が細くなっている中間部３０ｂと、中間部３０ｂに接しワイヤ３２が接続された後方部分３０ｃを備えている。
第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを中間ワイヤ２６のループ高さより高くしたことで、全てのドレインワイヤの高さが均一な場合と比べて両端のワイヤに流れる電流を低減できる。
第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを中間ワイヤ２６のループ高さより高くしたので、第１端部ワイヤ２４ａを通る電流の経路長と第２端部ワイヤ２４ｂを通る電流の経路長は、中間ワイヤ２６を通る電流の経路長より長い。これに加えて、メタルパターン３０にスリットを形成することで、第１端部ワイヤ２４ａを通る電流のメタルパターン３０における経路長と第２端部ワイヤ２４ｂを通る電流のメタルパターン３０における経路長を、中間ワイヤ２６を通る電流のメタルパターン３０における経路長より長くした。
したがって、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂを通る電流経路が、中間ワイヤ２６を通る電流経路よりも高インピーダンス化し、第１端部ワイヤ２４ａの電流と第２端部ワイヤ２４ｂの電流を低減できる。
実施の形態１５に係る増幅器は、上記のとおり、第１端部ワイヤ２４ａと第２端部ワイヤ２４ｂのループ高さを中間ワイヤ２６のループ高さより高くし、しかも、メタルパターン３０にスリットを設けるので、第１端部ワイヤ２４ａの電流と第２端部ワイヤ２４ｂの電流を十分に低減することができる。
ここまでのすべての実施の形態において、ドレインパッド２２ｂに接続されるワイヤの長さは６ｍｍ以下とすることが好ましい。なお、ここまでで説明した各実施の形態に係る増幅器の特徴は、適宜に組み合わせて用いてもよい。
１０ パッケージ、 １８ メタルパターン、 ２２ トランジスタチップ、 ２２ｂ ドレインパッド、 ３０ メタルパターン、 ２４ａ 第１端部ワイヤ、 ２４ｂ 第２端部ワイヤ、 ２６ 中間ワイヤ

Claims (3)

  1. パッケージと、
    ゲートパッドと、細長く形成されたドレインパッドとを有し、前記パッケージの中に設けられたトランジスタチップと、
    前記ドレインパッドに接続された複数のドレインワイヤと、
    前記パッケージの中に設けられた基板と、
    前記基板に形成されたメタルパターンと、を備え、
    前記複数のドレインワイヤは、前記ドレインパッドの一方の末端部分に接続された第１端部ワイヤと、前記ドレインパッドの他方の末端部分に接続された第２端部ワイヤと、前記第１端部ワイヤと前記第２端部ワイヤに挟まれた中間ワイヤを有し、
    前記メタルパターンにスリットを形成することで、前記第１端部ワイヤを通る電流の経路長と前記第２端部ワイヤを通る電流の経路長を、前記中間ワイヤを通る電流の経路長より長くし、
    前記メタルパターンのうち前記中間ワイヤが接続された中央部は、前記メタルパターンのうち前記第１端部ワイヤと前記第２端部ワイヤが接続された両端部よりも、前記トランジスタチップに近い位置にあることを特徴とする増幅器。
  2. 前記スリットは、前記ドレインパッドの長手方向と平行に設けられたことを特徴とする請求項１に記載の増幅器。
  3. 金属で形成されたパッケージと、
    ゲートパッドと、細長く形成されたドレインパッドとを有し、前記パッケージの中に設けられたトランジスタチップと、
    前記ドレインパッドに接続された複数のドレインワイヤと、
    両端が前記パッケージに接続されたパッケージワイヤと、を備え、
    前記複数のドレインワイヤは、前記ドレインパッドの一方の末端部分に接続された第１端部ワイヤと、前記ドレインパッドの他方の末端部分に接続された第２端部ワイヤと、前記第１端部ワイヤと前記第２端部ワイヤに挟まれた中間ワイヤを有し、
    前記パッケージワイヤは前記中間ワイヤと前記パッケージの間に位置し、グランド電位となっていることを特徴とする増幅器。
JP2015182446A 2015-09-16 2015-09-16 増幅器 Active JP6569417B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015182446A JP6569417B2 (ja) 2015-09-16 2015-09-16 増幅器
US15/156,596 US9627300B2 (en) 2015-09-16 2016-05-17 Amplifier package with multiple drain bonding wires
DE102016216702.2A DE102016216702B4 (de) 2015-09-16 2016-09-05 Verstärker
KR1020160116086A KR101878557B1 (ko) 2015-09-16 2016-09-09 증폭기
CN201610827446.0A CN107068623B (zh) 2015-09-16 2016-09-14 放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015182446A JP6569417B2 (ja) 2015-09-16 2015-09-16 増幅器

Publications (2)

Publication Number Publication Date
JP2017059650A JP2017059650A (ja) 2017-03-23
JP6569417B2 true JP6569417B2 (ja) 2019-09-04

Family

ID=58160677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015182446A Active JP6569417B2 (ja) 2015-09-16 2015-09-16 増幅器

Country Status (5)

Country Link
US (1) US9627300B2 (ja)
JP (1) JP6569417B2 (ja)
KR (1) KR101878557B1 (ja)
CN (1) CN107068623B (ja)
DE (1) DE102016216702B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157604A (ja) * 2016-02-29 2017-09-07 株式会社三社電機製作所 半導体装置
WO2018211643A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 増幅器
JP7050487B2 (ja) * 2017-12-28 2022-04-08 新電元工業株式会社 電子デバイス
JP2019169504A (ja) * 2018-03-22 2019-10-03 日本電信電話株式会社 ワイヤボンディング構造
US11303254B2 (en) 2018-05-28 2022-04-12 Mitsubishi Electric Corporation Amplifier
JP2020004784A (ja) * 2018-06-26 2020-01-09 三菱電機株式会社 パワーモジュールおよび電力変換装置
JP6971952B2 (ja) * 2018-11-07 2021-11-24 三菱電機株式会社 半導体装置
US11749578B2 (en) 2019-02-22 2023-09-05 Panasonic Intellectual Property Management Co., Ltd. Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module
JP7149886B2 (ja) * 2019-03-22 2022-10-07 三菱電機株式会社 半導体装置
JP7209615B2 (ja) * 2019-11-13 2023-01-20 三菱電機株式会社 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210646A (ja) * 1985-03-15 1986-09-18 Nec Corp 半導体装置
JPS63203001A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp 半導体装置
JPH04147635A (ja) * 1990-10-09 1992-05-21 Mitsubishi Electric Corp 高周波高出力トランジスタ
JPH0653715A (ja) 1992-07-30 1994-02-25 Mitsubishi Electric Corp マイクロ波増幅器
JPH07307626A (ja) 1994-05-12 1995-11-21 Mitsubishi Electric Corp マイクロ波高出力増幅器
JP3364404B2 (ja) * 1997-02-12 2003-01-08 株式会社東芝 半導体の入出力接続構造
JPH11238851A (ja) 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
JP2001148616A (ja) 1999-11-19 2001-05-29 Nec Corp 高周波増幅器
JP2003110382A (ja) * 2001-09-27 2003-04-11 Mitsubishi Electric Corp マイクロ波半導体増幅器
DE10204157B4 (de) * 2002-02-01 2005-03-03 Semikron Elektronik Gmbh Drahtbondverbindung für Leistungshalbleiterbauelemente
EP1474864A2 (en) * 2002-02-01 2004-11-10 Koninklijke Philips Electronics N.V. Output circuit for a semiconductor amplifier element
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP2005064248A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100586278B1 (ko) * 2004-12-07 2006-06-08 삼성전자주식회사 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
US7235422B2 (en) * 2005-02-02 2007-06-26 Agere Systems Inc. Device packages
US20080246547A1 (en) * 2005-03-18 2008-10-09 Nxp B.V. Method And System for Output Matching of Rf Transistors
EP1941546A2 (en) * 2005-10-19 2008-07-09 Nxp B.V. Device comprising an element with electrodes coupled to connections
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
US8125060B2 (en) * 2006-12-08 2012-02-28 Infineon Technologies Ag Electronic component with layered frame
JP2008300685A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置及び増幅器
US20090273074A1 (en) * 2008-04-30 2009-11-05 Xiaoming Li Bond wire loop for high speed noise isolation
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
DE102009029040A1 (de) * 2009-08-31 2011-03-03 Robert Bosch Gmbh Vorrichtung und Verfahren zur Herstellung einer Vorrichtung
EP2665181B1 (en) * 2012-05-17 2014-12-17 Nxp B.V. Amplifier circuit
EP2667409A1 (en) * 2012-05-21 2013-11-27 Nxp B.V. Amplifier circuit with a low inductance bond wire arrangement
WO2014073134A1 (ja) * 2012-11-09 2014-05-15 パナソニック株式会社 半導体装置
JP6164721B2 (ja) * 2012-11-09 2017-07-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP6164722B2 (ja) * 2012-12-14 2017-07-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP2014138305A (ja) * 2013-01-17 2014-07-28 Mitsubishi Electric Corp 高周波電力増幅器
JP2015146393A (ja) * 2014-02-03 2015-08-13 カルソニックカンセイ株式会社 超音波ウェッジボンディング構造
EP2933835A1 (en) * 2014-04-15 2015-10-21 Nxp B.V. RF power transistor

Also Published As

Publication number Publication date
KR101878557B1 (ko) 2018-07-13
US9627300B2 (en) 2017-04-18
CN107068623A (zh) 2017-08-18
KR20170033239A (ko) 2017-03-24
US20170077012A1 (en) 2017-03-16
JP2017059650A (ja) 2017-03-23
DE102016216702A1 (de) 2017-03-16
DE102016216702B4 (de) 2022-03-03
CN107068623B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
JP6569417B2 (ja) 増幅器
JP4826845B2 (ja) パワー半導体モジュール
US20080079124A1 (en) Interdigitated leadfingers
US20210265473A1 (en) Semiconductor device
JP2005183770A (ja) 高周波用半導体装置
JP6512602B2 (ja) 半導体レーザ素子
JP4967524B2 (ja) 半導体装置及びワイヤーボンディング方法
CN104684248A (zh) 布线基板
JPH04171734A (ja) 半導体装置
JP6849060B2 (ja) 増幅器
US9881906B2 (en) Semiconductor module
WO2017221581A1 (ja) リードフレーム
JP2017157604A (ja) 半導体装置
WO2014119096A1 (ja) 半導体集積回路
JP5293583B2 (ja) コンデンサモジュール
JP2012209296A (ja) 半導体集積回路装置
JP5269045B2 (ja) 電力増幅装置及び連結電力増幅装置
JP2010080877A (ja) 半導体装置
JP2011004218A (ja) マイクロ波電力増幅器
JP6426498B2 (ja) 高周波半導体装置
JP6123500B2 (ja) 半導体モジュール
KR20200027018A (ko) 전계 효과 트랜지스터
JP5377568B2 (ja) 半導体装置
JP2018129366A (ja) 半導体装置
KR101164184B1 (ko) 신호 손실이 최소화 된 전송선 변압기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6569417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250