JP6164722B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6164722B2 JP6164722B2 JP2012273958A JP2012273958A JP6164722B2 JP 6164722 B2 JP6164722 B2 JP 6164722B2 JP 2012273958 A JP2012273958 A JP 2012273958A JP 2012273958 A JP2012273958 A JP 2012273958A JP 6164722 B2 JP6164722 B2 JP 6164722B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- output terminal
- output
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 24
- 230000017525 heat dissipation Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
本発明は半導体装置に関する。
近年、携帯電話などの無線通信システムにおいて電力の高出力化が望まれている。これに伴い、例えば基地局の電力増幅器などの電子装置に使用される半導体装置にはより高出力化が要求されている。従来から、ＬＤＭＯＳ（Laterally Diffused MOS）が使用されていた。半導体装置の小型化のため窒化物半導体を含む半導体装置も使用されている。良好な特性を得るために、入力インピーダンス及び出力インピーダンスの整合を行うことが求められる。また半導体装置の動作に伴う発熱により温度が上昇する。温度上昇により半導体装置の特性が劣化するため、放熱性も重要である。電子装置には低コスト化及び小型化が求められる。特許文献１には、入力回路基板及び出力回路基板を備える発明が記載されている。
しかし、インピーダンス整合のための整合回路が大型化及び複雑化することがある。この結果、電子装置の低コスト化及び小型化が困難となる。本願発明は、上記課題に鑑み、良好な特性及び放熱性を得ることができ、低コスト化及び小型化可能な半導体装置を提供することを目的とする。
本発明は、入力端子と、出力端子と、前記入力端子と前記出力端子との間の領域に配置された実装基板と、前記実装基板上の前記入力端子と前記出力端子との間の領域に配置された半導体チップと、前記入力端子と前記半導体チップとの間の領域に配置されるとともに、前記入力端子と前記半導体チップとに電気的に接続されてなる回路部品と、前記半導体チップの出力パッドと、前記出力端子とを直接に接続する第１ボンディングワイヤと、を具備し、前記半導体チップと前記出力端子との距離は、前記入力端子と前記半導体チップとの距離以上であり、かつ前記実装基板上の前記半導体チップと前記出力端子の間の領域は、回路部品が搭載されない領域であるである。
上記構成において、複数の前記半導体チップが、前記実装基板上に配置されている構成とすることができる。
上記構成において、前記出力端子は、前記半導体装置の外部の整合回路と接続される構成とすることができる。
上記構成において、前記実装基板は金属により形成されている構成とすることができる。
上記構成において、前記出力端子は、前記半導体装置の外部の整合回路と接続される構成とすることができる。
上記構成において、前記第１ボンディングワイヤの長さは１．５ｍｍ以上である構成とすることができる。
上記構成において、前記実装基板の一辺の長さは３ｍｍ以上である構成とすることができる。
本発明によれば、良好な特性及び放熱性を得ることができ、低コスト化及び小型化可能な半導体装置を提供することが可能となる。
本発明の実施例について説明する。
実施例１は出力側のボンディングワイヤを長くする例である。図１（ａ）は実施例１に係る半導体装置１００を例示する平面図である。図１（ｂ）は半導体装置１００を例示する断面図であり、図１（ａ）の線Ａ−Ａに沿った断面を図示している。
図１（ａ）及び図１（ｂ）に示すように、半導体装置１００は、パッケージ１１、整合回路部品１６及び半導体チップ１８を有する。パッケージ１１は、ダイパッド１０（実装基板）、入力端子１２ａ〜１２ｃ、及び出力端子１４ａ〜１４ｃを含む。半導体チップ１８は、入力端子１２ａに入力される高周波信号を増幅するアンプとして機能する。増幅された高周波信号は出力端子１４ａから出力される。
ダイパッド１０は入力端子１２ａと出力端子１４ａとの間に設けられている。整合回路部品１６及び半導体チップ１８は、導電性を有する接着剤２６によりダイパッド１０の上面に搭載されている。整合回路部品１６は、入力端子１２ａと半導体チップ１８との間に位置する。図１（ｂ）に示すように、整合回路部品１６は、基板１６ａ、基板１６ａの上面に設けられた電極のパターン１６ｂ、及び図示しない裏面電極パターンを備え、キャパシタとして機能する。基板１６ａは例えばアルミナ（Ａｌ２Ｏ３）などの絶縁体により形成されている。パターン１６ｂは例えば金（Ａｕ）などの金属により形成されている。整合回路部品１６は、その表面にインダクタのパターンを備える構造でもよい。このような整合回路部品１６は、基板１６ａのような平面部材が採用され、半導体装置１００の内部において所定の面積を占有する。半導体チップ１８は、入力パッド１８ａ及び出力パッド１８ｂを含む。また半導体チップ１８には後述するＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）が形成されている。入力端子１２ｂ及び１２ｃは入力端子１２ａの両側に設けられている。出力端子１４ｂ及び１４ｃは出力端子１４ａの両側に設けられている。入力端子１２ｂ及び１２ｃ、出力端子１４ｂ及び１４ｃについては後述する。
入力端子１２ａとパターン１６ｂとはボンディングワイヤ（第２ボンディングワイヤ）２０により、電気的に接続されている。パターン１６ｂと入力パッド１８ａとはボンディングワイヤ２２により電気的に接続されている。出力パッド１８ｂと出力端子１４ａとはボンディングワイヤ２４（第１ボンディングワイヤ）により電気的に接続されている。半導体チップ１８の下面に設けられた不図示の接地パッドは、ダイパッド１０と接続されている。ボンディングワイヤ２０、２２及び２４は例えばＡｕなどの金属により形成されている。封止部２８は整合回路部品１６及び半導体チップ１８を封止する。ダイパッド１０、入力端子１２ａ及び出力端子１４ａは、例えば銅（Ｃｕ）とモリブデン（Ｍｏ）との積層構造、及びＣｕを主成分とする合金など、金属により形成されている。接着剤２６は例えば銀（Ａｇ）などの導電体を主成分とする。封止部２８は例えばエポキシ樹脂などの樹脂により形成されている。整合回路部品１６及びボンディングワイヤ２０は入力インピーダンスを整合する。
入力端子１２ａと出力端子１４ａとが並ぶ方向（図１（ａ）の上下方向）における、半導体チップ１８の長さＸ１は例えば０．５ｍｍである。半導体チップ１８の図１（ａ）における横方向の一辺は例えば０．８ｍｍである。整合回路部品１６の長さＸ２は例えば０．８５ｍｍである。ダイパッド１０の入力端子１２ａ側の端部から、半導体チップ１８の入力端子１２ａ側の端部までの距離Ｘ３は例えば１．５ｍｍである。半導体チップ１８の出力端子１４ａ側の端部から、ダイパッド１０の出力端子１４ａ側の端部までの距離Ｘ４は例えば１．６ｍｍである。半導体チップ１８から整合回路部品１６までの距離Ｘ５は例えば０．３ｍｍである。ダイパッド１０の他の一辺は例えば５．３ｍｍである。ダイパッド１０の面積は、例えば半導体チップ１８の面積に対し１０倍以上である。ボンディングワイヤ２０の長さは例えば１ｍｍである。ボンディングワイヤ２２の長さは例えば１ｍｍである。ボンディングワイヤ２４の長さは例えば２ｍｍである。１本のボンディングワイヤの直径は例えば２５μｍである。
図１（ｃ）はＨＥＭＴ１９を例示する断面図である。図１（ｃ）に示すように、ＨＥＭＴ１９では、下から順に基板３０、チャネル層３２、電子供給層３４、キャップ層３６、及び絶縁層３８が積層されている。キャップ層３６の上面にゲート電極４０が設けられている。電子供給層３４の上面にソース電極４２及びドレイン電極４４が設けられている。ＨＥＭＴ１９は半導体チップ１８に含まれる。ゲート電極４０は不図示の配線により入力パッド１８ａと電気的に接続されている。ソース電極４２は不図示のビア配線などにより、ダイパッド１０と電気的に接続されている。ドレイン電極４４は出力パッド１８ｂと電気的に接続されている。基板３０は例えば炭化シリコン（ＳｉＣ）、チャネル層３２及びキャップ層３６は例えば窒化ガリウム（ＧａＮ）、電子供給層３４は例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、絶縁層３８は例えば窒化シリコン（ＳｉＮ）により形成されている。ソース電極４２及びドレイン電極４４は、電子供給層３４に近い方からチタン層及びアルミニウム層（Ｔｉ／Ａｌ）を積層したオーミック電極である。ゲート電極４０は、キャップ層３６に近い方から例えばニッケル層及び金層（Ｎｉ／Ａｕ）を積層した電極である。チャネル層３２と電子供給層３４との界面には二次元電子ガス３３が発生する。ＨＥＭＴ１９を含む半導体チップ１８の動作電力は例えば２０Ｗである。
実施例１によれば、距離Ｘ３と同等又はＸ３以上の距離Ｘ４を確保することにより、ダイパッド１０が大きくなる。距離Ｘ４の領域は、整合回路部品１６が搭載される距離Ｘ３の領域以上の大きさを有し、かつキャパシタなどの整合回路部品が搭載されていない。つまり距離Ｘ４の領域は整合回路が搭載されないスペースとなる。このように、図１（ａ）ではダイパッド１０を大きくすることで、放熱経路が大きくなり、放熱性が高まる。熱の発生による半導体装置１００の特性の劣化は抑制される。さらに、ボンディングワイヤ２４を長くすることができるため、ボンディングワイヤ２４のインダクタンス成分が大きくなる。ボンディングワイヤ２４が出力インピーダンスの整合に寄与することができる。従って、半導体装置１００を含む電子部品の低コスト化・小型化が可能となり、かつ特性が改善する。以下、比較例と比較し説明する。
図２（ａ）は比較例１に係る半導体装置１００Ｒを例示する断面図である。図２（ａ）に示すように、半導体チップ１８の出力端子１４ａ側の端部と、ダイパッド１０の出力端子１４ａ側の端部との距離Ｘ４ａは、実施例１における対応する距離Ｘ４より小さい。つまり、実施例１と比較して、比較例１におけるダイパッド１０は小さい。このため、放熱性が悪化する。半導体チップ１８の動作に伴う発熱により、半導体装置１００Ｒの特性が悪化する。またダイパッド１０が小さいため、ボンディングワイヤ２４は実施例１と比べ短くなる。従って出力インピーダンスを整合するために半導体装置１００Ｒの外部に整合回路を接続する。整合回路は大型かつ高価であるため、半導体装置１００Ｒを含む電子部品が大型化及び高コスト化する。
図２（ｂ）は比較例２に係る半導体装置２００Ｒを例示する断面図である。図２（ｂ）に示すように、半導体チップ１８と出力端子１４ａとの間に整合回路部品２３が設けられている。比較例２における半導体チップ１８の出力端子１４ａ側の端部と、ダイパッド１０の出力端子１４ａ側の端部との距離Ｘ４ｂは、距離Ｘ４と同程度である。このため比較例２における放熱性は実施例１と同程度である。半導体チップ１８の出力パッド１８ｂ（図２（ｂ）では不図示）と整合回路部品２３が備えるパターン（不図示）とは、ボンディングワイヤ２５により電気的に接続されている。整合回路部品２３のパターンと、出力端子１４ａとは、ボンディングワイヤ２７により電気的に接続されている。整合回路部品１９によりインピーダンス整合が可能である。しかし、整合回路部品２３は高価であるため、半導体装置２００Ｒは半導体装置１００に比べ高コストである。
実施例１と比較例１について等価回路を用いて説明する。図３（ａ）は半導体装置１００の等価回路を例示する回路図である。
図３（ａ）に示すように、入力端子ＩｎとＨＥＭＴ１９のゲート電極との間に、入力端子Ｉｎに近い側からインダクタＬ１及びＬ２が直列に接続されている。ＨＥＭＴ１９のドレイン電極と出力端子Ｏｕｔとの間にインダクタＬ３が直列に接続されている。Ｉｎ〜Ｌ１間にキャパシタＣ１の一端、Ｌ１〜Ｌ２間にキャパシタＣ２の一端、Ｌ２〜ＨＥＭＴ１９間にキャパシタＣ３の一端が接続されている。ＨＥＭＴ１９〜Ｌ３間にキャパシタＣ４の一端、Ｌ３〜Ｏｕｔ間にキャパシタＣ５の一端が接続されている。ＨＥＭＴ１９のソース電極、及びキャパシタＣ１〜Ｃ５の他端は接地されている。出力端子Ｏｕｔには整合回路４６が接続されている。
入力端子Ｉｎは図１（ａ）及び図１（ｂ）に示した入力端子１２ａに対応する。キャパシタＣ１は入力端子１２ａの寄生容量である。キャパシタＣ２は整合回路部品１６により生成される。インダクタＬ１はボンディングワイヤ２０、インダクタＬ２はボンディングワイヤ２２により生成される。キャパシタＣ３は半導体チップ１８のゲート電極の寄生容量であり、キャパシタＣ４はドレイン電極の寄生容量である。つまりＨＥＭＴ１９、キャパシタＣ３及びＣ４は半導体チップ１８に含まれる。インダクタＬ３はボンディングワイヤ２４により生成される。出力端子Ｏｕｔは出力端子１４ａに対応し、キャパシタＣ５は出力端子１４ａの寄生容量である。
図３（ｂ）は実施例１における出力インピーダンスの整合を例示するスミスチャートである。黒丸Ａ１は所望する出力インピーダンス（例えば５０Ω）を表す。黒丸Ａ２はＨＥＭＴ１９の出力端（図１（ａ）及び図１（ｂ）の出力パッド１８ｂ）、黒丸Ａ３はインダクタＬ３（ボンディングワイヤ２４）の出力端子Ｏｕｔ側、黒丸Ａ４は出力端子Ｏｕｔ、それぞれにおける出力インピーダンスを表す。
図３（ｂ）に示すように、出力インピーダンスは、インダクタＬ３によりＡ２からＡ３、キャパシタＣ５によりＡ３からＡ４にシフトする。つまり出力インピーダンスはＡ１が表す所望の値に近付く。整合回路４６は出力インピーダンスをＡ２からＡ１にシフトさせる機能を有していればよい。これにより所望の出力インピーダンスが得られ、良好な特性が得られる。整合回路４６の構成は簡単になり、かつ小型化可能である。また整合回路４６における信号の損失は抑制される。
図４（ａ）は半導体装置１００Ｒの等価回路を例示する回路図である。図４（ａ）に示すように、ＨＥＭＴ１９〜Ｏｕｔ間にインダクタＬ３が接続されていない。これは、図２（ａ）に示すようにボンディングワイヤ２４が短いため、インダクタンス成分をほとんど有しないことによる。
図４（ｂ）は比較例１における出力インピーダンスの整合を例示するスミスチャートである。黒丸Ａ５は出力端子Ｏｕｔにおける出力インピーダンスを表す。図４（ｂ）に示すように、出力インピーダンスは、キャパシタＣ５によりＡ２からＡ５にシフトする。つまり出力インピーダンスはＡ１が表す所望の値から遠ざかる。整合回路４６は出力インピーダンスをＡ５からＡ１にシフトさせる。従って、整合回路４６の構成は複雑になり、かつ大型化する。このため整合回路４６における信号の損失は増大する。
次に半導体装置１００をＥ級パワーアンプに用いる例を説明する。図５（ａ）は半導体装置１００を用いたＥ級パワーアンプ１１０を例示する回路図である。
図５（ａ）においても、図３（ａ）と同様にＨＥＭＴ１９のドレイン電極にインダクタＬ３及びキャパシタＣ４が接続されている。ＨＥＭＴ１９、インダクタＬ１〜Ｌ３及びキャパシタＣ１〜Ｃ４は半導体装置１００に含まれる。キャパシタＣ６及びＣ７、インダクタＬ４及び抵抗Ｒ１は半導体装置１００の外部から接続される。ＨＥＭＴ１９のドレイン電極と抵抗Ｒ１の一端との間に、インダクタＬ３及びキャパシタＣ６が直列に接続されている。Ｌ３〜Ｃ６間にはインダクタＬ４の一端、及びキャパシタＣ７の一端が接続されている。インダクタＬ４の他端は電源Ｖｄｃに接続されている。キャパシタＣ７の他端はＨＥＭＴ１９のソース電極と抵抗Ｒ１の他端との間に接続されている。インダクタＬ３とキャパシタＣ７とは共振回路Ｒｅｓ１を形成する。キャパシタＣ６は信号のＤＣ（Direct Current：直流）成分をカットする。ボンディングワイヤ２４がインダクタＬ３として機能するため、寄生容量を抑制し、かつＥ級パワーアンプ１１０を小型化することができる。またインダクタＬ３は高いＱを有するため、共振回路Ｒｅｓ１の共振特性が改善する。従って、小型で高効率なＥ級パワーアンプ１１０を得ることができる。
図５（ｂ）は半導体装置１００Ｒを用いたＥ級パワーアンプ１１０Ｒを例示する回路図である。図５（ｂ）に示すように、インダクタＬ５は半導体装置１００Ｒの外部に接続される。例えばチップインダクタをインダクタＬ５とすることができる。このため、インダクタＬ５による寄生容量が大きくなる。またインダクタＬ５は、インダクタＬ４よりＱが低い。このため、共振特性が悪化する。インダクタＬ５としてＱの高い空芯インダクタを用いることができる。しかし、空芯インダクタは不要な電磁波を発生させる。このためＥ級パワーアンプ１１０Ｒの受信感度が低下し、周辺の回路に影響を及ぼす。
ボンディングワイヤ２４は、出力パッド１８ｂと出力端子１４ａとを直接に接続する。つまり出力パッド１８ｂと出力端子１４ａとの間には部品が接続されない。このためボンディングワイヤ２４が長くなり、ボンディングワイヤ２４のインダクタンス成分を高くすることができる。例えば整合回路部品１６を半導体装置１００の外部に出してもよい。しかし、入力端子１２ａと半導体チップ１８とを接続するボンディングワイヤが長くなり、インダクタンス成分が大きくなる。この結果、インピーダンス整合を適切にとることが難しく、半導体装置１００の特性が劣化する。整合回路部品１６は半導体装置１００に含まれることが好ましい。
ボンディングワイヤに大きな電流が流れると、ジュール熱が増大し、ボンディングワイヤが溶断することがある。特に、長いボンディングワイヤは大きなジュール熱が発生し溶断しやすい。例えば半導体チップ１８はＬＤＭＯＳ（Lateral Diffused MOS：横方向拡散ＭＯＳ）を備えてもよい。ＬＤＭＯＳを用いる場合、例えばＶｄｓ＝２８Ｖとする。出力電力を高めるために、ゲート幅を大きくし電流を増大させる。しかし電流の増大によりジュール熱が大きくなり、溶断が起こりやすくなる。図１（ｃ）のように、半導体チップ１８がＨＥＭＴ１９（ＧａＮ−ＨＥＭＴ）を備えてもよい。例えばＧａＮ−ＨＥＭＴはＬＤＭＯＳと比較して耐圧が高いため、例えばＶｄｓ＝５０Ｖとすることができる。このため、例えばＬＤＭＯＳの場合と同じ出力電力を得る場合、電流を小さくすることができる。従ってジュール熱が小さくなり、溶断が抑制される。実施例１のようにダイパッド１０を大きくすることで放熱性が高まる。従って、溶断はより効果的に抑制される。
ボンディングワイヤ２２の本数は、入力パッド１８ａの数に応じて定まる。入力パッド１８ａは半導体チップ１８のゲート幅に応じて定めればよい。例えばゲート幅を大きくすることにより、半導体チップ１８の出力電力を高めることができる。ボンディングワイヤ２４の本数は、出力パッド１８ｂの数及び出力電流に応じて定めることができる。
寸法は変更可能である。長さＸ２は長さＸ１より大きければよい。距離Ｘ４は距離Ｘ３以上で、長さＸ１及びＸ２より大きく、かつＸ４＞Ｘ２＋Ｘ５であればよい。放熱性を高めかつインピーダンス整合を適切にとるためである。出力インピーダンスを整合させるためには、ボンディングワイヤ２４は十分な長さを有することが好ましい。ボンディングワイヤ２４はボンディングワイヤ２２より長く、例えば１．５ｍｍ以上３ｍｍ以下である。ボンディングワイヤ２４の長さは例えば、１ｍｍ以上、１．３ｍｍ以上、１．７ｍｍ以上又は２ｍｍ以上でもよい。放熱性を高めるためには、ダイパッド１０が大きいことが好ましい。ダイパッド１０の一辺の長さ（図１（ａ）のＸ１＋Ｘ３＋Ｘ４）は例えば３ｍｍ以上５ｍｍ以下である。ダイパッド１０の一辺の長さは例えば２ｍｍ以上、２．５ｍｍ以上、３．５ｍｍ以上、又は４ｍｍ以上でもよい。
放熱性を高めるために、ダイパッド１０は金属により形成されていることが好ましい。また放熱性及びソース電極４２とダイパッド１０との接続を確保するため、接着剤２６は金属を含有していることが好ましい。
実施例２は複数の半導体チップ１８及び５２を備える例である。図６は実施例２に係る半導体装置２００を例示する平面図である。
図６に示すように、ダイパッド１０上に、整合回路部品１６及び５０、並びに半導体チップ１８及び５２が搭載されている。パターン１６ｂは入力端子１２ｂと接続され、半導体チップ１８は出力端子１４ｂと接続されている。整合回路部品５０はベース部５０ａ及びパターン５０ｂを有する。半導体チップ５２にはＨＥＭＴが形成されており、入力パッド５２ａ及び出力パッド５２ｂを有する。入力端子１２ｃとパターン５０ｂとは、ボンディングワイヤ５４により接続されている。パターン５０ｂと入力パッド５２ａとは、ボンディングワイヤ５６により接続されている。出力パッド５２ｂと出力端子１４ｃとはボンディングワイヤ５８により接続されている。
半導体装置２００における寸法及び距離は、半導体装置１００と同じである。従って、ボンディングワイヤ２４及び５８のインダクタンス成分が大きく、出力インピーダンスの整合が可能である。ダイパッド１０が大きいため、放熱性が高くなる。半導体装置２００は２つの半導体チップ１８及び５２を有する。従って、半導体装置２００を差動プッシュプルアンプ及びドハティアンプとして用いることができる。また半導体装置２００における半導体チップ１８及び５２、整合回路部品１６及び５０における各寸法及び各距離は異なっていてもよい。また、どちらか一方のみが実施例１及び２に示したような構成を採ることもできる。半導体チップは３つ以上でもよい。
半導体チップ１８はＨＥＭＴ以外のトランジスタを含んでもよい。上述のように、溶断を抑制し高出力を得るためには半導体チップ１８はＨＥＭＴを含むことが好ましい。ＨＥＭＴ１９は図１（ｃ）に示した以外の窒化物半導体を含んでもよい。窒化物半導体とは窒素（Ｎ）を含む半導体であり、例えば窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などである。ＨＥＭＴ１９は窒化物半導体以外に、ガリウム砒素（ＧａＡｓ）など砒素系の半導体を含んでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ダイパッド
１１ パッケージ
１２ａ、１２ｂ、１２ｃ、Ｉｎ 入力端子
１４ａ、１４ｂ、１４ｃ、Ｏｕｔ 出力端子
１６、５０ 整合回路部品
１８、５２ 半導体チップ
１８ａ、５２ａ 入力パッド
１８ｂ、５２ｂ 出力パッド
１９ ＨＥＭＴ
２０、２２、２４、５４、５６、５８ ボンディングワイヤ
４６ 整合回路
１１ パッケージ
１２ａ、１２ｂ、１２ｃ、Ｉｎ 入力端子
１４ａ、１４ｂ、１４ｃ、Ｏｕｔ 出力端子
１６、５０ 整合回路部品
１８、５２ 半導体チップ
１８ａ、５２ａ 入力パッド
１８ｂ、５２ｂ 出力パッド
１９ ＨＥＭＴ
２０、２２、２４、５４、５６、５８ ボンディングワイヤ
４６ 整合回路
Claims (9)
- 入力端子と、
出力端子と、
前記入力端子と前記出力端子との間の領域に配置された実装基板と、
前記実装基板上の前記入力端子と前記出力端子との間の領域に配置された半導体チップと、
前記実装基板上の前記入力端子と前記半導体チップとの間の領域に配置されるとともに、前記入力端子と前記半導体チップとに電気的に接続されてなる回路部品と、
一端が前記半導体チップの上面に設けられた出力パッドに接続され、他端が前記出力端子に接続された第１ボンディングワイヤと、を具備し、
前記半導体チップと前記出力端子との距離は、前記入力端子と前記半導体チップとの距離以上であり、かつ前記実装基板上の前記半導体チップと前記出力端子の間の領域は、回路部品が搭載されない領域であることを特徴とする半導体装置。 - 複数の前記半導体チップが、前記実装基板上に配置されていることを特徴とする請求項１記載の半導体装置。
- 前記出力端子は、前記半導体装置の外部の整合回路と接続されることを特徴とする請求項１又は２記載の半導体装置。
- 前記実装基板は金属により形成されていることを特徴とする請求項１から３いずれか一項記載の半導体装置。
- 前記第１ボンディングワイヤの長さは１．５ｍｍ以上であることを特徴とする請求項１から４いずれか一項記載の半導体装置。
- 前記実装基板の一辺の長さは３ｍｍ以上であることを特徴とする請求項１から５いずれか一項記載の半導体装置。
- 前記回路部品は整合回路部品であることを特徴とする請求項１に記載の半導体装置。
- 前記半導体チップと前記出力端子との距離は、前記入力端子と前記半導体チップとの距離より大きい請求項１に記載の半導体装置。
- 前記実装基板の前記半導体チップ、前記回路部品、前記第１ボンディングワイヤおよび前記回路部品が搭載されていない領域は樹脂封止されてなる請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012273958A JP6164722B2 (ja) | 2012-12-14 | 2012-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012273958A JP6164722B2 (ja) | 2012-12-14 | 2012-12-14 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014120582A JP2014120582A (ja) | 2014-06-30 |
| JP2014120582A5 JP2014120582A5 (ja) | 2016-02-04 |
| JP6164722B2 true JP6164722B2 (ja) | 2017-07-19 |
Family
ID=51175184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012273958A Active JP6164722B2 (ja) | 2012-12-14 | 2012-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6164722B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6569417B2 (ja) * | 2015-09-16 | 2019-09-04 | 三菱電機株式会社 | 増幅器 |
| JP2019102908A (ja) | 2017-11-30 | 2019-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 高周波増幅器、電子機器および通信機器 |
| CA3088537A1 (en) * | 2018-01-18 | 2019-07-25 | Viasat, Inc. | Modularized power amplifier devices and architectures |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124745A (ja) * | 1982-12-30 | 1984-07-18 | Fujitsu Ltd | 半導体装置 |
| JPS6173352A (ja) * | 1984-09-18 | 1986-04-15 | Toshiba Corp | マイクロ波ｆｅｔ増幅器 |
| JPH01296702A (ja) * | 1988-05-25 | 1989-11-30 | Hitachi Ltd | 半導体パッケージ |
| JP2589344B2 (ja) * | 1988-06-10 | 1997-03-12 | 山形日本電気株式会社 | 高周波半導体装置 |
| JP3728393B2 (ja) * | 2000-02-16 | 2005-12-21 | 三菱電機株式会社 | 半導体装置 |
-
2012
- 2012-12-14 JP JP2012273958A patent/JP6164722B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014120582A (ja) | 2014-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7706756B2 (en) | RF power module | |
| CN108206677B (zh) | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 | |
| CN108233881B (zh) | 放大器电路和经封装的放大器电路 | |
| CN107644852B (zh) | 用于rf功率放大器封装件的集成无源器件 | |
| CN111279469B (zh) | 具有偏置带的rf放大器封装 | |
| JP6316512B1 (ja) | 半導体装置 | |
| CN110034736B (zh) | 封装式射频功率放大器 | |
| JP6337473B2 (ja) | 集積回路及び送受信装置 | |
| JP6164722B2 (ja) | 半導体装置 | |
| CN112585749B (zh) | Rf返回电流损耗降低的功率放大器 | |
| JP2006278832A (ja) | 半導体装置および電子装置 | |
| JP2023529163A (ja) | 入力ベースバンド増強回路を実装する無線周波数増幅器および該無線周波数増幅器を実装するプロセス | |
| CN111989861B (zh) | 高频功率放大器 | |
| US10332847B2 (en) | Semiconductor package with integrated harmonic termination feature | |
| JP2016006870A (ja) | 半導体装置 | |
| US10707818B1 (en) | RF amplifier with impedance matching components monolithically integrated in transistor die | |
| CN115765645A (zh) | 射频放大器 | |
| JP5513991B2 (ja) | 高周波モジュールおよびその動作方法 | |
| US11979117B2 (en) | High frequency semiconductor amplifier | |
| JP2021069068A (ja) | 半導体装置 | |
| JP2014096497A (ja) | 半導体装置 | |
| JP2013153097A (ja) | 広帯域増幅器 | |
| JP2010021961A (ja) | 増幅器 | |
| JP2021125713A (ja) | 高周波半導体装置 | |
| JP2011250360A (ja) | 高周波モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151211 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170616 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6164722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |