JPS6173352A - マイクロ波ｆｅｔ増幅器 - Google Patents

マイクロ波ｆｅｔ増幅器

Info

Publication number
JPS6173352A
JPS6173352A JP59194008A JP19400884A JPS6173352A JP S6173352 A JPS6173352 A JP S6173352A JP 59194008 A JP59194008 A JP 59194008A JP 19400884 A JP19400884 A JP 19400884A JP S6173352 A JPS6173352 A JP S6173352A
Authority
JP
Japan
Prior art keywords
fet
capacitor
fet2
input side
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59194008A
Other languages
English (en)
Inventor
Toshio Chiaki
千明　俊雄
Shigekazu Hori
堀　重和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59194008A priority Critical patent/JPS6173352A/ja
Publication of JPS6173352A publication Critical patent/JPS6173352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はマイクロ波帯の高出力電界効果トランジスタ
（ＦＥＴと略称）増幅器の構造に関する。
〔発明の技術的背景とその問題点〕
砒化ガリウム等を用いたＦＥＴは、通′；６′ドレイン
に正、ゲートに負のバイアス電圧を印加して動作させる
ため、増幅器には極性の異なる２種類の電源が必要とな
り、装置が複雑、かつ高価になる。
この欠点を補なうため、ＦＥＴのソースと接地間には高
周波では短絡とするためのキャパシタＣＳと抵抗ＲＳを
並列に接続する方法が提案されている。
すなわち、・ＦＥＴのドレイン電流をＩ［）とすると。
ソースに対するゲートの電位は−Ｒ５ＩＤとなるので一
電源動作が可能となる。
叙上の如くして一電源化したＦＥＴ増幅器をマイクロ波
集積回路に構成した従来例を第３図に示す。図において
、（１０１）は金属板でこの上面にＦＥ　Ｔ　（１０２
）および、入力側と出力側の整合回路が形成された誘電
体基板（１０３ａ、　１０３ｂ）をマウントし。
Ｆ　Ｅ　Ｔ　（１０２）のゲート？ｉ！極（１０２ｇ）
は入力側整合回路（１０４）に、ドレイン電極（１０２
ｄ）は出力側整合回路（ｔＯＳ）に夫々接続される。ま
た、ソース電極（１０２ｓ）はＦ　Ｅ　Ｔ　（１０２）
の両側にマウントされた平行平板キャパシタＣ３（１０
６ａ、１０６ｂ）に接続され、かつその一方のキャパシ
タ（１０６ａ）は誘電体基板（１０３ａ）上に形成され
た抵抗ＲＳ（１０７）に接続されている。すなわち、キ
ャパシタＣＳと抵抗ＲＳによりＦＥＴは一電源動作が可
能となる。図示の構造は小信号または中電力のＦＥＴ増
＠器には使用できる。
しかし、高出力を目的とするＦＥＴは第４図に示すよう
に、全ゲート幅１ｉ１Ｆを大にするため、多数のソース
電極（１１２ｓ）、ゲート電極（１１２ｇ）、およびド
レイン電極（１１２ｄ）をくし形に配列した構造となっ
ており、Ｆ　Ｅ　Ｔ　（１１２）の横幅寸法ＶＦが大き
くなっている。
次の第５図には高出力ＦＥＴを用い、第３図に示したの
と同様にマイクロ波集積回路で構成した増幅器の従来例
で、共通する部分は同じ符号を付して示し説明を省略し
である。この構造ではＦＥＴ（１１２）のソース電極（
１１２ｓ）はこのＦＥＴの両端部にマウントされたキャ
パシタＣｓ　（１０６ａ　、　１０６ｂ）を介して高周
波的に接地されるので、ＦＥＴ中央部の動作領域では実
効的な接地インダクタンスが長くなり、増幅器の利得や
出力等の特性が低下するという欠点があった。さらに、
ＦＥＴの動作の均一性が悪くなるため、高周波特性が劣
化したり。
削′費電力の不均一による接合温度の部分的上昇によっ
てＦＥＴの信頼性が低下する等の欠点があった。
〔発明の目的〕
この発明は上記の欠点を除去するもので、マイクロ波Ｆ
ＥＴ増幅器において、高出力ＦＥＴの入力側にこれと隣
接して平行平板キャパシタをマウントし、このキャパシ
タとＦＥＴのソース電極を接続することによってＦＥＴ
のソースを高周波的に接地し、−電源で動作するマイク
ロ波ＦＥＴ増幅器の構造を提供することを目的とする。
〔発明の概要〕
この発明にかかるマイクロ波ＦＥＴ増幅器は、金属板上
に、入力側および出力側整合回路が形成された誘電体基
板と、ＦＥＴと、前記ＦＥＴの入力側に隣接して並置さ
れ幅および厚さ寸法がＦＥＴの夫々と差が±２０％の範
囲内にある平行平板キャパシタとがマウントされ、前記
ＦＥＴのゲート電極が入力側整合回路に、ドレイン電極
が出力側整合回路に、ソース電極が前記キャパシタに、
また、キャパシタが前記誘電体基板上に設けられた抵抗
に夫々接続されたことを特徴とし、正の一電源で動作す
るものである。
〔発明の実施例〕
次に、この発明の１実施例を第１図と第２図を参照して
説明する。なお、従来と変わらない部分については図面
に同じ符号を付けて示し説明を省略する。
この発明のマイクロ波ＦＥＴ増幅器では、−電源化のた
めのキャパシタＣ５（１）をＦ　Ｅ　Ｔ　（２）のソー
ス電Ｖ７Ａ（２ｓ）が配列された入力側にこのＦＥＴと
隣接して平行にマウントされている。そしてソース電極
（２ｓ）とキャパシタ（１）は複数本のボンディングワ
イヤ（３，３・・・）で接続されている。このキャパシ
タはソース電極と平行なのでボンディングワイヤはすべ
て等長であり、したがってＦＥＴのすべての動作領域が
同じ長さで接地できるので、ＦＥＴの内部での不均一動
作を充分小さくすることができる。
さらに、この発明のキャパシタ（１）はその厚さをＦ　
Ｅ　Ｔ　（２）の厚さとほぼ等しくしである。これは、
厚さに大幅に差があるとボンディングの作業性が悪く、
かつボンディングワイヤが長くなることから、接地イン
ダクタンスが大になり、ＦＥＴの高周波特性が悪くなる
。通常ＦＥＴで使用しているボンダでは両者の厚さの差
が±２０％以内であれば作業性が良く、高さに差のある
場合に生ずる前述の重大な欠点を除去することができる
。一方で、キャパシタの幅Ｗ（についてはＦＥＴの幅１
ｉ１ｐに比べて大きい場合にはそのはみ出した部分は高
周波特性に影響を与えないので問題にならず、ただ価格
が上昇する欠点はある。しかし、第２図に示すようにキ
ャパシタの幅ｗＣがＦＥＴの幅ｖＦに比べて小さい場合
は、ソース電極がキャパシタに至るボンディングワイヤ
は扇状になるため、ＦＥＴの中央部の接地インダクタン
スＬ（に比べて端部の接地インダクタンスＬＥが大きく
なる。第２図に示すように、寸法が０．６Ｘ１．６ｍｍ
”のＦＥＴを用いた場合において、Ｗｃ／ｕＦに対する
ＬＥの変化の計算結果を第６図に示した。ＦＥＴの中央
部のボンディングワイヤの長さＧは約０．３画となり、
Ｌ（＆０．２４ｎｌｌである。しかし、キャパシタの幅
Ｗ（が小さくなるにつれてＬＥは増加してしまう。ただ
し、Ｗ（／ｕｐ≧０．８の場合には ＬＥ　−Ｌ（≦０，０２　ｎＨ と充分小さくなっており、ＦＥＴの均一動作が実現でき
る。
叙上からキャパシタの幅すＣはＦＥＴの幅１１１Ｆに対
して±２０％以内とすることでＦＥＴの均一動作、ボン
ディングの作業容易性を実現することができる。
〔発明の効果〕
この発明によれば、上に述べたように高出力ＦＥＴの接
地インダクタンスを充分小さくすることができ、かつＦ
ＥＴの内部での不均一動作を小さくすることができるの
で、利得、出力電力等の高周波特性に優れ、かつ−電源
で動作可能な高出力ＦＥＴ増幅器を提供できる。
【図面の簡単な説明】
第１図はこの発明にかかる高出力ＦＥＴを用いた一電源
化増幅器にかかり１図（ａ）は上面図、図（ｂ）は断面
図、第２図は第１図で示した構造の増幅器においてキャ
パシタの幅がＦＥＴの幅に比へて小さい場合の構造を示
す上面図、第３図は従来の一電源化ＦＥＴ増幅器の構造
を示し、図（ａ）は上面図１図（ｂ）は断面図、第４図
は高出力ＦＥＴの構造を示す上面図、第５図は高出力Ｆ
ＥＴを用いた従来の一電源化増幅器の構造にかかり１図
（ａ）は上面図、図（ｂ）は断面図、第６図はキャパシ
タの幅に対するＦＥＴ端部での接地インダクタンスの変
化を示す線図である。

Claims (1)

    【特許請求の範囲】
  1. 　金属板上に、入力側および出力側整合回路が形成され
    た誘電体基板と、電界効果トランジスタと、前記電界効
    果トランジスタの入力側に隣接して並置され幅および厚
    さ寸法が前記トランジスタの夫夫と差が±２０％の範囲
    内にある平行平板キャパシタとがマウントされ、前記電
    界効果トランジスタのゲート電極が入力側整合回路に、
    ドレイン電極が出力側整合回路に、ソース電極が前記キ
    ャパシタに、また、キャパシタが前記誘電体基板上に設
    けられた抵抗に夫々接続されたことを特徴とする正の一
    電源で動作するマイクロ波ＦＥＴ増幅器。
JP59194008A 1984-09-18 1984-09-18 マイクロ波ｆｅｔ増幅器 Pending JPS6173352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59194008A JPS6173352A (ja) 1984-09-18 1984-09-18 マイクロ波ｆｅｔ増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59194008A JPS6173352A (ja) 1984-09-18 1984-09-18 マイクロ波ｆｅｔ増幅器

Publications (1)

Publication Number Publication Date
JPS6173352A true JPS6173352A (ja) 1986-04-15

Family

ID=16317429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59194008A Pending JPS6173352A (ja) 1984-09-18 1984-09-18 マイクロ波ｆｅｔ増幅器

Country Status (1)

Country Link
JP (1) JPS6173352A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2837983A1 (fr) * 2002-03-27 2003-10-03 Toshiba Kk Circuit integre en hyperfrequences comprenant une pastille semiconductrice
WO2003063246A3 (en) * 2002-01-24 2004-03-11 Koninkl Philips Electronics Nv Rf amplifier
JP2014120582A (ja) * 2012-12-14 2014-06-30 Sumitomo Electric Device Innovations Inc 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063246A3 (en) * 2002-01-24 2004-03-11 Koninkl Philips Electronics Nv Rf amplifier
FR2837983A1 (fr) * 2002-03-27 2003-10-03 Toshiba Kk Circuit integre en hyperfrequences comprenant une pastille semiconductrice
JP2014120582A (ja) * 2012-12-14 2014-06-30 Sumitomo Electric Device Innovations Inc 半導体装置

Similar Documents

Publication Publication Date Title
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
JP2643662B2 (ja) 高出力電界効果トランジスタ増幅器
JP3504472B2 (ja) 半導体装置
JPS6173352A (ja) マイクロ波ｆｅｔ増幅器
JPH065794A (ja) 高周波増幅装置
US6737921B2 (en) Distributed amplifier and differential distributed amplifier
JPH0729918A (ja) 高周波電界効果トランジスタ
JP2555726B2 (ja) 帰還形電界効果トランジスタ増幅器
JPH08116028A (ja) マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置
JPH04287507A (ja) 電界効果トランジスタ増幅器
JPS5860575A (ja) トランジスタ
JPH11145744A (ja) マイクロ波増幅器
JPH0738120A (ja) 高周波高出力増幅器
JPH0366205A (ja) 高周波トランジスタの整合回路
JP2868939B2 (ja) マイクロ波増幅器
JPH0775293B2 (ja) 高周波トランジスタの整合回路
JP2878900B2 (ja) 高出力半導体増幅器
JPH0845961A (ja) 電界効果トランジスタ
JPS6120401A (ja) マイクロストリツプライン
JP4311104B2 (ja) 低雑音増幅回路
JPH02119174A (ja) 集積化高周波増幅器
JPH0580165B2 (ja)
JPH0366204A (ja) 高周波トランジスタの整合回路
JPH06224227A (ja) マイクロ波半導体装置
JPH06103808B2 (ja) 分布型増幅器