FR2837983A1 - Circuit integre en hyperfrequences comprenant une pastille semiconductrice - Google Patents

Circuit integre en hyperfrequences comprenant une pastille semiconductrice Download PDF

Info

Publication number
FR2837983A1
FR2837983A1 FR0303083A FR0303083A FR2837983A1 FR 2837983 A1 FR2837983 A1 FR 2837983A1 FR 0303083 A FR0303083 A FR 0303083A FR 0303083 A FR0303083 A FR 0303083A FR 2837983 A1 FR2837983 A1 FR 2837983A1
Authority
FR
France
Prior art keywords
circuit
connection
pad
diode
connection block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0303083A
Other languages
English (en)
Other versions
FR2837983B1 (fr
Inventor
Haruo Kojima
Tomoyuki Kitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of FR2837983A1 publication Critical patent/FR2837983A1/fr
Application granted granted Critical
Publication of FR2837983B1 publication Critical patent/FR2837983B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Wire Bonding (AREA)
  • Waveguides (AREA)

Abstract

L'invention concerne un circuit intégré. Elle se rapporte à un circuit intégré en hyperfréquences qui comprend un substrat diélectrique (35) ayant une ligne de signaux (38a, 38b) et une plage de montage (36), une pastille semi-conductrice (21) ayant une électrode supérieure et une électrode inférieure placées aux faces opposées de la pastille semi-conductrice, l'électrode inférieure étant montée sur la plage de montage, un bloc de liaison (25, 26) connectant une surface inférieure du bloc de liaison à l'extrémité en direction longitudinale de la ligne de signaux, et un organe de câblage convenant à la liaison de l'électrode supérieure de la pastille à une surface supérieure du bloc de liaison.Application aux circuits intégrés en hyperfréquences.

Description

de recharge électrolytique au plan de masse du module.
La présente invention concerne un circuit intégré en hyperfréquences et, plus précisément, la structure d'un circuit intégré en hyperfréquences ayant un élément sous
forme de pastille.
S Etant donné l'utilisation récente des ondes millimé triques et quasimillimétriques, on a demandé un circuit intogré en hyperfréuences capable de fonctionner
efficacement dans ces bandes.
On décrit une structure de montage d'un dispositif à I0 semi-conducteur en hyperEréquences connu placé dans un circuit intégré en hyperfréquences en référence à la figure 1. La figure 1 représente un exemple de circuit de détection d'hyperEréquences dans lequel une diode formant détecteur est reliée à une ligne de transmission
1S d'hyperEréquences, telle qu'une ligne à microbande plate.
Une électrode inférieure 103 d'une pastille semi-
conductrice 101 est soudée à un patin de montage 116 à l' aide d'une soudure or-étain ou analogue. La plage de montage 116 est connectée à une plaque de masse 118b d'une ligne à microbande plate formoe à la surface arrière d'un substrat diélectrique 115 par un trou déLouchant (non représenté) et est ainsi mise à la masse. Une électrode supérieure 102 de la pastille 101 est liée en un point C d'une ligne 118a de signaux d'une ligne à microbande plate formoe à la surface avant du substrat diélectrique 115, à l' aide d'un fil de liaison 111, par exemple d'or. En outre, pour que la pastille semi-conductrice 101 soit soumise à une polarisation en courant continu, une unité 119 de circuit de polarisation en courant continu et la ligne de signaux 118a sont reliés par l'intermédiaire d'une plage 117 de liaison d'un relais par des fils de liaison 111, tels que des fils d'or, présentant une
inductance suffisamment grande.
Dans le circuit de détection, un signal en hyperfré quences est transmis depuis la ligne des signaux 118a, et un signal de sortie de détection est obtenu dans la
section 119 du circuit de polarisation en courant continu.
Initialement, un signal d'entrée est transmis par la ligne de signaux 118a dont l'impédance est adaptée. Cependant, une désadaptation d'impédance se produit au point C qui est le point de liaison à la pastille semi-conductrice 101. La désadaptation est due à l' influence de l' inductance du fil de liaison 111. Ainsi, une onde stationnaire est créée par le signal d'entrée, et le
signal d'entrée est donc atténué.
Pour que l' influence de l' inductance du fil de liaison 111 soit réduite, l'électrode supérieure 102 de la pastille 101 et la ligne de signaux 118a peuvent être reliées avec une faible distance entre elles. Cependant, la longueur utilisable en pratique pour un fil de liaison 111 ne peut pas être suffisamment faible, pour des raisons relatives à des restrictions de structure et de fabrication. Ainsi, l'atténnation du signal d'entrée qui peut être attribuée à la création de l'onde stationnaire ne peut pas être évitée. En conséquence, le signal d'entrée ne peut pas suffisamment exciter la pastille semi-conductrice 101, et il est difficile d'obtenir un
signal voulu de sortie de détection.
La figure 2 représente un exemple du taux d'ondes stationnaires de tension en fonction de la fréquence du
signal d'entrée lors de l' observation de la pastille semi-
conductrice 101 depuis le point C. De méme, la figure 3 est un graphique de Smith qui représente un exemple de lieu en fonction de la fréquence d'une inductance d'entrée lors de l'observation de la pastille semiconductrice 101 depuis le point C. Dans le cas o une diode PIN remplace la pastille semi-conductrice 101 dans la structure de montage de la figure 1, une onde stationnaire de tension est créée à cause de l 'existence d'une désadaptation analogue
d'impédance, et le signal est ainsi atténué.
I1 est souhaitable que la valeur du taux d'ondes stationnaires de tension puisse être comprise dans une plage cible proche de 1 et non supérieure à 2. Cependant, comme l'indique la figure 2, l' influence de l' inductance du fil de liaison 111 augmente le taux d'ondes stationnaires de tension qui dépasse 2 avec augmentation de la fréquence au-delà de 25 GHz. En particulier, la valeur dépasse 3 dans la bande des ondes millimétriques à GHz et au-delà, si bien que les pertes de signaux dans le circuit augmentent et le fonctionnement du circuit intégré devient impossible. En outre, dans le cas o le taux d'ondes stationnaires de tension est accru par addition d'un circuit d'adaptation d'impédance, l'impédance d'entrée du côté de la pastille semi conductrice 101 vue depuis le point C présente une impédance inductive élevée à 30 GHz et au-dessus, comme indigué sur la figure 3. En conséquence, un procédé d' adaptation associé à la connexion en parallèle de composants capacitifs, fréquemment utilisés dans la bande 1S des hyperEréquences, ne s' applique pas facilement et la
composition du tel circuit d' adaptation devient difficile.
L' invention a pour objet la mise à disposition d'un circuit intégré en hyperfréquences qui permet une réduction du taux d'ondes stationnaires de tension dans le circuit intégré, méme dans une bande des ondes
millimétriques ou quasi-millimétriques.
Dans un premier aspect, l' invention concerne un circuit intagré en hyperfréquences qui comprend un substrat diélectrique ayant une ligne de signaux à une surface avant du substrat et une plage de montage adiscente à une extrémité de la ligne de signaux dans la direction longitudinale de la ligne de signaux, une pastille semi-conductrice ayant une électrode supérieure et une électrode inférieure placoes aux faces opposées de la pastille semi-conductrice, l'électrode inférieure étant montée sur la plage de montage, un bloc de liaison connectant une surface inférieure du bloc de liaison à l'extrémité en direction longitudinale de la ligne de signaux, et un organe de câblage ayant une configuration convenant à la liaison de l'électrode supérieure de la pastille semi-conductrice à une surface supérieure du bloc
de liaison.
i: Dans un second aspect, l' invention concerne un circuit intogré en hyperfréquences qui comprend un substrat diélectrigue ayant des première et seconde lignes de signaux à une surface avant du substrat diélectrique, les première et seconde lignes de signaux étant alignées sur une direction longitudinale, et une plage de montage placée entre les extrémités en regard des première et seconde lignes de signaux en direction longitudinale, une pastille semi-conductrice ayant une première électrode placoe à une surface inférieure de la pastille et des seconde et troisième électrodes placées à une surface avant de la pastille, la première électrode étant montue sur la plage de montage, des blocs de liaison connectant les surfaces inférieures des blocs de liaison aux extrémités respectives en regard des première et seconde lignes de signaux, et des organes de câblage ayant des configurations telles qu'ils assurent la liaison entre les
seconde et troisième électrodes de la part ie semi -
conductrice et des surfaces supérieures des blocs de
liaison les unes avec les autres.
D'autres caractéristiques et avantages de l' invention seront mieux compris à la lecture de la
description qui va suivre d'exemples de réalisation, faite
en référence aux dessins annexés sur lesquels: la figure 1 est une vue en perspective de lexemple de montage d'un dispositif à semi-conducteur en hyperEréquences de la technique antérieure; la figure 2 est un graphique d'un exemple de caractéristique en fréquences du taux d'ondes stationnaires de tension dans l'exemple du montage du dispositif semiconducteur en hyperfréquences de la technique antérieure; la figure 3 est un diagramme de Smith d'un exemple de lieu de l'impédance d'entrée lors du montage d'un dispositif semi-conducteur en hyperfréquences de la technque antérieure; la figure 4A est une vue en perapective et la figure 4B une coupe représentant collectivement un exemple de : montage d'un dispositif à semi-conducteur en hyperfréquences dans un premier mode de réalisation de l' invention; la figure 5 est un graphique présentant un exemple de caractéristique en fréquence du taux d'ondes stationnaires de tension dans le premier mode de réalisation de l' invention; la figure 6 est un diagramme de Smith d'un exemple de lieu d'impédance d'entrée dans le premier mode de réalisation de la figure 1; la figure 7A est une vue en perapective et la figure 7B une coupe représentant collectivement un second mode de réalisation de l' invention; la figure 8 est un graphique représentant un exemple
de caractéristique en fréquence du taux d'ondes station-
naires de tension dans le second mode de réalisation de l' invention; la figure 9 est un diagramme de Smith d'un exemple de lieu de l'impédance d'entrée dans le second mode de réalisation de l' invention; et la figure 10A est une vue en perepective et la figure 10B une coupe représentant collectivement un
troisième mode de réalisation de l'invention.
Premier mode de réalisation On décrit un circuit intégré en hyperfréquences dans un premier mode de réalisation de l' invention en rétérence aux figures 4A à 6. La figure 4A est une vue en perspective du circuit intagré en hyperfréquences dans le premier mode de réalisation de l' invention, sous forme d'un circuit de détection ayant une diode travaillant en hyperEréquences, telle qu'une diode à détecteur d'une pastille semi-conductrice 1. La figure 4B est une coupe
suivant la ligne IVB-IVB de la figure 4A.
Une ligne de transmission d'hyperfréquences formée avec une configuration de ligne à microbande plate selon le premier mode de réalisation de l' invention comporte une ligne 18a de signaux utilisée comme conducteur à microbande plate, par exemple d'or et analogue, et placée à une surface avant d'un substrat diélectrique 15, une plage de montage 16 adacente à une extrémité en direction longitudinale de la ligne de signaux 18a, une plage 17 de liaison de relais placée au voisinage de la ligne de signaux 18a, et une plaque de masse 18b formée d'un conducteur, tel que l'or ou analogue, et disposée à une surface arrière du substrat diélectrique 15 en face de la ligne de signaux 18a. La plague de masse 18b est dans ce cas connectée à la plage de montage 16 par un trou déLouchant 10. Une électrode inférieure 3 de la pastille semi-conductrice 1 est. soudée à la plage de montage 16 avec une soudure du type or-étain ou analogue, et est ainsi mise à la masse. En outre, un bloc de liaison 4 ayant une propriété conductrice est placée sur une première extrémité de la ligne de signaux 18a en position proche de la pastille 1, et une surface inférieure du bloc est liée à la ligne de signaux 18a par soudage avec la soudure or- étain ou analogue. Dans le premier mode de réalisation de l' invention, le bloc de liaison 4 est sous forme d'un parallélépipède métallique constitué d'or, de cuivre doré ou analogue. Cependant, le bloc de liaison 4 peut être formé d'un matériau isolant doré, par exemple de bioxyde de silicium et analogue. L'épaisseur tB du bloc de liaison 4 est approximativement égale à une épaisseur qui équivaut à la hauteur comprise entre une surface d'une électrode supérieure 2 et une surface d'une électrode
inférieure 3 de la pastille semi-conductrice 1.
L'électrode supérieure 2 de la pastille semi-conductrice 1 et une surface supérieure du bloc de liaison 2 sont liées par un fil de liaison 11 (organe de câblage) tel qu'un fil
dor ou analogue. En outre, pour que la pastille semi-
conductrice 1 reçoive une polarisation en courant continu, la ligne 18a de signaux et l'unité 19 du circuit de polarisation en courant continu sont connectées par la plage 17 de liaison de relais avec les fils de liaison 12 et 13, tels que des fils d'or ou analogues, possédant une
inductance suffisamment grande.
:
- 2837983
Un signal d'entrée est transmis à l'autre extrémité de la ligne de signaux 18a opposée à l'extrémité à laquelle est placé le bloc de liaison 4. Un signal de sortie de détection peut être obtenu à une borne placoe dans l'unité 19 de circuit de polarisation en courant continu. Dans la configuration de liaison représentée sur les figures 4A et 4B, le bloc de liaison 4 se trouve sur la ligne de signaux 18a à proximité de la pastille 1. En outre, la hauteur de l'électrode supérieure 2 de la pastille 1 par rapport au substrat diélectrique 15 et la hauteur de la surface supérieure du bloc de liaison 4 par rapport au substrat diélectrique 15 sont approximativement égales. I1 est ainsi possible de raccourcir la distance de liaison entre l'électrode supérieure 2 de la pastille 1 et la surface supérieure du bloc de liaison 4. I1 est donc possible de réduire l' inductance du fil de liaison 11 et la perte du signal par réduction de la création d'une onde
stationnaire de tension.
En référence à un effet qu'on peut attribuer à la réduction de l 'inductance, la figure 5 représente un exemple de la variation du taux dondes stationnaires de tension avec la fréquence du signal d'entrue vue du côté de la pastille 1, par l'intermédiaire du bloc de liaison 4, depuis le point C1 qui est un point de liaison de la ligne de signaux 18a et de la surface inférieure du bloc 4. La figure 6 est un diagramme de Smith indiquant un exemple de lieu en fréquence d'une impédance d'entrée dans
le méme cas.
Par rapport à la figure 2 de l'exemple précédent, la figure 5 indique que le circuit intagré en hyperEréquences du premier mode de réalisation de l' invention permet la réduction de l' augmentation du taux d'ondes stationnaires de tension sur une plus large bande de fréquences. En particulier, un effet remarguable de réduction peut être obtenu dans la bande des ondes millimétriques à une fréquence supérieure ou égale à 25 GHz. Par rapport à la figure 3 de l'exemple antérieur, la figure 6 indigue aussi en particulier gue l'impédance dans la bande des ondes millimétrigues à 30 GHz et au-delà présente une faible impédance inductive dans le premier mode de réalisation de l' invention. En conséquence, un procédé d' adaptation associé à la connexion en parallèle de composants capacitifs s 'applique au cas de l 'addition d'un circuit d'adaptation. La composition du circuit d' adaptation peut
donc être simple et facile.
Comme décrit précédemment, dans le premier mode de réalisation de l' invention, il est possible de réduire le taux d'ondes stationnaires de tension d'un circuit intégré méme dans la bande des ondes millimétriques, si bien gu'un
circuit intégré en hyperEréquences peut être réalisé.
Second mode de réalisation Comme l'indique en perspective la figure 7A et en coupe la figure 7B suivant la ligne VIIB-VIIB de la figure 7A, un circuit intégré en hyperfréquences dans un second mode de réalisation de l' invention se caractérise en ce que le circuit de détection est réalisé avec un condensateur miniature 5 à la place d'un bloc conducteur
de liaison utilisé dans le premier mode de réalisation.
Comme le reste de la construct ion est analogue à cel le du premier mode de réalisation, on ne le décrit pas plus en détail. Le condensateur 5 à microbande plate destiné à être utilisé dans le circuit de détection du second mode de réalisation de l' invention comporte une électrode supérieure 6 et une électrode inférieure 7 disposoes respectivement à une partie supérieure et une partie inférieure dun condensateur 5 à microbande plate, et il a une épaisseur entre les électrodes supérieure et inférieure 6 et 7 gui est déaignée par la référence tc. Le condensateur miniature 5 est placé sur une ligne de signaux 18a à proximité d'une pastille semi-conductrice 1, et son électrode inférieure 7 est liée à la ligne de signaux 18a par soudage par de la soudure or- étain ou analogue. En outre, une électrode supérieure 2 de la pastille semi-conductrice 1 et une électrode supérieure 6 : du condensateur miniature 5 sont liées par un fil 11, par
exemple d'or.
Dans la configuration de liaison indiquée sur les figures 7A et 7B, le condensateur 5 est placé sur la ligne de signaux 18a et à proximité de la pastille semi-conduc- trice 1. Ainsi, il est possible de réduire la distance de liaison entre l'électrode supérieure 2 de la pastille 1 et l'électrode supérieure 6 du condensateur 5. Simultanément, grâce à un composant capacitif du condensateur 5, il est possible de réduire de manière équivalente l' inductance du fil de liaison 11. I1 est donc possible de réduire la perte de signal par réduction de la création d'une onde
stationnaire de tension.
En rétérence à un effet qu'on peut attribuer à une réduction de l' inductance, la figure 8 représente un exemple de la variation du taux d'ondes stationnaires de tension avec la fréquence du signal d'entrée, vu du côté de la pastille 1, par l'intermédiaire du condensateur miniature 5, depuis le point C1 qui est le point de liaison de la ligne de signaux 18a et de l'électrode inférieure 7 du condensateur 5. La figure 9 est un diagramme de Smith représentant un exemple du lieu de l'impédance d'entrée en fonction de la fréquence dans ce cas. Par rapport à la figure 2 de l'exemple précédent, la figure 8 indique que le circuit intégré en hyperfréquences du second mode de réalisation de l' invention donne un remarquable effet de réduction du taux d'ondes stat ionnaires de tens ion, surtout dans la bande des ondes millimétriques à une fréquence supérieure ou égale à GHz. En outre, lorsque l'impédance dans une bande d'ondes millimétriques plus élevées, par exemple à une fréquence de 40 GHz indiquée sur la figure 9, est comparée à l'impédance correspondante de l'exemple précédent de la figure 3, le circuit intégré en hyperfréquences du second mode de réalisation de l' invention présente une faible impédance inductive. Cet aspect indique qu'une méthode d' adaptation associée à la connexion en parallèle de composants capacitifs stappligue au cas de l' addition d'un circuit d'adaptation. La composition du circuit
d 'adaptation peut donc être simple et facile.
Comme décrit précédemment, dans le second mode de rénlisation, il est possible de réaliser un circuit intégré en hyperfréquences dans lequel le taux d'ondes stationnaires de tension du circuit intégré est réduit
méme dans la bande des ondes millimétrigues.
Troisième mode de réalisation Comme l'indique la vue en perspective de la figure lOA et la coupe de la figure 10B suivant la ligne XB-XB de la figure lOA, un circuit intagré en hyperfréquences dans un troisième mode de réalisation de l' invention est un exemple réalisé sous forme d'un circuit d'amplification à 1S l' aide d'un élément actif à trois bornes, tel qu'un transistor à effet de champ ou un transistor bipolaire d'une pastille semi-conductrice 21 et à l 'aide de blocs conducteurs destinés respectivement à la liaison des blocs et 26. Une ligne de transmission d'hyperEréquences formée avec une configuration de ligne à microbande plate dans le troisième mode de réalisation de l' invention comporte une première ligne 38a et une seconde ligne 38b de signaux constitués de conducteurs à microbande plate, par exemple d'or, placés à la surface avant d'un substrat diélectrique 35, une plage de montage 36 placée entre les extrémités en regard en direction longitudinale des première et seconde lignes de signaux 38a, 38b, des plages 37a et 37b de liaison de relais placées au voisinage des première et seconde lignes de signaux 38a, 38b respectivement, et une plaque de masse 38c formée d'un conducteur, par exemple d'or, et placée à une surface arrière du substrat diélectrique 35, en position opposée aux première et seconde lignes de signaux 38a, 38b. La plaque de masse 38 est alors connectée à la plage 36 de
montage par un trou déLouchant 30.
Une première électrode 22 placée à une surface inférieure de la pastille semi-conductrice 21 est soudée sur la plage de montage 36 par de la soudure or-étain ou : analogue et est ainsi mise à la masse. Une seconde électrode 23 et une troisième électrode 24 sont placées à
la surface supérieure de la pastille semi-conductrice 21.
En outre, les blocs de liaison 25 et 26 sont placés respectivement sur les première et seconde lignes de signaux 38a, 38b en position proche de la pastille semi conductrice 21, et leurs surfaces inférieures sont liées respectivement aux première et seconde lignes de signaux 38a, 38b par soudage par de la soudure or-étain ou analogue. Dans le troisième mode de réalisation, les blous de liaison 25 et 26 sont sous forme de parallélépipèdes
métalliques constitués d'or, de cuivre doré ou analogue.
Cependant, les blocs de liaison 25 et 26 peuvent être formés d'un matériau isolant doré, par exemple de bioxyde de silicium. Des épaisseurs tB1 et tB2 des blocs de liaison et 26 sont approximativement égales aux hauteurs tE1 et tE2 des seconde et troisième électrodes 23, 24 gui sont des cibles de liaison de la pastille semi-conductrice 21 au substrat diélectrique 35. En outre, la seconde électrode 23 de la pastille 21 et une surface supérieure du bloc de liaison 25, et la troisième électrode 24 de la pastille 21 et une surface supérieure du bloc de liaison 26 sont liées respectivement par des fils de liaison 31a, 31b, par exemple d'or. En outre, pour gue la pastille semi conductrice 21 subisse une polarisation en courant continu, une unité 39 de circuit de polarisation en courant continu et les première et seconde lignes de signaux 38a, 38b des lignes de transmission d'hyperfréquences sont connectées par les plages 37a et 37b de liaison de relais et sont liées respectivement par des fils de liaison 32a, 32b, 33a, et 33b, tels que des
fils d'or, dont l' inductance est suffisamment grande.
Pour la formation du circuit d'amplification par exemple, un signal est transmis par la première ligne de signaux 38a et un signal de sortie d'amplification est
obtenu à la seconde ligne de signaux 38b.
Dans les lignes de transmission en hyperfréquences du troisième mode de réalisation de l 'invention, les blocs
: 2837983
i: - de liaison 25 et 26 sont disposés respectivement sur les première et seconde lignes de signaux 38a, 38b et à des positions proches de la pastille semi-conductrice 21. De plus, les hauteurs tE1 et tE2 de la seconde électrode 23 et de la troisième électrode 24 de la pastille semiconductrice 21, par rapport au substrat diélectrique 35, sont approximativement égales aux épaisseurs tB1 et tB2 des blocs de liaison 25 et 26 respectivement. De cette manière, il est possible de raccourcir la distance de liaison entre la seconde électrode 23 de la pastille 21 et la surface supérieure du bloc de liaison 25 ainsi que la distance de liaison entre la troisième électrode 24 de la pastille 21 et la surface supérieure du bloc de liaison 26. I1 est donc possible de réduire l' inductance des fils de liaison 31a, 31b, et de réduire la perte du signal par réduct ion de la créat ion des ondes stat ionnaires de tension. Un effet qu'on peut attribuer à la réduction de l' inductance peut être obtenu comme dans le premier mode de réalisation de l' invention. En d'autres termes, une réduction remarquable du taux d'ondes stationnaires de tension peut étre obtenue en particulier dans la bande de fréquence de 25 GHz et au-delà. En outre, la configuration du circuit d' adaptation peut être simplifiée et $acilitée lors de l' addition d'un circuit d' adaptation d'impédance, notamment dans la bande des ondes millimétriques de 30 GHz
et au-delà.
Comme décrit précédemment, dans le troisième mode de réalisation, il est possible de réaliser un circuit intégré en hyperfréquences dans lequel le taux d'ondes stationnaires de tension dans le circuit intogré est
réduit méme dans la bande des ondes millimétriques.
Autres modes de réalisation
La description des premier et second modes de
réalisation de l' invention concerne un circuit de détection utilisé comme circuit intégré en hyperEréquences. Cependant, un effet analogue de réduction de l' inductance du fil de liaison peut être obtenu dans le : cas dun circuit de déphasage par utilisation d'une diode PIN comme diode en hyperfréquences à la place de la diode du détecteur. I1 est donc possible d'obtenir un circuit intogré en hyperfréquences dans lequel le taux d'ondes stationnaires de tension est réduit dans le circuit intégré. En outre, bien entendu, un effet analogue peut être obtenu dans un circuit multiplicateur de fréquences ou un circuit oscillateur ayant une diode à rétablissement à palier, telle qu'une diode en hyperfréquences, ou dans un circuit oscillant ayant une diode Gunn comme diode en hyperEréquences.
En outre, la description des premier à troisième
modes de réalisation de l' invention a été réalisée avec une ligne à microbande plate comme ligne de transmission d'hyperEréquences. T1 est cependant aussi possible de réduire la distance de liaison à l 'aide d'un fil de liaison méme lors de l' adoption d'une configuration de guide d'onde coplanaire ou d'une configuration à ligne à bande suspendue à la place de la configuration à ligne à microbande plate. Ainsi, l'effet de réduction de l'impédance du fil de liaison peut être obtenu de manière analogue.
De plus, bien que la liaison de la pastille semi-
conductrice et du bloc de liaison ait été réalisée avec un fil de liaison, par exemple d'or, dans les premier à troisième modes de réalisation de l' invention, il est bien évident qu'un ruban métallique d'or ou analogue peut être utilisé à la place du fil de liaison. Ainsi, l'utilisation d'un ruLan d'or permet une réduction supplémentaire de la réaistance et de l' inductance par rapport à un fil de liaison d'or. I1 est donc possible d'obtenir un circuit intégré en hyperfréquences dans lequel le taux d'ondes stationnaires de tension du circuit intégré est réduit
dans la bande des ondes millimétriques.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux circuits gui viennent d'être décrits uniquement à titre d'exemple non limitatif
sans sortir du cadre de l' invention.

Claims (10)

REVENDICATIONS
1. Circuit intagré en hyperfréquences, caractérisé en ce qu'il comprend: un substrat diélectrique (15, 35) ayant une ligne de S signaux (38a, 38b) à une surface avant du substrat et une plage de montage (36) adiscente à une extrémité de la ligne de signaux dans la direction longitudinale de la ligne de signaux, une pastille semi-conductrice (21) ayant une électrode supérieure et une électrode inférieure placées aux faces opposées de la pastille semi-conductrice, l'électrode inférieure étant montée sur la plage de montage, un bloc de liaison (25, 26) connectant une surface 1S inférieure du bloc de liaison à l'extrémité en direction longitudinale de la ligne de signaux, et un organe de câblage ayant une configuration convenant à la liaison de l'électrode supérieure de la pastille semi-conductrice à une surface supérieure du bloc
de liaison.
2. Circuit selon la revendication 1, caractérisé en ce gue la pastille conductrice (21) et le bloc de liaison
(25, 26) ont approximativement la méme hauteur.
3. Circuit selon l'une des revendications 1 et 2,
caractérisé en ce que la pastille semi-conductrice (21)
est une diode en hyperfréquences.
4. Circuit selon la revendication 3, caractérisé en ce que la diode en hyperfréquences est une diode de détecteur destinée à être utilisée dans un circuit de détection, et le bloc de liaison (25, 26) est un bloc conducteur.
5. Circuit selon la revendication 3, caractérisé en ce que la diode en hyperfréquences est une diode de détecteur destinée à être utilisée dans un circuit de détection et le bloc de liaison est un condensateur miniature.
6. Circuit selon la revendication 3, caractérisé en ce que la diode en hyperEréquences est une diode PIN destinée à être utilisoe dans un circuit de déphasage, et
le bloc de liaison est un bloc conducteur.
7. Circuit selon la revendication 3, caractérisé en ce gue la diode en hyperfréquences est une diode PIN destinée à être utilisée dans un circuit de déphasage, et
le bloc de liaison est un condensateur miniature.
8. Circuit intégré en hyperfréquences, caractérisé en ce qu'il comprend: un substrat diélectrique (35) ayant des première et seconde lignes de signaux (38a, 38b) à une surface avant du substrat diélectrique, les première et seconde lignes de signaux étant alignées sur une direction longitudinale, et une plage de montage placée entre les extrémités en regard des première et seconde lignes de signaux en direction longitudinale, une pastille semi-conductrice (21) ayant une première électrode placée à une surface inférieure de la pastille et des seconde et troisième électrodes placoes à une surface avant de la pastille, la première électrode étant montée sur la plage de montage, des blocs de liaison (25, 26) connectant les surfaces inférieures des blocs de liaison aux extrémités respectives en regard des première et seconde lignes de signaux, et des organes de câblage ayant des configurations telles qu'ils assurent la liaison entre les seconde et troisième électrodes de la partie semi-conductrice et des surfaces supérieures des blocs de liaison les unes avec
les autres.
9. Circuit selon la revendication 8, caractérisé en ce que la pastille semi-conductrice (21) et les blocs de
liaison (25, 26) ont approximativement la méme hauteur.
10. Circuit selon l'une des revendications 8 et 9,
caractérisé en ce que la pastille semi-conductrice (21) est un élément actif à trois bornes et les blocs de
FR0303083A 2002-03-27 2003-03-13 Circuit integre en hyperfrequences comprenant une pastille semiconductrice Expired - Lifetime FR2837983B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002087509A JP3850325B2 (ja) 2002-03-27 2002-03-27 マイクロ波集積回路

Publications (2)

Publication Number Publication Date
FR2837983A1 true FR2837983A1 (fr) 2003-10-03
FR2837983B1 FR2837983B1 (fr) 2007-08-24

Family

ID=19193451

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0303083A Expired - Lifetime FR2837983B1 (fr) 2002-03-27 2003-03-13 Circuit integre en hyperfrequences comprenant une pastille semiconductrice

Country Status (4)

Country Link
US (1) US6762493B2 (fr)
JP (1) JP3850325B2 (fr)
FR (1) FR2837983B1 (fr)
GB (1) GB2389458B (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6945447B2 (en) * 2002-06-05 2005-09-20 Northrop Grumman Corporation Thermal solder writing eutectic bonding process and apparatus
US7228014B2 (en) * 2004-03-11 2007-06-05 Avanex Corporation System for reducing the electrical return loss of a lithium niobate traveling wave optical modulator with low characteristic impedance
GB2422483B (en) * 2005-01-21 2008-04-16 Artimi Ltd Integrated circuit die connection methods and apparatus
JP5027680B2 (ja) * 2008-01-18 2012-09-19 パナソニック株式会社 半導体リレーモジュール
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
JP2012028588A (ja) * 2010-07-23 2012-02-09 Fujitsu Ltd 光増幅モジュール及び光スイッチ装置
US8970017B1 (en) * 2013-09-03 2015-03-03 M/A-Com Technology Solutions Holdings, Inc. High frequency monolithic microwave integrated circuit connection
CN109300892B (zh) * 2018-09-04 2021-01-26 中国电子科技集团公司第五十五研究所 基于键合转移的超大功率限幅器mmic及制备方法
CN109887886A (zh) * 2019-04-10 2019-06-14 中国电子科技集团公司第十三研究所 信号连接用三维垂直互联结构及方法
JP7180538B2 (ja) * 2019-05-24 2022-11-30 富士通オプティカルコンポーネンツ株式会社 光デバイス、試験方法、光送受信装置、および製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1386967A (en) * 1971-05-17 1975-03-12 Secr Defence Making electrical connections to semi-conductor devices
JPS55165684A (en) * 1979-06-11 1980-12-24 Nec Corp Pin diode module
JPS6173352A (ja) * 1984-09-18 1986-04-15 Toshiba Corp マイクロ波ｆｅｔ増幅器
JPS61182236A (ja) * 1985-02-07 1986-08-14 Matsushita Electric Ind Co Ltd マイクロ波集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153888A (en) * 1977-10-07 1979-05-08 Sanders Associates, Inc. Low loss microwave switch
JPS6043022B2 (ja) * 1980-10-30 1985-09-26 富士通株式会社 マイクロ波装置モジュ−ル
JPS58197755A (ja) * 1982-05-13 1983-11-17 Nec Corp 半導体装置
FR2563050B1 (fr) * 1984-04-13 1987-01-16 Thomson Csf Combineur compact de dispositifs semiconducteurs, fonctionnant en hyperfrequences
JPS62162317A (ja) * 1986-01-13 1987-07-18 Oki Electric Ind Co Ltd マイクロ波集積回路
GB2220113B (en) * 1988-06-22 1992-02-12 Philips Electronic Associated Microwave oscillator devices
JPH04275482A (ja) * 1991-03-04 1992-10-01 Fujitsu Ltd 半導体装置用マウント
JPH06276025A (ja) 1993-03-17 1994-09-30 Nec Corp マイクロ波検波回路
US5877037A (en) * 1996-07-22 1999-03-02 The Whitaker Corporation Process for reducing bond resistance in semiconductor devices and circuits
JP2001209017A (ja) * 1999-11-15 2001-08-03 Mitsubishi Electric Corp 光電変換半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1386967A (en) * 1971-05-17 1975-03-12 Secr Defence Making electrical connections to semi-conductor devices
JPS55165684A (en) * 1979-06-11 1980-12-24 Nec Corp Pin diode module
JPS6173352A (ja) * 1984-09-18 1986-04-15 Toshiba Corp マイクロ波ｆｅｔ増幅器
JPS61182236A (ja) * 1985-02-07 1986-08-14 Matsushita Electric Ind Co Ltd マイクロ波集積回路装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 005, no. 044 (E - 050) 24 March 1981 (1981-03-24) *
PATENT ABSTRACTS OF JAPAN vol. 010, no. 244 (E - 430) 22 August 1986 (1986-08-22) *
PATENT ABSTRACTS OF JAPAN vol. 011, no. 007 (E - 469) 9 January 1987 (1987-01-09) *

Also Published As

Publication number Publication date
US20030183927A1 (en) 2003-10-02
GB0306587D0 (en) 2003-04-30
GB2389458A (en) 2003-12-10
JP3850325B2 (ja) 2006-11-29
FR2837983B1 (fr) 2007-08-24
JP2003283273A (ja) 2003-10-03
US6762493B2 (en) 2004-07-13
GB2389458B (en) 2004-08-11

Similar Documents

Publication Publication Date Title
US6903402B2 (en) Interdigital capacitor having a cutting target portion
TWI772360B (zh) 90度集總與分散式杜赫阻抗反相器
TWI772359B (zh) 90度集總與分散式杜赫阻抗反相器
KR20080065952A (ko) 고주파 전자 회로 탑재의 고주파용 패키지
EP1675178A2 (fr) Système de raccordement pour boîtiers en plastique pour micro grilles de connexion
FR2837983A1 (fr) Circuit integre en hyperfrequences comprenant une pastille semiconductrice
JP2017121032A (ja) 高周波装置
EP0044758B1 (fr) Dispositif de terminaison d'une ligne de transmission, en hyperfréquence, à taux d'ondes stationnaires minimal
US5926308A (en) High-speed optical modulator module
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
JP3916072B2 (ja) 交流結合回路
JP2004335584A (ja) 半導体パッケージ
JP2002334935A (ja) 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法
US5406114A (en) Bipolar high-frequency transistor
Mahon et al. A surface mount 45 to 90 GHz low noise amplifier using novel hot-via interconnection
FR2561048A1 (fr) Oscillateur hyperfrequences a transistor, commande par capacite variable
US10916914B2 (en) Light module
JP3441974B2 (ja) 半導体装置の構造及び製造方法
JP3048992B2 (ja) Ｍｍｉｃモジュール
JP2001237263A (ja) 高周波回路装置及びその製造方法
JP2565283B2 (ja) モノリシックマイクロ波集積回路
JP3800786B2 (ja) 高周波回路装置
Ferling et al. Hybrid integrated fibre-amplifier-antenna module for radio applications at 60 GHz
JP2701825B2 (ja) 高周波特性の測定方法
JP2004186606A (ja) 高周波用パッケージの実装構造

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15