JP2004186606A - 高周波用パッケージの実装構造 - Google Patents
高周波用パッケージの実装構造 Download PDFInfo
- Publication number
- JP2004186606A JP2004186606A JP2002354503A JP2002354503A JP2004186606A JP 2004186606 A JP2004186606 A JP 2004186606A JP 2002354503 A JP2002354503 A JP 2002354503A JP 2002354503 A JP2002354503 A JP 2002354503A JP 2004186606 A JP2004186606 A JP 2004186606A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- frequency
- strip conductor
- package
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】外部接続用回路基板への実装が容易にでき、回路基板に特別の加工がなく、従来と同じプロセスで実装可能で、高周波数でも配線の微細化に対応した状態で実装時の伝送損失が小さい高周波用パッケージの実装構造を提供する。
【解決手段】誘電体基材１５の第１、第２の主面１３、１４に設けられる信号線路がグランド電極１７、１７ａ付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体１６、１８の両側に高周波信号の誘電体基材１５内波長の１／２以内の間隔でグランドビア１９列が形成された高周波用パッケージ１０の第１の主面１３に半導体素子１１を搭載してボンディングワイヤで接続し、第２の主面１４を外部接続用回路基板１２にＢＧＡ法で実装する高周波用パッケージ１０の実装構造であって、第２の主面１４の信号線路を形成する第２のストリップ導体１８の一部に狭幅部２４を設ける。
【選択図】 図２
【解決手段】誘電体基材１５の第１、第２の主面１３、１４に設けられる信号線路がグランド電極１７、１７ａ付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体１６、１８の両側に高周波信号の誘電体基材１５内波長の１／２以内の間隔でグランドビア１９列が形成された高周波用パッケージ１０の第１の主面１３に半導体素子１１を搭載してボンディングワイヤで接続し、第２の主面１４を外部接続用回路基板１２にＢＧＡ法で実装する高周波用パッケージ１０の実装構造であって、第２の主面１４の信号線路を形成する第２のストリップ導体１８の一部に狭幅部２４を設ける。
【選択図】 図２
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体素子が実装された高周波用パッケージと外部接続用回路基板との実装構造に関し、より詳細には、ＢＧＡタイプの高周波用パッケージの外部接続用回路基板への実装時に生じる１５ＧＨｚ以上の高周波信号の伝送特性の劣化を抑制できる高周波用パッケージの実装構造に関する。
【０００２】
【従来の技術】
従来、高周波用パッケージは、マイクロ波やミリ波の高周波の信号を取り扱うためのパッケージとして広く用いられている。この高周波用パッケージには、半導体素子が実装されて蓋体等で封止される。そして、高周波用パッケージには、外部接続用回路基板に他の表面実装部品と同時に半田リフロー実装ができるように、表面実装タイプのものがある。高周波用パッケージを表面実装するためには、例えば、高周波用パッケージの入出力端子を、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）、４２アロイ（Ｆｅ−Ｎｉ系合金）等の金属からなるリードにしたリードタイプや、半田や、銅をボールにしたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ、あるいは、接合部に半田用の領域を設けたＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプ等がある。これらのタイプによる実装では、他の表面実装対応部品と同時に半田リフロー等によって極めて容易に高周波用パッケージを外部接続用回路基板に実装することができる。
【０００３】
しかしながら、高周波の信号を取り扱うような高周波用パッケージは、外部接続用回路基板に表面実装するときに、高周波領域での伝送特性が劣化しやすく、特に、１５ＧＨｚ以上の周波数領域になると、劣化の度合いが著しくなる問題がある。
【０００４】
そこで、前述の問題を解決することを目的に、外部接続用回路基板には、高周波用パッケージが実装されたときに、多層構造の高周波用パッケージの上、下層の信号線路が接続する領域に相当する外部接続用回路基板の領域に、高周波用パッケージや、外部接続用回路基板よりも誘電率の小さい材料を使って、実装部分の高周波伝送損失を抑制する構造が提案されている（例えば、特許文献１参照）。また、高周波用パッケージには、半導体素子と高周波用パッケージを電気的に接続するためのボンディングワイヤのインダクタンスを補償するために、信号線路のストリップ導体の幅を大きくして、容量成分をボンディングワイヤ接続箇所の近傍に設けることが提案されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平１１−３１２８５６号公報（第１−６頁、第１図）
【特許文献２】
実開平２−１２３１０２号公報（第１−８頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したような従来の高周波用パッケージの実装構造は、次のような問題がある。
（１）実装部分の高周波伝送損失を抑制するために、外部接続用回路基板の一部に高周波用パッケージや、外部接続用回路基板よりも誘電率の小さい材料を使う方法では、外部接続用回路基板を作製するのに特殊で且つ複雑な加工が必要となり、高価となる。
【０００７】
（２）また、この高周波用パッケージを外部接続用回路基板に接続する方法では、両者の信号線路を構成するストリップ導体と、グランド導体とを厳しく制御して接続しなければ低損失な接続はできない。仮に、半田リフロー前に高周波用パッケージを外部接続用回路基板に精度よく配置したとしても、半田リフロー炉内で半田が溶融したときに、高周波用パッケージと外部接続用回路基板との位置がずれることがある。この場合、接続部での特性インピーダンスが大きくずれ、接続部での高周波信号の反射が大きくなり、低損失伝送ができなくなる。
【０００８】
（３）通常、半導体素子と高周波用パッケージとの接続は、直径２５μｍ程度のボンディングワイヤで行われる場合が多い。しかしながら、半導体素子と高周波用パッケージとの接続箇所は、ボンディングワイヤのインダクタンスの影響で、特性インピーダンスが高くなり、１５ＧＨｚ以上の高周波数になると反射の影響が大きくなる。また、反射の影響は、周波数が高くなればなるほど大きくなる。しかしながら、このボンディングワイヤのインダクタンスを補償するのに、信号線路のストリップ導体のボンディングワイヤ実装付近の幅を大きくして容量部を形成する方法では、隣の線路の影響を受けて、高周波信号の劣化の一因になっている。特に、近年のパッケージの小型化のために微細配線の要求が強く複数の信号線路が形成されている高周波用パッケージであって、信号線路が近接している場合は、大きくした信号線路の容量形成部分どうしが悪影響するばかりでなく、近接した信号線路を形成することが困難となる。また、半導体素子付近の配線は、微細化が要求される場合が多く、容量部形成は不可能になる。
【０００９】
本発明は、かかる事情に鑑みてなされたものであって、高周波用パッケージの外部接続用回路基板への実装が極めて容易にでき、外部接続用回路基板に特別の加工を施すことなく、従来からの一般的な表面実装部品と同じプロセスで実装可能で、しかも、１５ＧＨｚ以上の高周波数においても、半導体素子と高周波用パッケージのボンディングワイヤの影響を、配線の微細化に対応した状態で補償し、実装時の伝送損失が極めて小さい高周波用パッケージの実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的に沿う本発明に係る高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設ける。
【００１１】
これにより、第２のストリップ導体のＢＧＡ用ボール取り付け用ボールパッドをボールの接合強度を上げるために広くしなければならないことによって発生する容量形成による特性インピーダンスの低下を、第２のストリップ導体の一部に設ける狭幅部によってインダクタンス成分を形成して容量を補償することで、特性インピーダンスの整合を図ることができ、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、外部接続用回路基板にＢＧＡ法で容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、しかも、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。
【００１２】
前記目的に沿う本発明に係る高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くする。
【００１３】
これにより、ボンディングワイヤによるインダクタンスを補償するために、第１の主面の信号線路の特性インピーダンスを低減したので、接続部での高周波信号の反射を小さくでき、更に、第１のストリップ導体の導体幅を一定、すなわち、第１のストリップ導体とグランド導体間のギャップも一定になるようにすることで、高周波信号の反射の要因となる不連続箇所をなくすことができる。しかも、外部接続用回路基板にＢＧＡ法で実装して容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。特性インピーダンスの低減方法は、第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないことで微細配線を阻害しない。また、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにすると、信号線路の特性インピーダンスの低下による影響が大きくなってきて、特性インピーダンスの不整合が生じ、反射が大きくなる。
【００１４】
前記目的に沿う本発明に係る高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設け、しかも、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くする。
【００１５】
これにより、第２のストリップ導体のＢＧＡ用ボール取り付け用ボールパッドをボールの接合強度を上げるために広くしなければならないことによって発生する容量形成による特性インピーダンスの低下を、第２のストリップ導体の一部に設ける狭幅部によってインダクタンス成分を形成して容量を補償することで、特性インピーダンスの整合を図ることができ、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、ボンディングワイヤによるインダクタンスを補償するために、第１の主面の信号線路の特性インピーダンスを低減したので、接続部での高周波信号の反射を小さくでき、更に、第１のストリップ導体の導体幅を一定、すなわち、第１のストリップ導体とグランド導体間のギャップも一定になるようにすることで、高周波信号の反射の要因となる不連続箇所をなくすことができる。しかも、外部接続用回路基板にＢＧＡ法で実装して容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。特性インピーダンスの低減方法は、第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないことで微細配線を阻害しない。また、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにすると、信号線路の特性インピーダンスの低下による影響が大きくなってきて、特性インピーダンスの不整合が生じ、反射が大きくなる。
【００１６】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る高周波用パッケージの実装構造の部分拡大断面図、図２（Ａ）、（Ｂ）はそれぞれ同高周波用パッケージの実装構造の説明図である。
【００１７】
図１、図２（Ａ）、（Ｂ）を参照しながら、高周波用パッケージ１０に半導体素子１１を搭載した後、外部接続用回路基板１２に実装する高周波用パッケージ１０の実装構造を説明する。ここで、図１は、本発明の一実施の形態に係る高周波用パッケージ１０の実装構造の部分拡大断面図を示し、図２（Ａ）は、同高周波用パッケージ１０の表面の第１の主面１３の部分拡大平面図、図２（Ｂ）は、同高周波用パッケージ１０の裏面の第２の主面１４の部分拡大平面図を示す。本発明の一実施の形態に係る高周波用パッケージ１０の実装構造に使用される高周波用パッケージ１０は、セラミックや樹脂等からなる誘電体基材１５の表面の第１の主面１３に、第１のストリップ導体１６がグランド電極１７、１７ａを両側と裏側に配置するグランド電極付コプレナーウェーブガイドの信号線路が形成されている。また、高周波用パッケージ１０は、誘電体基材１５の裏面の第２の主面１４に、第２のストリップ導体１８がグランド電極１７ａ、１７を両側と裏側に配置するグランド電極付コプレナーウェーブガイドの信号線路が形成されている。そして、高周波用パッケージ１０は、表、裏面のグランド電極１７、１７ａを接続するために、第１及び第２のストリップ導体１６、１８の両側に、誘電体基材１１の比誘電率をεｐとしたときに高周波信号の真空中の波長の２×εｐ１／２分の１以下の間隔Ｗｐで整列するブランドビア１９を有している。また、高周波用パッケージ１０は、第１のストリップ導体１６と第２のストリップ導体１８を接続するための信号線路ビア２０を有している。
【００１８】
本発明の一実施の形態に係る高周波用パッケージ１０の実装構造は、前記の高周波用パッケージ１０の第１の主面１３に半導体素子１１を搭載し、半導体素子１１と第１のストリップ導体１６や、半導体素子１１とグランド電極１７の間をボンディングワイヤ２１を用いて接続している。高周波用パッケージ１０に半導体素子１１を実装した後は、セラミック、樹脂、あるいは金属等からなる蓋体２２で半導体素子１１を封止している。半導体素子１１が封止された高周波用パッケージ１０は、高周波用パッケージ１０の第２の主面１４に設けられた第２のストリップ導体１８のボール接続用パッド２３や、グランド電極１７ａに予めＡｇ−Ｃｕろう等で接着した銅からなるボール２４や、高温半田からなるボール２４を介して、樹脂やセラミック等からなる外部接続用回路基板１２に低温半田等で接続するＢＧＡ法で実装している。この第２のストリップ導体１８の幅は、指定された特性インピーダンスを、例えば、５０Ωになるように、両側のグランド電極１７ａとのギャップや、誘電体基材１５の厚みを考慮して設定している。この時、ボール接続用パッド２３や、信号線路ビア２０のためのエリアを形成しなければならない場合には、その部分で容量が形成され、特性インピーダンスにずれが発生するので、それぞれの大きさは、最小限にすることが必要である。
【００１９】
この高周波用パッケージ１０の第２のストリップ導体１８には、ボール接続用パッド２３と信号線路ビア２０のエリアとの間に狭幅部２５を設けている。これにより、ボール２４の接続強度を高めるためにボール接続用パッド２３を広くしたことによる第２のストリップ導体１８のボール接続用パッド２３部分の特性インピーダンスの低下を、狭幅部２５を設けることで狭幅部２５にインダクタンス成分を設けて狭幅部２５部分の特性インピーダンスを高くすることによって補償している。
【００２０】
次いで、本発明の一実施の形態に係る高周波用パッケージ１０の他の実装構造は、前記の高周波用パッケージ１０に半導体素子１１を搭載し、半導体素子１１と第１のストリップ導体１６や、半導体素子１１とグランド電極１７の間をボンディングワイヤ２１で接続している。高周波用パッケージ１０に半導体素子１１を実装した後は、蓋体２２で半導体素子１１を封止している。半導体素子１１が封止された高周波用パッケージ１０は、第２のストリップ導体１８のボール接続用パッド２３に半田や銅からなるボール２４を介して、樹脂やセラミック等からなる外部接続用回路基板１２に半田等で接続するＢＧＡ法で実装している。そして、第１の主面１３の信号線路の特性インピーダンスは、低くなるようにしてある。これにより、ボンディングワイヤ２１によるインダクタンスを補償し、接続部での高周波信号の反射を小さくする。また、第１のストリップ導体１６の導体幅Ｗ１と、第１のストリップ導体１６とグランド導体とのギャップＧ１は、高周波信号の反射の要因となる不連続箇所がないように、一定になるようにしている。この場合の、特性インピーダンスの低減方法は、第１のストリップ導体１６の導体幅Ｗ１を太くする、及び／又は、ギャップＧ１を小さくしている。しかしながら、第１のストリップ導体１６の導体幅Ｗ１と２×ギャップＧ１を加えた幅は、微細配線化を阻害するのを防止するために大きくしないことが必要である。更に、この高周波用パッケージ１０の第１の主面１３の信号線路を形成する第１のストリップ導体１６の導体長さＬ１は、誘電体基材１１の比誘電率をεｐとしたときに高周波信号の真空中の波長の２×εｐ１／２分の１以下にしている。こうすることによって、特性インピーダンス低下による特性インピーダンスの不整合の影響を抑えることができる。
【００２１】
なお、半導体素子１１の下面は、通常、グランド面を形成しているので、半導体素子１１が搭載される高周波用パッケージ１０のダイアタッチ部は、グランド電極１７を延長させて形成するのがよい。この場合には、半導体素子１１からグランド電極１７へのボンディングワイヤ２１の接続を省略することができる。また、高周波用パッケージ１０には、半導体素子１１が搭載させる部位にキャビティ部を設けて、半導体素子１１を搭載した時に半導体素子１１のワイヤボンド用パッド２６の高さが高周波用パッケージ１０の表面の高さに近づくようにしてボンディングワイヤ２１を水平に、できるだけボンディングワイヤ２１の長さを短くなるように接続することで、ボンディングワイヤ２１のインダクタンスを減少させることができ、高周波伝送特性を向上させることができる。
【００２２】
次いで、本発明の一実施の形態に係る高周波用パッケージ１０の更に他の実装構造は、前記の高周波用パッケージ１０に半導体素子１１を搭載し、半導体素子１１と第１のストリップ導体１６や、半導体素子１１とグランド電極１７の間をボンディングワイヤ２１で接続している。高周波用パッケージ１０に半導体素子１１を実装した後は、蓋体２２で半導体素子１１を封止している。半導体素子１１が封止された高周波用パッケージ１０は、第２のストリップ導体１８のボール接続用パッド２３や、グランド電極１７ａに銅や半田からなるボール２４を介して、樹脂やセラミック等からなる外部接続用回路基板１２に半田等で接続するＢＧＡ法で実装している。この高周波用パッケージ１０の第２のストリップ導体１８には、ボール接続用パッド２３と信号線路ビア２０のエリアとの間に狭幅部２４を設けている。しかも、この高周波用パッケージ１０の第１の主面１３の信号線路を形成する第１のストリップ導体１６の導体長さＬ１は、誘電体基材１１の比誘電率をεｐとしたときに高周波信号の真空中の波長の２×εｐ１／２分の１以下にしている。そして、第１のストリップ導体１６の導体幅Ｗ１と、第１のストリップ導体１６とグランド導体とのギャップＧ１は、高周波信号の反射の要因となる不連続箇所がないように、一定になるようにしている。
【００２３】
【実施例】
本発明者は、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌｉｎｇ）法を用いた３次元電磁界シミュレーションによって本発明、及び比較例に係る高周波用パッケージの実装構造における伝送特性を計算した。
実施例１のシミュレーションモデルには、高周波用パッケージに、誘電体基材の比誘電率εｒ＝９．５、誘電体基材の厚さＴ１＝０．３ｍｍ、グランドビア列の間隔Ｗｐ＝１．２７ｍｍ、第１の主面の信号線路の第１のストリップ導体長さＬ１＝０．４５ｍｍ、第１のストリップ導体幅Ｗ１＝０．２５ｍｍ、第１のストリップ導体とグランド導体とのギャップＧ１＝０．２１ｍｍ、第２の主面の信号線路の第２のストリップ導体長さＬ２＝０．２８ｍｍ、Ｌ３＝０．２ｍｍ、Ｌ４＝０．４ｍｍ、第２のストリップ導体幅Ｗ２＝０．２８ｍｍ、Ｗ３＝０．１ｍｍ、Ｗ４＝０．４ｍｍ、第２のストリップ導体とグランド導体とのギャップＧ２＝０．３ｍｍからなるものを用いた。また、外部接続用回路基板には、信号線路の両側にグランドビア列を形成したグランド付コプレナウェーブガイド構造で、誘電体材料の比誘電率εｒ＝３．３８、基板厚さＴ２＝０．２ｍｍ、長さＬ５＝２．８ｍｍ、グランドビア列の間隔１ｍｍ、ストリップ導体幅０．４ｍｍ、ストリップ導体とグランド導体とのギャップ０．１２ｍｍからなるものを用いた。
【００２４】
上記の高周波用パッケージを上記の外部接続用回路基板に実装したシミュレーションモデルは、半導体素子の搭載位置に比誘電率９．５、厚さ０．２ｍｍ、長さ２ｍｍの誘電体材料を用いたマイクロストリップライン構造体を実装し、このマイクロストリップライン構造体の信号線路と、高周波用パッケージの第１のストリップ導体とを断面視して２５μｍ角のボンディングワイヤ２本で接続した。この時、マイクロストリップライン構造体の下面側のグランド電極と、高周波用パッケージのグランド電極は接続された状態となっている。
【００２５】
一方、外部接続用回路基板も上記のマイクロストリップライン構造体と同じマイクロストリップ線路で、このマイクロストリップ線路の信号線路と、外部接続用回路基板のグランド付コプレナウェーブガイドのストリップ導体のみに、断面視して２５μｍ角のボンディングワイヤ２本で接続した。そして、このマイクロストリップ線路及び外部接続用回路基板の下面側グランド電極は、共通とした。これらそれぞれのマイクロストリップライン構造体には、１００μｍの隙間をあけてワイヤーボンドを行った。シミュレーション実施のための電界は、それぞれのマイクロストリップライン構造体に印加した。
【００２６】
実施例２のシミュレーションモデルは、実施例１とＷ１と、Ｗ３のパラメータのみが異なっており、Ｗ１＝０．３５ｍｍ、Ｗ３＝０．２８ｍｍとしている。
実施例３のシミュレーションモデルは、実施例１とＷ１のパラメータのみが異なっており、Ｗ１＝０．３５ｍｍとしている。
比較例のシミュレーションモデルは、実施例１とＷ３のパラメータのみが異なっており、Ｗ３＝０．２８ｍｍとしている。
【００２７】
図３（Ａ）、（Ｂ）を参照して、本発明の実施例１、２、３、及び、比較例の高周波用パッケージの実装構造の伝送特性のシミュレーション結果を説明する。ここに、図３（Ａ）は伝送特性のうちの反射特性Ｓ１１を示し、図３（Ｂ）は伝送特性のうちの通過特性Ｓ２１を示す。実施例１、２では、比較例に比べて、周波数１５ＧＨｚから４０ＧＨｚの高周波数の範囲で反射特性Ｓ１１が−１ｄＢから−３ｄＢ程度改善し、通過特性Ｓ２１も０．１ｄＢから０．５ｄＢ程度改善している。更に、実施例１と実施例２の両方を施した実施例３では、単に両者の効果が単純に相加的に現れるのではなく、特に２５ＧＨｚから３８ＧＨｚの高周波数の範囲で相乗的に現れ、比較例に比べて−７ｄＢ程度と著しく反射特性Ｓ１１が改善されている。
【００２８】
【発明の効果】
請求項１記載の高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設けるので、第２のストリップ導体のボールパッドを広くすることで発生する特性インピーダンスの低下を、狭幅部によってインダクタンス成分を形成して容量を補償して特性インピーダンスの整合を図り、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、外部接続用回路基板にＢＧＡ法で容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、しかも、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。
【００２９】
請求項２記載の高周波用パッケージの実装構造は、請求項１記載の高周波用パッケージの実装構造と同様であって、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くするので、接続部での高周波信号の反射を小さくでき、更に、高周波信号の反射の要因となる不連続箇所をなくすことができる。しかも、外部接続用回路基板に容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、従来の一般的な表面実装部品と同じプロセスで実装可能であり、外部接続用回路基板を安価に実装できる。第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないで特性インピーダンスの低減を図り、微細配線を阻害しない。また、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにして、信号線路の特性インピーダンスの低下による影響を小さくして特性インピーダンスの不整合を抑え、反射を小さくすることができる。
【００３０】
請求項３記載の高周波用パッケージの実装構造は、請求項１又は２記載の高周波用パッケージの実装構造と同様であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設け、しかも、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くするので、第２のストリップ導体のボールパッドを広くすることで発生する特性インピーダンスの低下を、狭幅部によってインダクタンス成分を形成して容量を補償して特性インピーダンスの整合を図り、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、外部接続用回路基板にＢＧＡ法で容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、しかも、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。しかも、接続部での高周波信号の反射を小さくでき、更に、高周波信号の反射の要因となる不連続箇所をなくすことができる。また、第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないで特性インピーダンスの低減を図り、微細配線を阻害しない。更に、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにして、信号線路の特性インピーダンスの低下による影響を小さくして特性インピーダンスの不整合を抑え、反射を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る高周波用パッケージの実装構造の部分拡大断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同高周波用パッケージの実装構造の説明図である。
【図３】（Ａ）、（Ｂ）はそれぞれ本発明の実施例１、２、３、及び、比較例の高周波用パッケージの実装構造の伝送特性のシミュレーション結果の説明図である。
【符号の説明】
１０：高周波用パッケージ、１１：半導体素子、１２：外部接続用回路基板、１３：第１の主面、１４：第２の主面、１５：誘電体基材、１６：第１のストリップ導体、１７、１７ａ：グランド電極、１８：第２のストリップ導体、１９：グランドビア、２０：信号線路ビア、２１：ボンディングワイヤ、２２：蓋体、２３：ボール接続用パッド、２４：ボール、２５：狭幅部、２６：ワイヤボンド用パッド
【発明が属する技術分野】
本発明は、半導体素子が実装された高周波用パッケージと外部接続用回路基板との実装構造に関し、より詳細には、ＢＧＡタイプの高周波用パッケージの外部接続用回路基板への実装時に生じる１５ＧＨｚ以上の高周波信号の伝送特性の劣化を抑制できる高周波用パッケージの実装構造に関する。
【０００２】
【従来の技術】
従来、高周波用パッケージは、マイクロ波やミリ波の高周波の信号を取り扱うためのパッケージとして広く用いられている。この高周波用パッケージには、半導体素子が実装されて蓋体等で封止される。そして、高周波用パッケージには、外部接続用回路基板に他の表面実装部品と同時に半田リフロー実装ができるように、表面実装タイプのものがある。高周波用パッケージを表面実装するためには、例えば、高周波用パッケージの入出力端子を、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）、４２アロイ（Ｆｅ−Ｎｉ系合金）等の金属からなるリードにしたリードタイプや、半田や、銅をボールにしたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプ、あるいは、接合部に半田用の領域を設けたＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプ等がある。これらのタイプによる実装では、他の表面実装対応部品と同時に半田リフロー等によって極めて容易に高周波用パッケージを外部接続用回路基板に実装することができる。
【０００３】
しかしながら、高周波の信号を取り扱うような高周波用パッケージは、外部接続用回路基板に表面実装するときに、高周波領域での伝送特性が劣化しやすく、特に、１５ＧＨｚ以上の周波数領域になると、劣化の度合いが著しくなる問題がある。
【０００４】
そこで、前述の問題を解決することを目的に、外部接続用回路基板には、高周波用パッケージが実装されたときに、多層構造の高周波用パッケージの上、下層の信号線路が接続する領域に相当する外部接続用回路基板の領域に、高周波用パッケージや、外部接続用回路基板よりも誘電率の小さい材料を使って、実装部分の高周波伝送損失を抑制する構造が提案されている（例えば、特許文献１参照）。また、高周波用パッケージには、半導体素子と高周波用パッケージを電気的に接続するためのボンディングワイヤのインダクタンスを補償するために、信号線路のストリップ導体の幅を大きくして、容量成分をボンディングワイヤ接続箇所の近傍に設けることが提案されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平１１−３１２８５６号公報（第１−６頁、第１図）
【特許文献２】
実開平２−１２３１０２号公報（第１−８頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したような従来の高周波用パッケージの実装構造は、次のような問題がある。
（１）実装部分の高周波伝送損失を抑制するために、外部接続用回路基板の一部に高周波用パッケージや、外部接続用回路基板よりも誘電率の小さい材料を使う方法では、外部接続用回路基板を作製するのに特殊で且つ複雑な加工が必要となり、高価となる。
【０００７】
（２）また、この高周波用パッケージを外部接続用回路基板に接続する方法では、両者の信号線路を構成するストリップ導体と、グランド導体とを厳しく制御して接続しなければ低損失な接続はできない。仮に、半田リフロー前に高周波用パッケージを外部接続用回路基板に精度よく配置したとしても、半田リフロー炉内で半田が溶融したときに、高周波用パッケージと外部接続用回路基板との位置がずれることがある。この場合、接続部での特性インピーダンスが大きくずれ、接続部での高周波信号の反射が大きくなり、低損失伝送ができなくなる。
【０００８】
（３）通常、半導体素子と高周波用パッケージとの接続は、直径２５μｍ程度のボンディングワイヤで行われる場合が多い。しかしながら、半導体素子と高周波用パッケージとの接続箇所は、ボンディングワイヤのインダクタンスの影響で、特性インピーダンスが高くなり、１５ＧＨｚ以上の高周波数になると反射の影響が大きくなる。また、反射の影響は、周波数が高くなればなるほど大きくなる。しかしながら、このボンディングワイヤのインダクタンスを補償するのに、信号線路のストリップ導体のボンディングワイヤ実装付近の幅を大きくして容量部を形成する方法では、隣の線路の影響を受けて、高周波信号の劣化の一因になっている。特に、近年のパッケージの小型化のために微細配線の要求が強く複数の信号線路が形成されている高周波用パッケージであって、信号線路が近接している場合は、大きくした信号線路の容量形成部分どうしが悪影響するばかりでなく、近接した信号線路を形成することが困難となる。また、半導体素子付近の配線は、微細化が要求される場合が多く、容量部形成は不可能になる。
【０００９】
本発明は、かかる事情に鑑みてなされたものであって、高周波用パッケージの外部接続用回路基板への実装が極めて容易にでき、外部接続用回路基板に特別の加工を施すことなく、従来からの一般的な表面実装部品と同じプロセスで実装可能で、しかも、１５ＧＨｚ以上の高周波数においても、半導体素子と高周波用パッケージのボンディングワイヤの影響を、配線の微細化に対応した状態で補償し、実装時の伝送損失が極めて小さい高周波用パッケージの実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的に沿う本発明に係る高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設ける。
【００１１】
これにより、第２のストリップ導体のＢＧＡ用ボール取り付け用ボールパッドをボールの接合強度を上げるために広くしなければならないことによって発生する容量形成による特性インピーダンスの低下を、第２のストリップ導体の一部に設ける狭幅部によってインダクタンス成分を形成して容量を補償することで、特性インピーダンスの整合を図ることができ、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、外部接続用回路基板にＢＧＡ法で容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、しかも、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。
【００１２】
前記目的に沿う本発明に係る高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くする。
【００１３】
これにより、ボンディングワイヤによるインダクタンスを補償するために、第１の主面の信号線路の特性インピーダンスを低減したので、接続部での高周波信号の反射を小さくでき、更に、第１のストリップ導体の導体幅を一定、すなわち、第１のストリップ導体とグランド導体間のギャップも一定になるようにすることで、高周波信号の反射の要因となる不連続箇所をなくすことができる。しかも、外部接続用回路基板にＢＧＡ法で実装して容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。特性インピーダンスの低減方法は、第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないことで微細配線を阻害しない。また、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにすると、信号線路の特性インピーダンスの低下による影響が大きくなってきて、特性インピーダンスの不整合が生じ、反射が大きくなる。
【００１４】
前記目的に沿う本発明に係る高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設け、しかも、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くする。
【００１５】
これにより、第２のストリップ導体のＢＧＡ用ボール取り付け用ボールパッドをボールの接合強度を上げるために広くしなければならないことによって発生する容量形成による特性インピーダンスの低下を、第２のストリップ導体の一部に設ける狭幅部によってインダクタンス成分を形成して容量を補償することで、特性インピーダンスの整合を図ることができ、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、ボンディングワイヤによるインダクタンスを補償するために、第１の主面の信号線路の特性インピーダンスを低減したので、接続部での高周波信号の反射を小さくでき、更に、第１のストリップ導体の導体幅を一定、すなわち、第１のストリップ導体とグランド導体間のギャップも一定になるようにすることで、高周波信号の反射の要因となる不連続箇所をなくすことができる。しかも、外部接続用回路基板にＢＧＡ法で実装して容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。特性インピーダンスの低減方法は、第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないことで微細配線を阻害しない。また、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにすると、信号線路の特性インピーダンスの低下による影響が大きくなってきて、特性インピーダンスの不整合が生じ、反射が大きくなる。
【００１６】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る高周波用パッケージの実装構造の部分拡大断面図、図２（Ａ）、（Ｂ）はそれぞれ同高周波用パッケージの実装構造の説明図である。
【００１７】
図１、図２（Ａ）、（Ｂ）を参照しながら、高周波用パッケージ１０に半導体素子１１を搭載した後、外部接続用回路基板１２に実装する高周波用パッケージ１０の実装構造を説明する。ここで、図１は、本発明の一実施の形態に係る高周波用パッケージ１０の実装構造の部分拡大断面図を示し、図２（Ａ）は、同高周波用パッケージ１０の表面の第１の主面１３の部分拡大平面図、図２（Ｂ）は、同高周波用パッケージ１０の裏面の第２の主面１４の部分拡大平面図を示す。本発明の一実施の形態に係る高周波用パッケージ１０の実装構造に使用される高周波用パッケージ１０は、セラミックや樹脂等からなる誘電体基材１５の表面の第１の主面１３に、第１のストリップ導体１６がグランド電極１７、１７ａを両側と裏側に配置するグランド電極付コプレナーウェーブガイドの信号線路が形成されている。また、高周波用パッケージ１０は、誘電体基材１５の裏面の第２の主面１４に、第２のストリップ導体１８がグランド電極１７ａ、１７を両側と裏側に配置するグランド電極付コプレナーウェーブガイドの信号線路が形成されている。そして、高周波用パッケージ１０は、表、裏面のグランド電極１７、１７ａを接続するために、第１及び第２のストリップ導体１６、１８の両側に、誘電体基材１１の比誘電率をεｐとしたときに高周波信号の真空中の波長の２×εｐ１／２分の１以下の間隔Ｗｐで整列するブランドビア１９を有している。また、高周波用パッケージ１０は、第１のストリップ導体１６と第２のストリップ導体１８を接続するための信号線路ビア２０を有している。
【００１８】
本発明の一実施の形態に係る高周波用パッケージ１０の実装構造は、前記の高周波用パッケージ１０の第１の主面１３に半導体素子１１を搭載し、半導体素子１１と第１のストリップ導体１６や、半導体素子１１とグランド電極１７の間をボンディングワイヤ２１を用いて接続している。高周波用パッケージ１０に半導体素子１１を実装した後は、セラミック、樹脂、あるいは金属等からなる蓋体２２で半導体素子１１を封止している。半導体素子１１が封止された高周波用パッケージ１０は、高周波用パッケージ１０の第２の主面１４に設けられた第２のストリップ導体１８のボール接続用パッド２３や、グランド電極１７ａに予めＡｇ−Ｃｕろう等で接着した銅からなるボール２４や、高温半田からなるボール２４を介して、樹脂やセラミック等からなる外部接続用回路基板１２に低温半田等で接続するＢＧＡ法で実装している。この第２のストリップ導体１８の幅は、指定された特性インピーダンスを、例えば、５０Ωになるように、両側のグランド電極１７ａとのギャップや、誘電体基材１５の厚みを考慮して設定している。この時、ボール接続用パッド２３や、信号線路ビア２０のためのエリアを形成しなければならない場合には、その部分で容量が形成され、特性インピーダンスにずれが発生するので、それぞれの大きさは、最小限にすることが必要である。
【００１９】
この高周波用パッケージ１０の第２のストリップ導体１８には、ボール接続用パッド２３と信号線路ビア２０のエリアとの間に狭幅部２５を設けている。これにより、ボール２４の接続強度を高めるためにボール接続用パッド２３を広くしたことによる第２のストリップ導体１８のボール接続用パッド２３部分の特性インピーダンスの低下を、狭幅部２５を設けることで狭幅部２５にインダクタンス成分を設けて狭幅部２５部分の特性インピーダンスを高くすることによって補償している。
【００２０】
次いで、本発明の一実施の形態に係る高周波用パッケージ１０の他の実装構造は、前記の高周波用パッケージ１０に半導体素子１１を搭載し、半導体素子１１と第１のストリップ導体１６や、半導体素子１１とグランド電極１７の間をボンディングワイヤ２１で接続している。高周波用パッケージ１０に半導体素子１１を実装した後は、蓋体２２で半導体素子１１を封止している。半導体素子１１が封止された高周波用パッケージ１０は、第２のストリップ導体１８のボール接続用パッド２３に半田や銅からなるボール２４を介して、樹脂やセラミック等からなる外部接続用回路基板１２に半田等で接続するＢＧＡ法で実装している。そして、第１の主面１３の信号線路の特性インピーダンスは、低くなるようにしてある。これにより、ボンディングワイヤ２１によるインダクタンスを補償し、接続部での高周波信号の反射を小さくする。また、第１のストリップ導体１６の導体幅Ｗ１と、第１のストリップ導体１６とグランド導体とのギャップＧ１は、高周波信号の反射の要因となる不連続箇所がないように、一定になるようにしている。この場合の、特性インピーダンスの低減方法は、第１のストリップ導体１６の導体幅Ｗ１を太くする、及び／又は、ギャップＧ１を小さくしている。しかしながら、第１のストリップ導体１６の導体幅Ｗ１と２×ギャップＧ１を加えた幅は、微細配線化を阻害するのを防止するために大きくしないことが必要である。更に、この高周波用パッケージ１０の第１の主面１３の信号線路を形成する第１のストリップ導体１６の導体長さＬ１は、誘電体基材１１の比誘電率をεｐとしたときに高周波信号の真空中の波長の２×εｐ１／２分の１以下にしている。こうすることによって、特性インピーダンス低下による特性インピーダンスの不整合の影響を抑えることができる。
【００２１】
なお、半導体素子１１の下面は、通常、グランド面を形成しているので、半導体素子１１が搭載される高周波用パッケージ１０のダイアタッチ部は、グランド電極１７を延長させて形成するのがよい。この場合には、半導体素子１１からグランド電極１７へのボンディングワイヤ２１の接続を省略することができる。また、高周波用パッケージ１０には、半導体素子１１が搭載させる部位にキャビティ部を設けて、半導体素子１１を搭載した時に半導体素子１１のワイヤボンド用パッド２６の高さが高周波用パッケージ１０の表面の高さに近づくようにしてボンディングワイヤ２１を水平に、できるだけボンディングワイヤ２１の長さを短くなるように接続することで、ボンディングワイヤ２１のインダクタンスを減少させることができ、高周波伝送特性を向上させることができる。
【００２２】
次いで、本発明の一実施の形態に係る高周波用パッケージ１０の更に他の実装構造は、前記の高周波用パッケージ１０に半導体素子１１を搭載し、半導体素子１１と第１のストリップ導体１６や、半導体素子１１とグランド電極１７の間をボンディングワイヤ２１で接続している。高周波用パッケージ１０に半導体素子１１を実装した後は、蓋体２２で半導体素子１１を封止している。半導体素子１１が封止された高周波用パッケージ１０は、第２のストリップ導体１８のボール接続用パッド２３や、グランド電極１７ａに銅や半田からなるボール２４を介して、樹脂やセラミック等からなる外部接続用回路基板１２に半田等で接続するＢＧＡ法で実装している。この高周波用パッケージ１０の第２のストリップ導体１８には、ボール接続用パッド２３と信号線路ビア２０のエリアとの間に狭幅部２４を設けている。しかも、この高周波用パッケージ１０の第１の主面１３の信号線路を形成する第１のストリップ導体１６の導体長さＬ１は、誘電体基材１１の比誘電率をεｐとしたときに高周波信号の真空中の波長の２×εｐ１／２分の１以下にしている。そして、第１のストリップ導体１６の導体幅Ｗ１と、第１のストリップ導体１６とグランド導体とのギャップＧ１は、高周波信号の反射の要因となる不連続箇所がないように、一定になるようにしている。
【００２３】
【実施例】
本発明者は、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌｉｎｇ）法を用いた３次元電磁界シミュレーションによって本発明、及び比較例に係る高周波用パッケージの実装構造における伝送特性を計算した。
実施例１のシミュレーションモデルには、高周波用パッケージに、誘電体基材の比誘電率εｒ＝９．５、誘電体基材の厚さＴ１＝０．３ｍｍ、グランドビア列の間隔Ｗｐ＝１．２７ｍｍ、第１の主面の信号線路の第１のストリップ導体長さＬ１＝０．４５ｍｍ、第１のストリップ導体幅Ｗ１＝０．２５ｍｍ、第１のストリップ導体とグランド導体とのギャップＧ１＝０．２１ｍｍ、第２の主面の信号線路の第２のストリップ導体長さＬ２＝０．２８ｍｍ、Ｌ３＝０．２ｍｍ、Ｌ４＝０．４ｍｍ、第２のストリップ導体幅Ｗ２＝０．２８ｍｍ、Ｗ３＝０．１ｍｍ、Ｗ４＝０．４ｍｍ、第２のストリップ導体とグランド導体とのギャップＧ２＝０．３ｍｍからなるものを用いた。また、外部接続用回路基板には、信号線路の両側にグランドビア列を形成したグランド付コプレナウェーブガイド構造で、誘電体材料の比誘電率εｒ＝３．３８、基板厚さＴ２＝０．２ｍｍ、長さＬ５＝２．８ｍｍ、グランドビア列の間隔１ｍｍ、ストリップ導体幅０．４ｍｍ、ストリップ導体とグランド導体とのギャップ０．１２ｍｍからなるものを用いた。
【００２４】
上記の高周波用パッケージを上記の外部接続用回路基板に実装したシミュレーションモデルは、半導体素子の搭載位置に比誘電率９．５、厚さ０．２ｍｍ、長さ２ｍｍの誘電体材料を用いたマイクロストリップライン構造体を実装し、このマイクロストリップライン構造体の信号線路と、高周波用パッケージの第１のストリップ導体とを断面視して２５μｍ角のボンディングワイヤ２本で接続した。この時、マイクロストリップライン構造体の下面側のグランド電極と、高周波用パッケージのグランド電極は接続された状態となっている。
【００２５】
一方、外部接続用回路基板も上記のマイクロストリップライン構造体と同じマイクロストリップ線路で、このマイクロストリップ線路の信号線路と、外部接続用回路基板のグランド付コプレナウェーブガイドのストリップ導体のみに、断面視して２５μｍ角のボンディングワイヤ２本で接続した。そして、このマイクロストリップ線路及び外部接続用回路基板の下面側グランド電極は、共通とした。これらそれぞれのマイクロストリップライン構造体には、１００μｍの隙間をあけてワイヤーボンドを行った。シミュレーション実施のための電界は、それぞれのマイクロストリップライン構造体に印加した。
【００２６】
実施例２のシミュレーションモデルは、実施例１とＷ１と、Ｗ３のパラメータのみが異なっており、Ｗ１＝０．３５ｍｍ、Ｗ３＝０．２８ｍｍとしている。
実施例３のシミュレーションモデルは、実施例１とＷ１のパラメータのみが異なっており、Ｗ１＝０．３５ｍｍとしている。
比較例のシミュレーションモデルは、実施例１とＷ３のパラメータのみが異なっており、Ｗ３＝０．２８ｍｍとしている。
【００２７】
図３（Ａ）、（Ｂ）を参照して、本発明の実施例１、２、３、及び、比較例の高周波用パッケージの実装構造の伝送特性のシミュレーション結果を説明する。ここに、図３（Ａ）は伝送特性のうちの反射特性Ｓ１１を示し、図３（Ｂ）は伝送特性のうちの通過特性Ｓ２１を示す。実施例１、２では、比較例に比べて、周波数１５ＧＨｚから４０ＧＨｚの高周波数の範囲で反射特性Ｓ１１が−１ｄＢから−３ｄＢ程度改善し、通過特性Ｓ２１も０．１ｄＢから０．５ｄＢ程度改善している。更に、実施例１と実施例２の両方を施した実施例３では、単に両者の効果が単純に相加的に現れるのではなく、特に２５ＧＨｚから３８ＧＨｚの高周波数の範囲で相乗的に現れ、比較例に比べて−７ｄＢ程度と著しく反射特性Ｓ１１が改善されている。
【００２８】
【発明の効果】
請求項１記載の高周波用パッケージの実装構造は、誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の誘電体基材内波長の１／２以内の間隔でグランド電極内にグランドビア列が形成された高周波用パッケージの第１の主面に半導体素子を搭載してボンディングワイヤで接続し、第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設けるので、第２のストリップ導体のボールパッドを広くすることで発生する特性インピーダンスの低下を、狭幅部によってインダクタンス成分を形成して容量を補償して特性インピーダンスの整合を図り、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、外部接続用回路基板にＢＧＡ法で容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、しかも、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。
【００２９】
請求項２記載の高周波用パッケージの実装構造は、請求項１記載の高周波用パッケージの実装構造と同様であって、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くするので、接続部での高周波信号の反射を小さくでき、更に、高周波信号の反射の要因となる不連続箇所をなくすことができる。しかも、外部接続用回路基板に容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、従来の一般的な表面実装部品と同じプロセスで実装可能であり、外部接続用回路基板を安価に実装できる。第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないで特性インピーダンスの低減を図り、微細配線を阻害しない。また、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにして、信号線路の特性インピーダンスの低下による影響を小さくして特性インピーダンスの不整合を抑え、反射を小さくすることができる。
【００３０】
請求項３記載の高周波用パッケージの実装構造は、請求項１又は２記載の高周波用パッケージの実装構造と同様であって、第２の主面の信号線路を形成する第２のストリップ導体の一部に狭幅部を設け、しかも、第１の主面の信号線路を形成する第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２以下にし、第１のストリップ導体の導体幅と、第１のストリップ導体とグランド導体とのギャップを一様にしたままで第１の主面の信号線路の特性インピーダンスを低くするので、第２のストリップ導体のボールパッドを広くすることで発生する特性インピーダンスの低下を、狭幅部によってインダクタンス成分を形成して容量を補償して特性インピーダンスの整合を図り、パッケージと外部接続用回路基板との接続部での高周波信号の反射の少ない低損失伝送が可能となる。また、外部接続用回路基板にＢＧＡ法で容易に接続でき、外部接続用回路基板に特別の加工を施こすことなく、しかも、従来の一般的な表面実装部品と同じプロセスで実装可能であるので、外部接続用回路基板を安価なものにすることができる。しかも、接続部での高周波信号の反射を小さくでき、更に、高周波信号の反射の要因となる不連続箇所をなくすことができる。また、第１のストリップ導体の導体幅を大きくするか、ギャップを小さくするかし、しかしながら導体幅＋２×ギャップは広げないで特性インピーダンスの低減を図り、微細配線を阻害しない。更に、第１のストリップ導体の長さを高周波信号の誘電体基材内波長の１／２を超えるようにして、信号線路の特性インピーダンスの低下による影響を小さくして特性インピーダンスの不整合を抑え、反射を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る高周波用パッケージの実装構造の部分拡大断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ同高周波用パッケージの実装構造の説明図である。
【図３】（Ａ）、（Ｂ）はそれぞれ本発明の実施例１、２、３、及び、比較例の高周波用パッケージの実装構造の伝送特性のシミュレーション結果の説明図である。
【符号の説明】
１０：高周波用パッケージ、１１：半導体素子、１２：外部接続用回路基板、１３：第１の主面、１４：第２の主面、１５：誘電体基材、１６：第１のストリップ導体、１７、１７ａ：グランド電極、１８：第２のストリップ導体、１９：グランドビア、２０：信号線路ビア、２１：ボンディングワイヤ、２２：蓋体、２３：ボール接続用パッド、２４：ボール、２５：狭幅部、２６：ワイヤボンド用パッド
Claims (3)
- 誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの前記信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の前記誘電体基材内波長の１／２以内の間隔で前記グランド電極内にグランドビア列が形成された高周波用パッケージの前記第１の主面に半導体素子を搭載してボンディングワイヤで接続し、前記第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、
前記第２の主面の信号線路を形成する前記第２のストリップ導体の一部に狭幅部を設けることを特徴とする高周波用パッケージの実装構造。 - 誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの前記信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の前記誘電体基材内波長の１／２以内の間隔で前記グランド電極内にグランドビア列が形成された高周波用パッケージの前記第１の主面に半導体素子を搭載してボンディングワイヤで接続し、前記第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、
前記第１の主面の信号線路を形成する前記第１のストリップ導体の長さを前記高周波信号の前記誘電体基材内波長の１／２以下にし、前記第１のストリップ導体の導体幅と、該第１のストリップ導体とグランド導体とのギャップを一様にしたままで前記第１の主面の信号線路の特性インピーダンスを低くすることを特徴とする高周波用パッケージの実装構造。 - 誘電体基材の表面の第１の主面と裏面の第２の主面に設けられる信号線路がグランド電極付きコプレナーウェーブガイドからなり、それぞれの前記信号線路を形成する第１と第２のストリップ導体の両側に高周波信号の前記誘電体基材内波長の１／２以内の間隔で前記グランド電極内にグランドビア列が形成された高周波用パッケージの前記第１の主面に半導体素子を搭載してボンディングワイヤで接続し、前記第２の主面を外部接続用回路基板にＢＧＡ法で実装する高周波用パッケージの実装構造であって、
前記第２の主面の信号線路を形成する前記第２のストリップ導体の一部に狭幅部を設け、しかも、前記第１の主面の信号線路を形成する前記第１のストリップ導体の長さを前記高周波信号の前記誘電体基材内波長の１／２以下にし、前記第１のストリップ導体の導体幅と、該第１のストリップ導体とグランド導体とのギャップを一様にしたままで前記第１の主面の信号線路の特性インピーダンスを低くすることを特徴とする高周波用パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002354503A JP2004186606A (ja) | 2002-12-06 | 2002-12-06 | 高周波用パッケージの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002354503A JP2004186606A (ja) | 2002-12-06 | 2002-12-06 | 高周波用パッケージの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186606A true JP2004186606A (ja) | 2004-07-02 |
Family
ID=32755470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002354503A Pending JP2004186606A (ja) | 2002-12-06 | 2002-12-06 | 高周波用パッケージの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186606A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013069730A (ja) * | 2011-09-21 | 2013-04-18 | Kyocer Slc Technologies Corp | 配線基板 |
| WO2022070856A1 (ja) | 2020-09-30 | 2022-04-07 | 京セラ株式会社 | 配線基体および電子装置 |
-
2002
- 2002-12-06 JP JP2002354503A patent/JP2004186606A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013069730A (ja) * | 2011-09-21 | 2013-04-18 | Kyocer Slc Technologies Corp | 配線基板 |
| WO2022070856A1 (ja) | 2020-09-30 | 2022-04-07 | 京セラ株式会社 | 配線基体および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436056B2 (en) | Electronic component package | |
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| EP3477693A1 (en) | High-frequency ceramic substrate and high-frequency semiconductor element housing package | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| JP4656212B2 (ja) | 接続方法 | |
| US7613009B2 (en) | Electrical transition for an RF component | |
| US6936921B2 (en) | High-frequency package | |
| JP2004186606A (ja) | 高周波用パッケージの実装構造 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP2002299502A (ja) | 高周波半導体素子収納用パッケージ | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP4108099B2 (ja) | 電子部品のパッケージ | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JP2004214584A (ja) | 高周波用パッケージ | |
| JP6352839B2 (ja) | 高周波パッケージ | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP2001185918A (ja) | 高周波用配線基板 | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
| JP2007027518A (ja) | 高周波回路モジュール及び積層型高周波回路モジュール | |
| JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
| JP2001284490A (ja) | 高周波接地構造 | |
| JP2000188361A (ja) | 高周波用配線基板およびその実装構造 |