JP2661570B2 - 高周波装置 - Google Patents
高周波装置Info
- Publication number
- JP2661570B2 JP2661570B2 JP6310733A JP31073394A JP2661570B2 JP 2661570 B2 JP2661570 B2 JP 2661570B2 JP 6310733 A JP6310733 A JP 6310733A JP 31073394 A JP31073394 A JP 31073394A JP 2661570 B2 JP2661570 B2 JP 2661570B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frequency
- circuit
- frequency circuit
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Description
【０００１】
【産業上の利用分野】本発明は小型化を目的として多層
基板上に高密度配線された高周波帯電力増幅器など、高
周波信号を処理する高周波装置に関するものである。
基板上に高密度配線された高周波帯電力増幅器など、高
周波信号を処理する高周波装置に関するものである。
【０００２】
【従来の技術】従来の高周波装置としては、例えば特開
昭６３−１０２４０６号公報に、高周波回路の一部を第
２の基板上に構成し、第２の基板とは誘電率の異なる第
１の基板上に第２の基板を実装して装置全体の小型化を
図ったミキサ回路が開示されている。このことを高周波
帯電力増幅器に適用すると図２に示すようになる。
昭６３−１０２４０６号公報に、高周波回路の一部を第
２の基板上に構成し、第２の基板とは誘電率の異なる第
１の基板上に第２の基板を実装して装置全体の小型化を
図ったミキサ回路が開示されている。このことを高周波
帯電力増幅器に適用すると図２に示すようになる。
【０００３】図２は高周波帯電力増幅器の第１の従来例
の構造を示す図であり、同図（ａ）は斜視図、同図
（ｂ）は断面図である。図２において、接地電位のベー
ス筐体２１上には高密度配線が可能な多層基板（ガラス
・エポキシ多層基板）からなる第１の基板２２が取り付
けられている。第１の基板２２上には、高周波帯電力増
幅器として低雑音の電力増幅素子２４が取り付けられ、
さらに、電力増幅素子２４の出力側のインピーダンスの
整合を行う出力側整合線路２５と、電力増幅素子２４に
電力を供給するための入力側バイアス供給線路２７及び
出力側バイアス供給線路２８と、インピーダンスが５０
Ωの入力側線路２９及び出力側線路３０とが形成されて
いる。第１の基板２２のベース筐体２１と接触している
裏面は、表面がはんだメッキされた銅などの導電体で覆
われている。
の構造を示す図であり、同図（ａ）は斜視図、同図
（ｂ）は断面図である。図２において、接地電位のベー
ス筐体２１上には高密度配線が可能な多層基板（ガラス
・エポキシ多層基板）からなる第１の基板２２が取り付
けられている。第１の基板２２上には、高周波帯電力増
幅器として低雑音の電力増幅素子２４が取り付けられ、
さらに、電力増幅素子２４の出力側のインピーダンスの
整合を行う出力側整合線路２５と、電力増幅素子２４に
電力を供給するための入力側バイアス供給線路２７及び
出力側バイアス供給線路２８と、インピーダンスが５０
Ωの入力側線路２９及び出力側線路３０とが形成されて
いる。第１の基板２２のベース筐体２１と接触している
裏面は、表面がはんだメッキされた銅などの導電体で覆
われている。
【０００４】また、第１の基板２２より誘電率が高く低
損失の基板（テフロン、ガラス基板等）からなり、誘電
率の制約で第１の基板２２では実現できない大きさで任
意の整合インピーダンスを実現する第２の基板２３に
は、電力増幅素子２４の入力整合回路３１がストリップ
線路によって形成されている。また、入力整合回路３１
の両端には第１の基板２２との接続を行う接続パッド３
３がそれぞれ形成されている。第２の基板２３の裏面は
第１の基板２２と同様に表面がはんだメッキされた銅な
どの導電体で全面が覆われ、さらに側面から上面の一部
の領域まで延長して形成されている。
損失の基板（テフロン、ガラス基板等）からなり、誘電
率の制約で第１の基板２２では実現できない大きさで任
意の整合インピーダンスを実現する第２の基板２３に
は、電力増幅素子２４の入力整合回路３１がストリップ
線路によって形成されている。また、入力整合回路３１
の両端には第１の基板２２との接続を行う接続パッド３
３がそれぞれ形成されている。第２の基板２３の裏面は
第１の基板２２と同様に表面がはんだメッキされた銅な
どの導電体で全面が覆われ、さらに側面から上面の一部
の領域まで延長して形成されている。
【０００５】そして、第１の基板２２上の電力増幅素子
２４の入力側には、第２の基板２３の入力整合回路３１
との接続を行うインタフェイスパッド３５が形成され、
さらに、第２の基板２３の表面積よりも大きく表面がは
んだメッキされた銅などの導電体による接地パターン３
６が形成されている。この接地パターン３６はスルーホ
ール等の手段によって、第１の基板２２の裏面と接続さ
れ、裏面がベース筐体２１と接触することで接地電位に
保たれている。
２４の入力側には、第２の基板２３の入力整合回路３１
との接続を行うインタフェイスパッド３５が形成され、
さらに、第２の基板２３の表面積よりも大きく表面がは
んだメッキされた銅などの導電体による接地パターン３
６が形成されている。この接地パターン３６はスルーホ
ール等の手段によって、第１の基板２２の裏面と接続さ
れ、裏面がベース筐体２１と接触することで接地電位に
保たれている。
【０００６】このような構成において、第１の基板２２
の接地パターン３６上に第２の基板２３を乗せ、第２の
基板２３の側面のパターンと第１の基板２２の接地パタ
ーン３６とをはんだ付けして第１の基板２２と第２の基
板２３とを一体にしていた。また、信号線の接続はリボ
ン状の導電材（リード線）あるいはワイヤによって入力
側線路２９と接続パッド３３、およびインタフェイスパ
ッド３５と接続パッド３３間を配線していた。
の接地パターン３６上に第２の基板２３を乗せ、第２の
基板２３の側面のパターンと第１の基板２２の接地パタ
ーン３６とをはんだ付けして第１の基板２２と第２の基
板２３とを一体にしていた。また、信号線の接続はリボ
ン状の導電材（リード線）あるいはワイヤによって入力
側線路２９と接続パッド３３、およびインタフェイスパ
ッド３５と接続パッド３３間を配線していた。
【０００７】このようにして、高誘電率基板を使用する
ことにより、回路全体の小型化を実現しつつ、インピー
ダンスの整合条件の改善を行っていた。
ことにより、回路全体の小型化を実現しつつ、インピー
ダンスの整合条件の改善を行っていた。
【０００８】一方、特開平５−１０２７６２号公報で
は、接続パッドを備えた第１の基板に接続パッドを備え
た第２の基板を裏返して取り付け、第１の基板の接続パ
ッドと第２の基板の接続パッドとを直接はんだ付けした
電子装置が開示されている。このことを高周波帯電力増
幅器に適用すると図３に示すようになる。
は、接続パッドを備えた第１の基板に接続パッドを備え
た第２の基板を裏返して取り付け、第１の基板の接続パ
ッドと第２の基板の接続パッドとを直接はんだ付けした
電子装置が開示されている。このことを高周波帯電力増
幅器に適用すると図３に示すようになる。
【０００９】図３は高周波帯電力増幅器の第２の従来例
の構造を示す断面図である。図３において、高密度配線
が可能な多層基板（ガラス・エポキシ多層基板）からな
る第１の基板４２上には、低雑音の電力増幅素子等が配
置されている。第１の基板４２とは誘電率の異なる基板
（テフロン、ガラス基板等）からなる第２の基板４３上
には、電力増幅素子の入力整合回路等が形成されてい
る。
の構造を示す断面図である。図３において、高密度配線
が可能な多層基板（ガラス・エポキシ多層基板）からな
る第１の基板４２上には、低雑音の電力増幅素子等が配
置されている。第１の基板４２とは誘電率の異なる基板
（テフロン、ガラス基板等）からなる第２の基板４３上
には、電力増幅素子の入力整合回路等が形成されてい
る。
【００１０】このような構成において、第１の基板４２
と第２の基板４３との接続は第２の基板４３を裏返し
て、第１の基板４２の接続パッドと第２の基板４３の接
続パッドとを直接はんだ付けしている。また、第２の基
板４３にはシールドケース４４が取り付けられ、第２の
基板４３上の入力整合回路等の不要な輻射による影響を
低減している。
と第２の基板４３との接続は第２の基板４３を裏返し
て、第１の基板４２の接続パッドと第２の基板４３の接
続パッドとを直接はんだ付けしている。また、第２の基
板４３にはシールドケース４４が取り付けられ、第２の
基板４３上の入力整合回路等の不要な輻射による影響を
低減している。
【００１１】このようにして、第１の基板４２と第２の
基板４３との空中配線をなくし、接続した部位での損失
とリアクタンス成分とを低減してインピーダンス整合の
向上を図っていた。
基板４３との空中配線をなくし、接続した部位での損失
とリアクタンス成分とを低減してインピーダンス整合の
向上を図っていた。
【００１２】
【発明が解決しようする課題】しかしながら、上記のよ
うな従来の高周波装置のうち、第１の従来例では、第２
の基板上に構成された入力整合回路と、第１の基板との
接続部位で不連続（ワイヤボンディング、リード線等に
よる配線）があるため、インピーダンス整合条件のずれ
や損失増加に起因する雑音特性の劣化がなどがあった。
また、第１の基板上の高周波回路と第２の基板上の入力
整合回路部分とが共に同一面に露出していることで、第
１の基板の高周波回路と第２の基板の入力整合回路部と
の電磁的干渉によるノイズの増加や不要発振など、動作
を不安定とする様々な要因が生じていた。そこで、それ
らを防止するために第２の基板の周りをシールドケース
によってシールドすると、部品点数の増加や構造が複雑
化し、小型化が困難となる問題があった。
うな従来の高周波装置のうち、第１の従来例では、第２
の基板上に構成された入力整合回路と、第１の基板との
接続部位で不連続（ワイヤボンディング、リード線等に
よる配線）があるため、インピーダンス整合条件のずれ
や損失増加に起因する雑音特性の劣化がなどがあった。
また、第１の基板上の高周波回路と第２の基板上の入力
整合回路部分とが共に同一面に露出していることで、第
１の基板の高周波回路と第２の基板の入力整合回路部と
の電磁的干渉によるノイズの増加や不要発振など、動作
を不安定とする様々な要因が生じていた。そこで、それ
らを防止するために第２の基板の周りをシールドケース
によってシールドすると、部品点数の増加や構造が複雑
化し、小型化が困難となる問題があった。
【００１３】一方、第２の従来例では、接続部位の連続
性によりインピーダンスの整合性や損失については改善
されるものの、第１の従来例と同様に裏返った第２の基
板からの不要輻射をシールドケースでシールドする必要
があり、部品点数の増加や構造の複雑化などで小型化が
困難となる問題があった。また、接続部位のはんだ付け
手順を考えると、はんだゴテではんだ付けするためにシ
ールドケースの一部分を切り欠く必要があり、シールド
が不十分となる問題があった。
性によりインピーダンスの整合性や損失については改善
されるものの、第１の従来例と同様に裏返った第２の基
板からの不要輻射をシールドケースでシールドする必要
があり、部品点数の増加や構造の複雑化などで小型化が
困難となる問題があった。また、接続部位のはんだ付け
手順を考えると、はんだゴテではんだ付けするためにシ
ールドケースの一部分を切り欠く必要があり、シールド
が不十分となる問題があった。
【００１４】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、回路全
体の小型化を図りつつ、部品点数の増加、構造の複雑化
を防止し、さらにシールドが不十分なことによる動作の
不安定がない高周波装置を提供することを目的とする。
る問題点を解決するためになされたものであり、回路全
体の小型化を図りつつ、部品点数の増加、構造の複雑化
を防止し、さらにシールドが不十分なことによる動作の
不安定がない高周波装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
本発明の高周波装置は、一方の面に高周波素子を有する
第１の高周波回路が配置され、全面が導電体で覆われた
他方の面が、接地電位の筐体と接触するように取り付け
られている第１の基板と、前記第１の高周波回路と電気
的に接続される第２の高周波回路が一方の面に配置さ
れ、他方の面の全面が導電体で覆われている第２の基板
とを有する高周波装置において、前記第１の基板に、側
壁が導電体で覆われ、前記第２の高周波回路を配置する
のに要する面積よりも大きく、かつ前記第２の基板の一
方の面の面積よりも小さい貫通穴を有し、 前記第２の基
板は、 前記第２の高周波回路が前記貫通穴に納まるよう
に、前記第１の基板に重ね合わされて固定されているこ
とを特徴とする。
本発明の高周波装置は、一方の面に高周波素子を有する
第１の高周波回路が配置され、全面が導電体で覆われた
他方の面が、接地電位の筐体と接触するように取り付け
られている第１の基板と、前記第１の高周波回路と電気
的に接続される第２の高周波回路が一方の面に配置さ
れ、他方の面の全面が導電体で覆われている第２の基板
とを有する高周波装置において、前記第１の基板に、側
壁が導電体で覆われ、前記第２の高周波回路を配置する
のに要する面積よりも大きく、かつ前記第２の基板の一
方の面の面積よりも小さい貫通穴を有し、 前記第２の基
板は、 前記第２の高周波回路が前記貫通穴に納まるよう
に、前記第１の基板に重ね合わされて固定されているこ
とを特徴とする。
【００１６】このとき、前記第２の高周波回路はストリ
ップ線路により形成されていてもよく、前記高周波素子
は電力増幅素子であり、前記第２の高周波回路は前記電
力増幅素子の入出力のインピーダンスを整合する整合回
路であってもよい。
ップ線路により形成されていてもよく、前記高周波素子
は電力増幅素子であり、前記第２の高周波回路は前記電
力増幅素子の入出力のインピーダンスを整合する整合回
路であってもよい。
【００１７】
【作用】上記のように構成された高周波装置では、第１
の基板に側壁が導電体で覆われた貫通穴を有し、第２の
基板は、第２の高周波回路がこの貫通穴に納まるように
第１の基板上に重ね合わされて固定される。第２の基板
の他方の面は導電体により覆われているため、第２の基
板の一方の面に形成される第２の高周波回路は接地電位
の導電体及び筐体によって囲われ、電磁的にシールドさ
れる。
の基板に側壁が導電体で覆われた貫通穴を有し、第２の
基板は、第２の高周波回路がこの貫通穴に納まるように
第１の基板上に重ね合わされて固定される。第２の基板
の他方の面は導電体により覆われているため、第２の基
板の一方の面に形成される第２の高周波回路は接地電位
の導電体及び筐体によって囲われ、電磁的にシールドさ
れる。
【００１８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１９】図１は本発明の高周波装置の構成を示す図
であり、同図（ａ）は斜視図、同図（ｂ）は断面図であ
る。図１（ａ）、（ｂ）において、接地電位のベース筐
体１上には高密度配線が可能な多層基板（ガラス・エポ
キシ多層基板）からなる第１の基板２が取り付けられて
いる。第１の基板２上には、低雑音の電力増幅素子４が
取り付けられ、第１の基板２の内層には、ストリップ線
路によって、電力増幅素子４の出力側のインピーダンス
の整合を行う出力側整合線路５、電力増幅素子４に電力
を供給するための入力側バイアス供給線路７と出力側バ
イアス供給線路８、およびインピーダンスが５０Ωの入
力側線路９と出力側線路１０とが形成されている。
であり、同図（ａ）は斜視図、同図（ｂ）は断面図であ
る。図１（ａ）、（ｂ）において、接地電位のベース筐
体１上には高密度配線が可能な多層基板（ガラス・エポ
キシ多層基板）からなる第１の基板２が取り付けられて
いる。第１の基板２上には、低雑音の電力増幅素子４が
取り付けられ、第１の基板２の内層には、ストリップ線
路によって、電力増幅素子４の出力側のインピーダンス
の整合を行う出力側整合線路５、電力増幅素子４に電力
を供給するための入力側バイアス供給線路７と出力側バ
イアス供給線路８、およびインピーダンスが５０Ωの入
力側線路９と出力側線路１０とが形成されている。
【００２０】また、第１の基板２よりも誘電率が高く、
低損失の基板（テフロン、ガラス基板等）からなり、誘
電率の制約で第１の基板２では実現できない大きさで任
意の整合インピーダンスを実現する第２の基板３には、
電力増幅素子４の入力整合回路１１がストリップ線路に
よって形成されている。
低損失の基板（テフロン、ガラス基板等）からなり、誘
電率の制約で第１の基板２では実現できない大きさで任
意の整合インピーダンスを実現する第２の基板３には、
電力増幅素子４の入力整合回路１１がストリップ線路に
よって形成されている。
【００２１】そして、第１の基板２上の電力増幅素子４
の入力側には、入力整合回路１１に要する面積よりも大
きく、第２の基板３の面積より小さい貫通穴１２があい
ており、その貫通穴１２の内壁および貫通穴１２の周辺
は、表面がはんだメッキされた銅などの導電体からなる
接地パターン１６で覆われ、接地パターン１６は第１の
基板２の裏面の導電体と接続されている。
の入力側には、入力整合回路１１に要する面積よりも大
きく、第２の基板３の面積より小さい貫通穴１２があい
ており、その貫通穴１２の内壁および貫通穴１２の周辺
は、表面がはんだメッキされた銅などの導電体からなる
接地パターン１６で覆われ、接地パターン１６は第１の
基板２の裏面の導電体と接続されている。
【００２２】入力整合回路１１が形成された第２の基板
３の裏面は第１の基板２と同様に全面を導電体で覆われ
ており、第２の基板３の入力側及び出力側の接続パッド
１３はそれぞれ第２の基板３の側面まで延長してパター
ン化されている。また、第２の基板３の、接続パッド１
３が形成された側面以外の側面にも裏面の導電体から回
り込んだ形でパターンが形成されている。
３の裏面は第１の基板２と同様に全面を導電体で覆われ
ており、第２の基板３の入力側及び出力側の接続パッド
１３はそれぞれ第２の基板３の側面まで延長してパター
ン化されている。また、第２の基板３の、接続パッド１
３が形成された側面以外の側面にも裏面の導電体から回
り込んだ形でパターンが形成されている。
【００２３】このような構成において、第１の基板２の
貫通穴１２に第２の基板３の入力整合回路１１が格納さ
れるように２つの基板を重ねあわせ、第２の基板３の側
面に形成されたパターンと、第１の基板２の貫通穴１２
周辺の接地パターン１６とを半田付けし、さらに、第２
の基板３の入力側及び出力側の接続パッド１３をそれぞ
れ第１の基板２のインタフェイスパッド１５にはんだ付
けする。よって、貫通穴１２の下部はベース筐体１にて
封鎖されているため、第２の基板３に形成された入力整
合回路１１は周囲を導電体によって囲われることにな
り、第２の基板３の入力整合回路１１を簡単にシールド
することができる。従って、高誘電率の基板を使用する
ことにより回路の小型化を図りつつ、高周波回路の電気
的特性の向上をはかることができる。
貫通穴１２に第２の基板３の入力整合回路１１が格納さ
れるように２つの基板を重ねあわせ、第２の基板３の側
面に形成されたパターンと、第１の基板２の貫通穴１２
周辺の接地パターン１６とを半田付けし、さらに、第２
の基板３の入力側及び出力側の接続パッド１３をそれぞ
れ第１の基板２のインタフェイスパッド１５にはんだ付
けする。よって、貫通穴１２の下部はベース筐体１にて
封鎖されているため、第２の基板３に形成された入力整
合回路１１は周囲を導電体によって囲われることにな
り、第２の基板３の入力整合回路１１を簡単にシールド
することができる。従って、高誘電率の基板を使用する
ことにより回路の小型化を図りつつ、高周波回路の電気
的特性の向上をはかることができる。
【００２４】なお、第２の基板３の接続パッド１３を第
１の基板２のインタフェイスパッド１５に接続するに
は、第２の基板３の側面のパターンによる水平方向での
はんだ付けの接続のみならず、はんだバンプあるいはＢ
ＧＡ（ボールグリッド・アレー）等によって２つの基板
間を垂直方向で接続してもよい。
１の基板２のインタフェイスパッド１５に接続するに
は、第２の基板３の側面のパターンによる水平方向での
はんだ付けの接続のみならず、はんだバンプあるいはＢ
ＧＡ（ボールグリッド・アレー）等によって２つの基板
間を垂直方向で接続してもよい。
【００２５】また、本実施例では第２の基板上に入力整
合回路を設けているが、入力整合回路に限らず、第１の
基板上に配置した電力増幅素子の出力側に貫通穴を設
け、第２の基板上に電力増幅素子の出力側のインピーダ
ンスを整合する出力整合線路を設けてもよい。
合回路を設けているが、入力整合回路に限らず、第１の
基板上に配置した電力増幅素子の出力側に貫通穴を設
け、第２の基板上に電力増幅素子の出力側のインピーダ
ンスを整合する出力整合線路を設けてもよい。
【００２６】また、本実施例では高周波帯電力増幅器を
例にして説明しているが、電力増幅器に限らず、ミキサ
回路、アッテネータ回路、フィルタ回路、方向性結合器
等その他の高周波回路についても本発明は適用できる。
その場合、第２の基板３に取り付ける部品の大きさに応
じてベース筐体１の一部を削る等の処置を施すことは本
発明の要旨を逸脱するものではない。
例にして説明しているが、電力増幅器に限らず、ミキサ
回路、アッテネータ回路、フィルタ回路、方向性結合器
等その他の高周波回路についても本発明は適用できる。
その場合、第２の基板３に取り付ける部品の大きさに応
じてベース筐体１の一部を削る等の処置を施すことは本
発明の要旨を逸脱するものではない。
【００２７】そして、第２の基板３上に構成する高周波
回路を本実施例のようにストリップ線路で形成すると、
第１の基板２の厚さによる制限を受けず、ベース筐体を
削るといった処置を施すことなく高周波回路を形成する
ことができる。
回路を本実施例のようにストリップ線路で形成すると、
第１の基板２の厚さによる制限を受けず、ベース筐体を
削るといった処置を施すことなく高周波回路を形成する
ことができる。
【００２８】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００２９】第１の基板に側壁が導電体で覆われた貫通
穴を有し、第２の基板は、第２の高周波回路がこの貫通
穴に納まるように第１の基板に重ね合わされて固定され
る。第２の基板の他方の面は導電体により覆われている
ため、第２の基板の一方の面に形成される第２の高周波
回路は接地電位の導電体及び筐体によって囲われ、電磁
的にシールドされる。したがって、シールドによる回路
の安定化を簡単に達成することができ、高周波回路の電
気的特性の向上をはかることができる。
穴を有し、第２の基板は、第２の高周波回路がこの貫通
穴に納まるように第１の基板に重ね合わされて固定され
る。第２の基板の他方の面は導電体により覆われている
ため、第２の基板の一方の面に形成される第２の高周波
回路は接地電位の導電体及び筐体によって囲われ、電磁
的にシールドされる。したがって、シールドによる回路
の安定化を簡単に達成することができ、高周波回路の電
気的特性の向上をはかることができる。
【００３０】また、第２の基板上の一方の面に形成され
た高周波回路をストリップ線路により形成することで、
第１の基板の厚さによる制限を受けず、筐体を削るとい
った処置を施すことなく高周波回路を形成することがで
きる。
た高周波回路をストリップ線路により形成することで、
第１の基板の厚さによる制限を受けず、筐体を削るとい
った処置を施すことなく高周波回路を形成することがで
きる。
【図１】本発明の高周波装置の構成を示す図であり、同
図（ａ）は斜視図、同図（ｂ）は断面図である。
図（ａ）は斜視図、同図（ｂ）は断面図である。
【図２】高周波帯電力増幅器の第１の従来例の構造を示
す図であり、同図（ａ）は斜視図、同図（ｂ）は断面図
である。
す図であり、同図（ａ）は斜視図、同図（ｂ）は断面図
である。
【図３】高周波帯電力増幅器の第２の従来例の構造を示
す断面図である。
す断面図である。
１ ベース筐体 ２ 第１の基板 ３ 第２の基板 ４ 電力増幅素子 ５ 出力側整合線路 ７ 入力側バイアス供給線路 ８ 出力側バイアス供給線路 ９ 入力側線路 １０ 出力側線路 １１ 入力整合回路 １２ 貫通穴 １３ 接続パッド １５ インタフェイスパッド １６ 接地パターン
Claims (3)
- 【請求項１】 一方の面に高周波素子を有する第１の高
周波回路が配置され、全面が導電体で覆われた他方の面
が、接地電位の筐体と接触するように取り付けられてい
る第１の基板と、前記第１の高周波回路 と電気的に接続される第２の高周
波回路が一方の面に配置され、他方の面の全面が導電体
で覆われている第２の基板とを有する高周波装置におい
て、 前記第１の基板に、側 壁が導電体で覆われ、前記第２の高周波回路を配置す
るのに要する面積よりも大きく、かつ前記第２の基板の
一方の面の面積よりも小さい貫通穴を有し、 前記第２の基板は、 前記第２の高周波回路 が前記貫通穴に納まるように、前
記第１の基板に重ね合わされて固定されていることを特
徴とする高周波装置。 - 【請求項２】 請求項１に記載の高周波装置において、 前記第２の高周波回路はストリップ線路により形成され
ていることを特徴とする高周波装置。 - 【請求項３】 請求項１または２に記載の高周波装置に
おいて、 前記高周波素子は電力増幅素子であり、 前記第２の高周波回路は前記電力増幅素子の入出力のイ
ンピーダンスを整合する整合回路であることを特徴とす
る高周波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6310733A JP2661570B2 (ja) | 1994-12-14 | 1994-12-14 | 高周波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6310733A JP2661570B2 (ja) | 1994-12-14 | 1994-12-14 | 高周波装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167818A JPH08167818A (ja) | 1996-06-25 |
| JP2661570B2 true JP2661570B2 (ja) | 1997-10-08 |
Family
ID=18008834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6310733A Expired - Fee Related JP2661570B2 (ja) | 1994-12-14 | 1994-12-14 | 高周波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661570B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622932B2 (en) * | 2007-09-28 | 2009-11-24 | Advantest Corporation | Measuring apparatus, and detection device |
| WO2021230108A1 (ja) * | 2020-05-14 | 2021-11-18 | 住友電気工業株式会社 | 高周波回路モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171206A (ja) * | 1983-03-17 | 1984-09-27 | Matsushita Electric Ind Co Ltd | マイクロ波回路装置 |
| JPS60261159A (ja) * | 1984-06-07 | 1985-12-24 | Matsushita Electric Ind Co Ltd | マイクロ波回路装置 |
| JPS62191202U (ja) * | 1986-05-26 | 1987-12-05 | ||
| JPH03286611A (ja) * | 1990-04-03 | 1991-12-17 | Matsushita Electric Ind Co Ltd | 高周波増幅器 |
-
1994
- 1994-12-14 JP JP6310733A patent/JP2661570B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08167818A (ja) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US6335669B1 (en) | RF circuit module | |
| EP0595346B1 (en) | Composite microwave module assembly and its connection structure | |
| EP0148083A2 (en) | Ultra-high speed semiconductor integrated circuit device having a multi-layered wiring board | |
| US6281844B1 (en) | Electrical component and an electrical circuit module having connected ground planes | |
| GB2307102A (en) | High frequency module package | |
| JP2001085569A (ja) | 高周波回路装置 | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JPS6016701A (ja) | マイクロ波プリント板回路 | |
| JP3420913B2 (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JP2008263360A (ja) | 高周波基板装置 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JPH1168029A (ja) | 半導体装置 | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JPH09252191A (ja) | 回路基板装置 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| US20230246010A1 (en) | Electronic component module, and method of manufacturing electronic component module | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JP2632100B2 (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |