JPH11330298A - 信号端子付パッケージおよびそれを用いた電子装置 - Google Patents
信号端子付パッケージおよびそれを用いた電子装置Info
- Publication number
- JPH11330298A JPH11330298A JP10128856A JP12885698A JPH11330298A JP H11330298 A JPH11330298 A JP H11330298A JP 10128856 A JP10128856 A JP 10128856A JP 12885698 A JP12885698 A JP 12885698A JP H11330298 A JPH11330298 A JP H11330298A
- Authority
- JP
- Japan
- Prior art keywords
- package
- terminal
- signal
- signal terminals
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 基体の側面に形成された信号端子と接地端子
との間の浮遊容量を小さくすることのできる信号端子付
パッケージを提供する。 【解決手段】 信号端子付パッケージを構成する基体２
の側面に、信号端子１２と接地端子１３を設け、両者の
間に凹部２１を設ける。 【効果】 信号端子と接地端子との間の浮遊容量を小さ
くして信号端子の高周波特性の劣化を防止することがで
きる。
との間の浮遊容量を小さくすることのできる信号端子付
パッケージを提供する。 【解決手段】 信号端子付パッケージを構成する基体２
の側面に、信号端子１２と接地端子１３を設け、両者の
間に凹部２１を設ける。 【効果】 信号端子と接地端子との間の浮遊容量を小さ
くして信号端子の高周波特性の劣化を防止することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は信号端子付パッケー
ジおよびそれを用いた電子装置、特に高周波の信号を使
用する通信機器に用いられる信号端子付パッケージおよ
びそれを用いた電子装置に関する。
ジおよびそれを用いた電子装置、特に高周波の信号を使
用する通信機器に用いられる信号端子付パッケージおよ
びそれを用いた電子装置に関する。
【０００２】
【従来の技術】近年の通信機器の小型化や使用周波数の
高周波化にともなって、電子装置の信号端子付パッケー
ジに設けられた信号端子と接地電極との間、あるいは複
数の信号端子間の浮遊容量による信号端子の特性劣化の
問題が大きくなってきていて、浮遊容量削減の対策が必
要となっている。
高周波化にともなって、電子装置の信号端子付パッケー
ジに設けられた信号端子と接地電極との間、あるいは複
数の信号端子間の浮遊容量による信号端子の特性劣化の
問題が大きくなってきていて、浮遊容量削減の対策が必
要となっている。
【０００３】図８に、従来の電子装置用の基板状の信号
端子付パッケージを示す。ここで、図８（ａ）は平面図
を、図８（ｂ）は図８（ａ）のＡ−Ａ断面図を、図８
（ｃ）は底面図を示している。また、図９に、図８に示
した信号端子付パッケージの端子部分の透視斜視図を示
す。
端子付パッケージを示す。ここで、図８（ａ）は平面図
を、図８（ｂ）は図８（ａ）のＡ−Ａ断面図を、図８
（ｃ）は底面図を示している。また、図９に、図８に示
した信号端子付パッケージの端子部分の透視斜視図を示
す。
【０００４】図８および図９において、信号端子付パッ
ケージ１はセラミックなどの誘電体からなる板状の基体
２からなり、その一方主面２ａに第１の接地電極３と第
１の端子電極４が、他方主面２ｂに第２の接地電極５と
接続電極６、第２の端子電極７が形成されている。ま
た、基体２の側面には複数の信号端子１２と接地端子１
３が形成されている。ここで、信号端子１２は、第１の
端子電極４の一端と、基体２の側面に設けられた凹部２
ｃの内面に形成された側面端子電極８と、第２の端子電
極７を接続して構成されている。また、接地端子１３
は、第１の接地電極３の一部と、基体２の側面に設けら
れた凹部２ｄの内面に形成された側面接地電極１１と、
第２の接地電極５の一部を接続して構成されている。ま
た、第１の端子電極４の他端と接続電極６はビアホール
９で接続されている。そして、基体２の他方主面２ｂの
中央部には、第２の接地電極５に囲まれて電極のない領
域である部品搭載部１０が形成されている。
ケージ１はセラミックなどの誘電体からなる板状の基体
２からなり、その一方主面２ａに第１の接地電極３と第
１の端子電極４が、他方主面２ｂに第２の接地電極５と
接続電極６、第２の端子電極７が形成されている。ま
た、基体２の側面には複数の信号端子１２と接地端子１
３が形成されている。ここで、信号端子１２は、第１の
端子電極４の一端と、基体２の側面に設けられた凹部２
ｃの内面に形成された側面端子電極８と、第２の端子電
極７を接続して構成されている。また、接地端子１３
は、第１の接地電極３の一部と、基体２の側面に設けら
れた凹部２ｄの内面に形成された側面接地電極１１と、
第２の接地電極５の一部を接続して構成されている。ま
た、第１の端子電極４の他端と接続電極６はビアホール
９で接続されている。そして、基体２の他方主面２ｂの
中央部には、第２の接地電極５に囲まれて電極のない領
域である部品搭載部１０が形成されている。
【０００５】このように構成された信号端子付パッケー
ジ１において、基体２の他方主面２ｂに形成された部品
搭載部１０には集積回路などの部品（図示せず）が搭載
される。集積回路などの部品は、部品上に形成されたボ
ンディングパッドと基体２の他方主面２ｂに形成された
接続電極６との間に設けられたボンディングワイヤー
（図示せず）などで信号端子付パッケージ１と電気的に
接続される。そして、接続電極６はビアホール９を介し
て基体２の一方主面２ａに形成された信号端子１２に接
続される。また、必要に応じて、基体２の他方主面２ｂ
のうち、破線１４で囲んだ部分、およびそこに搭載され
た集積回路などの部品やボンディングワイヤーを樹脂や
カバーなどで覆う。この場合、集積回路などの部品と信
号端子１２をビアホール９を介して電気的に接続する構
造となっており、金属製のカバーを第２の接地電極５に
直接半田付けして、集積回路などの部品をカバーで密閉
することができる。
ジ１において、基体２の他方主面２ｂに形成された部品
搭載部１０には集積回路などの部品（図示せず）が搭載
される。集積回路などの部品は、部品上に形成されたボ
ンディングパッドと基体２の他方主面２ｂに形成された
接続電極６との間に設けられたボンディングワイヤー
（図示せず）などで信号端子付パッケージ１と電気的に
接続される。そして、接続電極６はビアホール９を介し
て基体２の一方主面２ａに形成された信号端子１２に接
続される。また、必要に応じて、基体２の他方主面２ｂ
のうち、破線１４で囲んだ部分、およびそこに搭載され
た集積回路などの部品やボンディングワイヤーを樹脂や
カバーなどで覆う。この場合、集積回路などの部品と信
号端子１２をビアホール９を介して電気的に接続する構
造となっており、金属製のカバーを第２の接地電極５に
直接半田付けして、集積回路などの部品をカバーで密閉
することができる。
【０００６】そして、部品を搭載した信号端子付パッケ
ージ１は、例えばプリント基板（図示せず）などに実装
される。この時、信号端子１２と接地端子１３はプリン
ト基板側に形成された接続電極や接地電極に半田付けな
どで接続される。このようにして、信号端子付パッケー
ジ１に搭載された集積回路などの部品とプリント基板と
が電気的に接続される。
ージ１は、例えばプリント基板（図示せず）などに実装
される。この時、信号端子１２と接地端子１３はプリン
ト基板側に形成された接続電極や接地電極に半田付けな
どで接続される。このようにして、信号端子付パッケー
ジ１に搭載された集積回路などの部品とプリント基板と
が電気的に接続される。
【０００７】
【発明が解決しようとする課題】このように構成された
信号端子付パッケージ１において、小型化を進めていく
と、信号端子１２と接地端子１３の間隔が必然的に狭く
なり、両者の間に形成される浮遊容量が増大する。この
浮遊容量は信号端子に流れる信号を接地端子側に漏れさ
せるように働き、特に使用周波数が高くなるほどその影
響が大きくなる。そのため、この信号端子と接地端子と
の間の浮遊容量が、信号端子の高周波特性（高周波信号
を低損失で伝送する特性）の劣化の原因および信号端子
付パッケージの小型化の妨げになるという問題がある。
特に、樹脂基板に比べて比較的誘電率の高いセラミック
ス基板を用いた場合には、この問題は顕著になる。
信号端子付パッケージ１において、小型化を進めていく
と、信号端子１２と接地端子１３の間隔が必然的に狭く
なり、両者の間に形成される浮遊容量が増大する。この
浮遊容量は信号端子に流れる信号を接地端子側に漏れさ
せるように働き、特に使用周波数が高くなるほどその影
響が大きくなる。そのため、この信号端子と接地端子と
の間の浮遊容量が、信号端子の高周波特性（高周波信号
を低損失で伝送する特性）の劣化の原因および信号端子
付パッケージの小型化の妨げになるという問題がある。
特に、樹脂基板に比べて比較的誘電率の高いセラミック
ス基板を用いた場合には、この問題は顕著になる。
【０００８】本発明は上記の問題点を解決することを目
的とするもので、隣接する信号端子と接地端子との間、
および隣接する２つの信号端子の間の浮遊容量を小さく
することのできる構成を備えた信号端子付パッケージを
提供する。
的とするもので、隣接する信号端子と接地端子との間、
および隣接する２つの信号端子の間の浮遊容量を小さく
することのできる構成を備えた信号端子付パッケージを
提供する。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の信号端子付パッケージは、隣接する信号端
子と接地端子、または隣接する２つの信号端子を基体の
側面に設けた信号端子付パッケージにおいて、前記基体
の前記隣接する信号端子と接地端子の間に、または前記
基体の前記隣接する２つの信号端子の間に、浮遊容量低
減手段を設けたことを特徴とする。。
に、本発明の信号端子付パッケージは、隣接する信号端
子と接地端子、または隣接する２つの信号端子を基体の
側面に設けた信号端子付パッケージにおいて、前記基体
の前記隣接する信号端子と接地端子の間に、または前記
基体の前記隣接する２つの信号端子の間に、浮遊容量低
減手段を設けたことを特徴とする。。
【００１０】また、本発明の信号端子付パッケージは、
前記浮遊容量低減手段が、前記基体の側面に設けた凹部
であることを特徴とする。
前記浮遊容量低減手段が、前記基体の側面に設けた凹部
であることを特徴とする。
【００１１】また、本発明の信号端子付パッケージは、
前記浮遊容量低減手段が、前記基体の側面近傍に設けた
孔であることを特徴とする。
前記浮遊容量低減手段が、前記基体の側面近傍に設けた
孔であることを特徴とする。
【００１２】また、本発明の電子装置は、上記の信号端
子付パッケージに部品を搭載して構成したことを特徴と
する。
子付パッケージに部品を搭載して構成したことを特徴と
する。
【００１３】このように構成することにより、本発明の
信号端子付パッケージによれば、信号端子と接地端子の
間、および信号端子間の浮遊容量を小さくして信号端子
の高周波特性の劣化を防止することができる。
信号端子付パッケージによれば、信号端子と接地端子の
間、および信号端子間の浮遊容量を小さくして信号端子
の高周波特性の劣化を防止することができる。
【００１４】また、本発明の電子装置によれば、電子装
置自身の高周波特性の劣化を防止することができる。
置自身の高周波特性の劣化を防止することができる。
【００１５】
【発明の実施の形態】図１に、本発明の信号端子付パッ
ケージの一実施例を示す。ここで、図１（ａ）は平面図
を、図１（ｂ）は図１（ａ）のＢ−Ｂ断面図を、図１
（ｃ）は底面図を示している。また、図２に、図１に示
した信号端子付パッケージの端子部分の透視斜視図を示
す。図１および図２において、図８および図９と同一も
しくは同等の部分には同じ記号を付し、その説明を省略
する。
ケージの一実施例を示す。ここで、図１（ａ）は平面図
を、図１（ｂ）は図１（ａ）のＢ−Ｂ断面図を、図１
（ｃ）は底面図を示している。また、図２に、図１に示
した信号端子付パッケージの端子部分の透視斜視図を示
す。図１および図２において、図８および図９と同一も
しくは同等の部分には同じ記号を付し、その説明を省略
する。
【００１６】図１および図２において、信号端子付パッ
ケージ２０は、板状の基体２の側面において、隣接して
形成された信号端子１２と接地端子１３との間に凹部２
１が形成されている点に特徴があり、この点が、図８、
図９に示した従来の信号端子付パッケージ１との違いで
ある。なお、凹部２１の内面には電極は形成されていな
い。また、信号端子１２と接地端子１３との間隔は、従
来の信号端子付パッケージ１と同じである。
ケージ２０は、板状の基体２の側面において、隣接して
形成された信号端子１２と接地端子１３との間に凹部２
１が形成されている点に特徴があり、この点が、図８、
図９に示した従来の信号端子付パッケージ１との違いで
ある。なお、凹部２１の内面には電極は形成されていな
い。また、信号端子１２と接地端子１３との間隔は、従
来の信号端子付パッケージ１と同じである。
【００１７】このように構成した信号端子付パッケージ
２０においては、信号端子１２と接地端子１３との間
で、基体２を構成する誘電体が凹部２１によって削られ
て少なくなっている。そのために、信号端子１２と接地
端子１３との間の実効的な誘電率が小さくなり、信号端
子１２と接地端子１３との間の浮遊容量が、従来の信号
端子付パッケージ１に比べて小さくなっている。その結
果、信号端子１２の高周波特性の劣化が小さくなるとい
うメリットがある。また逆に、信号端子１２と接地端子
１３との間の浮遊容量を従来の信号端子付パッケージ１
と同じとした場合には、信号端子１２と接地端子１３の
間隔を凹部２１を挟んで狭くできるために、信号端子付
パッケージの小型化を図ることができる。
２０においては、信号端子１２と接地端子１３との間
で、基体２を構成する誘電体が凹部２１によって削られ
て少なくなっている。そのために、信号端子１２と接地
端子１３との間の実効的な誘電率が小さくなり、信号端
子１２と接地端子１３との間の浮遊容量が、従来の信号
端子付パッケージ１に比べて小さくなっている。その結
果、信号端子１２の高周波特性の劣化が小さくなるとい
うメリットがある。また逆に、信号端子１２と接地端子
１３との間の浮遊容量を従来の信号端子付パッケージ１
と同じとした場合には、信号端子１２と接地端子１３の
間隔を凹部２１を挟んで狭くできるために、信号端子付
パッケージの小型化を図ることができる。
【００１８】図３に、本発明の信号端子付パッケージの
さらに別の実施例を示す。ここで、図３（ａ）は平面図
を、図３（ｂ）は図３（ａ）のＣ−Ｃ断面図を、図３
（ｃ）は底面図を示している。図３において、図１と同
一もしくは同等の部分には同じ記号を付し、その説明を
省略する。
さらに別の実施例を示す。ここで、図３（ａ）は平面図
を、図３（ｂ）は図３（ａ）のＣ−Ｃ断面図を、図３
（ｃ）は底面図を示している。図３において、図１と同
一もしくは同等の部分には同じ記号を付し、その説明を
省略する。
【００１９】図３において、信号端子付パッケージ２２
は、基体２の他方主面２ｂに第１の端子電極２３が、一
方主面２ａに第２の端子電極２４が形成されている。ま
た、基体２の側面には信号端子２５と接地端子１３が形
成されている。ここで、信号端子１２は、第１の端子電
極２３の一端と、基体２の側面に設けられた凹部２ｃに
形成された側面端子電極８と、第２の端子電極２４とを
接続して構成されている。そして、板状の基体２の側面
において、隣接して形成された信号端子２５と接地端子
１３との間に凹部２１が形成されている。
は、基体２の他方主面２ｂに第１の端子電極２３が、一
方主面２ａに第２の端子電極２４が形成されている。ま
た、基体２の側面には信号端子２５と接地端子１３が形
成されている。ここで、信号端子１２は、第１の端子電
極２３の一端と、基体２の側面に設けられた凹部２ｃに
形成された側面端子電極８と、第２の端子電極２４とを
接続して構成されている。そして、板状の基体２の側面
において、隣接して形成された信号端子２５と接地端子
１３との間に凹部２１が形成されている。
【００２０】ここで、図３の信号端子付パッケージ２２
と図１、図２の信号端子付パッケージ２０との違いは、
信号端子付パッケージ２２においては、基体２の他方主
面２ｂ側のみを利用して搭載される部品から信号端子２
５まで信号を取り出しているために、信号端子付パッケ
ージ２０における接続電極６とスルーホール９が不要に
なっている点だけである。
と図１、図２の信号端子付パッケージ２０との違いは、
信号端子付パッケージ２２においては、基体２の他方主
面２ｂ側のみを利用して搭載される部品から信号端子２
５まで信号を取り出しているために、信号端子付パッケ
ージ２０における接続電極６とスルーホール９が不要に
なっている点だけである。
【００２１】このように構成された信号端子付パッケー
ジ２２においては、信号端子付パッケージ２０と同様
に、信号端子２５と接地端子１３との間に凹部２１を形
成することによって、信号端子２５と接地端子１３との
間で基体２を構成する誘電体が凹部２１によって削られ
て少なくなっている。そのために、信号端子２５と接地
端子１３との間の実効的な誘電率が小さくなり、信号端
子２５と接地端子１３との間の浮遊容量を、従来の信号
端子付パッケージ１に比べて小さくすることができる。
その結果、信号端子付パッケージ２０と同様に、信号端
子２５の高周波特性の劣化を小さくすることができる。
また、信号端子付パッケージ２２の小型化を図ることが
できる。
ジ２２においては、信号端子付パッケージ２０と同様
に、信号端子２５と接地端子１３との間に凹部２１を形
成することによって、信号端子２５と接地端子１３との
間で基体２を構成する誘電体が凹部２１によって削られ
て少なくなっている。そのために、信号端子２５と接地
端子１３との間の実効的な誘電率が小さくなり、信号端
子２５と接地端子１３との間の浮遊容量を、従来の信号
端子付パッケージ１に比べて小さくすることができる。
その結果、信号端子付パッケージ２０と同様に、信号端
子２５の高周波特性の劣化を小さくすることができる。
また、信号端子付パッケージ２２の小型化を図ることが
できる。
【００２２】図４に、本発明の信号端子付パッケージの
別の実施例の底面図を示す。図４において、図１と同一
もしくは同等の部分には同じ記号を付し、その説明を省
略する。
別の実施例の底面図を示す。図４において、図１と同一
もしくは同等の部分には同じ記号を付し、その説明を省
略する。
【００２３】図４において、信号端子付パッケージ２６
の、基体２の側面に形成された信号端子１２と接地端子
１３との間に形成された凹部２７は、図１、図２に示し
た信号端子付パッケージ２０の側面に形成された凹部２
１より深く形成されている。この点以外は図１、図２で
示した信号端子付パッケージ２０と同一である。なお、
凹部２７の内面には電極は形成されていない。
の、基体２の側面に形成された信号端子１２と接地端子
１３との間に形成された凹部２７は、図１、図２に示し
た信号端子付パッケージ２０の側面に形成された凹部２
１より深く形成されている。この点以外は図１、図２で
示した信号端子付パッケージ２０と同一である。なお、
凹部２７の内面には電極は形成されていない。
【００２４】このように、信号端子１２と接地端子１３
の間に形成された凹部２７の深さを深くすることによっ
て、その分だけ基体２を構成する誘電体の削られる部分
が大きくなり、信号端子１２と接地端子１３との間の浮
遊容量をさらに小さくすることができる。その結果、信
号端子１２の高周波特性の劣化をより小さくすることが
でき、信号端子付パッケージ２６のさらなる小型化を図
ることができる。
の間に形成された凹部２７の深さを深くすることによっ
て、その分だけ基体２を構成する誘電体の削られる部分
が大きくなり、信号端子１２と接地端子１３との間の浮
遊容量をさらに小さくすることができる。その結果、信
号端子１２の高周波特性の劣化をより小さくすることが
でき、信号端子付パッケージ２６のさらなる小型化を図
ることができる。
【００２５】図５に、本発明の信号端子付パッケージの
さらに別の実施例の底面図を示す。図５において、図１
と同一もしくは同等の部分には同じ記号を付し、その説
明を省略する。
さらに別の実施例の底面図を示す。図５において、図１
と同一もしくは同等の部分には同じ記号を付し、その説
明を省略する。
【００２６】図５において、信号端子付パッケージ２８
の、基体２の側面に形成された信号端子１２と接地端子
１３との間には凹部は形成されておらず、代わりに基体
２の側面近傍の信号端子１２と接地端子１３との間に、
基体２を貫通する孔２９が形成されている。この点以外
は図１、図２に示した信号端子付パッケージ２０と同一
である。なお、孔２９の内側面には電極は形成されてい
ない。
の、基体２の側面に形成された信号端子１２と接地端子
１３との間には凹部は形成されておらず、代わりに基体
２の側面近傍の信号端子１２と接地端子１３との間に、
基体２を貫通する孔２９が形成されている。この点以外
は図１、図２に示した信号端子付パッケージ２０と同一
である。なお、孔２９の内側面には電極は形成されてい
ない。
【００２７】このように、信号端子付パッケージ２８
は、基体２の側面近傍の信号端子１２と接地端子１３と
の間に孔２９を形成することによって、信号端子１２と
接地端子１３との間で基体２を構成する誘電体が孔２９
によって削られて少なくなる。そのために、側面に凹部
を形成する場合と同様に、信号端子１２と接地端子１３
との間の実効的な誘電率が小さくなり、信号端子１２と
接地端子１３との間の浮遊容量を小さくすることができ
る。その結果、信号端子付パッケージ２０と同様に、信
号端子１２の高周波特性の劣化を小さくすることができ
る。また、信号端子付パッケージ２８の小型化を図るこ
とができる。
は、基体２の側面近傍の信号端子１２と接地端子１３と
の間に孔２９を形成することによって、信号端子１２と
接地端子１３との間で基体２を構成する誘電体が孔２９
によって削られて少なくなる。そのために、側面に凹部
を形成する場合と同様に、信号端子１２と接地端子１３
との間の実効的な誘電率が小さくなり、信号端子１２と
接地端子１３との間の浮遊容量を小さくすることができ
る。その結果、信号端子付パッケージ２０と同様に、信
号端子１２の高周波特性の劣化を小さくすることができ
る。また、信号端子付パッケージ２８の小型化を図るこ
とができる。
【００２８】図６に、本発明の信号端子付パッケージの
さらに別の実施例の底面図を示す。図６において、図１
と同一もしくは同等の部分には同じ記号を付し、その説
明を省略する。
さらに別の実施例の底面図を示す。図６において、図１
と同一もしくは同等の部分には同じ記号を付し、その説
明を省略する。
【００２９】図６において、信号端子付パッケージ３０
には、信号端子１２が基体２の１つの側面に２つ隣接し
て形成されており、その側面の信号端子１２と接地端子
１３との間に凹部２１が形成されているだけでなく、２
つの信号端子１２の間にも凹部３１が形成されている。
この点以外は図１、図２に示した信号端子付パッケージ
２０と基本的に同じである。なお、凹部３１の内面には
電極は形成されていない。
には、信号端子１２が基体２の１つの側面に２つ隣接し
て形成されており、その側面の信号端子１２と接地端子
１３との間に凹部２１が形成されているだけでなく、２
つの信号端子１２の間にも凹部３１が形成されている。
この点以外は図１、図２に示した信号端子付パッケージ
２０と基本的に同じである。なお、凹部３１の内面には
電極は形成されていない。
【００３０】このように、信号端子付パッケージ３０を
構成する基体２の、隣接する２つの信号端子１２の間の
側面に凹部３１を形成することによって、隣接する２つ
の信号端子１２の間の浮遊容量を小さくすることができ
る。ここで、隣接する２つの信号端子の間に形成される
浮遊容量は、１つの信号端子に流れる信号がもう１つの
信号端子の方に入り込む経路となり、信号端子間のアイ
ソレーションを劣化させる原因になるが、本発明の信号
端子付パッケージ３０によれば、浮遊容量を小さくでき
るもので、信号端子１２間のアイソレーションの劣化を
防ぐことができる。
構成する基体２の、隣接する２つの信号端子１２の間の
側面に凹部３１を形成することによって、隣接する２つ
の信号端子１２の間の浮遊容量を小さくすることができ
る。ここで、隣接する２つの信号端子の間に形成される
浮遊容量は、１つの信号端子に流れる信号がもう１つの
信号端子の方に入り込む経路となり、信号端子間のアイ
ソレーションを劣化させる原因になるが、本発明の信号
端子付パッケージ３０によれば、浮遊容量を小さくでき
るもので、信号端子１２間のアイソレーションの劣化を
防ぐことができる。
【００３１】なお、図６の実施例においては、信号端子
の数を２つとしていたが、信号端子が３つ以上隣接して
形成されている場合でも、隣接する２つの信号端子の間
に凹部を形成することにより同様の作用効果を奏するも
のである。また、図５の実施例のように、基体の側面近
傍の２つの信号端子の間に孔を形成しても同様の作用効
果を奏するものである。
の数を２つとしていたが、信号端子が３つ以上隣接して
形成されている場合でも、隣接する２つの信号端子の間
に凹部を形成することにより同様の作用効果を奏するも
のである。また、図５の実施例のように、基体の側面近
傍の２つの信号端子の間に孔を形成しても同様の作用効
果を奏するものである。
【００３２】なお、上記の各実施例において、信号端子
と接地端子との間や２つの信号端子の間に設けられた凹
部や孔は、基体の一方主面側から他方主面側まで連続あ
るいは貫通して形成されていたが、これは必ずしも連続
して形成されなくてもよく、基体の側面の一部に形成さ
れた凹部や、基体の側面近傍に形成された未貫通の孔で
あっても同様の作用効果を奏するものである。
と接地端子との間や２つの信号端子の間に設けられた凹
部や孔は、基体の一方主面側から他方主面側まで連続あ
るいは貫通して形成されていたが、これは必ずしも連続
して形成されなくてもよく、基体の側面の一部に形成さ
れた凹部や、基体の側面近傍に形成された未貫通の孔で
あっても同様の作用効果を奏するものである。
【００３３】また、上記の各実施例において、部品搭載
部１０を電極のない領域としたが、接地電極５がそのま
ま形成されていても構わないものである。
部１０を電極のない領域としたが、接地電極５がそのま
ま形成されていても構わないものである。
【００３４】また、上記の各実施例においては信号端子
付パッケージの形状を板状としているが、必ずしも板状
に限定されるものではなく、信号端子や接地端子が信号
端子付パッケージの基体の側面に形成されているもので
あればどのような形状のものであっても構わないもので
ある。
付パッケージの形状を板状としているが、必ずしも板状
に限定されるものではなく、信号端子や接地端子が信号
端子付パッケージの基体の側面に形成されているもので
あればどのような形状のものであっても構わないもので
ある。
【００３５】図７に、本発明の電子装置の一実施例の断
面図を示す。図７において、電子装置５０は、図１に示
した信号端子付パッケージ２０をベースとして、基体２
の部品搭載部１０に集積回路５１を接着剤５２で接着し
て搭載し、集積回路５１の入出力用のボンディングパッ
ド（図示せず）と信号端子付パッケージ２０の接続電極
６をボンディングワイヤー５３で接続し、さらに、集積
回路５１やボンディングワイヤー５２を覆うカバー５４
を信号端子付パッケージ２０の基体２の他方主面２ｂ上
に搭載して構成している。
面図を示す。図７において、電子装置５０は、図１に示
した信号端子付パッケージ２０をベースとして、基体２
の部品搭載部１０に集積回路５１を接着剤５２で接着し
て搭載し、集積回路５１の入出力用のボンディングパッ
ド（図示せず）と信号端子付パッケージ２０の接続電極
６をボンディングワイヤー５３で接続し、さらに、集積
回路５１やボンディングワイヤー５２を覆うカバー５４
を信号端子付パッケージ２０の基体２の他方主面２ｂ上
に搭載して構成している。
【００３６】このように構成した電子装置においては、
信号端子と接地端子との間の浮遊容量が少ないため、電
子装置自身の高周波特性の劣化が小さくなり、また、信
号端子付パッケージの小型化により電子装置自身の小型
化を図ることもできる。
信号端子と接地端子との間の浮遊容量が少ないため、電
子装置自身の高周波特性の劣化が小さくなり、また、信
号端子付パッケージの小型化により電子装置自身の小型
化を図ることもできる。
【００３７】
【発明の効果】本発明の信号端子付パッケージによれ
ば、信号端子付パッケージの基体の側面において、隣接
して形成された信号端子と接地端子の間、または２つの
信号端子の間に凹部を設けることによって、両者の間の
浮遊容量を小さくすることができ、高周波特性の劣化を
小さくすることができる。また、それによって信号端子
付パッケージの小型化を図ることができる。また、基体
の側面近傍で、隣接して形成された信号端子と接地端子
との間、または２つの信号端子の間に孔を設けることに
よっても同様に、高周波特性の劣化を小さくすることが
でき、信号端子付パッケージの小型化を図ることができ
る。
ば、信号端子付パッケージの基体の側面において、隣接
して形成された信号端子と接地端子の間、または２つの
信号端子の間に凹部を設けることによって、両者の間の
浮遊容量を小さくすることができ、高周波特性の劣化を
小さくすることができる。また、それによって信号端子
付パッケージの小型化を図ることができる。また、基体
の側面近傍で、隣接して形成された信号端子と接地端子
との間、または２つの信号端子の間に孔を設けることに
よっても同様に、高周波特性の劣化を小さくすることが
でき、信号端子付パッケージの小型化を図ることができ
る。
【００３８】また、本発明の電子装置によれば、上記の
信号端子付パッケージを用いることによって、電子装置
自身の高周波特性の劣化を小さくすることができ、ま
た、信号端子付パッケージの小型化により電子装置自身
の小型化を図ることができる。
信号端子付パッケージを用いることによって、電子装置
自身の高周波特性の劣化を小さくすることができ、ま
た、信号端子付パッケージの小型化により電子装置自身
の小型化を図ることができる。
【図１】本発明の信号端子付パッケージの一実施例を示
す図で、（ａ）は平面図を、（ｂ）はＢ−Ｂ断面図を、
（ｃ）は底面図を示している。
す図で、（ａ）は平面図を、（ｂ）はＢ−Ｂ断面図を、
（ｃ）は底面図を示している。
【図２】図１の信号端子付パッケージの端子部分を示す
透視斜視図である。
透視斜視図である。
【図３】本発明の信号端子付パッケージのさらに別の実
施例を示す図で、（ａ）は平面図を、（ｂ）はＣ−Ｃ断
面図を、（ｃ）は底面図を示している。
施例を示す図で、（ａ）は平面図を、（ｂ）はＣ−Ｃ断
面図を、（ｃ）は底面図を示している。
【図４】本発明の信号端子付パッケージの別の実施例を
示す底面図である。
示す底面図である。
【図５】本発明の信号端子付パッケージのさらに別の実
施例を示す底面図である。
施例を示す底面図である。
【図６】本発明の信号端子付パッケージのさらに別の実
施例を示す底面図である。
施例を示す底面図である。
【図７】本発明の電子装置の一実施例を示す断面図であ
る。
る。
【図８】従来の信号端子付パッケージを示す図で、
（ａ）は平面図を、（ｂ）はＡ−Ａ断面図を、（ｃ）は
底面図を示している。
（ａ）は平面図を、（ｂ）はＡ−Ａ断面図を、（ｃ）は
底面図を示している。
【図９】図８の信号端子付パッケージの端子部分を示す
透視斜視図である。
透視斜視図である。
２…基体 ２ａ…一方主面 ２ｂ…他方主面 ２ｃ、２ｄ、２１、２７…凹部 ３…第１の接地電極 ４、２３…第１の端子電極 ５…第２の接地電極 ６…接続電極 ７、２４…第２の端子電極 ８…側面端子電極 ９…ビアホール １０…部品搭載部 １１…側面接地電極 １２、２５…信号端子 １３…接地端子 ２０、２２、２６、２８、３０…信号端子付パッケージ ２９…孔 ５０…電子装置
Claims (4)
- 【請求項１】 隣接する信号端子と接地端子、または隣
接する２つの信号端子を基体の側面に設けた信号端子付
パッケージにおいて、 前記基体の前記隣接する信号端子と接地端子の間に、ま
たは前記基体の前記隣接する２つの信号端子の間に、浮
遊容量低減手段を設けたことを特徴とする信号端子付パ
ッケージ。 - 【請求項２】 前記浮遊容量低減手段は、前記基体の側
面に設けた凹部であることを特徴とする、請求項１に記
載の信号端子付パッケージ。 - 【請求項３】 前記浮遊容量低減手段は、前記基体の側
面近傍に設けた孔であることを特徴とする、請求項１に
記載の信号端子付パッケージ。 - 【請求項４】 請求項１ないし３のいずれかに記載の信
号端子付パッケージに部品を搭載して構成したことを特
徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10128856A JPH11330298A (ja) | 1998-05-12 | 1998-05-12 | 信号端子付パッケージおよびそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10128856A JPH11330298A (ja) | 1998-05-12 | 1998-05-12 | 信号端子付パッケージおよびそれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330298A true JPH11330298A (ja) | 1999-11-30 |
Family
ID=14995070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10128856A Pending JPH11330298A (ja) | 1998-05-12 | 1998-05-12 | 信号端子付パッケージおよびそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330298A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332317A (ja) * | 2005-05-26 | 2006-12-07 | Kyocera Corp | 高周波伝送用回路基板および高周波回路基板 |
| JP2008091561A (ja) * | 2006-09-29 | 2008-04-17 | Kyocera Corp | 配線基板および電子装置 |
| JP2015211096A (ja) * | 2014-04-25 | 2015-11-24 | 京セラ株式会社 | 素子実装基板および実装構造体 |
| JPWO2014192687A1 (ja) * | 2013-05-29 | 2017-02-23 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| WO2017077853A1 (ja) * | 2015-11-04 | 2017-05-11 | 株式会社村田製作所 | 回路基板 |
| JP2018152565A (ja) * | 2017-03-14 | 2018-09-27 | 京セラディスプレイ株式会社 | 配線基板および発光装置 |
| JPWO2018193844A1 (ja) * | 2017-04-17 | 2020-01-16 | 株式会社フジクラ | 多層基板、多層基板アレイ、及び送受信モジュール |
| WO2020179458A1 (ja) * | 2019-03-07 | 2020-09-10 | 株式会社村田製作所 | 電子部品 |
| JP2021515393A (ja) * | 2018-02-22 | 2021-06-17 | デックスコム・インコーポレーテッド | キャスタレーション貫通ビアを採用するセンサインターポーザ |
-
1998
- 1998-05-12 JP JP10128856A patent/JPH11330298A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4646699B2 (ja) * | 2005-05-26 | 2011-03-09 | 京セラ株式会社 | 高周波伝送用回路基板および高周波回路基板 |
| JP2006332317A (ja) * | 2005-05-26 | 2006-12-07 | Kyocera Corp | 高周波伝送用回路基板および高周波回路基板 |
| JP2008091561A (ja) * | 2006-09-29 | 2008-04-17 | Kyocera Corp | 配線基板および電子装置 |
| JPWO2014192687A1 (ja) * | 2013-05-29 | 2017-02-23 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2015211096A (ja) * | 2014-04-25 | 2015-11-24 | 京セラ株式会社 | 素子実装基板および実装構造体 |
| US10524353B2 (en) | 2015-11-04 | 2019-12-31 | Murata Manufacturing Co., Ltd. | Circuit board |
| WO2017077853A1 (ja) * | 2015-11-04 | 2017-05-11 | 株式会社村田製作所 | 回路基板 |
| JP2018152565A (ja) * | 2017-03-14 | 2018-09-27 | 京セラディスプレイ株式会社 | 配線基板および発光装置 |
| JPWO2018193844A1 (ja) * | 2017-04-17 | 2020-01-16 | 株式会社フジクラ | 多層基板、多層基板アレイ、及び送受信モジュール |
| JP2021515393A (ja) * | 2018-02-22 | 2021-06-17 | デックスコム・インコーポレーテッド | キャスタレーション貫通ビアを採用するセンサインターポーザ |
| US11950363B2 (en) | 2018-02-22 | 2024-04-02 | Dexcom, Inc. | Sensor interposer employing castellated through-vias |
| WO2020179458A1 (ja) * | 2019-03-07 | 2020-09-10 | 株式会社村田製作所 | 電子部品 |
| US11963302B2 (en) | 2019-03-07 | 2024-04-16 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0472856B1 (en) | Surface acoustic wave device and its manufacturing method | |
| KR100418550B1 (ko) | 탄성표면파 장치 | |
| US6949819B2 (en) | Jumper chip component and mounting structure therefor | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| EP1148550B1 (en) | Radio frequency amplifier with small distortion and superior isolation | |
| JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
| JP2000059140A (ja) | 高周波送受信装置 | |
| JP2006211620A (ja) | フィルタ及びデュプレクサ | |
| JP2008270363A (ja) | 高周波パッケージ | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| JP2002299502A (ja) | 高周波半導体素子収納用パッケージ | |
| US20230380120A1 (en) | Radio frequency module and communication device | |
| JP3576465B2 (ja) | 高周波半導体装置およびそれを用いた携帯用通信機器 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JP2002050733A (ja) | 高周波用パッケージ、配線ボードおよび高周波モジュール | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| WO2023053228A1 (en) | Semiconductor device | |
| JP4969193B2 (ja) | 分波器 | |
| JPS632406A (ja) | マイクロ波モジユ−ル | |
| JP2001284490A (ja) | 高周波接地構造 | |
| JP2001118981A (ja) | マルチチップモジュール | |
| JP2000323595A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |