JP2003218472A - モジュールおよび表面実装モジュール - Google Patents

モジュールおよび表面実装モジュール

Info

Publication number
JP2003218472A
JP2003218472A JP2002014369A JP2002014369A JP2003218472A JP 2003218472 A JP2003218472 A JP 2003218472A JP 2002014369 A JP2002014369 A JP 2002014369A JP 2002014369 A JP2002014369 A JP 2002014369A JP 2003218472 A JP2003218472 A JP 2003218472A
Authority
JP
Japan
Prior art keywords
module
ground electrode
substrate
base substrate
circuit elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002014369A
Other languages
English (en)
Other versions
JP2003218472A5 (ja
JP4171218B2 (ja
Inventor
Akira Inoue
晃 井上
Shigenori Nakatsuka
茂典 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002014369A priority Critical patent/JP4171218B2/ja
Priority to US10/222,850 priority patent/US6735087B2/en
Publication of JP2003218472A publication Critical patent/JP2003218472A/ja
Publication of JP2003218472A5 publication Critical patent/JP2003218472A5/ja
Application granted granted Critical
Publication of JP4171218B2 publication Critical patent/JP4171218B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 モジュールを組み立てた後であっても、モジ
ュールの各回路要素を評価できるようにする。また、基
板に実装したモジュール全体を評価できるようにする。 【解決手段】 モジュール基板と、該モジュール基板上
に互いに絶縁して形成され、各々が独立した機能を有す
る複数の回路要素とを含み、各回路要素の動作により所
定の機能を実現するモジュールであって、複数の回路要
素の各々が、モジュール基板の表面に、互いに絶縁され
た端子を備えた、モジュールを提供する。また、モジュ
ール表面の端子の少なくとも２つを電気的に接続する結
線配線を有し、モジュールに電力を供給するベース基板
とをさらに備え、ベース基板から供給された電力に基づ
いて結線配線を介して接続された各回路要素を動作さ
せ、所定の機能を実現する表面実装モジュールを提供す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装モジュー
ルの構成に関する。
【０００２】
【従来の技術】図１１は、従来の表面実装モジュール１
１１を示す斜視図である。モジュール１１１は、高周波
高出力増幅器等の高周波回路である。モジュール１１１
の多層基板６上には、独立した機能の単位である回路要
素７および回路要素８が設けられている。回路要素７お
よび回路要素８は、チップ部品３や配線４を含む。チッ
プ部品３、配線４は、ビアホール５により内層の配線や
ＬＣＲ素子に接続されている。
【０００３】次に、モジュール１１１と、ベース基板２
との接続を説明する。モジュール１１１は、ベース基板
２の表面に、リフロー等の方法により半田付けされて実
装される。図１２は、モジュール１１１（図１１）の裏
面の構成を示す図である。図から明らかなように、モジ
ュール１１１（図１１）は、その裏面に、複数の電極９
および比較的大きな接地電極１０を有する。モジュール
１１１とベース基板２上の配線４（図１１）とは、モジ
ュール１１１裏面の４隅に設けられた複数の電極９を介
して接続される。一方の接地電極１０は、ベース基板２
上の接地配線４０（図１１）とハンダ等により接続され
ている。接地電極１０は、電極９以外のほぼ残りの面積
を占めており、それにより、良好な放熱特性および高周
波特性を確保できる。
【０００４】
【発明が解決しようとする課題】再び図１１を参照し
て、モジュール１１１の回路要素７および回路要素８
は、モジュール１１１の内部または表面で電気的に接続
されて構成される。各回路要素７、８の特性はばらつき
があるため、モジュール１１１の製造時に各回路要素毎
にそのＲＦ（Radio Frequency）特性を評価し、選別、
調整を行えばモジュール１１１の歩留まりは向上する。
【０００５】しかし、図１１に示すように、回路要素
７、８がモジュール１１１に実装されている場合には、
別々に回路要素を評価できない。したがって、モジュー
ル１１１全体の歩留まりが悪く、製造コストが高くなっ
てしまっていた。
【０００６】本発明の目的は、モジュールを組み立てた
後であっても、モジュールの各回路要素を評価できるよ
うにすることである。また、基板に実装したモジュール
全体を評価できるようにすることである。
【０００７】
【課題を解決するための手段】本発明のモジュールは、
モジュール基板と、該モジュール基板上に互いに絶縁し
て形成され、各々が独立した機能を有する複数の回路要
素とを含み、各回路要素の動作により所定の機能を実現
するモジュールであって、前記複数の回路要素の各々
が、前記モジュール基板の表面に、互いに絶縁された端
子を備えている。これにより上記目的が達成される。
【０００８】本発明の表面実装モジュールは、モジュー
ル基板、および、該モジュール基板上に互いに絶縁して
形成され、各々が独立した機能を有する複数の回路要素
を含むモジュールであって、前記複数の回路要素の各々
が、前記モジュール基板の表面に互いに絶縁された端子
を有するモジュールと、モジュール表面の前記端子の少
なくとも２つを電気的に接続する結線配線を有し、モジ
ュールに電力を供給するベース基板とを備えており、ベ
ース基板から供給された電力に基づいて前記結線配線を
介して接続された各回路要素を動作させ、所定の機能を
実現する。これにより上記目的が達成される。
【０００９】前記端子は、前記回路要素が設けられた前
記モジュール基板の第１の面と反対側の第２の面に形成
されていてもよい。
【００１０】モジュールは、前記複数の回路要素を接地
させる接地電極をさらに備え、ベース基板は、モジュー
ルの前記接地電極と接続して接地させ、前記結線配線を
囲む接地配線をさらに備えており、前記結線配線と前記
接地電極とは、コプレーナ線路を形成してもよい。
【００１１】モジュールは、前記複数の回路要素を接地
させる接地電極をさらに備え、ベース基板は、モジュー
ルの前記接地電極と接続して接地させる接地電極をさら
に備えており、前記結線配線と前記接地電極とは、スロ
ット線路を形成してもよい。
【００１２】モジュールの前記接地電極は、前記端子を
囲んでいてもよい。
【００１３】モジュールの前記接地電極は、前記第２の
面の周辺部に配置されていてもよい。
【００１４】本発明の別の表面実装モジュールは、モジ
ュール基板、該モジュール基板上に互いに絶縁して形成
され、各々が独立した機能を有する複数の回路要素であ
って、各々が、前記回路要素が設けられた前記モジュー
ル基板の第１の面と反対側の第２の面に、導電体により
電気的に接続された端子を有する複数の回路要素、およ
び、前記複数の回路要素を接地させる接地電極を有する
モジュールと、モジュールの前記接地電極と接続して接
地させ、モジュールに電力を供給するベース基板とを備
え、ベース基板から供給された電力に基づいて前記結線
配線を介して接続された各回路要素を動作させ、所定の
機能を実現するとために、前記第２の面は、外周面から
後退した位置に第３の面を有し、前記端子は、該第３の
面に形成されている。これにより上記目的が達成され
る。
【００１５】前記導電体を覆うように、前記第３の面が
ポッティングされていてもよい。
【００１６】前記接地電極は、第３の面に形成されてい
てもよい。
【００１７】前記導電体は、導電性ワイヤ、導電性チッ
プ、および、金属の少なくとも１つであってもよい。
【００１８】前記端子は、前記回路要素が設けられた前
記モジュール基板の面に形成されていてもよい。
【００１９】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。
【００２０】（実施の形態１）図１は、実施の形態１に
よる、評価ボード１２に実装したモジュール１を示す斜
視図である。モジュール１は、高周波高出力増幅器等の
高周波回路であり、概して、誘電体基板上に回路をアセ
ンブリしたものをいう。例えば、モジュール１は、８０
０ＭＨｚ以上の高周波回路である。モジュール１の多層
基板６上には、独立した機能の単位である回路要素７お
よび回路要素８が設けられている。回路要素７および回
路要素８は、チップ部品３や配線４を含む。チップ部品
３、配線４は、ビアホール５により内層の配線やＬＣＲ
素子に接続されている。モジュール１は、各回路要素の
動作により所定の機能、例えば、高周波高出力増幅機能
を実現する。
【００２１】本発明の主要な特徴の１つは、回路要素７
および回路要素８は、モジュール１の内部および表面で
は結線されていないことである。本発明によれば、各回
路要素の端子は、それぞれ絶縁されており、モジュール
１が設けられる基板（図示せず）上で端子を結線する。
【００２２】以下、モジュール１の構成を説明する。図
２は、モジュール１（図１）の裏面の構成を示す図であ
る。モジュール１（図１）は、その裏面に、複数の電極
９、接地電極１０、および回路要素７の端子１３、およ
び、回路要素８の端子１４を有する。電極および端子の
各々は、電気的に接続されておらず、互いに絶縁状態で
ある。図示されるように、回路要素７の端子１３、およ
び、回路要素８の端子１４は、モジュール１（図１）の
裏面の中央部に設けられている。また、回路要素７の端
子１３、および、回路要素８の端子１４は、接地電極１
０で囲まれていない、すなわち分離して配置した接地電
極１０の間に設けられている。
【００２３】再び図１を参照して、図２に示すように構
成されたモジュール１が、どのように評価ボード１２と
接続されるかを説明する。モジュール１は、モジュール
１裏面のほぼ４隅に設けられた複数の電極９（図２）を
介して、評価ボード１２上の配線４と接続される。ま
た、モジュール１裏面の２つの接地電極１０（図２）の
うち、回路要素７の端子１３（図２）寄りの接地電極１
０（図２）は、評価ボード１２上の接地配線４０と接続
される。
【００２４】回路要素７の端子１３（図２）、および、
回路要素８の端子１４（図２）は、評価ボード１２に設
けられた評価用配線１１と接触して電気的に結線され
る。この接続により、回路要素７および回路要素８を別
々に評価することができる。留意すべきは、モジュール
１のいずれの接地電極１０（図２）も、評価用配線１１
とショートしないように構成されていることである。す
なわち、モジュール１の接地電極１０（図２）は、評価
線路１１と接触する位置には設けられていない。このよ
うに、回路要素７、８をモジュール１内では結線せず、
それらの各端子をモジュール１の裏面に設け、評価ボー
ド１２を介して結線するようにしたので、回路要素７、
８の高周波特性を別々に評価できる。さらに、その評価
結果を用いて回路要素７、８の各々を選別、調整するこ
とにより、高い歩留まりでモジュールを製造できるの
で、モジュールの製造コストを低減できる。さらに、モ
ジュール１の裏面に評価用端子を設けたため、チップ部
品等を多数実装するモジュール１最上層の面積を確保で
き、設計の自由度も高くできる。
【００２５】次に、評価が終了した後に、モジュール１
が、どのようにベース基板と接続されるかを説明する。
ベース基板に接続されたモジュールは、ベース基板と一
体となって表面実装モジュールを形成し、ベース基板か
ら電力を供給されて各回路要素の動作により所定の機能
を実現する。図３は、ベース基板表面の配線パターンを
示す図である。図には、モジュールが実装される位置が
点線１６で示されている。モジュール１の端子１３、１
４（図２）は、ベース基板上の結線配線１５と結線さ
れ、互いに電気的に接続される。モジュール１の接地電
極１０（図２）は、結線配線１５を囲むように設けられ
た接地配線４０と接続される。または、モジュール１の
接地電極１０（図２）は、結線配線１５を挟むように結
線配線１５の両側に設けた接地配線（図示せず）と接続
してもよい。
【００２６】このように、結線配線１５を囲むように、
または結線配線１５を挟むように、接地配線４０を対称
に設けてコプレーナ線路を構成したので、電界を接地配
線と結線配線の間に閉じ込めることができる。すなわ
ち、結線配線１５を囲むように、または結線配線１５を
挟む接地配線４０を、結線配線１５から等距離に対称に
配置することにより、ベース基板の下層の影響や、モジ
ュール１の多層基板の上層の影響を受け難くなる。よっ
て、高周波特性を損なうことなく両回路素子７、８（図
１）を結線できる。モジュール１と、ベース基板とを接
続した後は、従来と同様に、基板の表面に実装されたモ
ジュール（すなわち表面実装モジュール）として種々の
用途に供される。いうまでもなく、表面実装モジュール
全体の評価も可能である。
【００２７】本実施の形態によれば、回路要素７、８の
端子１３、１４（図２）を、モジュール１（図１）裏面
のほぼ中央部に設けたので、モジュール１の周辺部から
の電磁気的な影響を受けにくくなり、モジュール周辺に
他の端子を配置できる。よって、モジュール１を実装す
る際の自由度が高まる。また、本実施の形態によれば、
モジュール１裏面の接地電極１０（図２）が、回路要素
７、８の端子１３、１４（図２）を囲まないようにした
ので、評価ボード上で評価用配線１１をモジュールの接
地電極と離した状態で評価できる。よって、評価用配線
１１を他の配線４と同一面上に形成でき、容易に評価ボ
ードを製作できるとともに、低コスト化が実現できる。
【００２８】（実施の形態２）実施の形態２は、実施の
形態１におけるモジュールと、ベース基板の別の構成を
説明する。なお、モジュールの表面的な構成は、図１に
示す構成と同様であるので、その説明は省略する。
【００２９】図４は、実施の形態２によるベース基板表
面の配線パターンを示す図である。また図５は、実施の
形態２によるモジュールの裏面を示す図である。まず図
５を参照すると、図３に示す構成と比較して、電極９の
数が異なっていることが理解される。すなわち、実施の
形態２では、モジュール裏面の１つの辺に３つの電極９
が設けられている。また、これに伴い、接地電極１０の
形状も変更されている。なお、回路要素７、８（図１）
の端子１３、１４の形状および位置は変更されていな
い。
【００３０】次に、図５に示すモジュール裏面の構成に
対する、図４のパターンを説明する。図４には、モジュ
ールが実装される位置が点線１６で示されている。隣接
して設けられた３本の配線４は、モジュールの１つの辺
に設けられた３つの電極９（図５）と接続される。３本
の配線４が設けられる基板上の辺には、接地配線４０は
設けられていない。これにより、配線４を複数（例えば
３以上）設けて空いた領域を有効利用でき、よって、モ
ジュールの電極の数も柔軟に設定できる。また、信号線
路である結線配線１５と、接地電極である接地配線４０
とが、同一平面に設けられている。換言すれば、配線４
と、接地配線４０とは、スロット線路を構成している。
電界が接地配線４０と結線配線１５との間に閉じ込めら
れるので、ベース基板の下層の影響や、モジュールの上
層部分の影響を受けにくくできる。
【００３１】なお、実施の形態２では、電極９の数を計
５つとし、１つの辺に３つ、別の辺には２つ位置すると
して説明した。しかし当業者であれば、電極９の数およ
び位置は適宜変更でき、それに伴って接地電極１０の位
置および形状も変更できることが理解される。
【００３２】（実施の形態３）図６は、ベース基板２上
に実装した実施の形態３によるモジュールの断面図であ
る。実施の形態３のモジュールの裏面は、回路要素の端
子１３、１４の周辺領域が、裏面の外周部分に対して窪
んでいる。すなわち、回路要素の端子１３、１４は、モ
ジュール裏面の外周面から後退した平面（凹部）に設け
られている。端子１３、１４がベース基板２から一定の
距離だけ離れているので、ベース基板２からの影響を受
けにくくなる。なお、図には、回路要素７、８（図１）
全体は示されておらず、その一部（チップ部品３、配線
４、ビアホール５）が示されている。
【００３３】新たに示すボンディグワイヤ１７は、回路
要素の端子１３、１４を結線する。結線は、各端子１
３、１４を用いて各回路要素の高周波特性を評価し、回
路要素の選別および調整をした後に行われる。高周波特
性の評価の際の構成は、図７を参照して後述する。ボン
ディグワイヤ１７が結線されると、凹部にポッティング
材料１８が満たされる。ポッティング材料１８は、ガラ
スや樹脂等で構成され、ボンディグワイヤ１７を固定す
ると共に、リフロー時にハンダが端子１３、１４まで上
ってきて、端子がショートすることを防ぐ。
【００３４】図７は、実施の形態３によるモジュールを
評価する際の、モジュールと評価ボード１２の断面図で
ある。モジュールを評価ボード１２に接触させることに
より、各回路要素の高周波特性を評価することができ
る。ただし、モジュールの端子１３、１４が凹部に設け
られていることから、評価ボード１２の評価用配線１１
は、モジュールが設けられる側に突出して設けられてお
り、端子１３、１４と電気的接続を確保する。なお、こ
の図でも、回路要素の一部（チップ部品３、配線４、ビ
アホール５）のみを示す。
【００３５】本実施の形態では、モジュール裏面の凹部
に端子を設け、高周波特性を評価して、選別・調整した
後に端子をワイヤにより結線する。よって、高い歩留ま
りでモジュールを製造できるので、モジュールの製造コ
ストを低減できる。さらに、モジュール１の裏面に後に
結線される評価用端子を設けたため、チップ部品等を多
数実装するモジュール１最上層の面積を確保でき、設計
の自由度も高くできる。
【００３６】なお、上述の説明では、端子１３、１４を
ボンディグワイヤ１７により結線した。しかし、ボンデ
ィグワイヤ１７に代えて、ＬＣＲチップ部品、金属チッ
プ半導体装置等を利用して結線してもよい。
【００３７】（実施の形態４）図８は、実施の形態４に
よる、プローブ針１９を用いたモジュールの評価を説明
する図である。モジュール裏面には、実施の形態３と同
様に凹部が設けられている。図８の凹部にはさらに、接
地電極１０が設けられている。以下では、端子１４を有
する回路要素を評価する例を説明する。
【００３８】まず、モジュールを評価ボード１２上に載
置し、モジュールの電極９と評価ボード１２上の配線４
を接触させ、電気的に接続する。この状態で、ＲＦ（Ra
dioFrequency）用のプローブ針１９を回路要素の端子１
４と接地電極１０に接触させる。このように、プローブ
針１９を用いて回路要素の評価を行うことにより、マイ
クロ波帯における不要な反射や損失を生ずることなく、
特定の回路要素のみを評価できる。なお、この高周波特
性の評価の後に、実施の形態３と同様に、モジュール裏
面の凹部の端子１３、１４がワイヤ等により結線され、
凹部にポッティング材が満たされる。
【００３９】本実施の形態では、モジュール裏面の凹部
分に接地電極１０と２つの回路要素の端子１３，１４を
設けたので、プローブ針１９の信号針と接地針とを、比
較的近接したモジュールの端子と接地電極とにそれぞれ
コンタクトさせ、各回路要素の高周波特性を個別に評価
できる。その評価結果を用いて回路要素の各々を選別、
調整することにより、高い歩留まりでモジュールを製造
できるので、モジュールの製造コストを低減できる。ま
た実施の形態３のモジュールと同様、ベース基板２から
一定の距離だけ離れているので、ベース基板２からの影
響を受けにくくなる。
【００４０】なお、本例では電極９と評価ボード１２の
配線４とを接続したが、これら全てについてプローブ針
とコンタクトしても良い。また単一の接地電極１０のみ
を使用した例を説明したが、接地電極を２ヵ所以上設け
て、いわゆるＧＳＧ接続を形成してもよい。
【００４１】（実施の形態５）図９は、実施の形態５に
よる、ベース基板２に実装した半導体装置の断面図であ
る。実施の形態５、および、後述の実施の形態６では、
半導体を構成要素に含むモジュール、または、モジュー
ルを実装した基板（表面実装モジュール）のうち、モジ
ュールおよび／または基板が半導体を構成要素に含む表
面実装モジュールを半導体装置と称する。本実施の形態
では、半導体装置は、ＧａＡｓ，Ｓｉ等の半導体基板２
３と、その表面に設けられた種々の回路要素とを含む。
図には、回路要素として、配線４、ＦＥＴ２０、ＭＩＭ
キャパシタ２１とが示されている。基板２３の裏面の電
極９，１３，１４は表層の回路とビアホール５を介して
接続されている。また電極９，１３，１４は、半田や金
で製造されたバンプ２２によりベース基板２と接続され
る。一方の回路要素の電極１３と、他方の回路要素の電
極１４とは、バンプ２２、および、ベース基板２上の結
線配線１５を介して結線される。
【００４２】半導体装置の評価は、バンプ形成前のベア
チップまたはウエハの状態で半導体基板裏面の各電極に
プローブ針１９（図８）をコンタクトさせて行うことが
できる。よって、実施の形態１〜４におけるモジュール
の場合と同様に、半導体装置に含まれる各回路要素の高
周波評価を、その部分毎に実行できる。その評価結果を
用いて回路要素の各々を選別、調整することにより、高
い歩留まりで半導体装置を製造できるので、半導体装置
の製造コストを低減できる。また、半導体装置にて回路
を形成して調整・選別するようにしたので、実施の形態
１のモジュールと比較して、より小型化、軽量化でき
る。
【００４３】なお、本例ではバンプ２２を用いて半導体
装置とベース基板２とを接続した。しかし、バンプ２２
に代えて、半田リフロー、樹脂ボンド等の他の手段によ
ってベース基板２と接続してもよい。
【００４４】（実施の形態６）図１０は、実施の形態６
による、ベース基板２に実装した半導体装置の断面図で
ある。実施の形態５の半導体装置との相違点は、半導体
装置が裏返しに配置されるフリップチップ構成を採用し
たこと、およびそれに伴い、裏面までの電気的接続を確
保するビアホール５が省略されたことである。フリップ
チップ構成を採用したので、本実施の形態による半導体
装置は、半導体装置の一面に全ての回路要素およびバン
プ形成用パッドが設けられている。半導体装置の回路要
素は、フリップチップ実装時に、ベース基板上の結線配
線１５によってベース基板２と接続される。
【００４５】半導体装置の評価は、バンプ形成前のベア
チップまたはウエハの状態で、半導体基板の回路要素の
各電極に、プローブ針１９（図８）をコンタクトさせて
行うことができる。よって、実施の形態１〜４における
モジュールの場合と同様に、半導体装置に含まれる各回
路要素の高周波評価を、その部分毎に実行できる。その
評価結果を用いて回路要素の各々を選別、調整すること
により、高い歩留まりで半導体装置を製造できるので、
半導体装置の製造コストを低減できる。また、半導体装
置をフリップチップ配置したので、ビアホールが不要と
なり、実施の形態５による半導体装置と比較して、より
低コスト化できる。また、半導体装置に回路分離したパ
ッドを設けたので、実施の形態１のモジュールと比較し
て、より小型化できる。
【００４６】以上、本発明の実施の形態１〜６を説明し
た。本明細書では、回路要素が２つの場合を説明した
が、回路要素は３以上存在していてもよい。この場合に
は、モジュールまたは半導体装置には、各回路要素に対
応した、互いに絶縁された電極が設けられ、ベース基板
上で導通させればよい。
【００４７】
【発明の効果】本発明によれば、複数の回路要素の各々
は互いに絶縁されており、モジュール基板の表面にも、
互いに絶縁された端子を備えている。これにより、各回
路要素の高周波特性等をモジュール形成後でも別々に評
価できる。評価結果を用いて回路要素の各々を選別、調
整することにより、高い歩留まりでモジュールを製造で
きる。よってモジュールの製造コストを低減できる。
【００４８】また本発明によれば、複数の回路要素は、
モジュールが設けられるベース基板上の結線配線により
電気的に接続されるので、ベース基板から供給された電
力に基づいて結線配線を介して接続された各回路要素を
動作させ、所定の機能を実現できる。
【００４９】本発明によれば、回路要素が形成された面
とは反対側のモジュールの裏面に端子を設けるので、チ
ップ部品等を多数実装するモジュールの最上層の面積を
確保でき、設計の自由度も高くできる。
【００５０】本発明によれば、例えば、結線配線を囲む
ように、または結線配線を挟むように、ベース基板上に
接地配線を設けてコプレーナ線路を構成する。また、本
発明によれば、例えば、ベース基板の接地配線を偏って
配置してスロット線路を形成する。これにより、電界を
接地配線と結線配線の間に閉じ込めることができ、ベー
ス基板の下層の影響や、モジュール基板の上層の影響を
受け難くなる。よって、高周波特性を損なうことなく回
路素子を結線できる。
【００５１】本発明によれば、回路要素の端子は、回路
要素の反対側の面の外周から後退した平面（凹部）に設
けられている。端子がベース基板から一定の距離だけ離
れているので、ベース基板からの影響を受けにくくな
る。これらは導電体（例えば、導電性ワイヤ、導電性チ
ップ、および、金属）により接続される。
【００５２】本発明によれば、回路要素の端子が設けら
れた凹部がポッティングされている。これにより、導電
体を固定すると共に、モジュールとベース基板とを、リ
フローする際、ハンダが端子まで上ってきて、端子がシ
ョートすることを防ぐ。
【００５３】本発明によれば、モジュールの接地電極
は、回路要素の端子が設けられた凹部に設けられてい
る。これにより、モジュール評価時に、プローブ針１９
の信号針と接地針とを、比較的近接したモジュールの端
子と接地電極とにそれぞれコンタクトさせ、各回路要素
の高周波特性を個別に評価できる。
【００５４】本発明によれば、回路要素の端子は、回路
要素が設けられたモジュール基板の面に形成されてい
る。したがって、モジュールはベース基板に対していわ
ゆるフリップチップ構成を採用することができ、回路要
素側の面からその反対側の面にいたるまでの接続路（ビ
アホール）が不要となり、製造コストを低くできる。
【図面の簡単な説明】
【図１】 実施の形態１による、評価ボードに実装した
モジュールを示す斜視図である。
【図２】 モジュールの裏面の構成を示す図である。
【図３】 ベース基板表面の配線パターンを示す図であ
る。
【図４】 実施の形態２によるベース基板表面の配線パ
ターンを示す図である。
【図５】 実施の形態２によるモジュールの裏面を示す
図である。
【図６】 ベース基板上に実装した実施の形態３による
モジュールの断面図である。
【図７】 実施の形態３によるモジュールを評価する際
の、モジュールと評価ボードの断面図である。
【図８】 実施の形態４による、プローブ針を用いたモ
ジュールの評価を説明する図である。
【図９】 実施の形態５による、ベース基板に実装した
半導体装置の断面図である。
【図１０】 実施の形態６による、ベース基板に実装し
た半導体装置の断面図である。
【図１１】 従来の表面実装モジュールを示す斜視図で
ある。
【図１２】 モジュールの裏面の構成を示す図である。
【符号の説明】
１ モジュール、 ２ ベース基板、 ３ チップ部
品、 ４ 配線、 ５ビアホール、 ６ 多層基板、
７，８ 回路要素、 ９ 電極、 １０ 接地電極、
１１ 評価用配線、 １２ 評価ボード、 １３、１４
端子、 １５結線配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 AA16 CC32 CC55 EE01 GG11 5E338 BB75 CC01 CC06 CD32 EE31

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 モジュール基板と、該モジュール基板上
    に互いに絶縁して形成され、各々が独立した機能を有す
    る複数の回路要素とを含み、各回路要素の動作により所
    定の機能を実現するモジュールであって、 前記複数の回路要素の各々が、前記モジュール基板の表
    面に、互いに絶縁された端子を備えた、モジュール。
  2. 【請求項２】 モジュール基板、および、該モジュール
    基板上に互いに絶縁して形成され、各々が独立した機能
    を有する複数の回路要素を含むモジュールであって、前
    記複数の回路要素の各々が、前記モジュール基板の表面
    に互いに絶縁された端子を有するモジュールと、 モジュール表面の前記端子の少なくとも２つを電気的に
    接続する結線配線を有し、モジュールに電力を供給する
    ベース基板とを備え、ベース基板から供給された電力に
    基づいて前記結線配線を介して接続された各回路要素を
    動作させ、所定の機能を実現する、表面実装モジュー
    ル。
  3. 【請求項３】 前記端子は、前記回路要素が設けられた
    前記モジュール基板の第１の面と反対側の第２の面に形
    成されている、請求項２に記載の表面実装モジュール。
  4. 【請求項４】 モジュールは、前記複数の回路要素を接
    地させる接地電極をさらに備え、 ベース基板は、モジュールの前記接地電極と接続して接
    地させ、前記結線配線を囲む接地配線をさらに備えてお
    り、前記結線配線と前記接地電極とは、コプレーナ線路
    を形成する、請求項３に記載の表面実装モジュール。
  5. 【請求項５】 モジュールは、前記複数の回路要素を接
    地させる接地電極をさらに備え、 ベース基板は、モジュールの前記接地電極と接続して接
    地させる接地電極をさらに備えており、前記結線配線と
    前記接地電極とは、スロット線路を形成する、請求項３
    に記載の表面実装モジュール。
  6. 【請求項６】 モジュールの前記接地電極は、前記端子
    を囲む、請求項４に記載の表面実装モジュール。
  7. 【請求項７】 モジュールの前記接地電極は、前記第２
    の面の周辺部に配置される、請求項５に記載の表面実装
    モジュール。
  8. 【請求項８】 モジュール基板、該モジュール基板上に
    互いに絶縁して形成され、各々が独立した機能を有する
    複数の回路要素であって、各々が、前記回路要素が設け
    られた前記モジュール基板の第１の面と反対側の第２の
    面に、導電体により電気的に接続された端子を有する複
    数の回路要素、および、前記複数の回路要素を接地させ
    る接地電極を有するモジュールと、 モジュールの前記接地電極と接続して接地させ、モジュ
    ールに電力を供給するベース基板とを備え、ベース基板
    から供給された電力に基づいて前記結線配線を介して接
    続された各回路要素を動作させ、所定の機能を実現す
    る、表面実装モジュールであって、 前記第２の面は、外周面から後退した位置に第３の面を
    有し、前記端子は、該第３の面に形成されている、表面
    実装モジュール。
  9. 【請求項９】 前記導電体を覆うように、前記第３の面
    がポッティングされている、請求項８に記載の表面実装
    モジュール。
  10. 【請求項１０】 前記接地電極は、第３の面に形成され
    ている、請求項８に記載の表面実装モジュール。
  11. 【請求項１１】 前記導電体は、導電性ワイヤ、導電性
    チップ、および、金属の少なくとも１つである、請求項
    ８〜１０に記載の表面実装モジュール。
  12. 【請求項１２】 前記端子は、前記回路要素が設けられ
    た前記モジュール基板の面に形成されている、請求項２
    に記載の表面実装モジュール。
JP2002014369A 2002-01-23 2002-01-23 表面実装モジュール Expired - Fee Related JP4171218B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002014369A JP4171218B2 (ja) 2002-01-23 2002-01-23 表面実装モジュール
US10/222,850 US6735087B2 (en) 2002-01-23 2002-08-19 Module and surface-mounted module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002014369A JP4171218B2 (ja) 2002-01-23 2002-01-23 表面実装モジュール

Publications (3)

Publication Number Publication Date
JP2003218472A true JP2003218472A (ja) 2003-07-31
JP2003218472A5 JP2003218472A5 (ja) 2005-07-28
JP4171218B2 JP4171218B2 (ja) 2008-10-22

Family

ID=19191869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002014369A Expired - Fee Related JP4171218B2 (ja) 2002-01-23 2002-01-23 表面実装モジュール

Country Status (2)

Country Link
US (1) US6735087B2 (ja)
JP (1) JP4171218B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2009536775A (ja) * 2006-05-10 2009-10-15 クゥアルコム・インコーポレイテッド パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220787B (en) * 2003-10-24 2004-09-01 Asustek Comp Inc Electric device with electrostatic discharge protection structure thereof
JP4418250B2 (ja) * 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
JP5460983B2 (ja) * 2008-08-01 2014-04-02 トヨタ紡織株式会社 ボード
TWI490117B (zh) * 2010-11-24 2015-07-01 Nat Univ Tsing Hua 具氮化鋁薄膜之熱擴散元件及其製作方法
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
CN102623416B (zh) * 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858071A (en) * 1987-02-24 1989-08-15 Nissan Motor Co., Ltd. Electronic circuit apparatus
FR2674078B1 (fr) * 1991-03-12 1994-10-07 Thomson Trt Defense Emetteur-recepteur hyperfrequence utilisant la technique des circuits imprimes multicouches.
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
JP3252605B2 (ja) * 1994-07-04 2002-02-04 株式会社村田製作所 電子部品及びその製造方法
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
JPH10241996A (ja) * 1997-02-26 1998-09-11 Ngk Spark Plug Co Ltd 積層回路
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
JP2009536775A (ja) * 2006-05-10 2009-10-15 クゥアルコム・インコーポレイテッド パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法
US8193630B2 (en) 2006-05-10 2012-06-05 Qualcomm Incorporated System and method of silicon switched power delivery using a package
JP4950285B2 (ja) * 2006-05-10 2012-06-13 クゥアルコム・インコーポレイテッド パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法

Also Published As

Publication number Publication date
US6735087B2 (en) 2004-05-11
JP4171218B2 (ja) 2008-10-22
US20030137809A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
US6008534A (en) Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
US7649499B2 (en) High-frequency module
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
JP3941911B2 (ja) 集積ｒｆ性能を備えたマルチチップモジュール
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US20030198032A1 (en) Integrated circuit assembly and method for making same
JP3612031B2 (ja) 高周波モジュール
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
JP4171218B2 (ja) 表面実装モジュール
JP2003007910A (ja) 半導体装置
JP2001127237A (ja) 高周波モジュール
US20030230797A1 (en) Semiconductor module structure incorporating antenna
JP2003258142A (ja) 半導体装置
US6570271B2 (en) Apparatus for routing signals
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP4820798B2 (ja) 半導体装置
JP3998562B2 (ja) 半導体装置
JP4850056B2 (ja) 半導体装置
JP2003243439A (ja) 半導体装置およびその製造方法
US7132748B2 (en) Semiconductor apparatus
JP3913937B2 (ja) 半導体装置
JP2010141366A (ja) 半導体装置
JP3987659B2 (ja) 高周波半導体装置
JP2791301B2 (ja) マイクロ波集積回路及びマイクロ波回路装置
JP2004363276A (ja) 高周波回路モジュール

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees