JP3987659B2 - 高周波半導体装置 - Google Patents
高周波半導体装置 Download PDFInfo
- Publication number
- JP3987659B2 JP3987659B2 JP20818899A JP20818899A JP3987659B2 JP 3987659 B2 JP3987659 B2 JP 3987659B2 JP 20818899 A JP20818899 A JP 20818899A JP 20818899 A JP20818899 A JP 20818899A JP 3987659 B2 JP3987659 B2 JP 3987659B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- wiring board
- conductor
- frequency semiconductor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロ波もしくはミリ波を用いた通信機器もしくはセンサ等に使用される高周波半導体装置に関し、特に高周波半導体素子の実装構造を改善した高周波半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波もしくはミリ波帯において動作する高周波半導体素子を主な回路素子とする高周波電子回路モジュールにおいては、高周波半導体素子が誘電体基板を用いた高周波半導体実装基板に実装され、さらに金属シャーシ内にこの高周波半導体実装基板を他の回路基板等とともに収納する形態であった。
【０００３】
このような高周波半導体実装基板に高周波半導体素子を実装して高周波半導体装置を構成する従来の形態としては、例えば図８に要部断面図で示すように、下面に接地導体３が、上面に凹部２ａおよび凹部２ａ開口周辺にかけて線路導体４が形成された誘電体基板２から成る配線基板１に、凹部２ａに実装用配線基板５を収容するように搭載するとともに、この実装用配線基板５上に高周波半導体素子７を導体バンプ10によりフリップチップ実装して高周波半導体素子７の下面等に形成された配線導体９と実装用配線基板５上の実装用線路導体６とを電気的に接続するとともに、高周波半導体素子７の裏面に形成された接地導体８とこの高周波半導体素子７が搭載実装される配線基板１もしくは実装用配線基板５に形成された接地接続用電極としてのダイマウント用ランドパターン（図示せず）とを金スズ等のろう材（図示せず）により接合し、さらに実装用配線基板５の実装用線路導体６と外部電気回路としての配線基板１の凹部２ａ開口周辺に形成された線路導体４とを金ワイヤ11等を用いたワイヤボンディングによって電気的に接続するというものが主であった。
【０００４】
なお、図８において、12は実装用配線基板５の下面を配線基板１の下面の接地導体３に凹部２ａの底面を介して電気的に接続するための接地用貫通導体、13はこの高周波半導体装置に用いられたメタルシールドである。
【０００５】
しかしながら、高周波半導体素子７の動作周波数が高くなるにつれて接続用のボンディングワイヤ11による寄生特性の影響が顕著になるために、近年は実装用配線基板５の実装用線路導体６と配線基板１の線路導体４とについても導体バンプを用いて電気的かつ機械的に接続を行なうフリップチップ実装を採用し、このような寄生特性を抑制することが提唱されている。
【０００６】
通常、このようなフリップチップ実装は、高周波半導体素子およびこれが搭載される高周波半導体実装基板におけるそれぞれの入出力用の電極が形成された各主面を対向させ、高周波半導体素子上の電極とこの電極に対応する実装基板上の電極とを導体バンプにより電気的に接続する構造を有している。
【０００７】
【発明が解決しようとする課題】
しかしながら、高周波半導体素子はその表面における配線構造にマイクロストリップ線路等の線路導体を用いたプレーナ型伝送線路を採用しており、そのインピーダンス設計は半導体素子単体において最適化されているが、フリップチップ実装を行なった際には、半導体素子表面の配線部下方に比較的高い比誘電率を有する実装基板の誘電体が配置されることになるために、配線のインピーダンスが設計値と異なる値になり、所望の回路動作が保証されなくなってしまうという問題点があった。
【０００８】
また、半導体素子と実装基板とが重なり合う領域においては、線路導体の上下に半導体素子の誘電体と実装基板の誘電体とが配される構造となるために、インピーダンスを整合させるためには線路導体の線路幅を狭くする必要があるが、このような線路幅の変化は高周波信号の反射を引き起こす不連続点に相当するため、特に高周波帯域においては信号伝送特性を劣化させる要因となるという問題点があった。
【０００９】
また、フリップチップ実装は元来高速ディジタル回路素子の実装において実装面積の縮小化と不良素子の交換性を向上させる技術として発展してきたが、高周波半導体素子に対してベアチップによるフリップチップ実装を行なった際には、機械的強度等の観点から不良素子の実装後の交換が難しいため、マルチチップモジュールを組み立てた際の良品率を高めることが困難であるという問題点もあった。
【００１０】
本発明はかかる従来技術の問題点に鑑みて案出されたものであり、その目的は、高周波半導体素子の実装後における配線のインピーダンスの変動を抑えるとともに、線路幅の変化による高周波信号の反射をなくすことができ、さらに実装後の不良素子の交換を容易に行なうことができる、高周波特性面でも製造工程面でも改善された実装構造を有する高周波半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の高周波半導体装置は、誘電体基板の上面に高周波半導体素子を収容する凹部を有し、この凹部の開口周辺に線路導体が形成されるとともに、下面および前記凹部底面に接地導体が形成された配線基板と、この配線基板上に前記凹部の開口を覆うように取着され、下面周辺部に形成された接続電極が前記線路導体に当接接続された実装用配線基板と、この実装用配線基板の下面に形成された実装電極に導体バンプを介して電気的に接続された高周波半導体素子とを具備する高周波半導体装置であって、前記実装用配線基板は、前記凹部の開口寸法より大きく、かつ前記誘電体基板より比誘電率が大きい主誘電体層と、その下面に積層された前記開口寸法より小さく、かつ前記主誘電体層より比誘電率が小さい副誘電体層と、前記主誘電体層の下面周辺部に形成された前記接続電極から前記主誘電体層および前記副誘電体層間にかけて形成された実装用線路導体と、この実装用線路導体を前記副誘電体層の下面に形成された前記実装電極に電気的に接続する貫通導体とから成ることを特徴とするものである。
【００１２】
本発明の高周波半導体装置によれば、開口周辺に線路導体が形成され、底面に接地導体が形成された、高周波半導体素子を収容する凹部を有する配線基板に、実装用配線基板にフリップチップ実装された高周波半導体素子を、実装用配線基板の実装用線路導体を介して配線基板の線路導体に電気的に接続するとともに凹部に収容するようにして実装しており、この実装用配線基板が凹部の開口に取着される比誘電率が大きい主誘電体層とその高周波半導体素子側に積層された比誘電率が小さい副誘電体層とから成ることから、高周波半導体素子の内部および／または表面に形成された配線部の上方には従来の実装基板に比べて低い比誘電率を有する誘電体を配置できるために、フリップチップ実装を行なった際の高周波半導体素子における配線本来のインピーダンス設計からのインピーダンスのずれ量を低く抑えることができ、従来のように、高周波半導体素子の配線部の下方に比較的高い比誘電率を有する誘電体が配置されることになるために配線のインピーダンスが設計値と異なる値になり所望の回路動作が保証されない場合と比較して、高周波半導体素子の特性について本来の設計値を保証することができるものとなる。
【００１３】
また、実装用配線基板における内層配線の線路導体の線路幅は、主誘電体層および副誘電体層の層厚みならびに副誘電体層の表面から配線基板に形成された凹部底面の接地導体までの距離を用いることにより、インピーダンス設計における自由度が増すこととなる。その結果、線路導体の線路幅の変化量を極めて小さく抑えることが可能となり、高周波信号の反射を引き起こすような不連続点に相当する部分をなくすことができ、信号伝送特性を劣化させることがなくなるので、高周波信号に対する良好な伝送特性を有する高周波半導体装置となる。
【００１４】
さらに、高周波半導体素子を機械的強度の高い実装用配線基板に実装した上でこの実装用配線基板を配線基板に実装することから、実装後に不良素子が発生した場合にもこの実装用配線基板を交換すればよいため、従来のようなベアチップ実装により実装後の不良素子の交換が困難な実装構造のものと比較して、マルチチップモジュールを構成した場合に全体の良品率を向上させることが容易に達成できるものとなる。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の高周波半導体装置について説明する。
【００１６】
図１は本発明の高周波半導体装置の実施の形態の一例を示す断面図、図２はその要部拡大断面図である。また、図３は図２のＡ−Ａ’線における要部断面図、図４は図２のＢ−Ｂ’線における要部断面図、図５は図２のＣ−Ｃ’線における要部断面図である。
【００１７】
これらの図において、21は配線基板であり、誘電体基板22の上面に高周波半導体素子を収容する凹部22ａを有し、この凹部22ａの開口周辺に線路導体24が形成されるとともに、下面および凹部22ａ底面に接地導体23および23ａが形成されている。
【００１８】
25は実装用配線基板であり、配線基板21の凹部22ａの開口寸法より大きく、かつ誘電体基板22より比誘電率が大きい主誘電体層26と、その下面に積層された凹部22ａの開口寸法より小さく、かつ主誘電体層26より比誘電率が小さい副誘電体層27と、主誘電体層26の下面周辺部に形成された接続電極28ａから主誘電体層26および副誘電体層27間にかけて形成された実装用線路導体28と、この実装用線路導体28を副誘電体層27の下面に形成された実装電極30ａに電気的に接続する貫通導体30とから成り、配線基板21上に凹部22ａの開口を覆うように取着され、主誘電体層26の下面周辺部に形成された接続電極28ａが線路導体24に当接接続されている。
【００１９】
31は高周波半導体素子であり、実装用配線基板25の副誘電体層27の下面に形成された実装電極30ａに導体バンプ34を介して端子電極（図示せず）が電気的に接続されている。32は高周波半導体素子31の上面に形成された配線部としての配線導体、33は高周波半導体素子31の下面に形成された素子接地導体である。
【００２０】
なお、29は実装用配線基板25の主誘電体層26と副誘電体層27との間で実装用線路導体28と同一面に形成された実装用同一面接地導体であり、この実装用同一面接地導体29と実装用線路導体28とでコプレーナ線路を構成している。また、この実装用同一面接地導体29は配線基板21の上面において線路導体24と同一面に形成された同一面接地導体（図示せず）と電気的に接続されることによって、配線基板21から実装用配線基板25にかけてコプレーナ線路で接続された高周波回路が構成されることとなる。
【００２１】
35は配線基板21の下面の接地導体23と凹部22ａ底面の接地導体23ａとを電気的に接続するための接地用貫通導体である。36は必要に応じて配線基板21に搭載実装された実装用配線基板25を覆うように配線基板21に取着される蓋体であり、ここではメタルシールドである。37は線路導体24と接続電極28ａとを電気的に接続するための例えば半田である。そして、38は凹部22ａ内あるいは配線基板21および実装用配線基板25と蓋体36との間に存在する空気層を示している。
【００２２】
このような構成により、本発明の高周波半導体装置は、上面に端子電極を有する高周波半導体素子31と、この高周波半導体素子31の端子電極に対応してフリップチップ実装を行なうための実装電極30ａおよび外部電気回路としての配線基板21との入出力用の接続電極28ａを有する実装用配線基板25と、この接続電極28ａに対応して実装を行なうための線路導体24を有するとともにフリップチップ実装された高周波半導体素子31および実装用配線基板25の一部（副誘電体層27の部分）を収納するための凹部22ａを有する配線基板21とから成る実装構造を有し、実装用配線基板25は比誘電率の異なる主誘電体層26と副誘電体層27とを積層した多層構造を有しており、その基体となる主誘電体層26の露出面（上面）には接地導体が形成されておらず、主誘電体層26の比誘電率が配線基板21を構成する誘電体基板22の比誘電率および副誘電体層27の比誘電率よりも大きく、主誘電体層26の寸法が配線基板21の誘電体基板22に設けられた凹部22ａの開口寸法よりも大きく、かつ副誘電体層27の寸法が凹部22ａの開口寸法よりも小さく形成されており、高周波半導体素子31とのフリップチップ実装用の実装電極30ａはこの副誘電体層27の表面（下面）に形成されており、配線基板21との接続電極28ａは主誘電体層26の下面周辺部において副誘電体層27が積層されていない領域に形成されており、接続電極28ａ間の配線は主誘電体層26と副誘電体層27との界面に形成された実装用線路導体28および副誘電体層27内に形成された貫通導体30から成り、実装用配線基板25副誘電体層27およびこの副誘電体層27の下面にフリップチップ実装された高周波半導体素子31を配線基板21に設けられた凹部22ａに収容しつつ配線基板21と実装用配線基板25との対応する電極同士を接続する構成を有している。
【００２３】
このような構成の本発明の高周波半導体装置において、実装用配線基板25を形成する主誘電体層26および副誘電体層27は、いずれも単一の誘電体材料から成る単層のものであってもよく、それぞれ複数の誘電体層を積層して所望の比誘電率やその他の特性となるようにした多層構成のものであってもよい。このような主誘電体層26および副誘電体層27としては、例えば主誘電体層26には酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックス材料を用い、副誘電体層27にはポリイミドやポリテトラフルオロエチレン（ＰＴＦＥ）・ベンゾシクロブテン（ＢＣＢ）等の誘電体樹脂材料を用いればよい。
【００２４】
そして、主誘電体層26を誘電体基板22より比誘電率が大きいものとし、一方、副誘電体層27を主誘電体層26よりも比誘電率が小さいものとする場合には、例えばこれらを形成する実用的な誘電体材料から比誘電率が２前後の小さいもの、４〜６程度のもの、８以上の大きいものを選択し、これらの誘電体材料を比誘電率の大きさに応じて適宜組み合わせて使用するようにすればよい。その際、誘電体基板22の比誘電率と副誘電体層27の比誘電率とは、それぞれ主誘電体層26よりも小さいものであれば、同等の比誘電率のものを用いても、異なる比誘電率のものを用いてもよく、高周波半導体装置の仕様に応じてそれぞれの材料を適宜選択すればよい。
【００２５】
また、主誘電体層26の寸法を凹部22ａの開口寸法よりも大きくする場合、概ね開口寸法よりもそれぞれ高周波信号の波長の４分の１程度かそれ以下程度で大きいものとすればよく、副誘電体層27の寸法を凹部22ａの開口寸法よりも小さくする場合、実装の工作精度に影響がない程度で、なるべく開口寸法に近い大きさとすればよい。
【００２６】
なお、配線基板21を形成する誘電体基板22についても、主誘電体層26よりも比誘電率が小さい誘電体材料であれば実装用配線基板25と同様の材料を用いればよく、同様に単層としても多層構成としてもよい。
【００２７】
また、配線基板21の誘電体基板22の凹部22ａの底面に形成された接地導体23ａは、実装用配線基板25に形成された線路導体28および高周波半導体素子31の上面に形成された配線導体32に対して高周波信号に対するグランドとして機能するものである。
【００２８】
この接地導体23ａを始めとして接地導体23・線路導体24・実装用線路導体28・接続電極28ａ・実装用同一面接地導体29・貫通導体30・実装電極30ａ・配線導体32・素子接地導体33・接地用貫通導体35には、高周波用の導体として使用される種々の導体材料を使用すればよく、その形状や寸法等もその仕様に応じて適宜選択すればよい。
【００２９】
また、導体バンプ34・半田37にも同様に高周波用の導体バンプおよび実装用の半田として使用される種々の材料を使用すればよく、メタルシールド等の蓋体36にも同様に蓋体として使用される種々の材料・形状・寸法等を選択して適用すればよい。
【００３０】
次に、本発明の高周波半導体装置について具体例を示す。
【００３１】
まず、厚み200 μｍのアルミナセラミックス（比誘電率9.6 ）から成る主誘電体層26上に実装用線路導体28としての銅配線および厚み100 μｍのポリイミド（比誘電率3.4 ）から成る副誘電体層27を薄膜形成し、ポリイミド層表面において高周波半導体素子31の端子電極に対応する個所に実装電極30ａを設け、内層配線となる実装用線路導体28と貫通導体30により接続させて実装用配線基板25を作製した。
【００３２】
また、厚み150 μm のガラスセラミックス（比誘電率4.8 ）を３層積層し、その内の２層分をくり抜くことにより、凹部22ａすなわちキャビティを有する構造の誘電体基板22から成る配線基板21を作製した。なお、この配線基板21においては３層目の表面に配線基板21の配線としての線路導体24および入出力電極が、また１層目表面すなわち凹部22ａ底部に接地導体23ａが、それぞれ銅ペーストを印刷して誘電体基板22と同時焼成することにより厚膜として形成されており、接地導体23ａは１層目を貫通する接地用貫通導体35により配線基板21の下面の接地導体23と電気的に接続されて接地をとる構造となっている。
【００３３】
また、配線基板21において、３層目の表面から上方300 μｍの位置には、配線基板21全体を被覆するメタルシールドとしての鉄−ニッケル−コバルト合金から成る蓋体36を設けた。
【００３４】
そして、フリップチップ実装の特性評価用として、厚み100 μｍのガリウムひ素基板に線路幅80μｍのマイクロストリップ線路導体を形成し、入出力電極部は信号線路の両端から各々70μｍ間隔のところに80μｍ×80μｍの接地用電極を有するコプレーナ線路構造となっている高周波半導体素子31としての評価用基板を作製し、高さ20μｍの金から成る導体バンプ34を介して実装用配線基板25に対してフリップチップ実装を行なった。
【００３５】
また、実装用配線基板25の副誘電体層27であるポリイミド層および高周波半導体素子31としての評価用基板を凹部22ａ内に収容しつつ、主誘電体層26であるアルミナセラミックス層において露出している接続電極28ａと配線基板21の線路導体24とを半田37により接続することにより、本発明の高周波半導体装置における実装構造を実現した。
【００３６】
また一方、比較例として、厚み200 μｍのアルミナセラミックス基板上に線路幅200 μｍのマイクロストリップ線路および高周波半導体素子31としての評価用基板の端子電極に対応する実装電極を有する実装用配線基板を作製し、同一の条件で評価用基板をフリップチップ接続したものを作製した。
【００３７】
上記のような本発明の高周波半導体装置における実装構造によれば、図３に示したＡ−Ａ’線断面においては、配線基板21上の線路導体の接続部とそれに対応させて実装用配線基板25の主誘電体層26の下面に形成された接続電極28ａが半田37により接合されており、実装用線路導体28の線路幅は80μｍ、実装用線路導体28と接地導体23ａとの間隔は130 μｍとなる。また図４に示したＢ−Ｂ’線断面は、実装用配線基板25の主誘電体層26と副誘電体層27との界面に形成された実装線路構造であり、実装用線路導体28の線路幅は80μｍ、実装用線路導体28と接地導体23ａとの間隔は80μｍとなる。
【００３８】
このような本発明の高周波半導体装置におけるＡ−Ａ’線断面構造およびＢ−Ｂ’線断面構造の反射特性を図６に線図で示す。図６において、横軸は周波数（単位：ＧＨｚ）を、縦軸は反射係数Ｓ11（単位：ｄＢ）を表しており、実線で示した特性曲線ＡはＡ−Ａ’線断面における反射係数Ｓ11の周波数特性を、破線で示した特性曲線ＢはＢ−Ｂ’線断面における反射係数Ｓ11の周波数特性を示している。これによれば、いずれの伝送線路構造も広帯域にわたって低い反射係数を実現できていることが示されている。すなわち、いずれの伝送線路構造においても、インピーダンス整合を取りつつ高周波半導体素子31の配線導体32の線路幅と同程度の線路幅を実現することが可能となっている。これにより、実装用線路導体28における線路幅の変化を抑えることが可能となるため、実装構造全体としての伝送においても良好な伝送特性を実現することが可能となる。
【００３９】
また、図１におけるＣ−Ｃ’線断面構造および高周波半導体素子31の設計値の伝搬特性を図７に線図で示す。ここでは、図４に示すＢ−Ｂ’線断面と同様の主誘電体層26および副誘電体層27からなる実装用配線基板25の下方20μｍに高周波半導体素子31としての評価用基板が配置されている。図７において、横軸は周波数（単位：ＧＨｚ）を、縦軸は伝搬定数の虚部、すなわち位相定数β（単位：ｒａｄ／ｍ）を表している。実線で示した特性曲線Ｃは、評価用基板の直上に評価用基板と副誘電体層27との間の空気層・副誘電体層27・主誘電体層26・空気層38が分布しているが、主誘電体層26の下面に積層した副誘電体層27に比誘電率の比較的低い材料を選択しているために、図７に示されるように、破線で示した特性曲線Ｄで示される高周波半導体素子の特性では位相特性にほとんど変化は見られなかった。
【００４０】
また、図１は本発明の高周波半導体装置の全体図を示す断面図であるが、図２からも明らかなように、高周波半導体素子31は各々実装用配線基板25にフリップチップ実装されているために、ある高周波半導体素子31が不良であることが実装後に判明した場合においても、配線基板１および実装用配線基板13の主誘電体層26には、高周波半導体素子31に比べて機械的強度が強い材料を選択することができ、その結果、製造における樹脂の選択の自由度を高めるとともに、実装用配線基板13毎に交換することが可能となり、半導体装置全体としての良品率をも向上させることが可能となる。
【００４１】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【００４２】
【発明の効果】
以上のように、本発明の高周波半導体装置によれば、開口周辺に線路導体が形成され、底面に接地導体が形成された、高周波半導体素子を収容する凹部を有する配線基板に、実装用配線基板にフリップチップ実装された高周波半導体素子を、実装用配線基板の実装用線路導体を介して配線基板の線路導体に電気的に接続するとともに凹部に収容するようにして実装しており、この実装用配線基板が凹部の開口に取着される比誘電率が大きい主誘電体層とその高周波半導体素子側に積層された比誘電率が小さい副誘電体層とから成ることから、高周波半導体素子の内部および／または表面に形成された配線部の上方には従来の実装基板に比べて低い比誘電率を有する誘電体を配置できるために、フリップチップ実装を行なった際の高周波半導体素子における配線本来のインピーダンス設計からのインピーダンスのずれ量を低く抑えることができ、従来のように、高周波半導体素子の配線部の下方に比較的高い比誘電率を有する誘電体が配置されることになるために配線のインピーダンスが設計値と異なる値になり所望の回路動作が保証されない場合と比較して、高周波半導体素子の特性について本来の設計値を保証することができるものとなる。
【００４３】
また、実装用配線基板における内層配線の線路導体の線路幅は、主誘電体層および副誘電体層の層厚みならびに副誘電体層の表面から配線基板に形成された凹部底面の接地導体までの距離を用いることにより、インピーダンス設計における自由度が増すこととなる。その結果、線路導体の線路幅の変化量を極めて小さく抑えることが可能となり、高周波信号の反射を引き起こすような不連続点に相当する部分をなくすことができ、信号伝送特性を劣化させることがなくなるので、高周波信号に対する良好な伝送特性を有する高周波半導体装置となる。
【００４４】
さらに、高周波半導体素子を機械的強度の高い実装用配線基板に実装した上でこの実装用配線基板を配線基板に実装することから、実装後に不良素子が発生した場合にもこの実装用配線基板を交換すればよいため、従来のようなベアチップ実装により実装後の不良素子の交換が困難な実装構造のものと比較して、マルチチップモジュールを構成した場合に全体の良品率を向上させることが容易に達成できるものとなる。
【００４５】
以上により、本発明によれば、高周波半導体素子の実装後における配線のインピーダンスの変動を抑えるとともに、線路幅の変化による高周波信号の反射をなくすことができ、さらに実装後の不良素子の交換を容易に行なうことができる、高周波特性面でも製造工程面でも改善された実装構造を有する高周波半導体装置を提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波半導体装置の実施の形態の一例を示す断面図である。
【図２】図１の要部拡大断面図である。
【図３】図２のＡ−Ａ’線における要部断面図である。
【図４】図２のＢ−Ｂ’線における要部断面図である。
【図５】図２のＣ−Ｃ’線における要部断面図である。
【図６】本発明の高周波半導体装置におけるＡ−Ａ’線断面構造およびＢ−Ｂ’線断面構造の反射特性を示す線図である。
【図７】本発明の高周波半導体装置におけるＣ−Ｃ’線断面構造および高周波半導体素子の位相定数の周波数特性を示す線図である。
【図８】従来の高周波半導体装置の例を示す要部拡大断面図である。
【符号の説明】
21・・・・・配線基板
22・・・・・誘電体基板
22ａ・・・・凹部
23、23ａ・・接地導体
24・・・・・線路導体
25・・・・・実装用配線基板
26・・・・・主誘電体層
27・・・・・副導体層
28・・・・・実装用線路導体
28ａ・・・・接続電極
30・・・・・貫通導体
34・・・・・導体バンプ
【発明の属する技術分野】
本発明はマイクロ波もしくはミリ波を用いた通信機器もしくはセンサ等に使用される高周波半導体装置に関し、特に高周波半導体素子の実装構造を改善した高周波半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波もしくはミリ波帯において動作する高周波半導体素子を主な回路素子とする高周波電子回路モジュールにおいては、高周波半導体素子が誘電体基板を用いた高周波半導体実装基板に実装され、さらに金属シャーシ内にこの高周波半導体実装基板を他の回路基板等とともに収納する形態であった。
【０００３】
このような高周波半導体実装基板に高周波半導体素子を実装して高周波半導体装置を構成する従来の形態としては、例えば図８に要部断面図で示すように、下面に接地導体３が、上面に凹部２ａおよび凹部２ａ開口周辺にかけて線路導体４が形成された誘電体基板２から成る配線基板１に、凹部２ａに実装用配線基板５を収容するように搭載するとともに、この実装用配線基板５上に高周波半導体素子７を導体バンプ10によりフリップチップ実装して高周波半導体素子７の下面等に形成された配線導体９と実装用配線基板５上の実装用線路導体６とを電気的に接続するとともに、高周波半導体素子７の裏面に形成された接地導体８とこの高周波半導体素子７が搭載実装される配線基板１もしくは実装用配線基板５に形成された接地接続用電極としてのダイマウント用ランドパターン（図示せず）とを金スズ等のろう材（図示せず）により接合し、さらに実装用配線基板５の実装用線路導体６と外部電気回路としての配線基板１の凹部２ａ開口周辺に形成された線路導体４とを金ワイヤ11等を用いたワイヤボンディングによって電気的に接続するというものが主であった。
【０００４】
なお、図８において、12は実装用配線基板５の下面を配線基板１の下面の接地導体３に凹部２ａの底面を介して電気的に接続するための接地用貫通導体、13はこの高周波半導体装置に用いられたメタルシールドである。
【０００５】
しかしながら、高周波半導体素子７の動作周波数が高くなるにつれて接続用のボンディングワイヤ11による寄生特性の影響が顕著になるために、近年は実装用配線基板５の実装用線路導体６と配線基板１の線路導体４とについても導体バンプを用いて電気的かつ機械的に接続を行なうフリップチップ実装を採用し、このような寄生特性を抑制することが提唱されている。
【０００６】
通常、このようなフリップチップ実装は、高周波半導体素子およびこれが搭載される高周波半導体実装基板におけるそれぞれの入出力用の電極が形成された各主面を対向させ、高周波半導体素子上の電極とこの電極に対応する実装基板上の電極とを導体バンプにより電気的に接続する構造を有している。
【０００７】
【発明が解決しようとする課題】
しかしながら、高周波半導体素子はその表面における配線構造にマイクロストリップ線路等の線路導体を用いたプレーナ型伝送線路を採用しており、そのインピーダンス設計は半導体素子単体において最適化されているが、フリップチップ実装を行なった際には、半導体素子表面の配線部下方に比較的高い比誘電率を有する実装基板の誘電体が配置されることになるために、配線のインピーダンスが設計値と異なる値になり、所望の回路動作が保証されなくなってしまうという問題点があった。
【０００８】
また、半導体素子と実装基板とが重なり合う領域においては、線路導体の上下に半導体素子の誘電体と実装基板の誘電体とが配される構造となるために、インピーダンスを整合させるためには線路導体の線路幅を狭くする必要があるが、このような線路幅の変化は高周波信号の反射を引き起こす不連続点に相当するため、特に高周波帯域においては信号伝送特性を劣化させる要因となるという問題点があった。
【０００９】
また、フリップチップ実装は元来高速ディジタル回路素子の実装において実装面積の縮小化と不良素子の交換性を向上させる技術として発展してきたが、高周波半導体素子に対してベアチップによるフリップチップ実装を行なった際には、機械的強度等の観点から不良素子の実装後の交換が難しいため、マルチチップモジュールを組み立てた際の良品率を高めることが困難であるという問題点もあった。
【００１０】
本発明はかかる従来技術の問題点に鑑みて案出されたものであり、その目的は、高周波半導体素子の実装後における配線のインピーダンスの変動を抑えるとともに、線路幅の変化による高周波信号の反射をなくすことができ、さらに実装後の不良素子の交換を容易に行なうことができる、高周波特性面でも製造工程面でも改善された実装構造を有する高周波半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の高周波半導体装置は、誘電体基板の上面に高周波半導体素子を収容する凹部を有し、この凹部の開口周辺に線路導体が形成されるとともに、下面および前記凹部底面に接地導体が形成された配線基板と、この配線基板上に前記凹部の開口を覆うように取着され、下面周辺部に形成された接続電極が前記線路導体に当接接続された実装用配線基板と、この実装用配線基板の下面に形成された実装電極に導体バンプを介して電気的に接続された高周波半導体素子とを具備する高周波半導体装置であって、前記実装用配線基板は、前記凹部の開口寸法より大きく、かつ前記誘電体基板より比誘電率が大きい主誘電体層と、その下面に積層された前記開口寸法より小さく、かつ前記主誘電体層より比誘電率が小さい副誘電体層と、前記主誘電体層の下面周辺部に形成された前記接続電極から前記主誘電体層および前記副誘電体層間にかけて形成された実装用線路導体と、この実装用線路導体を前記副誘電体層の下面に形成された前記実装電極に電気的に接続する貫通導体とから成ることを特徴とするものである。
【００１２】
本発明の高周波半導体装置によれば、開口周辺に線路導体が形成され、底面に接地導体が形成された、高周波半導体素子を収容する凹部を有する配線基板に、実装用配線基板にフリップチップ実装された高周波半導体素子を、実装用配線基板の実装用線路導体を介して配線基板の線路導体に電気的に接続するとともに凹部に収容するようにして実装しており、この実装用配線基板が凹部の開口に取着される比誘電率が大きい主誘電体層とその高周波半導体素子側に積層された比誘電率が小さい副誘電体層とから成ることから、高周波半導体素子の内部および／または表面に形成された配線部の上方には従来の実装基板に比べて低い比誘電率を有する誘電体を配置できるために、フリップチップ実装を行なった際の高周波半導体素子における配線本来のインピーダンス設計からのインピーダンスのずれ量を低く抑えることができ、従来のように、高周波半導体素子の配線部の下方に比較的高い比誘電率を有する誘電体が配置されることになるために配線のインピーダンスが設計値と異なる値になり所望の回路動作が保証されない場合と比較して、高周波半導体素子の特性について本来の設計値を保証することができるものとなる。
【００１３】
また、実装用配線基板における内層配線の線路導体の線路幅は、主誘電体層および副誘電体層の層厚みならびに副誘電体層の表面から配線基板に形成された凹部底面の接地導体までの距離を用いることにより、インピーダンス設計における自由度が増すこととなる。その結果、線路導体の線路幅の変化量を極めて小さく抑えることが可能となり、高周波信号の反射を引き起こすような不連続点に相当する部分をなくすことができ、信号伝送特性を劣化させることがなくなるので、高周波信号に対する良好な伝送特性を有する高周波半導体装置となる。
【００１４】
さらに、高周波半導体素子を機械的強度の高い実装用配線基板に実装した上でこの実装用配線基板を配線基板に実装することから、実装後に不良素子が発生した場合にもこの実装用配線基板を交換すればよいため、従来のようなベアチップ実装により実装後の不良素子の交換が困難な実装構造のものと比較して、マルチチップモジュールを構成した場合に全体の良品率を向上させることが容易に達成できるものとなる。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の高周波半導体装置について説明する。
【００１６】
図１は本発明の高周波半導体装置の実施の形態の一例を示す断面図、図２はその要部拡大断面図である。また、図３は図２のＡ−Ａ’線における要部断面図、図４は図２のＢ−Ｂ’線における要部断面図、図５は図２のＣ−Ｃ’線における要部断面図である。
【００１７】
これらの図において、21は配線基板であり、誘電体基板22の上面に高周波半導体素子を収容する凹部22ａを有し、この凹部22ａの開口周辺に線路導体24が形成されるとともに、下面および凹部22ａ底面に接地導体23および23ａが形成されている。
【００１８】
25は実装用配線基板であり、配線基板21の凹部22ａの開口寸法より大きく、かつ誘電体基板22より比誘電率が大きい主誘電体層26と、その下面に積層された凹部22ａの開口寸法より小さく、かつ主誘電体層26より比誘電率が小さい副誘電体層27と、主誘電体層26の下面周辺部に形成された接続電極28ａから主誘電体層26および副誘電体層27間にかけて形成された実装用線路導体28と、この実装用線路導体28を副誘電体層27の下面に形成された実装電極30ａに電気的に接続する貫通導体30とから成り、配線基板21上に凹部22ａの開口を覆うように取着され、主誘電体層26の下面周辺部に形成された接続電極28ａが線路導体24に当接接続されている。
【００１９】
31は高周波半導体素子であり、実装用配線基板25の副誘電体層27の下面に形成された実装電極30ａに導体バンプ34を介して端子電極（図示せず）が電気的に接続されている。32は高周波半導体素子31の上面に形成された配線部としての配線導体、33は高周波半導体素子31の下面に形成された素子接地導体である。
【００２０】
なお、29は実装用配線基板25の主誘電体層26と副誘電体層27との間で実装用線路導体28と同一面に形成された実装用同一面接地導体であり、この実装用同一面接地導体29と実装用線路導体28とでコプレーナ線路を構成している。また、この実装用同一面接地導体29は配線基板21の上面において線路導体24と同一面に形成された同一面接地導体（図示せず）と電気的に接続されることによって、配線基板21から実装用配線基板25にかけてコプレーナ線路で接続された高周波回路が構成されることとなる。
【００２１】
35は配線基板21の下面の接地導体23と凹部22ａ底面の接地導体23ａとを電気的に接続するための接地用貫通導体である。36は必要に応じて配線基板21に搭載実装された実装用配線基板25を覆うように配線基板21に取着される蓋体であり、ここではメタルシールドである。37は線路導体24と接続電極28ａとを電気的に接続するための例えば半田である。そして、38は凹部22ａ内あるいは配線基板21および実装用配線基板25と蓋体36との間に存在する空気層を示している。
【００２２】
このような構成により、本発明の高周波半導体装置は、上面に端子電極を有する高周波半導体素子31と、この高周波半導体素子31の端子電極に対応してフリップチップ実装を行なうための実装電極30ａおよび外部電気回路としての配線基板21との入出力用の接続電極28ａを有する実装用配線基板25と、この接続電極28ａに対応して実装を行なうための線路導体24を有するとともにフリップチップ実装された高周波半導体素子31および実装用配線基板25の一部（副誘電体層27の部分）を収納するための凹部22ａを有する配線基板21とから成る実装構造を有し、実装用配線基板25は比誘電率の異なる主誘電体層26と副誘電体層27とを積層した多層構造を有しており、その基体となる主誘電体層26の露出面（上面）には接地導体が形成されておらず、主誘電体層26の比誘電率が配線基板21を構成する誘電体基板22の比誘電率および副誘電体層27の比誘電率よりも大きく、主誘電体層26の寸法が配線基板21の誘電体基板22に設けられた凹部22ａの開口寸法よりも大きく、かつ副誘電体層27の寸法が凹部22ａの開口寸法よりも小さく形成されており、高周波半導体素子31とのフリップチップ実装用の実装電極30ａはこの副誘電体層27の表面（下面）に形成されており、配線基板21との接続電極28ａは主誘電体層26の下面周辺部において副誘電体層27が積層されていない領域に形成されており、接続電極28ａ間の配線は主誘電体層26と副誘電体層27との界面に形成された実装用線路導体28および副誘電体層27内に形成された貫通導体30から成り、実装用配線基板25副誘電体層27およびこの副誘電体層27の下面にフリップチップ実装された高周波半導体素子31を配線基板21に設けられた凹部22ａに収容しつつ配線基板21と実装用配線基板25との対応する電極同士を接続する構成を有している。
【００２３】
このような構成の本発明の高周波半導体装置において、実装用配線基板25を形成する主誘電体層26および副誘電体層27は、いずれも単一の誘電体材料から成る単層のものであってもよく、それぞれ複数の誘電体層を積層して所望の比誘電率やその他の特性となるようにした多層構成のものであってもよい。このような主誘電体層26および副誘電体層27としては、例えば主誘電体層26には酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックス材料を用い、副誘電体層27にはポリイミドやポリテトラフルオロエチレン（ＰＴＦＥ）・ベンゾシクロブテン（ＢＣＢ）等の誘電体樹脂材料を用いればよい。
【００２４】
そして、主誘電体層26を誘電体基板22より比誘電率が大きいものとし、一方、副誘電体層27を主誘電体層26よりも比誘電率が小さいものとする場合には、例えばこれらを形成する実用的な誘電体材料から比誘電率が２前後の小さいもの、４〜６程度のもの、８以上の大きいものを選択し、これらの誘電体材料を比誘電率の大きさに応じて適宜組み合わせて使用するようにすればよい。その際、誘電体基板22の比誘電率と副誘電体層27の比誘電率とは、それぞれ主誘電体層26よりも小さいものであれば、同等の比誘電率のものを用いても、異なる比誘電率のものを用いてもよく、高周波半導体装置の仕様に応じてそれぞれの材料を適宜選択すればよい。
【００２５】
また、主誘電体層26の寸法を凹部22ａの開口寸法よりも大きくする場合、概ね開口寸法よりもそれぞれ高周波信号の波長の４分の１程度かそれ以下程度で大きいものとすればよく、副誘電体層27の寸法を凹部22ａの開口寸法よりも小さくする場合、実装の工作精度に影響がない程度で、なるべく開口寸法に近い大きさとすればよい。
【００２６】
なお、配線基板21を形成する誘電体基板22についても、主誘電体層26よりも比誘電率が小さい誘電体材料であれば実装用配線基板25と同様の材料を用いればよく、同様に単層としても多層構成としてもよい。
【００２７】
また、配線基板21の誘電体基板22の凹部22ａの底面に形成された接地導体23ａは、実装用配線基板25に形成された線路導体28および高周波半導体素子31の上面に形成された配線導体32に対して高周波信号に対するグランドとして機能するものである。
【００２８】
この接地導体23ａを始めとして接地導体23・線路導体24・実装用線路導体28・接続電極28ａ・実装用同一面接地導体29・貫通導体30・実装電極30ａ・配線導体32・素子接地導体33・接地用貫通導体35には、高周波用の導体として使用される種々の導体材料を使用すればよく、その形状や寸法等もその仕様に応じて適宜選択すればよい。
【００２９】
また、導体バンプ34・半田37にも同様に高周波用の導体バンプおよび実装用の半田として使用される種々の材料を使用すればよく、メタルシールド等の蓋体36にも同様に蓋体として使用される種々の材料・形状・寸法等を選択して適用すればよい。
【００３０】
次に、本発明の高周波半導体装置について具体例を示す。
【００３１】
まず、厚み200 μｍのアルミナセラミックス（比誘電率9.6 ）から成る主誘電体層26上に実装用線路導体28としての銅配線および厚み100 μｍのポリイミド（比誘電率3.4 ）から成る副誘電体層27を薄膜形成し、ポリイミド層表面において高周波半導体素子31の端子電極に対応する個所に実装電極30ａを設け、内層配線となる実装用線路導体28と貫通導体30により接続させて実装用配線基板25を作製した。
【００３２】
また、厚み150 μm のガラスセラミックス（比誘電率4.8 ）を３層積層し、その内の２層分をくり抜くことにより、凹部22ａすなわちキャビティを有する構造の誘電体基板22から成る配線基板21を作製した。なお、この配線基板21においては３層目の表面に配線基板21の配線としての線路導体24および入出力電極が、また１層目表面すなわち凹部22ａ底部に接地導体23ａが、それぞれ銅ペーストを印刷して誘電体基板22と同時焼成することにより厚膜として形成されており、接地導体23ａは１層目を貫通する接地用貫通導体35により配線基板21の下面の接地導体23と電気的に接続されて接地をとる構造となっている。
【００３３】
また、配線基板21において、３層目の表面から上方300 μｍの位置には、配線基板21全体を被覆するメタルシールドとしての鉄−ニッケル−コバルト合金から成る蓋体36を設けた。
【００３４】
そして、フリップチップ実装の特性評価用として、厚み100 μｍのガリウムひ素基板に線路幅80μｍのマイクロストリップ線路導体を形成し、入出力電極部は信号線路の両端から各々70μｍ間隔のところに80μｍ×80μｍの接地用電極を有するコプレーナ線路構造となっている高周波半導体素子31としての評価用基板を作製し、高さ20μｍの金から成る導体バンプ34を介して実装用配線基板25に対してフリップチップ実装を行なった。
【００３５】
また、実装用配線基板25の副誘電体層27であるポリイミド層および高周波半導体素子31としての評価用基板を凹部22ａ内に収容しつつ、主誘電体層26であるアルミナセラミックス層において露出している接続電極28ａと配線基板21の線路導体24とを半田37により接続することにより、本発明の高周波半導体装置における実装構造を実現した。
【００３６】
また一方、比較例として、厚み200 μｍのアルミナセラミックス基板上に線路幅200 μｍのマイクロストリップ線路および高周波半導体素子31としての評価用基板の端子電極に対応する実装電極を有する実装用配線基板を作製し、同一の条件で評価用基板をフリップチップ接続したものを作製した。
【００３７】
上記のような本発明の高周波半導体装置における実装構造によれば、図３に示したＡ−Ａ’線断面においては、配線基板21上の線路導体の接続部とそれに対応させて実装用配線基板25の主誘電体層26の下面に形成された接続電極28ａが半田37により接合されており、実装用線路導体28の線路幅は80μｍ、実装用線路導体28と接地導体23ａとの間隔は130 μｍとなる。また図４に示したＢ−Ｂ’線断面は、実装用配線基板25の主誘電体層26と副誘電体層27との界面に形成された実装線路構造であり、実装用線路導体28の線路幅は80μｍ、実装用線路導体28と接地導体23ａとの間隔は80μｍとなる。
【００３８】
このような本発明の高周波半導体装置におけるＡ−Ａ’線断面構造およびＢ−Ｂ’線断面構造の反射特性を図６に線図で示す。図６において、横軸は周波数（単位：ＧＨｚ）を、縦軸は反射係数Ｓ11（単位：ｄＢ）を表しており、実線で示した特性曲線ＡはＡ−Ａ’線断面における反射係数Ｓ11の周波数特性を、破線で示した特性曲線ＢはＢ−Ｂ’線断面における反射係数Ｓ11の周波数特性を示している。これによれば、いずれの伝送線路構造も広帯域にわたって低い反射係数を実現できていることが示されている。すなわち、いずれの伝送線路構造においても、インピーダンス整合を取りつつ高周波半導体素子31の配線導体32の線路幅と同程度の線路幅を実現することが可能となっている。これにより、実装用線路導体28における線路幅の変化を抑えることが可能となるため、実装構造全体としての伝送においても良好な伝送特性を実現することが可能となる。
【００３９】
また、図１におけるＣ−Ｃ’線断面構造および高周波半導体素子31の設計値の伝搬特性を図７に線図で示す。ここでは、図４に示すＢ−Ｂ’線断面と同様の主誘電体層26および副誘電体層27からなる実装用配線基板25の下方20μｍに高周波半導体素子31としての評価用基板が配置されている。図７において、横軸は周波数（単位：ＧＨｚ）を、縦軸は伝搬定数の虚部、すなわち位相定数β（単位：ｒａｄ／ｍ）を表している。実線で示した特性曲線Ｃは、評価用基板の直上に評価用基板と副誘電体層27との間の空気層・副誘電体層27・主誘電体層26・空気層38が分布しているが、主誘電体層26の下面に積層した副誘電体層27に比誘電率の比較的低い材料を選択しているために、図７に示されるように、破線で示した特性曲線Ｄで示される高周波半導体素子の特性では位相特性にほとんど変化は見られなかった。
【００４０】
また、図１は本発明の高周波半導体装置の全体図を示す断面図であるが、図２からも明らかなように、高周波半導体素子31は各々実装用配線基板25にフリップチップ実装されているために、ある高周波半導体素子31が不良であることが実装後に判明した場合においても、配線基板１および実装用配線基板13の主誘電体層26には、高周波半導体素子31に比べて機械的強度が強い材料を選択することができ、その結果、製造における樹脂の選択の自由度を高めるとともに、実装用配線基板13毎に交換することが可能となり、半導体装置全体としての良品率をも向上させることが可能となる。
【００４１】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【００４２】
【発明の効果】
以上のように、本発明の高周波半導体装置によれば、開口周辺に線路導体が形成され、底面に接地導体が形成された、高周波半導体素子を収容する凹部を有する配線基板に、実装用配線基板にフリップチップ実装された高周波半導体素子を、実装用配線基板の実装用線路導体を介して配線基板の線路導体に電気的に接続するとともに凹部に収容するようにして実装しており、この実装用配線基板が凹部の開口に取着される比誘電率が大きい主誘電体層とその高周波半導体素子側に積層された比誘電率が小さい副誘電体層とから成ることから、高周波半導体素子の内部および／または表面に形成された配線部の上方には従来の実装基板に比べて低い比誘電率を有する誘電体を配置できるために、フリップチップ実装を行なった際の高周波半導体素子における配線本来のインピーダンス設計からのインピーダンスのずれ量を低く抑えることができ、従来のように、高周波半導体素子の配線部の下方に比較的高い比誘電率を有する誘電体が配置されることになるために配線のインピーダンスが設計値と異なる値になり所望の回路動作が保証されない場合と比較して、高周波半導体素子の特性について本来の設計値を保証することができるものとなる。
【００４３】
また、実装用配線基板における内層配線の線路導体の線路幅は、主誘電体層および副誘電体層の層厚みならびに副誘電体層の表面から配線基板に形成された凹部底面の接地導体までの距離を用いることにより、インピーダンス設計における自由度が増すこととなる。その結果、線路導体の線路幅の変化量を極めて小さく抑えることが可能となり、高周波信号の反射を引き起こすような不連続点に相当する部分をなくすことができ、信号伝送特性を劣化させることがなくなるので、高周波信号に対する良好な伝送特性を有する高周波半導体装置となる。
【００４４】
さらに、高周波半導体素子を機械的強度の高い実装用配線基板に実装した上でこの実装用配線基板を配線基板に実装することから、実装後に不良素子が発生した場合にもこの実装用配線基板を交換すればよいため、従来のようなベアチップ実装により実装後の不良素子の交換が困難な実装構造のものと比較して、マルチチップモジュールを構成した場合に全体の良品率を向上させることが容易に達成できるものとなる。
【００４５】
以上により、本発明によれば、高周波半導体素子の実装後における配線のインピーダンスの変動を抑えるとともに、線路幅の変化による高周波信号の反射をなくすことができ、さらに実装後の不良素子の交換を容易に行なうことができる、高周波特性面でも製造工程面でも改善された実装構造を有する高周波半導体装置を提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波半導体装置の実施の形態の一例を示す断面図である。
【図２】図１の要部拡大断面図である。
【図３】図２のＡ−Ａ’線における要部断面図である。
【図４】図２のＢ−Ｂ’線における要部断面図である。
【図５】図２のＣ−Ｃ’線における要部断面図である。
【図６】本発明の高周波半導体装置におけるＡ−Ａ’線断面構造およびＢ−Ｂ’線断面構造の反射特性を示す線図である。
【図７】本発明の高周波半導体装置におけるＣ−Ｃ’線断面構造および高周波半導体素子の位相定数の周波数特性を示す線図である。
【図８】従来の高周波半導体装置の例を示す要部拡大断面図である。
【符号の説明】
21・・・・・配線基板
22・・・・・誘電体基板
22ａ・・・・凹部
23、23ａ・・接地導体
24・・・・・線路導体
25・・・・・実装用配線基板
26・・・・・主誘電体層
27・・・・・副導体層
28・・・・・実装用線路導体
28ａ・・・・接続電極
30・・・・・貫通導体
34・・・・・導体バンプ
Claims (1)
- 誘電体基板の上面に高周波半導体素子を収容する凹部を有し、該凹部の開口周辺に線路導体が形成されるとともに、下面および前記凹部底面に接地導体が形成された配線基板と、該配線基板上に前記凹部の開口を覆うように取着され、下面周辺部に形成された接続電極が前記線路導体に当接接続された実装用配線基板と、該実装用配線基板の下面に形成された実装電極に導体バンプを介して電気的に接続された高周波半導体素子とを具備する高周波半導体装置であって、前記実装用配線基板は、前記凹部の開口寸法より大きく、かつ前記誘電体基板より比誘電率が大きい主誘電体層と、その下面に積層された前記開口寸法より小さく、かつ前記主誘電体層より比誘電率が小さい副誘電体層と、前記主誘電体層の下面周辺部に形成された前記接続電極から前記主誘電体層および前記副誘電体層間にかけて形成された実装用線路導体と、該実装用線路導体を前記副誘電体層の下面に形成された前記実装電極に電気的に接続する貫通導体とから成ることを特徴とする高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20818899A JP3987659B2 (ja) | 1999-07-22 | 1999-07-22 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20818899A JP3987659B2 (ja) | 1999-07-22 | 1999-07-22 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035967A JP2001035967A (ja) | 2001-02-09 |
| JP3987659B2 true JP3987659B2 (ja) | 2007-10-10 |
Family
ID=16552131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20818899A Expired - Fee Related JP3987659B2 (ja) | 1999-07-22 | 1999-07-22 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987659B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002350793A (ja) * | 2001-05-23 | 2002-12-04 | Mitsubishi Electric Corp | 光電変換半導体装置 |
-
1999
- 1999-07-22 JP JP20818899A patent/JP3987659B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035967A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456255B2 (en) | Impedance controlled electrical interconnection employing meta-materials | |
| US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
| JP3378435B2 (ja) | 超高周波帯無線通信装置 | |
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| US11424196B2 (en) | Matching circuit for integrated circuit die | |
| JP2000278009A (ja) | マイクロ波・ミリ波回路装置 | |
| WO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
| JPH0774285A (ja) | 半導体装置 | |
| US6507110B1 (en) | Microwave device and method for making same | |
| US6531775B1 (en) | High-frequency module | |
| JP5728101B1 (ja) | Ｍｍｉｃ集積回路モジュール | |
| JP3818864B2 (ja) | 高周波半導体装置 | |
| US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
| US20020055277A1 (en) | Chip carrier for a high-frequency electronic package | |
| JP4883010B2 (ja) | 電子部品パッケージ | |
| JP3987659B2 (ja) | 高周波半導体装置 | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3725983B2 (ja) | 高周波回路用パッケージ | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP4363717B2 (ja) | 高周波半導体装置 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP3569481B2 (ja) | ミリ波半導体装置 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JPH11339898A (ja) | 高周波用入出力端子および高周波回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |