JP3378435B2 - 超高周波帯無線通信装置 - Google Patents

超高周波帯無線通信装置

Info

Publication number
JP3378435B2
JP3378435B2 JP18084696A JP18084696A JP3378435B2 JP 3378435 B2 JP3378435 B2 JP 3378435B2 JP 18084696 A JP18084696 A JP 18084696A JP 18084696 A JP18084696 A JP 18084696A JP 3378435 B2 JP3378435 B2 JP 3378435B2
Authority
JP
Japan
Prior art keywords
wireless communication
chip
semiconductor chip
circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18084696A
Other languages
English (en)
Other versions
JPH09153839A (ja
Inventor
邦夫 吉原
舜夫 昆野
裕二 井関
康 志津木
威 花輪
宏平 森塚
康夫 芦沢
保彦 栗山
素安 森永
映児 高木
武史 宮城
順子 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18084696A priority Critical patent/JP3378435B2/ja
Priority to EP96115555A priority patent/EP0766410B1/en
Priority to US08/720,379 priority patent/US5898909A/en
Priority to DE69628253T priority patent/DE69628253T2/de
Publication of JPH09153839A publication Critical patent/JPH09153839A/ja
Application granted granted Critical
Publication of JP3378435B2 publication Critical patent/JP3378435B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は超高周波の周波数を
利用する超高周波帯無線通信装置に関する。
【０００２】
【従来の技術】超高周波帯無線通信装置は、準ミリ波帯
／ミリ波帯と呼ばれる周波数が１０ＧＨｚ以上の超高周
波帯を利用する通信装置である。従来の超高周波帯無線
通信装置は、送信機能及び受信機能の双方に必要な各種
機能を備えるために、個別の回路ブロックを構成する部
品を多数組み立て／結合することによって１つの装置を
構成していた。
【０００３】例えば、図１は、従来の通信装置の高周波
高出力電力増幅器として用いる基本的な超高周波用デバ
イス１であり、高周波高出力電力増幅器の機能を備える
１個又は複数の半導体チップＣがパッケージＰ内に搭載
されている。パッケージＰの長手方向の両端には、超高
周波信号周波数のままパッケージ外部へ信号の入出力を
行うための信号伝送用のフィードスルー部Ｔがあり、こ
のフィードスルー部Ｔはしばしば直接パッケージに接続
するための同軸コネクタとして利用される。このような
超高周波デバイス１を、例えば高周波基板又はコネクタ
を介した同軸ケーブルによってアンテナや発振回路、周
波数変換回路等と接続することによって、送受信器など
が構成される。
【０００４】これに対し、図２は、図１のパッケージ１
内に搭載される複数の半導体チップＣの機能を１つの半
導体チップに組み込んみ、送信用の機能を１つのパッケ
ージに備えさせた送信モジュール２を示す。この送信モ
ジュール２は、図３に示すように、パッケージＰ’内に
発振回路（ＯＳＣ）の機能を有する半導体チップＣ１
と、変調回路の機能を有する半導体チップＣ２と、電力
増幅回路（ＰＡ）の機能を有する半導体チップＣ３とが
実装されている。すなわち、１つの半導体チップが１つ
のまとまった機能の回路ブロックを構成している。
【０００５】半導体チップＣ１，Ｃ２，Ｃ３は、それぞ
れ２mm角程度の大きさで、これらを外界からシールドす
るパッケージＰ’の側壁は内側へ突出して、内部の空間
を幾つかに区画しており、半導体チップＣ１，Ｃ２，Ｃ
３は区画された空間に各々個別に配置され、これらの半
導体チップを同軸部品やマイクロ波伝送線路で接続する
ことにより送信モジュール２が構成されている。低雑音
高周波増幅回路（ＬＮＡ）や復調回路から構成される受
信モジュールも同様にこのような構造に構成される。
【０００６】送信モジュール２において、１つ１つの半
導体チップＣ１，Ｃ２，Ｃ３が各々個別にシールドされ
る理由の１つは、半導体チップ間の相互干渉を防ぐため
で、もう１つは、シールドされる空間が大きくなること
によって通信のキャリア周波数において空洞共振が発生
するの防止するためである。もし、図２におけるパッケ
ージＰ’の側壁を突出させず、半導体チップ全てを１つ
の大きいシールド空間に配置すると、空洞共振が発生し
易くなる。
【０００７】更に、図４は、従来における送信モジュー
ルの他の例を示す。図４の送信モジュール３において
は、発振回路の半導体チップＣ１、変調回路の半導体チ
ップＣ２及び電力増幅回路の半導体チップＣ３がパッケ
ージＰ”内でカスケードに接続されている。各々の半導
体チップは１．５mm〜２mm角程度の大きさで、半導体チ
ップＣ３は、伝送線路を通じてパッケージに設けられた
導波管の接続部Ｇと接続され、導波管の出口はアンテナ
と接続される。一般に、導波管を用いた伝送は伝送線路
を用いた場合より損失が少ないため、この送信モジュー
ル３において、回路ブロックからの出力は導波管によっ
てアンテナへ低損失で伝送される。このような構成も、
送信モジュールに限ったことではなく、受信モジュール
にも適用可能である。図４の構成を受信モジュールに適
用する場合は、例えば、図５のように発振回路（ＶＣ
Ｏ）、緩衝増幅回路（ＢＵＦ）、周波数変換回路（ＭＩ
Ｘ）及び低雑音増幅回路（ＬＮＡ）の半導体チップが搭
載される。
【０００８】図４の送信モジュール３のような、半導体
チップＣ１，Ｃ２，Ｃ３が個別にシールドされていない
構造は、半導体チップＣ１，Ｃ２，Ｃ３の大きさが小さ
い場合に適用可能である。
【０００９】
【発明が解決しようとする課題】しかし、様々な装置に
携帯化のための小型化が求められている昨今、超高周波
帯無線通信装置においても小型化及び製造コストの低減
が求められており、この様な要求を満たすには上述のよ
うな従来のデバイスやモジュールでは不十分である。
【００１０】詳細には、図１のようなデバイス１は無線
通信装置に必要な機能の一部しか備えていないので、こ
れを用いて無線通信装置を構成すると、その大きさはか
なり大型になり、製造コストも高価である。
【００１１】図２の送信モジュール２は図１のようなデ
バイスを複数接続したものと同様の機能を発揮するの
で、図１のデバイスを用いた場合よりも小型の送受信用
の無線通信装置を構成することができる。しかし、半導
体チップの大きさに応じて各半導体チップを個別にシー
ルドするようにパッケージを構成する必要があるため、
１つのパッケージが大きくなり、依然として小型化及び
製造コストの低減に十分対応できるものではない。更
に、送信モジュール２を用いて送受信両用の無線通信装
置を構成すると、アンテナ等の他の部材や受信モジュー
ル及びこれらとの接続を為す導波管や同軸ケーブル、高
周波基板に要するスペースが大きいため、大きく重量の
ある装置となる。
【００１２】図４の送信モジュール３は、図２の送信モ
ジュール２よりもパッケージの大きさを縮小することが
可能である。しかし、モジュール２の場合と同様に、ア
ンテナ等の他の部材や受信モジュール及びこれらとの接
続を為す導波管や同軸ケーブル、高周波基板に要するス
ペースが大きいため、小型の無線通信装置を構成するに
は不十分である。
【００１３】本発明はこのような問題を考慮してなされ
たもので、小型で製造コストの安い超高周波帯無線通信
装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明者らは鋭意研究を重ねた結果、送受信に必要
な信号処理機能を有する半導体チップと送信アンテナと
受信アンテナとを１つの基板上に搭載することによって
極めて小型の超高周波帯無線通信装置を形成することが
可能となることを見いだし、本発明の超高周波帯無線通
信装置を発明するに至った。
【００１５】本発明の超高周波帯無線通信装置は、受信
アンテナと、送信アンテナと、該受信アンテナ及び該送
信アンテナに電気的に接続される半導体チップとが実装
される１つの基板を有し、該半導体チップにベースバン
ド信号を入力するための入力端子と、該半導体チップか
らベースバンド信号を出力するための出力端子と、該半
導体チップを制御するための制御信号用端子とを備え
る。
【００１６】又、本発明の超高周波帯無線通信装置は、
受信アンテナと、送信アンテナと、該受信アンテナ及び
該送信アンテナに電気的に接続される半導体チップとが
実装される１つの基板を有し、該半導体チップにベース
バンド信号を入力するための入力端子と、該半導体チッ
プからベースバンド信号を出力するための出力端子と、
該半導体チップを制御するための制御信号用端子と、カ
ットオフ周波数が無線通信のキャリア周波数より高い空
間を該半導体チップの実装位置に形成する遮断手段とを
備える。
【００１７】更に、本発明の超高周波帯無線通信装置
は、カットオフ周波数が無線通信のキャリア周波数より
高い狭窄部を有するパッケージと、該パッケージに収容
される１つの基板と、受信アンテナと、送信アンテナ
と、該受信アンテナ及び該送信アンテナに電気的に接続
される半導体チップと、該半導体チップにベースバンド
信号を入力するための入力端子と、該半導体チップから
ベースバンド信号を出力するための出力端子と、該半導
体チップを制御するための制御信号用端子とを備え、該
狭窄部に該半導体チップが位置するように該受信アンテ
ナと該送信アンテナと該半導体チップとが上記１つの基
板に実装される。
【００１８】上記構成に従って、送受２つのアンテナが
必要な無線ＬＡＮ等の送受信モジュールを製造すると、
送受２つのアンテナの相互干渉を防止しながら、しかも
ＲＦ回路部は安定に動作し、かつＲＦ回路とアンテナは
直接的に接続できる超小型で高性能な超高周波帯無線通
信モジュールが提供できる。
【００１９】
【発明の実施の形態】超高周波帯無線通信装置は、送信
及び受信の信号処理に必要な回路が形成された半導体チ
ップ、送信用アンテナ及び受信アンテナを構成要素と
し、回路が処理した信号の質は、半導体チップと送信及
び／又は受信用アンテナとの相互作用、送信アンテナと
受信アンテナとの相互干渉作用、及び、装置の実装空間
による共振作用などによって低下する。又、信号処理に
必要な回路を構成する半導体チップ間の相互作用によっ
ても処理信号の質が低下する。例えば、ＰＡの出力信号
が半導体チップ間の相互作用でＯＳＣへ戻ることによっ
て以後のＰＡの出力信号が変化し、信号処理の品質低下
が生じる。このため、送信用アンテナ及び受信アンテナ
は、送信及び受信の信号処理に必要な回路の半導体チッ
プと同じパッケージには組み込まれず、別部材として接
続するのが一般的である。
【００２０】超高周波帯無線通信装置の小型化が要望さ
れるに従い、様々なアプローチがとられ、各種の提案が
なされている。しかし、上述のような作用に対する対処
が困難を予想させるためか、送信用アンテナ及び受信ア
ンテナを送信及び受信の信号処理に必要な回路の半導体
チップと共に１つのパッケージ内に組み込んで送受信モ
ジュールを構成するということは行われなかった。しか
し、このような送信及び受信の信号処理に必要な回路の
半導体チップと、送信用アンテナ及び受信アンテナとを
１つのパッケージ内に組み込む送受信用モジュールこそ
が超高周波帯無線通信装置の小型化を実現する最も有効
な手段の１つであり、本発明はこれを実現するものであ
る。
【００２１】本発明の超高周波帯無線通信装置は、図６
又は図７に示すような送受信用無線通信モジュールの構
成を基本とする。すなわち、ボンディングワイヤ７等に
よって送信用アンテナ１２及び受信アンテナ１３に接続
された半導体チップ１１，１１ａ，１１ｂが１つの基板
６に実装され、この基板６が入出力端子８を備えたパッ
ケージ５内に組み込まれることによって送受信用無線通
信モジュール４，９が得られる。従って、無線通信モジ
ュール４，９の製造工程は極めて簡易である。
【００２２】小型化を阻むと予想されるパッケージの実
装空間における構成要素のアイソレーションは、本発明
においては、以下に具体的な実施形態を参照して説明す
るように、効率的に達成される。
【００２３】以下に示す実施形態においては、信号伝送
で使用するキャリア周波数よりも高いカットオフ周波数
の導波管モードが生成する空間に半導体チップが実装さ
れ、送信アンテナ及び受信アンテナと半導体チップとの
相互作用が抑制され、それと共に、空洞共振の発生の抑
制及びアンテナ間の相互干渉の防止も達成される。
【００２４】（第１の実施形態）図８及び図９は、本発
明の第１の実施形態に係る無線通信モジュール１０を示
し、この無線通信モジュール１０においては、図８の斜
視図に示すように、送受信機能を有するＩＣチップ１１
と、送信用アンテナ１２と、受信用アンテナ１３とが基
板１４に搭載され、導電性のパッケージ１５内に収納さ
れている。
【００２５】パッケージ１５は、例えば、コバールに金
メッキを施したもの等で形成することができ、ＩＣチッ
プ１１にはＧａＡｓ上にＨＥＭＴ等のトランジスタを用
いて回路を形成したものが、送信用及び受信用アンテナ
１２，１３には、テフロン基板に金を用いてパターニン
グを施したパッチアンテナ等を用いることができる。
【００２６】パッケージ１５の内部空間は仕切られない
一つの空間ではあるが、パッケージ１５は長手方向中央
部に狭窄部１６を有するように形成されているため、狭
窄部１６及びその両側の２つの空間の３区画として考え
ることができ、ＩＣチップ１１は狭窄部１６に、送信用
アンテナ１２及び受信用アンテナ１３はその両側の空間
に配置される。ＩＣチップ１１及びアンテナ１２，１３
を保護する目的でパッケージ１５上面を覆う非導電性の
キャップ１７が付設される。キャップ１７内側面の狭窄
部１６を覆う部分には導電性膜１８が施されている。
【００２７】パッケージ１５には、ＩＣチップ１１から
のベースバンド信号の取り出し及びＩＣチップ１１への
ベースバンド信号供給や電源電位の供給、制御信号の供
給を行うための入出力端子１９を備えている。この入出
力端子１９は、通信で用いる高周波の信号のやりとりは
行わない。ＩＣチップ１１と送信用アンテナ１２及び受
信用アンテナ１３は、マイクロストリップ線路等の導波
管以外の伝送路で結合している。
【００２８】図９の（ａ）は無線通信モジュール１０の
上面図（但し、キャップ１７を省略）で、（ｂ）は、
（ａ）における狭窄部１６のＡ−Ａ’線断面図ある。
【００２９】上記構成において図９の（ｂ）からわかる
ように、パッケージ１５の狭窄部１６とキャップ１７の
導電性膜１８によって、いわゆる導波管構造が形成さ
れ、この内部にＩＣチップ１１が位置する。この導波管
構造のカットオフ周波数（遮断周波数）が通信で用いら
れる信号の周波数（最も高い周波数）よりも高くなるよ
うに構成することにより、通信に用いる周波数の電磁波
が導波管構造内、つまり狭窄部１６内に進入することが
防止される。従って、狭窄部１６内のＩＣチップ１１と
外部のアンテナ１２，１３との相互作用が防止される。
つまり、この狭窄部１６は導波管として用いるのではな
く、ＩＣチップのアイソレーション手段として用いるも
ので、この様な構造にすることによって、送信用アンテ
ナ１２からの電磁波がＩＣチップ１１の近辺に進入せ
ず、従って、送信した電磁波がＩＣチップ１１に帰還し
て悪影響を与えるのを防止できる。また、狭窄部１６が
途中に介在することによって、送信用アンテナ１２と受
信用アンテナ１３との相互干渉が防止される。
【００３０】このように、ＩＣチップと送信用アンテナ
及び受信用アンテナとのアイソレーションが良好に行わ
れるので、これらを１つのパッケージに収容して送受信
用のモジュールを形成することができる。従って、この
様な無線通信モジュールを用いることにより超高周波帯
無線通信装置の小型化が可能となる。
【００３１】（第２の実施形態）図１０は、本発明の第
２の実施形態に係る無線通信モジュール２０の分解斜視
図である。この実施形態では、図９における導電性膜１
８を施したキャップ１７に代えて、非導電性の外部キャ
ップ２１と導電性の内部キャップ２２とを用いており、
図９の無線通信モジュール１０の場合と同様に、内部キ
ャップ２２が狭窄部１６を覆うことによって、導波管構
造が形成されている。つまり、アンテナ１２，１３及び
ＩＣチップ１１の物理的保護は外部キャップ２１で、Ｉ
Ｃチップ１１とアンテナ１２，１３間の電磁気的緩衝の
防止は内部キャップ２２で行っている。この様に構成す
ることによって、キャップの内側面の導電処理を行わず
に第１の実施形態と同様の効果が得られる。
【００３２】（第３の実施形態）図１１は、本発明の第
３の実施形態に係る無線通信モジュール２３の斜視図で
ある。但し、この図ではキャップを省略しており、図９
又は図１０に示すキャップの形状を適宜変更して用いる
ことができる。このモジュール２３は、パッケージ１５
Ａの内部空間の形状が凹字型をしており、ＩＣチップ１
１及びアンテナ１２，１３を実装する基板は、狭窄部１
６Ａを貫通するようにして配置されＩＣチップが実装さ
れた基板１４ａと、送信用アンテナが実装される基板１
４ｂと、受信用アンテナが実装される基板１４ｃの３つ
の部分からなる。基板１４ａ，１４ｂ，１４ｃには、例
えば、アルミナに金をパターニングしたもの等が用いら
れる。
【００３３】この実施形態においては、ＩＣチップ１１
及びアンテナ１２、１３の各々を実装した各基板１４
ａ，１４ｂ，１４ｃを個別にパッケージ１５Ａ内に嵌装
した後に、基板１４ａ，１４ｂ，１４ｃの接合及びアン
テナ１２、１３とＩＣチップとの接続が行われる。従っ
て、実装前にアンテナ１２、１３及びＩＣチップの個別
の性能試験などを行うことも可能である。又、基板を容
易にパッケージ１５Ａ内に嵌装することができる。
【００３４】もちろん、上記実施形態の基板は、第１及
び第２の実施形態のように一体のものであってもよく、
又、第１及び第２の実施形態における基板を、第３の実
施形態のように複数の別体の基板を接合するように変形
してもよい。つまり、基板は無線通信モジュールが完成
された状態において１つの実装平面を形成するものであ
ればよい。
【００３５】この第３の実施形態は、上述に加えて、ア
ンテナ同士及びアンテナとＩＣ間の干渉の軽減に関する
利点を有する。
【００３６】左右対称な形状のアンテナの指向性は、ア
ンテナを含む面に垂直な方向に向いている。２つのアン
テナの指向性が同じ向きであるとアンテナ同士が干渉し
易いが、アンテナの指向性はアンテナの形状によって変
化させることができるので、通常、アンテナの指向性の
方向が互いに反対方向に若干傾斜して指向方向が互いに
異なるようにアンテナの形状を工夫する。
【００３７】第３の実施形態のように、ＩＣチップの入
出力方向に沿った軸から外れた位置にアンテナ１２，１
３を配置すると、アンテナ１２，１３同士の干渉を減少
させるためのアンテナの指向方向の調整が容易であるだ
けでなく、アンテナ１２，１３とＩＣチップ１１との間
にパッケージの側壁が介在することなどによってアンテ
ナとＩＣチップとの干渉も防止し易い。
【００３８】（第４の実施形態）図１２の第４の実施形
態に係る無線通信モジュール２４は、第３の実施形態の
アンテナの配置を更に変形したもので、アンテナ同士の
干渉に関して更に利点を有するものである。図１２にお
いてもキャップを省略しているが、第１又は第２の実施
形態におけるキャップの形状を適宜変更して用いること
ができる。
【００３９】この実施形態では、パッケージ１５Ｂは点
対称な形状に形成され、基板１４ｄ，１４ｅ，１４ｆも
この形状に対応するように成形される。従って、受信用
アンテナ１２及び送信用アンテナ１３は、ＩＣチップ１
１について点対称に、つまり矩形のＩＣチップ１１の対
角線の方向に配置される。
【００４０】上記構成は、アンテナ１２，１３がＩＣチ
ップ１１の入出力方向から外れて位置することによっ
て、アンテナの指向性に関する干渉の軽減について第３
の実施形態と同様の効果を奏し、更に、ＩＣチップ１１
について点対称に配置されることによってアンテナ間の
距離が長くなり、サイドローブによるアンテナ同士の干
渉も軽減することができる。
【００４１】（第５の実施形態）図１３は、本発明の第
５の実施形態における無線通信モジュール２５の斜視図
である。この実施形態では、狭窄部１６Ｃを第１狭窄部
１６’と第２狭窄部１６”の２カ所に分けて設け、各々
に送信用のＩＣチップ１１ａ及び受信用のＩＣチップ１
１ｂを分けて配置している。２カ所の狭窄部１６’，１
６”の間の基板２６は、外部との接続用として構成され
ている。図１３においてもキャップの図示を省略してい
るが、第１及狭窄部１６’から第２狭窄部１６”までの
部分を導電性膜で覆うように、非導電性キャップに導電
性処理を施すか、あるいは導電性内部キャップを用い
る。
【００４２】この構成においては、送受信間の相互干渉
が防止されると共に、外部との接続に関する設計の自由
度が高く、応用・変更を容易に行うことができる。
【００４３】（第６の実施形態）図１４は本発明の第６
の実施形態に係る無線通信モジュール２７を示し、
（ａ）はその上面図（但し、キャップの図示を省略）、
（ｂ）は、（ａ）におけるモジュール２７のＢ−Ｂ’線
断面図である。この実施形態において、第１の実施形態
と同一又は類似の部材及び部分には同一符号を付してあ
り、その部分に関しての詳細な説明は省略する。図１４
の無線通信モジュール２７が図８の第１の実施形態の無
線通信モジュール１０と異なる点は、狭窄部１６Ｄの側
壁に凹部２８が設けられている点である。この凹部２８
には、チップキャパシタ２９のような受動部品やフィー
ドスルー３０が配置され、狭窄部１６Ｄの底部には、フ
ィードスルー３０をパッケージ１５Ｄの外側へ延伸させ
るためのスルーホール３２が設けられている。狭窄部１
６Ｄの内部空間の幅は、凹部２８においてＷａからＷｂ
に増加するので、この狭窄部１６Ｄにおけるカットオフ
周波数は第１の実施形態における狭窄部１６より若干低
くなる。従って、この点を考慮して、通信に用いる周波
数の電磁波がＩＣチップ１１近辺に進入するのを抑える
ように凹部２８の大きさを定める。
【００４４】この無線通信モジュール２７では、第１の
実施形態の無線通信モジュール１０と同様の効果が得ら
れるだけでなく、ＩＣチップ１１の極めて近くにチップ
キャパシタ２９を配置できることによってＩＣチップ１
１上の回路動作が安定したものになるという利点を有す
る。また、半導体チップ直近で入出力電極が取れるの
で、フィードスルー３０やスルーホール３２を用いても
損失を抑えることができる。
【００４５】（第７の実施形態）図１５は、本発明の第
７の実施形態に係わる無線通信モジュール３３の上面図
である。この無線通信モジュール３３が第１の実施形態
の無線通信モジュール１０と異なる点は、狭窄部１６Ｅ
の空間の幅Ｗａが両端部において更にＷｃまで小さくな
るようにパッケージ１５Ｅの側壁に突出部３４を設けて
いる点である。
【００４６】第１の実施形態で述べたように、狭窄部１
６Ｅは、通信に用いる周波数の電磁波が半導体チップ近
辺に進入するのを抑えるが、通常、カットオフ周波数以
下の電磁波であっても狭窄部の両端付近には若干漏れ入
る。しかし、無線通信モジュール３３のように狭窄部の
空間を両端部において幅Ｗｃまで狭めることにより、第
１の実施形態における狭窄部１６よりも電磁波の進入抑
制効果が大きくなる。
【００４７】（第８の実施形態）本発明の第８の実施形
態に係わる無線通信モジュール３５を図１６、１７に示
す。図１６は無線通信モジュール３５の分解斜視図であ
り、図１７は、図１６におけるモジュール３５のＡ−
Ａ’線断面図である。
【００４８】上述の第１〜第７の実施形態は、アンテナ
及び半導体チップを実装した基板を導電性のパッケージ
に嵌装する構成であるが、本実施形態は、パッケージの
底部の機能を基板に付与し、パッケージの側壁部分に相
当する導電性の枠１５Ｆを基板上に実装するように構成
されている。このため、図１７に示すように、狭窄部を
有するパッケージの底部に対応するグランド層３８が基
板１４Ｆ内部に形成されている。基板１４Ｆの表面に
は、送信用アンテナ１２及び受信用アンテナ１３として
のアンテナパターン（図示省略）や半導体チップを実装
するための配線パターン（図示省略）と共に外周グラン
ドパターン３６が形成されている。更に、外周グランド
パターン３６とグランド層３８とを電気的に接続するた
めのビア３７が形成されている。従って、狭窄部１６Ｆ
を有する導電性の枠１５Ｆを基板１４Ｆ上に実装する
と、枠１５Ｆ、グランドパターン３６、ビア３７及びグ
ランド層３８によって前述におけるパッケージの等価物
が形成される。キャップ１７Ｆは第１の実施形態の場合
と同様に、狭窄部１６Ｆに面する部分のみ導電性膜１８
Ｆが形成されている。
【００４９】この実施形態は、複雑な形状のパッケージ
を作る必要がなく、低コストにモジュールを製造するこ
とが可能となるという利点を有する。
【００５０】（第９の実施形態）第９の実施形態に係る
無線通信モジュール３９を図１８に示す（但し、キャッ
プは図示省略）。本実施例が第１の実施形態と異なる部
分は、３個の大きさの異なった半導体チップ１１ａ，１
１ｂ，１１ｃを用い、３個のチップが収容される狭窄部
の幅が半導体チップ１１ａ，１１ｂ，１１ｃの大きさに
対応して変化する点である。ここでは、パッケージ１５
Ｇに嵌装された基板１４Ｇに実装された半導体チップ１
１ａ，１１ｂ，１１ｃのうち、中央に配置された半導体
チップ１１ｂの幅が他の２つの半導体チップ１１ａ，１
１ｃの幅よりも小さく、これらの輪郭に沿って狭窄部１
６Ｇの中央部も両端部よりも狭く形成されている。
【００５１】この実施形態においては、狭窄部１６Ｇの
中央の半導体チップ１１ｂは発振器チップ、送信用アン
テナ１２及び受信用アンテナ１３に近い半導体チップ１
１ａ，１１ｃは各々送信器チップ及び受信器チップであ
ることか望ましい。
【００５２】第７の実施形態において述べたように、カ
ットオフ周波数以下の電磁波であっても、狭窄部の入口
（両端部）からある程度の範囲まで漏れ入り、この漏れ
量は、狭窄部の幅（断面積）によって変化する。狭窄部
の中央を細くすることによって、送信器チップ及び送信
用アンテナ１２が出力する電磁波が受信チップ側へ漏れ
る量が減少し、良好なアイソレーションを保持すること
ができる。
【００５３】（第１０の実施形態）本発明の第１０の実
施形態に係る無線通信モジュール４０を図１９に示す。
図１９の（ａ）はモジュール４０の斜視図（但し、キャ
ップは図示省略）、（ｂ）は（ａ）におけるモジュール
４０のＤ−Ｄ’線断面図である。
【００５４】この実施形態においては、送信及び受信機
能が１つのチップに集積された半導体チップ１１の発信
器回路と電磁波的に結合する共振器４１が半導体チップ
１１と共に狭窄部１６Ｈに収容される。共振器４１はス
トリップ型あるいは円盤型でもよい。
【００５５】（ｂ）に示すように、パッケージ１５Ｈに
嵌装される基板１４Ｈには、半導体チップ１１を実装す
る部分に孔部が形成され、この孔部内に半導体チップに
対して垂直になるように共振器４１が実装される。狭窄
部の導波管構造の空間の幅は高さより大きくなるように
設定する。
【００５６】この構成においては、共振器４１の電解及
び磁界の向きが、狭窄部の最低伝搬モード時の電解及び
磁界と各々直交するので、送信用アンテナ１２から漏れ
入る電磁波が共振器４１を介して受信側に伝わることが
なく、良好なアイソレーションを保持することができ
る。
【００５７】この構成は、第９の実施形態に用いること
もでき、複数の半導体チップのうちの発信器チップが実
装される位置に孔部を設ければよい。
【００５８】（第１１の実施形態）本発明の第１１の実
施形態に係る無線通信モジュール４０’を図２０に示
す。図２０の（ａ）はモジュール４０’の斜視図（但
し、キャップは図示省略）、（ｂ）は（ａ）におけるモ
ジュール４０’のＥ−Ｅ’線断面図である。
【００５９】この実施形態は、第１０の実施形態の変形
例であり、パッケージ１５Ｉ、狭窄部１６Ｉは第１０の
実施例と同じであるが、共振器４１’及び基板１４Ｉに
関して異なる点がある。
【００６０】即ち、この例では、共振器４１’は半導体
チップ１１と並行に近接させて配置し、その位置は狭窄
部１６Ｉの中央より受信アンテナ１３側に寄せられてい
る。この場合、共振器４１’の最低伝搬モード時の電解
及び磁界と狭窄部の電解及び磁界とは一致する。しか
し、入出力する電力が弱い受信側寄りに共振器４１’を
設置することにより、送信側から受信側への電磁波の漏
洩を軽減できる。一方、受信アンテナから漏洩する電力
は送信側からのものに比べてはるかに微弱であるから、
送信側に影響を及ぼすことはない。尚、この実施形態に
ついても第９の実施形態のような複数の半導体チップを
用いるものに適用することができるのは言うまでもな
い。
【００６１】（第１２の実施形態）本発明の第１２の実
施形態に係る無線通信モジュール４２を図２１（但し、
キャップは図示省略）に示す。
【００６２】この実施形態は、送信用アンテナ１２及び
受信用アンテナ１３としてＴＡＢ４３を用い、パッケー
ジ１５Ｊの狭窄部１６Ｊに実装される基板１４ＪにＴＡ
Ｂ４３をアセンブリしている。本実施例のようにアンテ
ナをＴＡＢによって構成することより、アンテナ部分を
自由に曲げることが可能になり、アンテナ１２，１３が
出力、入力する電波の向きを変化させることができる。
また、一般にＴＡＢは数十ミクロンと薄いものである
が、本実施例では、多層化したＴＡＢを用いてＴＢ中の
アンテナパターンとグラウンドパターンとの距離を１０
０ミクロン以上にすることによって、アンテナ１２，１
３の放射効率を高くできる。
【００６３】（第１３の実施形態）本発明の第１３の実
施形態に係る無線通信モジュール４４を図２２（但し、
キャップは図示省略）に示す。この実施形態において、
パッケージ１５Ｋの狭窄部１６Ｋの長さＬＡは、基板１
４Ｋに実装されるＩＣチップ１１の長さＬＢより短い。
【００６４】通常、狭窄部の長さはその両端間の電気的
分離度を高くするので、狭窄部からＩＣチップが出ない
ように狭窄部の長さＬＡを長めに設定とりするのが自然
である（つまり、ＬＡ＞ＬＢ）。しかし、この場合、Ｉ
Ｃチップの端部から送信／受信アンテナまでの距離が長
くなり、従ってこれらをつなぐ伝送線路も長くなるた
め、送信時の送信パワーの損失及び受信時の入力レベル
の低下を招く。同じ伝送線路でも、一般に準ミリ波帯以
上（１０ＧＨｚ以上）の超高周波の場合では低周波より
損失が増加しやすく、特に受信アンテナとシリーズに入
る損失分は受信雑音特性を直接左右するものであり、通
信機としての性能（最小受信感度等）が伝送線路のわず
かの長さによる損失によって大きく低下することがあ
る。これを根本的に避けるには、アンテナとの距離を近
づける以外に方法はない。本実施形態は、図２２に示す
ように、伝送線路による損失を軽減するためにＩＣチッ
プの長さＬＢより狭窄部の長さＬＡを大きくしたもので
ある（つまり、ＬＡ＜ＬＢ）。
【００６５】半導体チップ１１が狭窄部１６Ｋから出る
分だけ狭窄部が短くなるから、送信側と受信側との電気
的分離度は低下するが、短縮分がわずかであれば、特に
全体の特性としては問題とはならない。また、狭窄部１
６Ｋの両端部から内側へ各々外側の電磁界は漏れ入る
が、ＩＣチップは端部に入出力パッド類が配置されるの
が一般的であるので、内部回路に与える影響はとんどな
い。
【００６６】（第１４の実施形態）本発明の第１４の実
施形態に係る無線通信モジュール５２を図２３に示す。
この実施形態は、半導体チップの放熱構造を考慮した実
施形態であり、パッケージの狭窄部１６Ｍの垂直断面図
である図２３に記載された部分以外については、前述の
第１〜１３の実施形態の構造を採用することができる。
【００６７】通常、パンプ実装（フリップチップ接続）
した半導体チップの背面から放熱させる場合、放熱効果
を高めるためチップ背面近くまで放熱金属を接近させ、
僅かに残る隙間をサーマルコンパウンドなどで埋めるよ
うに構成する。しかし、この方法では、金属ケースで囲
まれた空間の上下面間のほとんどを誘電率の高いＧａＡ
ｓチップ等が埋める構造となる。このような状態では、
導波管構造によるカットオフ周波数は低下する。従っ
て、本発明において上記のような方法を用いると、半導
体チップの入出力間のアイソレーションが十分にでき
ず、更に、放熱金属によってこれは導波管構造の中央付
近に電界が集中するために、発振などの障害を起こして
しまう。
【００６８】図２３は、放熱金属による電解の集中を防
止した一例である。金属製のキャップ１７Ｍは、ＩＣチ
ップ１１Ｍの背面のレベル近くまで下方に突出する放熱
部５３を有し、放熱部５３にはＩＣチップに対応する位
置に窪み５４が形成されている。この窪み５４には、薄
いゴム状の袋５６に充填された高熱伝導性絶縁材料（サ
ーマルコンパウンド）５５が埋め込まれる。
【００６９】このように、ＩＣチップ１１Ｍと導電性の
放熱部５３との距離を増やすことにより電解の集中が低
減される。
【００７０】更に、袋５６に充填されたサーマルコンパ
ウンド５５は変形が可能であるから、製造誤差等による
放熱部５３とＩＣチップ１１Ｍとの距離の変化にも対応
できるので、組立や調製時の再取付等も行い易い。又、
袋５６に充填されたサーマルコンパウンド５５は復元力
が働くので、適度の圧力でキャップ１７Ｍを押さえつけ
ることによって、放熱部５３とサーマルコンパウンド５
５及びＩＣチップ１１Ｍとの密着性も向上する。サーマ
ルコンパウンド５５として流動性の高い材料を用いる
と、キャップ１７Ｍに加えた圧力は均等にＩＣチップ１
１Ｍに作用するので、応力の集中が防止され、一般に構
造的に弱いといわれているフリップチップ接続の信頼性
の低下を抑制することができる。
【００７１】（第１５の実施形態）本発明の第１５の実
施形態に係る無線通信モジュール４５を図２４に示す。
この実施形態は、半導体チップの放熱構造を考慮した他
の実施形態であり、パッケージの狭窄部１６Ｌの垂直断
面図である図２４に記載された部分以外については、前
述の第１〜１３の実施形態の構造を採用することができ
る。
【００７２】この実施形態は、金属製のキャップ１７Ｌ
から下方に突出し、バネ４７等によって弾性を付与した
金属柱４６を、バンプ実装（フリップチップ接続）した
ＩＣチップ１１Ｌの背面に接触させて放熱する例であ
る。
【００７３】しかし、金属ケースが空洞共振するような
超高周波を利用する場合には、上記の構造においては、
金属柱４６と導電性の狭窄部１６Ｌ底部との間にあるＩ
Ｃチップ１１Ｌの誘電体（ＧａＡｓの比誘電率は約１３
程度）に電解が集中し、電解の集中によって導波管構造
の基本モード周波数が低下し共振周波数が低くなる。こ
れを解決するために、この実施例においては、上記に加
えて、キャップ１７Ｌの金属柱４６と狭窄部１６Ｌの底
部とを電気的に接続する手段を用いている。詳細には、
この接続手段は、ＩＣチップ１１Ｌを貫通するスルーホ
ール４８及びこれに接続するバンプ４９と、基板１４Ｌ
を貫通するスルーホール５０とからなるパスであり、ス
ルーホール４８，５０がバンプによって接続されてこれ
らを介して金属柱４６と狭窄部１６Ｌの底部のグランド
プレーンとが電気的に接続されるようにＩＣチップを基
板１４Ｌに実装する。このようなパスを、狭窄部１６Ｌ
及びＩＣチップ１１Ｌの長手軸方向に沿って所定間隔で
複数形成する。
【００７４】この様にパスを形成することによって、狭
窄部１６Ｌ内の空間は、導電性材で囲まれた２つの空間
に分断され、空洞共振の共振周波数は高くなり、導波管
構造のカットオフ周波数も高くなる。更に、高誘電材料
で形成されるＩＣチップ１１Ｌが各空洞の中央からはず
れて位置することになるため、この構成における共振周
波数は大幅に上昇し、約２倍に達する。
【００７５】上述の点接続によるパスの効果は、パスが
適切な間隔で複数配置されることにより確実になる。Ｉ
Ｃチップが存在しない領域には上述のようなパスを形成
できないが、その代わりとして、金属柱４６を伸長して
基板またはパッケージ底部に直接接続するようにするこ
とができる。又、上述の実施形態はフリップチップ接続
によるものであるが、フェースアップのワイヤボンディ
ングによる場合でも、同様の構成を用いて放熱及び空洞
共振周波数の上昇が達成できる。シリコンＩＣ等の導電
性半導体チップを用いる場合は、チップを貫通するスル
ーホールは不要である。基板１４Ｌは、セラミック基板
に限らず、他の無機材料やエポキシ樹脂、テフロン樹
脂、ポリイミド樹脂等の有機材料を用いてもよく、基板
のスルーホール５０は、基板からパッケージへの熱伝導
の抵抗を減少させるサーマルビアの機能も有する。
【００７６】（第１６の実施形態）本発明の第１６の実
施形態に係る無線通信モジュール５７を図２５に示す。
この実施形態は、導波管構造による半導体チップのアイ
ソレーションをさらに簡易な構造で実現する例である。
【００７７】この無線通信モジュール５７の基板１４Ｎ
表面には、送信用アンテナ１２、受信用アンテナ１３、
半導体チップ１１を接続する端子（バンプによるパッ
ド）のパターン及び半導体チップ１１とアンテナ１２、
１３とを接続するための接続ラインが形成されておい
る。更に、接続ライン周囲以外の領域で半導体チップ１
１を囲むようにシールリング５８が形成されている。基
板１４Ｎの内部には、シールリング５８と連続する導電
層が形成されている。
【００７８】半導体チップ１１を基板１４Ｎに実装した
後に、金属キャップ５９を実装すると、シールリング５
８、金属キャップ５９及び基板内の導電層によって、半
導体チップ１１の周囲に導波管構造が形成される。従っ
て、導波管構造を形成するこれらの部材は、前述の実施
形態における狭窄部１６と同様の機能を備える。導波管
構造におけるカットオフ周波数がキャリア周波数よりも
高くなるように設計される。
【００７９】接続ラインと金属キャップ５９がショート
しないように、キャップ５９に切欠きが設けられてい
る。切り欠きを設ける代わりに、この部分を絶縁材で形
成してもよい。あるいは、接続ラインを部分的に基板内
に埋め込み形成してもよい。キャップ５９の実装後、誘
電率の低い非導電性材料で形成されたカバーキャップ６
０を基板１４Ｎに取り付けてアンテナ１２，１３や半導
体チップ１１を保護する。
【００８０】上記の無線通信モジュール５７は、パッケ
ージ側壁部分が省略された構成であるが、この部分につ
いては、カバーキャップ６０の材料及び形状を適宜設計
変更することにより、カバーキャップ６０に機能的に組
み込むことができるので、アンテナ同士の電磁気的分離
ができ、又、指向性の制御も行うことができる。導波器
などの金属部品をこのカバーキャップ部分に代用するこ
ともできる。
【００８１】上述の無線通信モジュール５７は、基板１
４Ｎのパターン形成をフォトリソグラフィ等の手法によ
って一括して形成できるので、製造において精度を必要
とする工程数を少なくすることができる。
【００８２】以上において説明した実施形態は、半導体
チップを囲む導波管構造を形成することによって半導体
チップをシールドするものである。この様な構成におい
ては、導波管構造におけるカットオフ周波数をキャリア
周波数より高くするために、導波管構造の断面積が小さ
くできなければならない。このためには、送受信の回路
を構成する半導体チップが余り多数に及ぶのは好ましく
ない。換言すれば、前述の実施形態にあるように、１個
または２個、多くても３個の半導体チップにより構成で
きると好ましい。又、半導体チップがせいぜい２個であ
ると、図６または図７のように半導体チップの各々をパ
ッケージのみによってシールドしても、シールドする空
間があまり大きくならず、空洞共振が発生しにくい。従
って、半導体チップが少ないことは、単なる収容容積に
ついてだけでなく、半導体チップのシールド等の点から
も、小型化に有利である。
【００８３】送受信回路を内蔵する１個の半導体チップ
をパッケージによってシールドした無線通信モジュール
の例は、前述の図６に示されており、この例においては
２mm角程度のＧａＡｓなどを用いた半導体チップ７、１
〜２．５mm角程度の送信アンテナ１２及び受信アンテナ
１３、アルミナセラミックスなどを用いた高周波回路基
板６、コバール、４２アロイ、Ｃｕ、Ａｌなどで形成さ
れた４〜５mm角程度のパッケージ５を用いて無線通信モ
ジュール４が構成されている。このモジュール４は、送
受信の全ての回路ブロックが１つの半導体チップ７に組
み込まれているため、従来のモジュールと比較して小型
化が容易である。又、アンテナもパッケージ内に組み込
んでいるため、アンテナを外部に設ける必要がなくな
り、これによっても小型化が促進される。
【００８４】このように通信装置の小型化に有効な、１
個のチップに送受信回路に内蔵された半導体チップは、
図２６に示すように構成されている。即ち、半導体チッ
プの回路構成Ｅ１は、受信手段として、低雑音高周波増
幅回路（ＬＮＡ）と、ＬＮＡに接続された直接復調回路
７１とを含み、送信手段として、直接変調回路７０と、
直接変調回路７０を制御するための発振回路（ＯＳＣ）
と、直接変調回路７０に接続された電力増幅回路（Ｐ
Ａ）とを備えている。ＬＮＡは受信アンテナ１３に、Ｐ
Ａは送信アンテナ１２に接続されている。そして、直接
復調回路７１からベースバンド信号が出力され、直接変
調回路７０にベースバンド信号が入力される。また、直
接復調回路７１、直接変調回路７０及びＯＳＣを制御す
る制御信号が半導体チップの外部より入力される。ベー
スバンド信号および制御信号は、図６に示す入出力端子
８を介して入出力される。すなわち入出力端子８は入力
端子、出力端子および制御信号端子を含む端子の総称を
意味している。
【００８５】また、この例では、ＯＳＣなどに用いられ
る共振器として誘電体共振器が用いられ、誘電体共振器
は半導体チップ内に設けられている。
【００８６】全ての回路ブロックを１つの半導体チップ
内に組み込むことができる理由の１つは、直接復調回路
を用いることによる回路構成の簡略化である。従来、こ
のような超高周波帯では直接復調回路は用いられておら
ず、回路構成が複雑であった。また、多層配線を用いる
ことなどによる微細化も、半導体チップ１内に全ての回
路ブロックを組み込むことを可能とした。これについて
は後述する。
【００８７】ここで、図２６の直接変調回路７０の１例
を図２７に示す。これは、ＡＭ変調に関するものであ
り、変調用ＦＥＴを用いたスイッチング方式を採用して
いる。入力されたベースバンド信号は、変調用ＦＥＴに
よって変調され、整合回路を通してＰＡに出力される。
なお図中、外部から抵抗に入力されているのはＯＳＣか
らの変調信号である。
【００８８】また、図２８に直接復調回路７１の１例を
示す。ＬＮＡより入力される信号を復同調回路７２を通
して取り出し、これをダイオードにおいて復調検波し
て、ベースバンド信号として出力する。復同調回路７２
を用いるのは信号の選択性を上げるためであるが、通常
の同調回路を用いることも可能である。またダイオード
の代わりに非線形増幅器を用いても良い。
【００８９】前述の無線通信モジュールの実施形態のい
くつかにおいては半導体チップが２個用いられている。
送受信機能を２個の半導体チップで発揮する場合の回路
構成は、例えば、図２９のように、１つの半導体チップ
の構成Ｅ３はＬＮＡを含み、他の半導体チップの構成Ｅ
２に直接復調回路、ＯＳＣ、直接変調回路及びＰＡを含
むようなものがある。このように半導体チップを２個と
した場合においても、パッケージのみによるシールドで
空洞共振の発生は抑えることができる。
【００９０】ＬＮＡを単独の半導体チップとするのは、
ＬＮＡが受信アンテナ１３からの信号を直接受ける部分
であるため、他の回路に与える干渉などの影響が他の回
路よも大きいためである。
【００９１】図３０は、他の実施形態に係る無線通信モ
ジュールの回路構成を示す。以下、図３２までは制御信
号端子の図示を省略してある。この無線通信モジュール
は、１つの半導体チップは受信用の回路構成Ｅ５に、他
の半導体チップは送信用の回路構成Ｅ４に作られてい
る。送信用の回路構成Ｅ４は、図２６の回路構成の送信
部分と同様である。また、受信用の回路構成Ｅ５には、
ＬＮＡ、ＯＳＣおよび周波数変換回路が含まれ、周波数
変換回路はこの半導体チップの外部の中間周波増幅フィ
ルタに接続され、中間周波増幅フィルタは復調回路に接
続され、復調回路よりベースバンド信号が出力される。
つまり、この無線通信モジュールは、直接復調回路を用
いない。
【００９２】以下に、送信専用のモジュール及び受信専
用のモジュールの例を示す。
【００９３】図３１は送信モジュールを示す。これは、
送信手段として直接変調回路を用いない例である。ベー
スバンド信号を変調回路に入力し、変調回路に接続され
た周波数変換回路において周波数を変換して、ＰＡを通
して送信アンテナ１２に送る。また変調回路を制御する
ＯＳＣ1 、周波数変換回路を制御するＯＳＣ2 がそれぞ
れ設けられている。そして、１つの半導体チップに周波
数変換回路、ＰＡおよびＯＳＣからなる回路構成Ｅ６が
組み込まれている。
【００９４】図３２は、受信モジュールの構成例を示
す。これも、受信手段として直接復調回路を用いない。
パッケージからの出力はベースバンド信号ではなく、周
波数が受信周波数の１０分の１以下となる中間周波信号
である。つまり、図３０の無線通信モジュールの受信側
から復調回路を除いた構成とする。
【００９５】以下に、半導体チップの多層配線の１例を
図３３に示す。多層配線は、直接復調回路、直接変調回
路を用いない場合に特に有効な方法であるが、直接復調
回路、直接変調回路を用いた場合にも勿論適用可能であ
る。
【００９６】図３３において、ＧａＡｓなどの半絶縁性
物質を用いた基板８１の表面には、トランジスタ・ダイ
オードなどの能動素子・抵抗素子、あるいはキャパシタ
・インダクタなどの受動素子からなる素子８２が形成さ
れている。基板８１としては、Ｓｉ基板などを用いても
良い。基板８１上には絶縁層８３が形成される。この絶
縁層８３にはポリイミド・ＢＣＢ（ベンゾシクロブテ
ン）などの有機系樹脂、あるいはＳｉＯ2 などを用いる
ことができる。これらのうち、有機系樹脂を用いた場合
は、低誘電率で低損失の厚い絶縁層を形成することが可
能となる。
【００９７】また、素子８２上にはＡｌ，Ａｕ，Ｃｕな
どを用いた信号配線８４が設けられ、この信号配線８４
は絶縁層８３内で２層以上の多層配線となっている。
【００９８】絶縁層８３上には接地導体層８５が設けら
れており、この接地導体層８５上にスパイラルインダク
タ８６やマイクロ波伝送線路８７、送信アンテナ８８、
受信アンテナ８８などが設けられる。
【００９９】このように半導体チップを多層配線構造と
することで、回路の集積度を上げることが可能となり、
半導体チップの小型化、さらにはパッケージに実装する
半導体チップの数を削減することができる。
【０１００】図３４は、ＯＳＣなどに用いられる共振器
として空洞共振器を用いた無線通信モジュールの例を示
す。このパッケージ９０の場合には、ＯＳＣの一部が半
導体チップ１１の外に形成されることになる。
【０１０１】詳細には、半導体チップ１１は、バンプ９
３を用いたフリップチップ法により高周波回路基板６に
実装される。
【０１０２】パッケージ９１の上面は、低誘電率の樹脂
を用いた非導電性のキャップ９２で覆われており、これ
により、半導体チップ１１上面に形成されたアンテナ
（図示せず）が送受信を行なうことを可能としている。
キャップ９２を形成する樹脂としては、例えば、エポキ
シ、ポリイミド、テフロン、ポリカーボネイトなどを用
いることができる。また、樹脂でなくても、非導電性を
示す材料であれば使用可能である。
【０１０３】半導体チップ１１の下部に設けられたマイ
クロ波伝送線路９４は空洞共振器９５と結合し、これら
と半導体チップ１１に形成された能動素子、抵抗などと
によってＯＳＣが形成される。また、空洞共振器９５の
空洞端部にはネジ９６の一端が露出しており、パッケー
ジ９１外部に露出したネジ９６の他端を用いてネジ９６
を回転させ空洞の大きさを調整することによって、共振
周波数を調整することができる。
【０１０４】図３４の例では、パッケージ９１の一部を
非導電性とすることによりアンテナが送受信することを
可能としたが、パッケージ９１の一部に開口部を設ける
ことによっても送受信が可能となる。その一例を図３５
に示す。図３５の（ａ）は無線通信モジュール９７の下
面図、（ｂ）は断面図である。
【０１０５】この例では、送信及び／又は受信用のアン
テナ１０３を半導体チップ１１上ではなく、高周波回路
基板６の下面に設け、パッケージ９８のアンテナ１０３
に対向する部分に開口部を設けることで送受信を可能に
している。
【０１０６】半導体チップ１１と高周波回路基板６との
間には、空隙１０２を囲むように、低誘電率の材料によ
る緩衝体層９９が設けられている。高周波回路基板６と
パッケージ９８との間にも同様に、緩衝体層１００が設
けられている。
【０１０７】図３６は、基板１０５の一面に半導体チッ
プ１１を実装し、他面に送信用アンテナ１２及び受信用
アンテナ１３を実装した無線通信モジュール１０４を示
し、（ａ）は平面図、（ｂ）は断面図である。基板１０
５を貫通するスルーホールあるいはビアが形成されてお
り、これを介して半導体チップ１１と他面側の送信用ア
ンテナ１２及び受信用アンテナ１３とが接続される。半
導体チップ１１を実装した面には、半導体チップ１１を
シールドするための金属製のキャップ１０７が取り付け
られ、他面側には送信用アンテナ１２及び受信用アンテ
ナ１３を包囲するようにグランド電極１０６が形成され
ており、これにより両アンテナ１２，１３を電気的に分
離している。アンテナ１２，１３はパッケージの外部へ
露出しているので、拡散や損失の影響を受けにくい。
【０１０８】アンテナ１２，１３の分離の向上や指向性
制御のために、アンテナ１２、１３の周囲に更に、導体
パターン、電極、金属構造体を配置することもできる。
又、アンテナ１２，１３を低誘電率の膜で被覆して保護
してもよい。
【０１０９】無線通信モジュールのＯＳＣなどに用いら
れる共振器の構造について、以下に説明する。以下の共
振器構造は、前述した本発明の実施形態以外のものにお
いても使用可能であり、上記実施形態に限定されるもの
ではないが、上記実施形態における使用によって無線通
信モジュールの小型化に更に有効となるものである。
【０１１０】図３７は、基板８１の裏面に設けた誘電体
共振器１１２の例を示し、（ａ）は斜視図、（ｂ）は断
面図である。素子８２の形成された基板８１上に伝送線
路が設けられ、その上にポリイミド層８３及び接地導体
層８５が形成されている。素子８２と接地導体層８５と
は伝送線路８４によって接続されている。基板８１の裏
面には、誘電体共振器１１２が設けられている。
【０１１１】基板の能動素子面に誘電体共振器及びマイ
クロ波伝送線路の両方を設ける従来の構造に比べ、図３
７の例では誘電体共振器１１２とマイクロ波伝送線路１
１１とが基板８１を介して重なり合うため、結合度が増
大する。
【０１１２】図３７の回路図は図１８に示すようなもの
となる。
【０１１３】図３７の例は、さらに図３９のように応用
することができる。即ち、結合用のスルーホール配線１
１３をマイクロ波伝送線路１１１に接するように基板８
１内に設ける。これにより、マイクロ波伝送線路１１１
と誘電体共振器１１２との結合の距離をスルーホール配
線１１３の長さによって調整することができる。
【０１１４】図４０は、誘電体共振器ではなく、空洞共
振器１１４を用いる例を示す。この場合、スルーホール
配線１１５は空洞共振器の空洞内に突出するように形成
して共振器１１４とマイクロ波伝送線路１１１との結合
を行なう。
【０１１５】空洞共振器１１４Ａを高周波回路基板６の
裏面ほぼ全面にわたって形成した無線通信モジュール１
１６を図４１に示す。
【０１１６】パッケージ１１７の上面および下面にはそ
れぞれ蓋１１８，１１９が取り付けられている。
【０１１７】空洞共振器１１４Ａの底面積が高周波回路
基板６の面積よりも大きいので、空洞共振器１１４Ａの
共振周波数は、高周波回路基板６の上部空間の共振周波
数よりも低い。従って、空洞共振器１１４Ａが空洞共振
をしても上部空間が共振することはなく、半導体チップ
１１への共振による悪影響を防止することができる。
【０１１８】また、図４１では高周波回路基板６の裏面
が一部を除き導体処理され、導体処理されていない部分
によって共振器との結合がなされるが、図４２に示すよ
うにスルーホール配線１２２を用いて結合を行なっても
良い。
【０１１９】次に、Ｓｉ基板を用いて空洞共振器１２４
を形成して半導体チップに実装した実装体１２３を図４
３に示す。
【０１２０】Ｓｉ基板１２５内には空洞共振器１２４が
形成されており、半導体チップ１１に半田１２７を用い
て実装されている。実装されたＳｉ基板１２５と半導体
チップ１１との間に空隙１２６が形成されるように、Ｓ
ｉ基板１２５の半導体チップ１１に対向する部分には切
欠きが設けられている。空隙１２６は、Ｓｉ基板１２５
と半導体チップ１１との接触面積を小さくし、半導体チ
ップ１１の小型化を可能とするために設けられる。半導
体チップ１１は、その裏面に設けられたパッド１２８と
高周波回路基板上に設けられた配線パターン１２９とを
ボンディングワイヤ７で接続することにより高周波回路
基板に実装されている。
【０１２１】図４４は、この空洞共振器１２４の一部を
拡大した図である。Ｓｉ基板１２５内の空洞の内周面に
導体層１３０が形成されており、これによって空洞共振
が可能となる。図４３の半導体チップ１１に取り付けら
れた空洞共振器１２４の断面図は図４５のようになる。
Ｓｉ基板１２４の代わりに水晶を用いても同様に空洞共
振器を形成することができる。
【０１２２】このようにして空洞共振器１２４を構成す
ることによる利点は次の通りである。 まず、Ｓｉ基板
１２５内の空洞は異方性エッチングなどを用いて設ける
ことができるため、高い寸法精度で作ることができ、ま
た、空洞表面の滑らかな空洞共振器１２４を得ることが
できる。従って、共振の品質を表わす指数であるＱ値が
非常に良いものとなる。
【０１２３】より良いＱ値を得るためには、導体層１３
０をＣｕ、Ａｇなどの導電率の良い材料を用いて形成す
ることが好ましい。
【０１２４】図４３の空洞共振器１２４において、例え
ば６０ＧＨｚの共振を起こす場合、空洞共振器１２４の
高さｈは２．５mmよりも低い高さで良い。
【０１２５】この空洞共振器の高さｈは、図４６および
図４７に示すようなＳｉ基板１２５Ａ内のほとんどを空
洞としたような空洞共振器１２４Ａを備える実装体１３
１の場合には、さらに低くすることが可能である。図４
６及び図４７に示すような空洞共振器１２４Ａでは、導
体層の面積が図４３〜図４５３の場合より大きくなるた
め、Ｑ値がさらに向上する。
【０１２６】また、図４８および図４９の実装体１３２
のように、Ｓｉ基板を水平に配置して空洞共振器１２４
Ｂ水平方向に空洞を延伸してもよく、このように構成す
ることによって、高さｈをさらに低くすることができ
る。Ｓｉ基板はバンプ１３３を用いて半導体チップ１１
に実装される。
【０１２７】さらに、図５０および図５１の実装体１３
４のように、空洞共振器１２４Ｃを水平に配置されたＳ
ｉ基板１２５Ｃの内部に大きく広げて形成することも可
能である。
【０１２８】あるいは、図５２及び図５３の実装体１３
５のように、Ｓｉ基板１２５Ｄ内の空洞共振器１２４Ｄ
を凹字形に形成しても良い。
【０１２９】更に、図５４および図５５の実装体１３６
における空洞共振器１２４Ｅのように、Ｓｉ基板１２５
Ｅ内の凹字形の空洞の一部を狭くして、受動部品の帯域
通過フィルタを形成することもできる。帯域通過フィル
タは通常では半導体チップに形成されるから、図５４お
よび図５５のような構成は、半導体チップ１１を更に小
型化できる。
【０１３０】空洞共振器は、重ね合わせた２枚のＳｉ基
板１２５Ｆに形成することも可能である。このような実
装体１３７を図５６（空洞共振器は図示せず）および図
５７に示す。複数のＳｉ基板１２５’，１２５”を用い
ることによって、このような複雑な形状の空洞共振器１
２４Ｆを形成することができ、より複雑な機能を持つた
回路素子を形成できる。
【０１３１】このように、Ｓｉ基板を用いて空洞共振器
を作成する製造工程の１例を、図５８〜図６２の断面図
を用いて説明する。
【０１３２】まず図５８に示すようにＳｉ基板１２５’
を用意し、図５９に示すように、異方性エッチングによ
って孔１３８を形成する。
【０１３３】次に図６０に示すように、孔１３８の表面
に導体層１３９を形成する。同様の処理をもう１枚のＳ
ｉ基板１２５”にも施して、導体層１４１を表面に形成
した孔を設ける。そして、図６１に示すように、Ｓｉ基
板１２５”をＳｉ基板１２５’に重ね合わせて直接接着
により接着する。
【０１３４】この後、図６２に示すように、バンプ１３
３を用いてＳｉ基板１２５’，１２５”を半導体チップ
１１に実装する。
【０１３５】上述のような空洞共振器の共振周波数を外
部から制御する手段１４２を一例として図６３および図
６４に示す。図６４は図６３の空洞共振器１２４Ｇを一
部拡大した模式的な図である。
【０１３６】まず、導体層１３０Ｇの一部に窓１４３を
設け、この窓１４３の近傍にｎ形層１４４およびこれと
ｐｎ接合を形成するｐ型層１４５を設け、ｎ型層１４４
に電極１４６を設け、ｐ型層１４５に電極１４７を設け
る。そして電極１４６および電極１４７の各々をＳｉ基
板１２５Ｇの外部に引き出す。
【０１３７】外部に引き出した電極１４６および電極１
４７に電圧を印加し、この電圧を変化させることによ
り、駆動共振器１２４Ｇの共振周波数の制御が可能とな
る。
【０１３８】本発明の実施の形態を説明したが、準ミリ
波帯以上の超高周波帯は波長が３０mm以下と短いため、
アンテナを小さく形成することができ、アンテナをパッ
ケージ内に組み込んでもパッケージの大きさを小さく構
成することができ、送信用と受信用のアンテナを個別に
設けることもむことが可能である。又、送信及び受信を
同時に良好に行うためには受信アンテナと送信アンテナ
とは別に設けることが信号の損失等の点から必要である
が、本発明においては、送信用アンテナ及び受信用アン
テナの両方を半導体チップと共に１つのパッケージに搭
載し、且つ、パッケージの小型化をも実現するので、非
常に有利である。パッケージ内に組み込んだアンテナ
は、パッケージに開口部を設けるか、パッケージの少な
くとも一部が非導電性材料を含むようにすれば送受信が
可能となるので、内部の部品を保護するパッケージの機
能を全く損なうことなくアンテナをパッケージに組み込
むことができる。また、送受信に必要な信号処理機能を
有するものとして、半導体チップを用いているが、微小
真空管、真空管等であってもよい。
【０１３９】また、本発明は以上に限定されるものでは
なく、種々の変形が可能である。
【０１４０】
【発明の効果】以上説明したように本発明によれば、超
高周波帯無線通信装置の小型化及び製造コストの低減を
実現できる。従って小型パーソナルコンピュータや個人
情報端末への無線機能内蔵が可能となる。
【図面の簡単な説明】
【図１】従来の高周波デバイスの概略斜視図。
【図２】従来の送信モジュールの概略斜視図。
【図３】図２の送信モジュールの回路ブロック図。
【図４】従来の他の送信モジュールの概略斜視図。
【図５】図４の送信モジュールを受信モジュールとして
応用する場合の回路ブロック図。
【図６】本発明の無線通信モジュールの概略構成を示す
斜視図。
【図７】本発明の無線通信モジュールの他の構成を示す
斜視図。
【図８】本発明の第１の実施形態に係る無線通信モジュ
ールの分解斜視図。
【図９】図８の無線通信モジュールの上面図（ａ）、及
び、（ａ）における無線通信モジュールのＡ−Ａ’線断
面図。
【図１０】本発明の第２の実施形態に係る無線通信モジ
ュールの分解斜視図。
【図１１】本発明の第３の実施形態に係る無線通信モジ
ュールの概略斜視図。
【図１２】本発明の第４の実施形態に係る無線通信モジ
ュールの概略斜視図。
【図１３】本発明の第５の実施形態に係る無線通信モジ
ュールの概略斜視図。
【図１４】本発明の第６の実施形態に係る無線通信モジ
ュールの上面図（ａ）、及び、（ａ）における無線通信
モジュールのＢ−Ｂ’線断面図（ｂ）。
【図１５】本発明の第７の実施形態に係る無線通信モジ
ュールの上面図。
【図１６】本発明の第８の実施形態に係る無線通信モジ
ュールの分解斜視図。
【図１７】図１６の無線通信モジュールのＣ−Ｃ’線断
面図。
【図１８】本発明の第９の実施形態に係る無線通信モジ
ュールの概略斜視図。
【図１９】本発明の第１０の実施形態に係る無線通信モ
ジュールの概略斜視図（ａ）、及び、（ａ）の無線通信
モジュールのＤ−Ｄ’線断面図。
【図２０】本発明の第１１の実施形態に係る無線通信モ
ジュールの概略斜視図（ａ）、及び、（ａ）の無線通信
モジュールのＥ−Ｅ’線断面図。
【図２１】本発明の第１２の実施形態に係る無線通信モ
ジュールの概略斜視図。
【図２２】本発明の第１３の実施形態に係る無線通信モ
ジュールの概略上面図。
【図２３】本発明の第１４の実施形態に係る送受信モジ
ュールの狭窄部の概略断面図。
【図２４】本発明の第１５の実施形態に係る送受信モジ
ュールの狭窄部の概略断面図。
【図２５】本発明の第１６の実施形態に係る無線通信モ
ジュールの分解斜視図。
【図２６】本発明の無線通信モジュールの半導体チップ
の一例における回路ブロック図。
【図２７】図２６の半導体チップの直接変調回路を示す
図。
【図２８】図２６の半導体チップの直接復調回路を示す
図。
【図２９】本発明の無線通信モジュールの半導体チップ
の他の例における回路ブロック図。
【図３０】本発明の無線通信モジュールの半導体チップ
の他の例における回路ブロック図。
【図３１】本発明の無線通信モジュールの半導体チップ
の他の例における回路ブロック図。
【図３２】本発明の無線通信モジュールの半導体チップ
の他の例における回路ブロック図。
【図３３】本発明の無線通信モジュールの半導体チップ
の内部構造を示す概略図。
【図３４】本発明の無線通信モジュールにおける空洞共
振器を説明するための断面図。
【図３５】本発明の無線通信モジュールにおけるアンテ
ナの配置を説明するための下面図（ａ）及び断面図
（ｂ）。
【図３６】本発明の無線通信モジュールにおける他のア
ンテナの配置を説明するための仮面図（ａ）及び断面図
（ｂ）。
【図３７】本発明の無線通信モジュールにおける共振器
の構造を示す斜視図（ａ）及び断面図（ｂ）。
【図３８】本発明の無線通信モジュールにおける発振回
路を示す図。
【図３９】本発明の無線通信モジュールにおける共振器
と基板との結合構造を示す断面図。
【図４０】本発明の無線通信モジュールにおける共振器
と基板との他の結合構造を示す断面図。
【図４１】本発明の無線通信モジュールにおける空洞共
振器の構造を説明するための断面図。
【図４２】本発明の無線通信モジュールにおける他の空
洞共振器の構造を説明するための断面図。
【図４３】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図４４】図４３の空洞共振器の要部拡大図。
【図４５】図４５の空洞共振器の断面図。
【図４６】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図４７】図４６の空洞共振器の断面図。
【図４８】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図４９】図４８の空洞共振器の断面図。
【図５０】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図５１】図５０の空洞共振器の上面図。
【図５２】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図５３】図５２の空洞共振器の上面図。
【図５４】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図５５】図５４の空洞共振器の上面図。
【図５６】本発明の無線通信モジュールにおける他の空
洞共振器の構造を示す斜視図。
【図５７】図５６の空洞共振器の断面図。
【図５８】本発明の無線通信モジュールにおける空洞共
振器の製造工程を説明するための断面図。
【図５９】図５８に続く製造工程を説明するための断面
図。
【図６０】図５９に続く製造工程を説明するための断面
図。
【図６１】図６０に続く製造工程を説明するための断面
図。
【図６２】図５８〜６１の製造工程に従って製造された
空洞共振器の実装を示す断面図。
【図６３】本発明の無線通信モジュールにおける空洞共
振器の共振周波数を制御する手段を示す概略図。
【図６４】図６３の共振周波数を制御する手段の拡大
図。
【符号の説明】
４、９、１０、２０ 無線通信モジュール ５、１５、１５Ａ〜１５Ｊ パッケージ ６、１４、１４Ａ〜１４Ｎ 基板 ７、１１、１１ａ〜１１ｃ、１１Ｌ、１１Ｍ 半導体チ
ップ（ＩＣチップ） ８、１９ 入出力端子 １２ 通信用アンテナ １３ 受信用アンテナ １６、１６Ａ〜１６Ｍ 狭窄部 １７ キャップ １８ 導電性膜 ２３〜２５、２７、３３、３５、３９、４０、４０’
無線通信モジュール ４１、４１’、共振器 ４２、４４、４５、５２、５７、９０、９７、１０４
無線通信モジュール １０５ 基板 １１２ 共振器 １１４、１１７、１２４、１２４Ａ〜１２４Ｇ 空洞共
振器 １１６、１２１ 無線通信モジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志津木 康 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 花輪 威 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 森塚 宏平 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 芦沢 康夫 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 栗山 保彦 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 森永 素安 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 高木 映児 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (72)発明者 宮城 武史 神奈川県横浜市磯子区新磯子町33 株式 会社東芝 生産技術研究所内 (72)発明者 赤木 順子 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (56)参考文献 特開 昭63−287115（ＪＰ，Ａ) 特開 平７−66746（ＪＰ，Ａ) 特開 平９−69798（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) B04B 1/38 - 1/58

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 カットオフ周波数が無線通信のキャリア
    周波数より高い狭窄部を有するパッケージと、該パッケ
    ージに収容される１つの基板と、受信アンテナと、送信
    アンテナと、該受信アンテナ及び該送信アンテナに電気
    的に接続される半導体チップと、該半導体チップにベー
    スバンド信号を入力するための入力端子と、該半導体チ
    ップからベースバンド信号を出力するための出力端子
    と、該半導体チップを制御するための制御信号用端子と
    を備え、該狭窄部に該半導体チップが位置するように該
    受信アンテナと該送信アンテナと該半導体チップとが上
    記１つの基板に実装される超高周波帯無線通信装置。
  2. 【請求項２】 前記狭窄部は、両端部に突出部を備える
    ことにより該狭窄部の断面積が当該両端部において狭め
    られる請求項１記載の超高周波帯無線通信装置。
  3. 【請求項３】 前記半導体チップは、低雑音高周波増幅
    回路と、該低雑音高周波増幅回路に接続される直接復調
    回路と、直接変調回路と、該直接変調回路を制御するた
    めの発信回路と、該直接変調回路に接続される電力増幅
    回路とを備える１つのチップである請求項１又は２に記
    載の超高周波帯無線通信装置。
  4. 【請求項４】 前記半導体チップは、低雑音高周波増幅
    回路を備える第１のチップと、該低雑音高周波増幅回路
    に接続される直接復調回路、直接変調回路、該直接変調
    回路を制御するための発信回路及び該直接変調回路に接
    続される電力増幅回路を備える第２のチップとからなる
    請求項１又は２に記載の超高周波帯無線通信装置。
  5. 【請求項５】 前記発信回路には空洞共振器が用いられ
    る請求項３又は４記載の超高周波帯無線通信装置。
  6. 【請求項６】 前記空洞共振器は、シリコン部材内部に
    形成された空洞であって該空洞の内周面に導電層が設け
    られている請求項５記載の超高周波帯無線通信装置。
  7. 【請求項７】 カットオフ周波数が無線通信のキャリア
    周波数より高い狭搾部を有するパッケージと、受信アン
    テナと、送信アンテナと、該受信アンテナ及び該送信ア
    ンテナに電気的に接続されるＩＣチップと、該ＩＣチッ
    プにベースバンド入力信号を入力するための入力端子
    と、該ＩＣチップからベースバンド出力信号を出力する
    ための出力端子と、該ＩＣチップを制御するための制御
    信号をＩＣチップに入力するための制御信号端子と、上
    記パッケージ内に搭載される１つの基板であって該ＩＣ
    チップが上記狭搾部内に位置するように該受信アンテナ
    及び該送信アンテナ並びに該ＩＣチップが実装される当
    該１つの基板とを有する超高周波帯無線通信装置。
  8. 【請求項８】 該基板は、１つの平面に沿った実装面を
    有する平板状基板である請求項１〜４のいずれかに記載
    の超高周波帯無線通信装置。
  9. 【請求項９】 前記狭窄部は、該半導体チップを囲む導
    波管構造である請求項１〜８のいずれかに記載の超高周
    波帯無線通信装置。
JP18084696A 1995-09-29 1996-07-10 超高周波帯無線通信装置 Expired - Fee Related JP3378435B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18084696A JP3378435B2 (ja) 1995-09-29 1996-07-10 超高周波帯無線通信装置
EP96115555A EP0766410B1 (en) 1995-09-29 1996-09-27 Ultra high frequency radio communication apparatus
US08/720,379 US5898909A (en) 1995-09-29 1996-09-27 Ultra high frequency radio communication apparatus
DE69628253T DE69628253T2 (de) 1995-09-29 1996-09-27 Ultrahochfrequenzfunkgerät

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25330495 1995-09-29
JP7-253304 1995-09-29
JP18084696A JP3378435B2 (ja) 1995-09-29 1996-07-10 超高周波帯無線通信装置

Publications (2)

Publication Number Publication Date
JPH09153839A JPH09153839A (ja) 1997-06-10
JP3378435B2 true JP3378435B2 (ja) 2003-02-17

Family

ID=26500225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18084696A Expired - Fee Related JP3378435B2 (ja) 1995-09-29 1996-07-10 超高周波帯無線通信装置

Country Status (4)

Country Link
US (1) US5898909A (ja)
EP (1) EP0766410B1 (ja)
JP (1) JP3378435B2 (ja)
DE (1) DE69628253T2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079623A (ja) 1996-09-02 1998-03-24 Olympus Optical Co Ltd アンテナ素子を内蔵する半導体モジュール
JP3373753B2 (ja) 1997-03-28 2003-02-04 株式会社東芝 超高周波帯無線通信装置
JP3786497B2 (ja) * 1997-06-13 2006-06-14 富士通株式会社 アンテナ素子を内蔵する半導体モジュール
US6339385B1 (en) * 1997-08-20 2002-01-15 Micron Technology, Inc. Electronic communication devices, methods of forming electrical communication devices, and communication methods
JPH11266172A (ja) * 1998-03-17 1999-09-28 Nec Eng Ltd 送受信機フロントエンド
US6101371A (en) * 1998-09-12 2000-08-08 Lucent Technologies, Inc. Article comprising an inductor
JP2000151228A (ja) * 1998-11-09 2000-05-30 Murata Mfg Co Ltd 共振器装置、発振器、フィルタ、デュプレクサ、通信機装置
FI114259B (fi) 1999-07-14 2004-09-15 Filtronic Lk Oy Radiotaajuisen etupään rakenne
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP4747409B2 (ja) * 2000-11-09 2011-08-17 ソニー株式会社 受信装置
US6582979B2 (en) 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
ATE499725T1 (de) * 2001-03-02 2011-03-15 Nxp Bv Modul und elektronische vorrichtung
US6804499B2 (en) * 2001-04-09 2004-10-12 Koninklijke Philips Electronics N.V. Power-mixer architecture for a transmitter
US6888502B2 (en) * 2002-03-05 2005-05-03 Precision Dynamics Corporation Microstrip antenna for an identification appliance
EP1562230B1 (en) * 2002-11-12 2017-07-05 Fujitsu Limited Packaging structure
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
US7466998B2 (en) * 2003-04-30 2008-12-16 University Of Florida Research Foundation, Inc. Layout and architecture for reduced noise coupling between circuitry and on-chip antenna
JP4681540B2 (ja) * 2003-05-02 2011-05-11 スパイダー ナビゲイションズ エルエルシー アンテナ装置および基地局
US7671803B2 (en) * 2003-07-25 2010-03-02 Hewlett-Packard Development Company, L.P. Wireless communication system
US7105926B2 (en) * 2003-11-24 2006-09-12 Lsi Logic Corporation Routing scheme for differential pairs in flip chip substrates
US7710002B2 (en) * 2006-06-21 2010-05-04 Epson Toyocom Corporation Piezoelectric resonator for oscillator and surface mount type piezoelectric oscillator
DE102004003342A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Hochfrequenzanordnung und Verfahren zur Herstellung sowie Verwendung
JP4011553B2 (ja) * 2004-01-29 2007-11-21 日本電波工業株式会社 誘電体共振器を用いた高周波発振器
JP4575247B2 (ja) * 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
JP2007036722A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置
US7372408B2 (en) * 2006-01-13 2008-05-13 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
EP1998457A4 (en) * 2006-03-22 2011-03-23 Mitsubishi Electric Corp TRANSMITTER-RECEIVER
JP4519099B2 (ja) * 2006-03-30 2010-08-04 三菱電機株式会社 高周波モジュール
WO2008053789A1 (en) * 2006-10-31 2008-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7929474B2 (en) 2007-06-22 2011-04-19 Vubiq Incorporated System and method for wireless communication in a backplane fabric architecture
US7768457B2 (en) * 2007-06-22 2010-08-03 Vubiq, Inc. Integrated antenna and chip package and method of manufacturing thereof
DE102007034329A1 (de) * 2007-07-24 2009-01-29 Robert Bosch Gmbh Radarvorrichtung
US10026720B2 (en) 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US11302617B2 (en) * 2008-09-06 2022-04-12 Broadpak Corporation Scalable semiconductor interposer integration
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US8014166B2 (en) 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US8554136B2 (en) * 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
US8270316B1 (en) * 2009-01-30 2012-09-18 The Regents Of The University Of California On-chip radio frequency (RF) interconnects for network-on-chip designs
US8385461B1 (en) 2009-04-20 2013-02-26 Vubiq, Inc. On-off keying using vector modulation
WO2011022556A2 (en) 2009-08-19 2011-02-24 Vubiq Incorporated Precision waveguide interface
US9893406B2 (en) 2009-08-19 2018-02-13 Vubiq Networks, Inc. Method of forming a waveguide interface by providing a mold to form a support block of the interface
JP5297992B2 (ja) * 2009-12-15 2013-09-25 ルネサスエレクトロニクス株式会社 外部記憶装置
US20110302078A1 (en) * 2010-06-02 2011-12-08 Bryan Marc Failing Managing an energy transfer between a vehicle and an energy transfer system
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
DE102010063167B4 (de) * 2010-12-15 2022-02-24 Endress+Hauser SE+Co. KG Mit hochfrequenten Mikrowellen arbeitendes Füllstandsmessgerät
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
CN102959830B (zh) * 2011-06-28 2015-04-01 株式会社村田制作所 高频电力设备、电力发送设备和电力传输系统
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
CN103999209B (zh) * 2011-12-20 2016-11-16 京瓷株式会社 电子部件收纳用封装体以及电子装置
TW201438413A (zh) * 2013-02-20 2014-10-01 Fairchild Semiconductor 使用耦合之振盪器／天線之分離通訊技術
KR20150005113A (ko) * 2013-07-04 2015-01-14 에스케이하이닉스 주식회사 광학 신호 경로를 포함하는 반도체 패키지
JP6402962B2 (ja) * 2013-07-17 2018-10-10 パナソニックＩｐマネジメント株式会社 高周波モジュール
JP6469572B2 (ja) 2013-07-29 2019-02-13 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法
US9344140B2 (en) * 2014-02-25 2016-05-17 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
FR3020742B1 (fr) * 2014-05-05 2016-05-27 Valeo Systemes De Controle Moteur Systeme electrique avec blindage
JP5915877B2 (ja) * 2015-03-20 2016-05-11 株式会社大都技研 遊技台
JP5953465B2 (ja) * 2015-03-23 2016-07-20 株式会社大都技研 遊技台
US10389454B2 (en) * 2015-12-14 2019-08-20 Keyssa Systems, Inc. Cross-talk blocking structures for EM communication
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
US10818997B2 (en) 2017-12-29 2020-10-27 Vubiq Networks, Inc. Waveguide interface and printed circuit board launch transducer assembly and methods of use thereof
DE102018205670A1 (de) * 2018-04-13 2019-10-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
EP4078806A1 (en) * 2019-12-16 2022-10-26 Telefonaktiebolaget Lm Ericsson (Publ) A compact oscillator device with a cavity resonator on a circuit board
CN113948863A (zh) * 2020-07-16 2022-01-18 深圳富泰宏精密工业有限公司 信号馈入组件，天线模块及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171228A (ja) * 1985-01-25 1986-08-01 Matsushita Electric Works Ltd ワイヤレス通話装置
JPS62128231A (ja) * 1985-11-28 1987-06-10 Toshiba Corp チユ−ナ回路
DE3854129T2 (de) * 1987-11-18 1995-12-14 Univ Western Australia Transponder.
FR2674078B1 (fr) * 1991-03-12 1994-10-07 Thomson Trt Defense Emetteur-recepteur hyperfrequence utilisant la technique des circuits imprimes multicouches.
DE4345610B4 (de) * 1992-06-17 2013-01-03 Micron Technology Inc. Verfahren zur Herstellung einer Hochfrequenz-Identifikationseinrichtung (HFID)
RU2127946C1 (ru) * 1993-03-31 1999-03-20 Моторола Инк. Коммутационная цепь приемопередатчика и способ ее функционирования

Also Published As

Publication number Publication date
US5898909A (en) 1999-04-27
EP0766410A3 (en) 2000-05-03
JPH09153839A (ja) 1997-06-10
EP0766410A2 (en) 1997-04-02
DE69628253D1 (de) 2003-06-26
EP0766410B1 (en) 2003-05-21
DE69628253T2 (de) 2004-04-01

Similar Documents

Publication Publication Date Title
JP3378435B2 (ja) 超高周波帯無線通信装置
KR100993277B1 (ko) 반도체장치 및 전자 장치
JP3472430B2 (ja) アンテナ一体化高周波回路
US7701728B2 (en) Electronic component module and radio comunications equipment
JP2000278009A (ja) マイクロ波・ミリ波回路装置
US9509058B2 (en) High-frequency module and method for manufacturing the same
JP2790033B2 (ja) 半導体装置
WO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
CN109244642B (zh) 封装天线的制造方法
JP2006191027A (ja) オンチップ回路パッド構造
WO2020153068A1 (ja) アンテナモジュール及び通信装置
US9007146B2 (en) Duplexer
KR100993579B1 (ko) 반도체장치 및 전자 장치
JP2003204211A (ja) マイクロ波・ミリ波回路装置
JP2002299564A (ja) 高周波半導体装置
JP4646969B2 (ja) 半導体装置
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP6952913B2 (ja) 半導体装置及びアンテナ装置
JP2005057136A (ja) 半導体装置
JPH09167825A (ja) 複合マイクロ波集積回路
JP2000133765A (ja) 高周波集積回路装置
JPH09252191A (ja) 回路基板装置
JP3987659B2 (ja) 高周波半導体装置
CN116231276A (zh) 片上天线和片上天线装置
JP2001015678A (ja) 高周波モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131206

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees