JP5556072B2 - 半導体装置、その製造方法、ミリ波誘電体内伝送装置 - Google Patents

半導体装置、その製造方法、ミリ波誘電体内伝送装置 Download PDF

Info

Publication number
JP5556072B2
JP5556072B2 JP2009164506A JP2009164506A JP5556072B2 JP 5556072 B2 JP5556072 B2 JP 5556072B2 JP 2009164506 A JP2009164506 A JP 2009164506A JP 2009164506 A JP2009164506 A JP 2009164506A JP 5556072 B2 JP5556072 B2 JP 5556072B2
Authority
JP
Japan
Prior art keywords
millimeter
dielectric
semiconductor
wave
millimeter wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009164506A
Other languages
English (en)
Other versions
JP2010183055A (ja
Inventor
拓史 河村
安弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009164506A priority Critical patent/JP5556072B2/ja
Priority to TW098141588A priority patent/TWI436468B/zh
Priority to BRPI0923803-4A priority patent/BRPI0923803A2/pt
Priority to CN201410379898.8A priority patent/CN104201162B/zh
Priority to KR1020117015098A priority patent/KR20110102384A/ko
Priority to CN200980153550.4A priority patent/CN102272919B/zh
Priority to PCT/JP2009/070519 priority patent/WO2010079663A1/ja
Priority to RU2011126997/28A priority patent/RU2507631C2/ru
Priority to US13/141,726 priority patent/US8983399B2/en
Priority to EP09837549.6A priority patent/EP2375444A4/en
Publication of JP2010183055A publication Critical patent/JP2010183055A/ja
Application granted granted Critical
Publication of JP5556072B2 publication Critical patent/JP5556072B2/ja
Priority to US14/609,658 priority patent/US9705202B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/122—Dielectric loaded (not air)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法、およびミリ波誘電体内伝送システムに関する。
近年、映画映像やコンピュータ画像などの情報量の膨大化に伴い、ミリ波などのベースバンド信号を高速に伝送する装置が使用される場合が多くなってきた。この種の高速ベースバンド信号伝送装置には、ミリ波などの高速のベースバンド信号をエラーなく伝送することが要求される。
一方、ベースバンド信号を伝送する半導体パッケージによれば、多数の回路素子を半導体素子上に形成し、大規模な電子回路を構成した半導体チップを、複数の端子を備えた小型パッケージに封入したものが使用される場合が多い。
図３８（Ａ）および図３８（Ｂ）は、従来例に係る半導体パッケージ１の構成例を示す平面図および、Ｘ３−Ｘ３矢視断面図である。図３８（Ａ）に示す半導体パッケージ１は半導体チップ２およびインターポーザ基板４を有している。
インターポーザ基板４上には半導体チップ２が実装される。半導体チップ２には、ベースバンド信号を伝送するための電気回路が構成される。半導体チップ２の表面には複数のパッド電極３が形成されている。インターポーザ基板４の背面側には、複数の端子電極５が設けられている。端子電極５は、半導体パッケージ１を適用する実装用の基板と電気的な接続をするための端子であり、電源、グランド（接地）用途、電気信号の入出力用途に使用される。インターポーザ基板４は半導体チップ２のパッド電極３と端子電極５とを接続する。半導体チップ２のパッド電極３とリード電極６とはボンディングワイヤ７により接続される。
また、インターポーザ基板４の表面には、パッド電極３と対応したリード電極６が形成されている。リード電極６は、インターポーザ基板４内の配線パターンを介して端子電極５に接続される。一般に、半導体チップ２とインターポーザ基板４とを接続する方法には、リードフレームやボンディングワイヤ７を用いて接続する方法があり、その他には、半田ボールを用いたフリップチップ接合による方法がある。フリップチップ接合による方法によれば、半導体チップ２の背面と、インターポーザ基板４の表面とに突起電極９（バンプ：半田ボール）を設け、半導体チップ２をインターポーザ基板４に半田ボールを介して接合する方法である。
インターポーザ基板４上に実装された半導体チップ２およびボンディングワイヤ７は、モールド樹脂８で封止される。モールド樹脂８は誘電体素材であり、その封止目的は、主に、パッケージ内部の半導体チップ２とボンディングワイヤ７による配線とを保護するためである。半導体パッケージ１は、通常、プリント基板などの実装用の基板の表面に実装されて使用される。半導体パッケージ１は、同一のプリント基板、あるいは他のプリント基板の電気回路に配線される。
一般に、プリント基板内の配線において、配線数の増大に伴い、多層基板が使用される場合が多い。多層基板は、通常、薄い誘電体基板に配線パターンを施し、それらを重ねて接着し、ビアによって各層の配線を接続することにより構成される。多層基板間においては、各誘電体基板にコネクタを装着し、コネクタの直結、あるいはコネクタ間のケーブル接続によって配線が行なわれる。
図３９は、半導体パッケージ１ａ，１ｂを積層した電子機器７００の構成例を示す断面図である。図３９に示す電子機器７００によれば、筐体１２内に２つの半導体パッケージ１ａ，１ｂ、実装用の基板１０ａ，１０ｂ、シャーシ１１、コネクタ１４およびケーブル１５を有して構成される。
半導体パッケージ１ａは、下部の基板１０ａに実装され、半導体パッケージ１ｂは、上部の基板１０ｂに実装される。半導体パッケージ１ａ，１ｂは、その表面を突き合わせるようにシャーシ１１に接着される。半導体パッケージ１ａ，１ｂから発生した熱をシャーシ１１に放熱するためである。２つの基板１０ａ，１０ｂはシャーシ１１に固定される。シャーシ１１は、さらに筺体１２に固定される。基板１０ａ，１０ｂのシャーシ１１への固定や、シャーシ１１の筺体１２への固定には、ネジ構造１３が採られる。シャーシ１１の材質としては、金属や強固なプラスチック材料などが使用される。また、半導体パッケージ１ａ，１ｂ間のデータ伝送は、下部の基板１０ａ，上部の基板１０ｂに各々コネクタ１４が設けられ、このコネクタ１４間にケーブル１５が接続されて実行される。
この種のミリ波を送受信する電子機器７００に関連して、特許文献１には、誘電体導波管線路が開示されている。この誘電体導波管線路によれば、一対の主導体層、二列のバイアホール群および副導体層を備え、主導体層は誘電体を挟み平行に形成される。バイアホール群は、信号伝達方向に遮断波長以下の間隔で主導体層間を電気的に接続するように形成されている。副導体層はバイアホール群に接続され、主導体層と平行に形成されている。誘電体導波管線路では、主導体層、バイアホール群および副導体層に囲まれた導波管領域によって電気信号を伝達する場合に、少なくとも、一方の主導体層に、高周波伝送線路と電磁結合させるためのスロット孔が形成されている。高周波伝送線路は、マイクロストリップ線路から構成され、スロット孔と対峙する位置に形成されるものである。このように誘電体導波管線路を構成すると、容易に他の高周波伝送線路と電磁結合することができ、信号の伝達が可能となる。しかも、マイクロ波からミリ波まで安定した特性の導波管線路を提供できるというものである。
特開２００４−１０４８１６号公報（第４頁 図１）
ところで、従来例に係るミリ波を送受信する電子機器７００によれば、次のような問題がある。
ｉ．電子機器７００によれば、図３９に示した半導体パッケージ１ａ，１ｂの表面を突き合わせるようにシャーシ１１に接着され、下部の基板１０ａ，上部の基板１０ｂに各々設けられたコネクタ１４間に、ケーブル１５が接続される。そして、半導体パッケージ１ａ，１ｂ間でデータを伝送するようになされる。したがって、電子機器が取り扱うデータ容量の増大に伴い、半導体パッケージ１ａ，１ｂに接続される配線の数が増大するおそれがある。
たとえば、メモリ用途の半導体パッケージにおいては、データ幅が３２ビット、６４ビットと増大し、アドレス幅も併せて増大している。これに伴い、半導体パッケージ１ａ，１ｂの端子電極５の数が増大する。これにより、パッケージサイズが大きくなるという問題が発生する。これは、特に、半導体チップ２のパッド電極３のサイズに比べ、インターポーザ基板４の端子電極５のサイズが大きいことに起因する。
ii．基板１０における半導体パッケージ１ａに接続される配線の数が増大することから、基板１０をより多層構造とする必要が生じてくる。その結果、コストが増大するという問題が発生する。
iii．基板１０ａ，１０ｂをより多層構造とすると、下部の基板１０ａ，上部の基板１０ｂ間を接続するコネクタ１４およびケーブル１５の端子数が増大する。その結果、コネクタ１４、ケーブル１５の物理サイズが大きくなったり、コネクタ１４やケーブル１５の形状が複雑化したり、これらの信頼性が低下したり、コストが増大するという問題が発生する。
iv．多層構造化により、複数のコネクタ１４およびケーブル１５を使用することにより、電子機器内部において、基板１０ａ，１０ｂ、シャーシ１１、筺体１２の構成、形状、配置が複雑化する。この結果、製作コストの増大や組み立て工数の増加や、その難しさなどの問題を生じる。
ｖ．因みに、特許文献１に開示されるような誘電体導波管線路を参照して、ミリ波の信号を送受信する電子機器を構成しようとした場合を考える。
この場合、図３９に示した半導体パッケージ１ａ，１ｂを積層した電子機器７００の構造において、コネクタ１４およびケーブル１５を誘電体導波管線路に置き換えることが考えられる。しかし、何らの工夫無しに、コネクタ１４およびケーブル１５を誘電体導波管線路に置き換えただけでは、ミリ波などの高速のベースバンド信号をエラーなく伝送することが困難となるという問題がある。
そこで、本発明はこのような課題を解決したものであって、端子数が多いコネクタおよび実装面積を多くとるケーブルに依存することなく、ミリ波誘電体伝送システムを容易に構築できるようにする。そのような半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法およびミリ波誘電体内伝送システムを提供することを目的とする。
上述した課題は、基板上に設けられたミリ波帯通信可能な半導体チップと、前記半導体チップに接続されたアンテナ構造と、前記半導体チップを覆う絶縁部材と、ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され前記アンテナ構造に整合されたミリ波伝送部材を備える半導体装置によって解決される。
アンテナ構造が、絶縁部材で覆われてしまう構造の場合は、絶縁部材は、ミリ波信号を通過可能な誘電体を含んでいるものとする。たとえば、複数のミリ波帯通信可能な半導体チップを同一パッケージ内に収容する構成とする場合にアンテナ構造の全体も絶縁部材で覆ってしまう場合には、半導体チップを覆う絶縁部材がそれら複数の半導体チップ間でミリ波信号伝送を実行可能にするミリ波伝送部材として機能するようにする。
本発明に係る半導体装置によれば、本発明に係る同一の構成を具備する２つのミリ波誘電体内伝送可能な半導体装置を各々のミリ波伝送部材を介在させて接触させ、当該半導体装置を動作させると、一方の半導体装置から他方の半導体装置へミリ波の信号を伝送できるようになる。
本発明に係るミリ波誘電体内伝送装置は、一方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、前記半導体チップを覆う絶縁部材を有したミリ波誘電体内伝送可能な第１の半導体装置と、他方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、前記半導体チップを覆う絶縁部材を有するミリ波誘電体内伝送可能な第２の半導体装置と、ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され前記第１の半導体装置と第２の半導体装置との間に設けられたミリ波信号伝送部材とを備え、前記第１の半導体装置と第２の半導体装置とが前記ミリ波信号伝送部材を介在して前記第１の半導体装置のアンテナ構造と前記第２の半導体装置のアンテナ構造との間でミリ波信号伝送を実行可能に実装されたものである。
本発明に係るミリ波誘電体内伝送装置によれば、第１の半導体装置と第２の半導体装置との間に設けられたミリ波信号伝送部材を介して、第１の半導体装置から第２の半導体装置へミリ波の信号を伝送できるようになる。
本発明に係る半導体装置の製造方法は、基板上にミリ波帯通信可能な半導体チップを形成する工程と、前記基板上に形成された半導体チップにアンテナ構造を接続する工程と、絶縁部材で前記半導体チップを覆って絶縁する工程と、ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で前記アンテナ構造にミリ波伝送部材を整合する工程とを有するものである。
本発明に係るミリ波誘電体内伝送装置の製造方法は、一方の基板上にミリ波帯通信可能な半導体チップを設け、前記半導体チップにアンテナ構造を接続し、および、絶縁部材で前記半導体チップを覆ってミリ波誘電体内伝送可能な第１の半導体装置を形成する工程と、他方の基板上にミリ波帯通信可能な半導体チップを設け、前記半導体チップにアンテナ構造を接続し、および、絶縁部材で前記半導体チップを覆ってミリ波誘電体内伝送可能な第２の半導体装置を形成する工程と、ミリ波信号伝送可能な誘電体を含んでいる誘電体素材により前記第１の半導体装置と第２の半導体装置との間にミリ波伝送部材を形成する工程を有し、前記ミリ波伝送部材を形成する際に、前記第１の半導体装置のアンテナ構造と前記第２の半導体装置のアンテナ構造との間でミリ波の信号が伝送可能となるように前記ミリ波伝送部材を介在して当該第１および第２の半導体装置を実装するものである。
本発明に係るミリ波誘電体内伝送システムは、一方の電子機器の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、前記電子機器の半導体チップを覆う絶縁部材を有したミリ波誘電体内伝送可能な第１の半導体装置と、他方の電子機器の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、前記電子機器の半導体チップを覆う絶縁部材を有するミリ波誘電体内伝送可能な第２の半導体装置と、ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され前記第１の半導体装置と第２の半導体装置との間に設けられたミリ波伝送部材とを備え、一方の前記電子機器と他方の前記電子機器とが前記ミリ波伝送部材を介して前記第１の半導体装置のアンテナ構造と前記第２の半導体装置のアンテナ構造との間でミリ波の信号が伝送可能となるように接触されるものである。
このように、本発明に係る一態様は、ミリ波帯通信可能な半導体チップを有する第１および第２の半導体装置の各々のアンテナ構造が誘電体伝送路を介在して対向するように配置する。そして、第１の半導体装置と第２の半導体装置との間に設けられたミリ波信号伝送可能な誘電体伝送路を介して、第１の半導体装置から第２の半導体装置へミリ波の信号を伝送できるようにする。これとともに、端子数が多いコネクタおよび実装面積を多くとるプリント配線シートケーブルに依存することなく、ミリ波誘電体伝送システムを容易に構築できるようにした。
このような仕組みの本発明の一態様は、たとえば映画映像やコンピュータ画像などを搬送する搬送周波数が３０ＧＨｚ〜３００ＧＨｚのミリ波帯の信号を高速に伝送するミリ波帯通信システムに適用可能なものである。
本発明に係る半導体装置およびその製造方法によれば、半導体チップにアンテナ構造を接続する。また、ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され、アンテナ構造に整合されたミリ波伝送部材を設ける。アンテナ構造の全体が絶縁部材で覆われる場合には、半導体チップを覆う絶縁部材も、ミリ波誘電体内伝送路を構成するように、ミリ波信号を通過可能な誘電体を含むものとする。
この構成によって、本発明に係る同一の構成を具備する２つのミリ波誘電体内伝送可能な半導体装置を各々のミリ波伝送部材を介在して接触させ、当該半導体装置を動作させる。すると、一方の半導体装置から他方の半導体装置へミリ波の信号を伝送できるようになる。しかも、半導体装置間で高速データ伝送を実現できるようになる。
これにより、端子数が多いコネクタおよび実装面積が多いプリント配線シートケーブルに依存することなく、一方向または双方向にミリ波の信号を簡単かつ安価な構成で、伝送可能とするミリ波誘電体伝送装置を容易に構築できるようになる。
本発明に係るミリ波誘電体内伝送装置およびその製造方法によれば、各々がミリ波帯通信可能な半導体チップを有する第１および第２の半導体装置の各々のアンテナ構造がミリ波伝送部材を介在して配置されるものである。
この構成によって、第１の半導体装置と第２の半導体装置との間に設けられたミリ波信号伝送可能なミリ波伝送部材を介して、第１の半導体装置から第２の半導体装置へミリ波の信号を伝送できるようになる。これにより、端子数が多いコネクタおよび実装面積が多いプリント配線シートケーブルに依存することなく、一方向または双方向にミリ波の信号を伝送可能とするミリ波誘電体伝送システムを容易に構築できるようになる。
本発明に係るミリ波誘電体内伝送システムによれば、一方の電子機器の基板上には、ミリ波誘電体内伝送可能な第１の半導体装置が設けられ、他方の電子機器の基板上にはミリ波帯通信可能な第２の半導体装置が設けられる。第１の半導体装置と第２の半導体装置との間にはミリ波信号伝送可能なミリ波伝送部材が設けられ、一方の電子機器と他方の電子機器とがミリ波伝送部材を介して第１の半導体装置のアンテナ構造と第２の半導体装置のアンテナ構造との間でミリ波の信号が伝送可能となるように接触されるものである。
この構成によって、第１の半導体装置と第２の半導体装置との間に設けられたミリ波信号伝送可能なミリ波伝送部材を介して、第１の半導体装置から第２の半導体装置へミリ波の信号を伝送できるようになる。これにより、両方の電子機器間を接続する通信ケーブルなどに依存することなく、一方の電子機器と他方の電子機器との間で通信処理を実行できるようになる。
本発明に係る第１の実施形態としての半導体パッケージ２０の構成例を示す断面図である。 半導体パッケージ２０の内部構成例を示すブロック図である。 半導体パッケージ２０の形成例を示す工程図である。 第２の実施形態としてのミリ波誘電体内伝送装置２００の構成例を示す断面図である。 ミリ波誘電体内伝送装置２００の組立例を示す断面図である。 ミリ波誘電体内伝送装置２００の内部構成例を示すブロック図である。 図４に示したミリ波誘電体内伝送装置２００の拡大構成例を示す斜視図である。 ミリ波誘電体内伝送装置２００の通過特性および反射特性検証用のシミュレーションモデル例を示す説明図である。 ミリ波誘電体内伝送装置２００のシミュレーション特性例を示すグラフ図である。 第３の実施形態としてのミリ波誘電体内伝送装置３００の構成例を示す図である。 第４の実施形態としての半導体パッケージ２０ｃの構成例を示す斜視図である。 半導体パッケージ２０ｃの形成例を示す工程図である。 ＰＯＰ構造のミリ波誘電体内伝送装置４００の構成例を示す断面図である。 ＰＯＰ構造のミリ波誘電体内伝送装置４００の組立例を示す断面図である。 第５の実施形態としてのミリ波誘電体内伝送装置５００の構成例を示す断面図である。 ミリ波誘電体内伝送装置５００の形成例（その１）を示す工程図である。 ミリ波誘電体内伝送装置５００の形成例（その２）を示す工程図である。 ミリ波誘電体内伝送装置５００の形成例（その３）を示す工程図である。 第６の実施形態としてのミリ波誘電体内伝送システム６００の構成例を示す断面図である。 電子機器６０１の形成例を示す工程図である。 電子機器６０２の形成例を示す工程図である。 第７の実施形態に対する比較例を説明する図である。 第７の実施形態の半導体パッケージの構成概要を説明する図である。 第７の実施形態の半導体パッケージで使用されるアンテナ構造の具体例を説明する図である。 図２４に示したアンテナ構造が適用された第７の実施形態の半導体パッケージの具体例を説明する図である。 図２５に示した第７の実施形態の半導体パッケージにおけるシミュレーション特性例を示す図（その１）である。 図２５に示した第７の実施形態の半導体パッケージにおけるシミュレーション特性例を示す図（その２）である。 図２５に示した第７の実施形態の半導体パッケージにおけるシミュレーション特性例を示す図（その３）である。 第８の実施形態に対する比較例を説明する図である。 第８の実施形態のミリ波誘電体内伝送システムの構成概要を説明する図である。 図３０に示した第８の実施形態のミリ波誘電体内伝送システムにおけるシミュレーション特性例を示す図（その１）である。 図３０に示した第８の実施形態のミリ波誘電体内伝送システムにおけるシミュレーション特性例を示す図（その２）である。 図３０に示した第８の実施形態のミリ波誘電体内伝送システムにおけるシミュレーション特性例を示す図（その３）である。 第１変形例の半導体パッケージを説明する図である。 第２変形例の半導体パッケージを説明する図である。 第３変形例の半導体パッケージとミリ波誘電体内伝送システムを説明する図である。 第４変形例のミリ波誘電体内伝送システムを説明する図である。 従来例に係る半導体パッケージ１の構成例を示す平面図およびＸ３−Ｘ３矢視断面図である。 半導体パッケージ１を積層した電子機器の構成例を示す断面図である。
以下、図面を参照しながら、本発明に係る半導体装置、その製造方法、ミリ波誘電体内伝送装置およびその製造方法について説明する。
１．第１の実施形態（半導体パッケージ２０：構成例、内部構成例および工程図）
２．第２の実施形態（ミリ波誘電体内伝送装置２００：構成例、組立例、内部構成 例、拡大構成例、シミュレーションモデル例、特性例）
３．第３の実施形態（ミリ波誘電体内伝送装置３００：構成例）
４．第４の実施形態（半導体パッケージ２０ｃ：構成例、形成例
ミリ波誘電体内伝送装置４００：構成例および組立例）
５．第５の実施形態（ミリ波誘電体内伝送装置５００：構成例および形成例）
６．第６の実施形態（ミリ波誘電体内伝送システム６００：構成例
電子機器２０１，２０２の形成例）
７．第７の実施形態（同一パッケージ内の複数の半導体チップ間のミリ波伝送）
８．第８の実施形態（第７の実施形態＋異なるパッケージ間のミリ波伝送）
９．変形例（第１変形例〜第４変形例）
＜第１の実施形態＞
[半導体パッケージ２０の構成例］
図１を参照して、本発明に係る第１の実施形態としての半導体パッケージ２０の構成例について説明する。図１に示す半導体パッケージ２０は、半導体装置の一例を構成するものである。半導体パッケージ２０は映画映像や、コンピュータ画像などを搬送する搬送周波数が３０ＧＨｚ乃至３００ＧＨｚのミリ波帯の信号を高速に伝送するミリ波誘電体内伝送システムに適用可能なものである。ミリ波誘電体内伝送システムにはデジタル記録再生装置、地上波テレビ受像機、携帯電話機、ゲーム機、コンピュータ、通信装置などが含まれる。
半導体パッケージ２０は、インターポーザ基板４、モールド樹脂８、ミリ波信号伝送可能な誘電体伝送路２１、ミリ波帯通信可能な半導体チップ３０およびアンテナ構造３２を有して構成される。インターポーザ基板４はチップ実装用の基板を構成し、このインターポーザ基板４上には半導体チップ３０が設けられる。インターポーザ基板４には、所定の比誘電率を有した熱強化樹脂と銅箔を組み合わせたシート部材が使用される。半導体チップ３０はミリ波帯で通信処理するものである。半導体チップ３０には、図２に示すようなＬＳＩ機能部２０１および信号生成部２０２とを一体化したシステムＬＳＩが使用される（図２参照）。
なお、ミリ波信号の変換対象でない電源部などの端子は、従来構成と同様にして、半導体チップ３０のパッド電極３からボンディングワイヤ７を介してリード電極６に配線され、インターポーザ基板４を介して端子電極５に接続される。
半導体チップ３０にはアンテナ構造３２が接続される。この例で、アンテナ構造３２は、インターポーザ基板４の半導体チップ３０上に設けられる。アンテナ構造３２には、アンテナ端子３１や、マイクロストリップ線路３３、アンテナ３９などが備えられる（図２参照）。
インターポーザ基板４上の半導体チップ３０およびアンテナ構造３２などのパッケージ構成要素には、絶縁部材の一例となるモールド樹脂８が覆われて絶縁（封止）される。モールド樹脂８には、たとえば、比誘電率ε１のエポキシ樹脂が使用される。従来型の半導体パッケージ１によれば、図３９に示したように半導体チップ２のパッド電極３から端子電極５に対してデータ伝送用のプリント配線シートケーブルが接続されていた。
本発明に係る半導体パッケージ２０によれば、半導体チップ３０の内部で信号生成部２０２を実現する半導体集積回路には、アンテナ端子３１が配線される。これら構成によって、従来型の半導体パッケージ１の端子電極５の一部が、本発明の半導体パッケージ２０において、アンテナ構造３２に置き換えられることになる。その結果、端子電極５を削減できるようになった。
アンテナ構造の全体もモールド樹脂８で覆ってしまう場合には、モールド樹脂８は、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成され、誘電体伝送路２１の一部または全部を構成するようにする。本実施形態を適用しない場合、モールド樹脂８の目的はパッケージ内部の半導体チップやボンディングワイヤによる配線を保護するものであるが、本実施形態ではさらに、誘電体伝送路２１をなす場合がある点が異なる。
モールド樹脂８上には、二点鎖線で示すようなミリ波信号伝送可能な誘電体伝送路２１が設けられる。誘電体伝送路２１はミリ波伝送部材の一例を構成し、図３（Ａ）〜図３（Ｅ）に示すように金属製のシャーシ１１の一部および、所定の比誘電率ε３を有した誘電体素材から構成される。誘電体素材はミリ波信号伝送可能な誘電体を含んでいる。誘電体素材には、たとえば、アクリル樹脂系、ウレタン樹脂系、エポキシ樹脂系、シリコーン系およびポリイミド系からなる部材が使用される。シャーシ１１は、領域画定用の部材の一例を構成し、アンテナ構造３２の上部に整合される貫通部１１ａを有している。貫通部１１ａの開口断面形状は円形状でも矩形状でもよい。シャーシ１１の厚み方向に形成される貫通部１１ａの深さ（高さ）は、誘電体伝送路２１（導波路）の長さを画定（規定）する。
誘電体伝送路２１は、シャーシ１１の厚み方向に限定されることはなく、シャーシ１１の面方向に配設してもよい。誘電体素材は、シャーシ１１の貫通部１１ａ内に設けられてミリ波の信号に基づく電磁波の誘電体内伝送路を構成するように機能する。また、誘電体伝送路２１は、シャーシ１１内の貫通部１１ａに設けられた誘電体素材に限られることはなく、半導体チップ３０を覆うモールド樹脂８の一部を誘電体伝送路２１として使用してもよい。
［半導体パッケージ２０の内部構成例］
図２を参照して、半導体パッケージ２０の内部構成例について説明する。図２に示す半導体チップ３０は、ＬＳＩ機能部２０１、信号生成部２０２および双方向のアンテナ結合部２０３を有して構成される。アンテナ結合部２０３は信号結合部の一例またはその一部を構成し、ここにアンテナ結合部２０３とは、狭義的には半導体チップ３０内の電子回路と、チップ内またはチップ外に配置されるアンテナとを結合する部分をいう。広義的には、当該半導体チップ３０と誘電体伝送路２１とを信号結合する部分をいう。
ＬＳＩ機能部２０１は図３９に示した従来型の半導体チップ２が提供する所定機能を有している。たとえば、ＬＳＩ機能部２０１は、相手方に送信したい画像や音声データなどを処理する回路や、相手方から受信した画像や音声データを処理する回路が含まれる。
ＬＳＩ機能部２０１には信号生成部２０２が接続される。信号生成部２０２には第１の信号生成部の一例を構成する下り信号生成部２３および第２の信号生成部の一例を構成する上り信号生成部２４を有して構成される。下り信号生成部２３は、入力信号Ｓinを信号処理してミリ波の信号Ｓを生成するために、パラレルシリアル変換回路３４、変調回路３５、周波数変換回路３６、増幅器３７を有して構成される。
パラレルシリアル変換回路３４は第１の信号変換部の一例を構成し、パラレルの入力信号Ｓin（データ）をシリアルの送信信号Ｓｓ（データ）に変換する。パラレルシリアル変換回路３４には変調回路３５が接続される。変調回路３５は、シリアルの送信信号Ｓｓを変調するようになされる。変調回路３５にはたとえば位相変調回路や、周波数変調回路が使用される。
変調回路３５には周波数変換回路３６が接続される。周波数変換回路３６は、変調回路３５によって変調された後の送信信号Ｓｓを周波数変換してミリ波の信号Ｓを生成する。ここにミリ波の信号Ｓとは、３０ＧＨｚ〜３００ＧＨｚの範囲のある周波数の信号をいう。周波数変換回路３６には増幅器３７が接続される。増幅器３７は、周波数変換後のミリ波の信号Ｓを増幅するようになされる。
増幅器３７には図示しないアンテナ端子３１を介して双方向のアンテナ結合部２０３に接続される。アンテナ結合部２０３は、下り信号生成部２３によって生成されたミリ波の信号Ｓを誘電体伝送路２１に送信するとともに、当該誘電体伝送路２１からミリ波の信号Ｓを受信して上り信号生成部２４に出力する。誘電体伝送路２１は、所定の比誘電率ε３を有した誘電体素材から構成される。
アンテナ結合部２０３は、たとえば、アンテナ構造３２およびアンテナ切り替え部３８（アンテナ共用器）から構成される。アンテナ構造３２は誘電体伝送路２１を共有する半導体パッケージ２０側のアンテナ結合部２０３における構造をいう。アンテナ構造３２にはアンテナ端子３１、マイクロストリップ線路３３およびアンテナ３９を含み構成される。アンテナ切り替え部３８を同一のチップ内に形成する場合は、当該アンテナ切り替え部３８を除いたアンテナ端子３１、マイクロストリップ線路３３がアンテナ結合部２０３を構成するようになる。
アンテナ３９は、ミリ波の信号Ｓの波長λに基づく所定の長さ、たとえば、６００μｍ程度を有しており、誘電体伝送路２１に結合される。アンテナ３９には、パッチアンテナの他に、プローブアンテナ（ダイポールなど）、ループアンテナ、小型アパーチャ結合素子（スロットアンテナなど）が使用される。
アンテナ３９は下りのミリ波の信号Ｓに基づく電磁波Ｓ’を誘電体伝送路２１に輻射する。また、アンテナ３９は上りのミリ波の信号Ｓに基づく電磁波Ｓ’を誘電体伝送路２１から受信する。アンテナ構造３２には、アンテナ３９の他に、マイクロストリップ線路３３が含まれる。マイクロストリップ線路３３は、アンテナ端子３１とアンテナ３９との間を接続し、下りのミリ波の信号Ｓをアンテナ端子３１からアンテナ３９へ伝送し、および、上りのミリ波の信号Ｓをアンテナ３９からアンテナ端子３１へ伝送する。
アンテナ切り替え部３８はアンテナ３９を下りおよび上りで共用する場合に用いられる。たとえば、ミリ波の信号Ｓを相手方に送信するときは、アンテナ切り替え部３８がアンテナ３９を下り信号生成部２３に接続する。また、相手方からのミリ波の信号Ｓを受信するときは、アンテナ切り替え部３８がアンテナ３９を上り信号生成部２４に接続する。アンテナ切り替え部３８は半導体チップ３０上に設けているが、これに限られることはなく、半導体チップ３０内に設けてもよい。なお、下りおよび上り用のアンテナを別々に設ける場合はアンテナ切り替え部３８を省略してもよい。
アンテナ結合部２０３は、比帯域（＝信号帯域／動作中心周波数）が１０％〜２０％程度であれば、共振構造などを利用しても容易に実現できる場合が多い。この実施形態では比誘電率ε１を有した誘電体素材が使用され、比誘電率ε１を有した誘電体素材は損失のある誘電体伝送路２１を構成する。伝送線路２１内にはミリ波の電磁波Ｓ’が伝搬するようになる。誘電体伝送路２１は損失が大きいため反射も減衰する。
アンテナ結合部２０３には上り信号生成部２４が接続される。上り信号生成部２４は、アンテナ結合部２０３によって受信したミリ波の信号Ｓを信号処理して出力信号Ｓoutを生成するために、増幅器４４、周波数変換回路４５、復調回路４６およびシリアルパラレル変換回路４７を有して構成される。
増幅器４４はアンテナ結合部２０３に接続され、アンテナ３９によって受信された後のミリ波の信号Ｓを増幅するようになされる。増幅器４４には周波数変換回路４５が接続され、周波数変換回路４５は増幅後のミリ波の信号Ｓを周波数変換して周波数変換後のシリアルの受信信号Ｓｒを出力する。周波数変換回路４５には復調回路４６が接続され、復調回路４６は、周波数変換後のシリアルの受信信号Ｓｒを復調するようになされる。
復調回路４６には第２の信号変換部の一例を構成するシリアルパラレル変換回路４７が接続される。シリアルパラレル変換回路４７は、シリアルの受信信号Ｓｒ（データ）をパラレルの出力信号Ｓout（データ）に変換する。このように半導体チップ３０を構成すると、入力信号Ｓinをシリアルパラレル変換（パラレルシリアル変換の誤記）し、受信信号Ｓｒをシリアルパラレル変換処理することにより、信号配線数が削減される。また、多層基板の積層数も削減できるようになる。この結果、端子数が多いコネクタおよびプリント配線シートケーブルを削減できるようになる。
このように半導体パッケージ２０を構成して当該半導体パッケージ２０を動作させる。すると、一方のシャーシ１１の貫通部１１ａ内に設けられた誘電体素材および、他方のシャーシ１１の貫通部１１ａ内に設けられた誘電体素材がミリ波誘電体内伝送路を構成するようになる。この誘電体伝送路を介して、一方のミリ波誘電体内伝送可能な半導体パッケージ２０から他方のミリ波誘電体内伝送可能な半導体パッケージ２０へミリ波の信号Ｓを伝送できるようになる。
［半導体パッケージ２０の形成例］
続いて、図３（Ａ）〜図３（Ｅ）を参照して、半導体パッケージ２０の形成例について説明する。まず、図３（Ａ）に示すインターポーザ基板４（ダイ）上に、ミリ波帯通信可能な半導体チップ３０を形成する。半導体チップ３０には、図２に示した送信および受信系を半導体集積回路に一体化したシステムＬＳＩを使用する。送信系はＬＳＩ機能部２０１、パラレルシリアル変換回路３４、変調回路３５、周波数変換回路３６、増幅器３７、アンテナ切り替え部３８を有し、受信系は増幅器４４、周波数変換回路４５、復調回路４６およびシリアルパラレル変換回路４７を有している。半導体チップ３０は、従来から自明な製造方法によりインターポーザ基板４上に実装すればよい。
次に、半導体チップ３０の上部にアンテナ端子３１を形成する。アンテナ端子３１は、たとえば、アンテナ構造３２を設ける領域のアンテナ結合部２０３の内部に実装されたアンテナ切り替え器３８の出力点から引き出して置く。半導体チップ３０にアンテナ切り替え器３９を含める場合は、半導体チップ３０の内部に実装されたアンテナ切り替え器３８の出力点からアンテナ端子３１を引き出して置く。
次に、図３（Ｂ）に示すインターポーザ基板４上に実装された半導体チップ３０に、アンテナ構造３２を接続する。たとえば、上述の半導体チップ３０上のアンテナ端子３１からマイクロストリップ線路３３を形成し、このマイクロストリップ線路３３の先端にアンテナ３９を形成する。アンテナ３９には、ミリ波の信号Ｓの波長λに基づく所定の長さ、たとえば、１辺が６００μｍ程度を有したパッチアンテナが使用される。アンテナ３９には、パッチアンテナの他に、プローブアンテナ（ダイポールなど）、ループアンテナ、小型アパーチャ結合素子（スロットアンテナなど）を使用してもよい。この半導体チップ３０上のアンテナ端子３１、マイクロストリップ線路３３およびアンテナ３９によってアンテナ構造３２が得られる。
更に、図３（Ｃ）に示すようにインターポーザ基板４上の半導体チップ３０およびアンテナ構造３２にモールド樹脂８を覆って絶縁する。モールド樹脂８には、比誘電率ε１のエポキシ樹脂を使用する。エポキシ樹脂には、クレゾールノボラック型エポキシ樹脂（ＥＣＮ）および溶融シリカフィラーを合成したものや、ビフェニル型エポキシ樹脂が使用される。その後、図３（Ｄ）に示すようにインターポーザ基板４下にフリップチップボンディング用の突起電極９（バンプ）を形成する。突起電極９は球状の半田部材から構成される。
その後、図３（Ｅ）に示すようにモールド樹脂８上に、ミリ波信号伝送可能な誘電体伝送路２１を形成する。この誘電体伝送路２１を形成する際に、たとえば、貫通部１１ａを有した金属製のシャーシ１１をモールド樹脂８上に形成する。この貫通部１１ａは半導体チップ３０のアンテナ構造３２の上部に整合される部分である。この例では、シャーシ１１に所定の位置に、口径φの貫通部１１ａを開口する。その後、このシャーシ１１の貫通部１１ａ内に誘電体素材を充填してミリ波の信号用の誘電体内伝送路２１を形成する。誘電体素材には、比誘電率ε１のガラスエポキシ樹脂部材を使用する。
このシャーシ１１と半導体パッケージ２０とを接合するときに、半導体パッケージ２０と、誘電体伝送路２１との間に、ミリ波誘電体内伝送可能な誘電体素材から構成される粘弾性素材１６を挿入してもよい。粘弾性素材１６は、半導体パッケージ２０とシャーシ１１との間で放熱効果を与えるとともに、誘電体伝送路２１との間の密着性を向上させ、アンテナ結合性能を向上させる効果を与える。粘弾性素材１６は、所定の比誘電率および所定の誘電正接を有している。粘弾性素材１６には、たとえば、アクリル樹脂系、ウレタン樹脂系、エポキシ樹脂系、シリコーン系およびポリイミド系からなる誘電体素材が使用される。粘弾性素材１６内にミリ波の信号を高速に伝送させるためには、当該粘弾性素材１６の比誘電率を３〜６程度とし、その誘電正接を０．０００１〜０．００１程度とすることが望ましい。
なお、アクリル樹脂系の比誘電率は２．５〜４．５であり、その誘電正接は０．００１〜０．０５である。ウレタン樹脂系の比誘電率は２．８〜４であり、その誘電正接は、０．００１〜０．０５である。エポキシ樹脂系の比誘電率は４〜６であり、その誘電正接は、０．００１〜０．０１である。シリコーン系の比誘電率は３〜６であり、その誘電正接は、０．０００１〜０．００１である。ポリイミド系の比誘電率は３〜４であり、その誘電正接は、０．００１〜０．０１である。これらの誘電体素材は誘電体伝送路２１にも適用できる。これにより、ミリ波信号伝送可能な半導体パッケージ２０が完成する。
このように、第１の実施形態としての半導体パッケージ２０によれば、インターポーザ基板４上の半導体チップ３０およびアンテナ構造３２にはモールド樹脂８が覆われて絶縁され、このモールド樹脂８上には誘電体伝送路２１が設けられるものである。したがって、本発明に係る同一の構成を具備する２つのミリ波誘電体内伝送可能な半導体パッケージ２０ａ，２０ｂの各々の誘電体伝送路２１を対向させて接触させ、当該半導体パッケージ２０ａ，２０ｂを動作させる。すると、一方の半導体パッケージ２０ａから他方の半導体パッケージ２０ｂへミリ波の信号Ｓを伝送できるようになる。しかも、半導体パッケージ２０ａ，２０ｂ間で高速データ伝送を実現できるようになる。
半導体チップ３０およびアンテナ構造３２を覆うモールド樹脂８もミリ波誘電体内伝送路を構成するようになるので、半導体パッケージ２０の実装面積を縮小化できるようになる。これにより、端子数の多いコネクタおよびプリント配線シートケーブルに依存することなく、一方向または双方向にミリ波の信号Ｓを簡単かつ安価な構成で、伝送可能とするミリ波誘電体伝送システム（装置）を容易に構築できるようになる。
また、半導体パッケージ２０を実装する実装用の基板においては、当該基板側に形成される端子電極は、アンテナ結合部２０３に適用されるアンテナ構造３２に置き換えられることになる。その結果、アンテナ構造３２を極小に形成できるようになるので、パッケージサイズの小型化を図ることが可能になる。更に、実装用の基板においては、配線数が削減される。その結果、多層基板を形成する際の層数を削減することが可能になる。
＜第２の実施形態＞
［ミリ波誘電体内伝送装置２００の構成例］
この実施形態では、図４に示すように、誘電体伝送路付きのシャーシ１１をミリ波誘電体内伝送可能な２つの半導体パッケージ２０ａ，２０ｂで挟み込んで積層したものである。
図４に示すミリ波誘電体内伝送装置２００は、実装用の基板１０ａ，１０ｂ、シャーシ１１、筐体１２、半導体パッケージ２０ａ，２０ｂを有して構成される。２つの半導体パッケージ２０ａ，２０ｂは、互いに表面がシャーシ１１に接するように配置される。筐体１２は、デジタル記録再生装置や、地上波テレビ受像機、携帯電話機、ゲーム機、コンピュータ、通信装置などのセットボックス（ケース）である。
筐体１２には、誘電体伝送路２１付きのシャーシ１１が取り付けられる。シャーシ１１は、筐体１２の内部の側面や、その底面、その上面などにネジ構造１３により固定される。シャーシ１１には実装用の基板１０ａ，１０ｂが取り付けられる。この例で、シャーシ１１の所定の部位には、上下２つの基板取り付け用のスペースが設けられ、各々のスペースに１枚ずつ基板１０ａ，１０ｂがシャーシ１１を間にしてネジ構造１３により取り付けられる。
下部の基板１０ａには半導体パッケージ２０ａが取り付けられる。半導体パッケージ２０ａには、第１の実施形態で説明した半導体パッケージ２０が使用される。下部の基板１０ａと半導体パッケージ２０ａとは、従来方式のフリップチップ接合方法により、バンプなどの突起電極９で半田付け接合されている。半導体パッケージ２０ａは、一方のインターポーザ基板４上にミリ波帯通信可能な半導体チップ３０が設けられる。半導体チップ３０にはアンテナ構造３２が接続されている。インターポーザ基板４上の半導体チップ３０とアンテナ構造３２とは、モールド樹脂８で覆われている。
上部の基板１０ｂには半導体パッケージ２０ｂが下向きに取り付けられる。半導体パッケージ２０ｂは半導体パッケージ２０ａに比べて１８０°姿勢を倒置して実装されている。半導体パッケージ２０ｂも、第１の実施形態で説明した半導体パッケージ２０が使用される。上部の基板１０ｂと半導体パッケージ２０ｂとは、同様にしてバンプなどの突起電極９により半田付け接合されている。この例で、半導体パッケージ２０ｂは、他方のインターポーザ基板４下にミリ波帯通信可能な半導体チップ３０が設けられる。半導体チップ３０には半導体パッケージ２０ａと同様にしてアンテナ構造３２が接続されている。インターポーザ基板４下の半導体チップ３０とアンテナ構造３２とは、モールド樹脂８で覆われている。
このミリ波誘電体内伝送装置２００によれば、２つの半導体パッケージ２０ａ，２０ｂの各々のアンテナ構造３２が対向するようにシャーシ１１に実装した積層構造を有している。半導体パッケージ２０ａのアンテナ構造３２は、そのインターポーザ基板４の半導体チップ３０上に設けられる。半導体パッケージ２０ｂのアンテナ構造３２は、そのインターポーザ基板４下の半導体チップ３０下に設けられる。各々のアンテナ構造３２には、パッチアンテナが使用される。この例では、各々のアンテナ構造３２は、半導体パッケージ２０ａ，２０ｂの表面に形成されるとともに、誘電体伝送路２１と直接接触するように配置される。このような積層構造を採ることで、アンテナ結合性能を向上できるようになる。この例で、下部の基板１０ａ上に実装された半導体パッケージ２０ａは、粘弾性素材１６を介して、シャーシ１１と密着するように固定される。粘弾性素材１６には、比誘電率ε４を有した粘弾性の樹脂が使用される。同様にして、上部の基板１０ｂ下に実装された半導体パッケージ２０ｂも粘弾性素材１６を介して、シャーシ１１と密着するように固定される。半導体パッケージ２０ａ，２０ｂを粘弾性素材１６で固定するようにしたのは、誘電体伝送路２１中に、なるべく、比誘電率ε１が異なる物質が介在しないようにするためである。
半導体パッケージ２０ａと半導体パッケージ２０ｂとの間には、ミリ波信号伝送可能な誘電体伝送路２１が設けられ、半導体パッケージ２０ａ，２０ｂの各々のアンテナ構造３２が誘電体伝送路２１を介在して対向するように実装されている。シャーシ１１中で破線で示した内側部分が誘電体伝送路２１である。
誘電体伝送路２１は、半導体パッケージ２０ａのアンテナ構造３２の上部と、半導体パッケージ２０ｂのアンテナ構造３２の下部とを整合する位置に配設されている。この例では、上下部のアンテナ構造３２を整合するシャーシ１１の部位には貫通部１１ａ（図５参照）が設けられている。この貫通部１１ａ内に誘電体素材２１’を充填することで、誘電体伝送路２１が設けられる。誘電体素材２１’には比誘電率ε１のガラスエポキシ樹脂などが使用される。
このようにミリ波誘電体伝送装置２００を構成して、２つの半導体パッケージ２０ａ，２０ｂを動作させる。ミリ波の信号Ｓは、半導体パッケージ２０ａ，２０ｂのアンテナ構造３２の間を電磁波Ｓ’となって、モールド樹脂８、粘弾性素材１６、シャーシ１１の内部の誘電体伝送路２１を介して伝送される。これにより、誘電体伝送路２１を構成するシャーシ１１の貫通部１１ａ内に設けられた誘電体素材２１’を介して、一方の半導体パッケージ２０ａと、他方の半導体パッケージ２０ｂとの間でミリ波の信号Ｓに基づく双方向の通信処理を実行できるようになる。しかも、図３９に示した従来方式の回路実装基板の構成にて使用されていた、コネクタ１４、ケーブル１５が不要となる。
［ミリ波誘電体内伝送装置２００の組立例］
続いて、図５（Ａ）〜図５（Ｃ）を参照して、ミリ波誘電体内伝送装置２００の製造方法について説明する。この例で、図４に示したようなミリ波誘電体内伝送装置２００を製造する場合、まず、半導体パッケージ２０ａ，２０ｂを形成する。半導体パッケージ２０ａは、一方のインターポーザ基板４上にミリ波帯通信可能な半導体チップ３０を設ける。その後、半導体チップ３０にアンテナ構造３２を接続する。更に、インターポーザ基板４上の半導体チップ３０とアンテナ構造３２とにモールド樹脂８を覆って絶縁する。これにより、ミリ波誘電体内伝送可能な半導体パッケージ２０ａを形成することができる（図３参照）。
半導体パッケージ２０ｂは、他方（別）のインターポーザ基板４上にミリ波帯通信可能な半導体チップ３０を設ける。次に、半導体チップ３０にアンテナ構造３２を接続する。更に、インターポーザ基板４上の半導体チップ３０およびアンテナ構造３２とにモールド樹脂８を覆って絶縁する。これにより、ミリ波誘電体内伝送可能な半導体パッケージ２０ｂを形成することができる（図３参照）。
次に、半導体パッケージ２０ａと半導体パッケージ２０ｂとの間にミリ波信号伝送可能な誘電体伝送路２１を形成する。この誘電体伝送路２１を形成する際に、金属製のシャーシ１１の所定の位置に、たとえば、円筒状の貫通部１１ａを形成する。その後、貫通部１１ａ内に誘電体素材２１’を充填する。たとえば、貫通部１１ａの一方の側に樹脂ストッパ用の部材を当てて、底付き状態となった貫通部１１ａの上方から誘電体素材２１’をスキージなどにより塗り込む。これにより、誘電体導波管が構成される。
その後、半導体パッケージ２０ａのアンテナ構造３２と半導体パッケージ２０ｂのアンテナ構造３２とが誘電体伝送路２１を介在して対向するように２つの半導体パッケージ２０ａ，２０ｂをシャーシ１１に実装する。このとき、半導体パッケージ２０ａのアンテナ構造３２のアンテナ３９の中心と、半導体パッケージ２０ｂのアンテナ構造３２のアンテナ３９の中心とが一致するように位置合わせする。
また、半導体パッケージ２０ａ，２０ｂをシャーシ１１に実装する際に、半導体パッケージ２０ａの上面とシャーシ１１の下面との間に粘弾性素材１６ａを介して接着（密着固定）する。同様にして、半導体パッケージ２０ｂの下面とシャーシ１１の上面との間に粘弾性素材１６ｂを介して接着する。これにより、図４に示したミリ波誘電体内伝送装置２００が完成する。
［ミリ波誘電体内伝送装置２００の内部構成例］
図６を参照して、ミリ波誘電体内伝送装置２００の内部構成例について説明する。図６に示すミリ波誘電体内伝送装置２００は、半導体パッケージ２０ａ、誘電体伝送路２１および半導体パッケージ２０ｂを有して構成される。
半導体パッケージ２０ａは、ＬＳＩ機能部２０１、信号生成部２０２およびアンテナ結合部２０３から構成される。ＬＳＩ機能部２０１の機能、信号生成部２０２およびアンテナ結合部２０３の内部構成は図２に示した通りである。ＬＳＩ機能部２０１と信号生成部２０２との間の電気的なインターフェース２０４は、従来の半導体チップ２において、パッド電極３が提供するデータ伝送用のインターフェースであり、電気的な配線により実現される。
信号生成部２０２とアンテナ結合部２０３の間のミリ波のインターフェース２０５は、図２に示したアンテナ端子３１やマイクロストリップ線路３３が提供するミリ波伝送用のインターフェースである。信号生成部２０２は、インターフェース２０４によって与えられる入力（電気）信号Ｓinをミリ波の信号Ｓに変換する。また、ミリ波のインターフェース２０５によって与えられるミリ波の信号Ｓを出力（電気）信号Ｓoutに変換する。
半導体パッケージ２０ｂは、ＬＳＩ機能部２０１’、信号生成部２０２’およびアンテナ結合部２０３’から構成される。ＬＳＩ機能部２０１’の機能、信号生成部２０２’およびアンテナ結合部２０３’の内部構成については、図２に示したＬＳＩ機能部２０１、信号生成部２０２およびアンテナ結合部２０３と同様なのでその説明を省略する。
信号生成部２０２’とアンテナ結合部２０３’の間のミリ波のインターフェース２０５’は、図２に示したアンテナ端子３１やマイクロストリップ線路３３が提供するミリ波伝送用のインターフェースである。信号生成部２０２’は、インターフェース２０４’によって与えられる入力（電気）信号Ｓinをミリ波の信号Ｓに変換する。また、ミリ波のインターフェース２０５’によって与えられるミリ波の信号Ｓを出力（電気）信号Ｓoutに変換する。
誘電体伝送路２１は、上述のアンテナ結合部２０３とアンテナ結合部２０３’との間の誘電体区間２０６によって構成される。アンテナ結合部２０３は、ミリ波の信号Ｓのインターフェース２０５によって与えられるミリ波の信号Ｓを誘電体伝送路２１に伝達する。これにより、誘電体区間２０６を介して他方のアンテナ結合部２０３’に効率良く伝送することができる。ここで効率が良いとは、所定のミリ波帯の周波数３０ＧＨｚ〜３００ＧＨｚにおいて、アンテナ結合部２０３−２０３’間の通過特性が高く、アンテナ結合部２０３，２０３’のそれぞれにおける反射特性が低いことをいう。
［ミリ波誘電体内伝送装置２００の拡大構成例］
図７を参照して、図４に示したミリ波誘電体内伝送装置２００の拡大構成例について説明する。図７に示すミリ波誘電体内伝送装置２００によれば、半導体パッケージ２０ａ，２０ｂの各々のアンテナ構造３２には、アンテナ３９としてパッチアンテナが使用される。半導体パッケージ２０ａにおいて、アンテナ３９は、半導体チップ３０上に積載されており、半導体チップ表面に形成されたアンテナ端子３１と直接、あるいはボンディングワイヤを介して接続される。アンテナ３９が半導体チップ３０の表面に構成されているので、誘電体伝送路２１と直接接触する構造を採ることができる。半導体パッケージ２０ｂも半導体パッケージ２０ａと同様に構成されている。
図中、破線で示した円柱状部分は、誘電体伝送路２１である。ミリ波誘電体内伝送装置２００の積層構造によれば、２つの半導体パッケージ２０ａ，２０ｂの各々のアンテナ構造３２が誘電体伝送路２１を介在して対向するようにシャーシ１１に実装されている。誘電体伝送路２１は、たとえば、各々のアンテナ構造３２が相互に見通せる範囲に納まるように配置（構築）される。
半導体パッケージ２０ａでは、ミリ波の信号Ｓをアンテナ端子３１を介してアンテナ構造３２に伝達する。そのアンテナ構造３２は、ミリ波の信号Ｓをアンテナ３９を介して誘電体伝送路２１に輻射する。半導体パッケージ２０ｂでは、そのアンテナ構造３２が誘電体伝送路２１から電磁波Ｓ’を受信してアンテナ端子３１にミリ波の信号Ｓを伝達する。これにより、半導体パッケージ２０ａ，２０ｂ間で誘電体伝送路２１を介在した通信処理を実行できるようになる。
［シミュレーションモデル例］
図８を参照して、ミリ波誘電体内伝送装置２００の通過特性および反射特性検証用のシミュレーションモデル例について説明する。図８に示すシミュレーションモデルは、図７に示したミリ波誘電体内伝送装置２００の構成例を採っている。表１は、シミュレーションモデルに設定するパラメータをまとめたものである。
Figure 0005556072
表１において、ｌ１は、図８に示すシミュレーションモデルのモールド樹脂８の一辺の長さであり、当該シミュレーションモデルでは、ｌ１＝１０ｍｍが設定される。ｔ１は、モールド樹脂８の厚みであり、当該モデルではｔ１＝０．８ｍｍが設定される。ε１は、モールド樹脂８の比誘電率であり、同様にε１＝４が設定される。 tanδ１は、モールド樹脂８の誘電正接であり、当該モデルでは tanδ１＝０．０１が設定される。
また、ｌ２は、同図に示すアンテナ３９（パッチアンテナ）の一辺の長さであり、当該モデルではｌ２＝１．１ｍｍが設定される。ｌ３は、マイクロストリップ線路３３の長さであり、当該モデルではｌ３＝１ｍｍが設定される。ｗ１は、マイクロストリップ線路３３の幅であり、当該モデルではｗ１＝０．０３ｍｍが設定される。ｔ２は、マイクロストリップ線路３３の誘電体の厚みであり、当該モデルではｔ２＝０．１ｍｍが設定される。ｔ３は、マイクロストリップ線路３３の厚みであり、当該モデルではｔ３＝０．０１８ｍｍが設定される。ε２は、同図に示すインターポーザ基板４の比誘電率であり、当該モデルではε２＝３．５が設定される。 tanδ２は、インターポーザ基板４の誘電正接であり、当該モデルでは tanδ２＝０．０１が設定される。
Ｚは、同図に示すアンテナ端子３１のインピーダンスであり、当該モデルではＺ＝１０８Ωが設定される。φは、同図に示す誘電体伝送路２１の口径であり、当該モデルではφ＝２．７５ｍｍが設定される。ｌ４は、誘電体伝送路２１の長さであり、当該モデルではｌ４＝４．８ｍｍが設定される。ε３は、誘電体伝送路２１（誘電体素材２１’）の比誘電率であり、当該モデルではε３＝４．０が設定される。 tanδ３は、誘電体伝送路２１の誘電正接であり、当該モデルでは tanδ３＝０．０１が設定される。
ｔ４は、同図に示す粘弾性素材の厚みであり、当該モデルではｔ４＝０．１３ｍｍが設定される。ε４は、粘弾性素材の比誘電率であり、当該モデルではε４＝４．０が設定される。 tanδ４は、粘弾性素材１６の誘電正接であり、当該モデルでは tanδ４＝０．０１が設定される。なお、同図に示す上下の半導体パッケージ２０ａ，２０ｂには同一のパラメータが与えられる。
［シミュレーション特性例］
図９を参照して、ミリ波誘電体内伝送装置２００のシミュレーション特性例について説明する。図９に示すシミュレーション特性例によれば、図８に示したミリ波誘電体内伝送装置２００のシミュレーションモデルに与えられるアンテナ端子３１間の通過特性例および反射特性例を示している。
図９において、縦軸は通過特性Ｓ（２，１）ｄＢと反射特性Ｓ（１，１）ｄＢである。横軸は搬送周波数ｆ（ＧＨｚ）であり、目盛りは５ＧＨｚ単位である。図中、破線に示すＩａは、通過特性例を示すものである。通過特性例Ｉａは、誘電体伝送路２１を粘弾性素材１６ａ，１６ｂおよび誘電体素材２１’により構成し、上下の半導体パッケージ２０ａ，２０ｂの各々のアンテナ結合部２０３，２０３’をマイクロストリップ線路３３およびアンテナ３９により構成した場合である。
この通過特性Ｓ（２，１）ｄＢでは、搬送周波数ｆを４０ＧＨｚから８０ＧＨｚに至り、１ＧＨｚずつ増加した場合である。アンテナ端子３１間の通過特性Ｓ（２，１）ｄＢによれば、ミリ波の信号Ｓに基づく電磁波Ｓ’は、半導体パッケージ２０ａのアンテナ端子３１から輻射する。電磁波Ｓ’は、誘電正接が tanδ１＝０．０１のモールド樹脂８から、誘電正接が tanδ４＝０．０１の粘弾性素材１６ａを通過する。そして、電磁波Ｓ’は誘電正接が tanδ３＝０．０１の誘電体素材２１’の誘電体伝送路２１へ伝送される。
さらに、電磁波Ｓ’は半導体パッケージ２０ｂの誘電正接が tanδ４＝０．０１の粘弾性素材１６ｂを通過し、誘電正接が tanδ１＝０．０１のモールド樹脂８に伝搬する。そして、半導体パッケージ２０ｂのアンテナ端子３１に至る通過特性をシミュレーションモデルで検証した。この場合のアンテナ端子３１間の通過特性例Ｉａを周波数特性図に示している。
このシミュレーション結果によれば、ミリ波の信号Ｓに基づく電磁波Ｓ’は、アンテナ端子３１間において、搬送周波数ｆ＝５９ＧＨｚ付近で、約−２．１ｄＢだけ減衰していることが明確になった。換言すると、通過損失は、搬送周波数ｆが５９ＧＨｚ付近で約２．１ｄＢと最も少なくなっている。
また、図中、実線に示すIIａはアンテナ端子３１間の反射特性例を示すものである。この反射特性Ｓ（１，１）ｄＢは、搬送周波数を４０ＧＨｚから８０ＧＨｚに至り、１ＧＨｚずつ増加した場合である。アンテナ端子３１間の反射特性Ｓ（１，１）ｄＢによれば、ミリ波の信号Ｓに基づく電磁波Ｓ’は、半導体パッケージ２０ａのアンテナ端子３１から輻射する。電磁波Ｓ’は、誘電正接が tanδ１＝０．０１のモールド樹脂８から、誘電正接が tanδ４＝０．０１の粘弾性素材１６ａを通過する。そして、電磁波Ｓ’は誘電正接が tanδ３＝０．０１の誘電体素材２１’の誘電体伝送路２１へ伝送される。
さらに、電磁波Ｓ’は半導体パッケージ２０ｂの誘電正接が tanδ４＝０．０１の粘弾性素材１６ｂを通過し、誘電正接が tanδ１＝０．０１のモールド樹脂８に伝搬する。そして、半導体パッケージ２０ｂのアンテナ端子３１に至り反射する特性をシミュレーションモデルで検証した。この場合のアンテナ端子３１間の反射特性例IIａを周波数特性図に示している。
このシミュレーション結果によれば、ミリ波の信号Ｓに基づく電磁波Ｓ’は、アンテナ端子３１間において、搬送周波数ｆ＝５９ＧＨｚ付近で、約−２２ｄＢ反射することが示されている。換言すると、反射損失は、搬送周波数ｆが５９ＧＨｚ付近で約−２２ｄＢと最も少なくなっている。
このように、第２の実施形態としてのミリ波誘電体内伝送装置２００によれば、ミリ波帯通信可能な半導体チップ３０を有する半導体パッケージ２０ａ，２０ｂの各々のアンテナ構造３２が誘電体伝送路２１を介在して対向するように配置されるものである。
したがって、半導体パッケージ２０ａと半導体パッケージ２０ｂとの間に設けられた誘電体伝送路２１を介して、半導体パッケージ２０ａから半導体パッケージ２０ｂへミリ波の信号Ｓを伝送できるようになる。各々の半導体パッケージ２０ａ，２０ｂの半導体チップ３０およびアンテナ構造３２を覆うモールド樹脂８もミリ波誘電体内伝送路を構成するようになるので、半導体パッケージ２０ａの実装面積を縮小化できるようになる。しかも、半導体パッケージ２０ａから半導体パッケージ２０ｂへの伝送能力を維持しつつ、下部の基板１０ａ上の半導体パッケージ２０ａへの配線および、上部の基板１０ｂ下の半導体パッケージ２０ｂへの配線の数を削減する構成を提供できるようになる。
また、半導体パッケージ２０ａ，２０ｂとシャーシ１１との間に配置された粘弾性素材１６が当該半導体パッケージ２０ａ，２０ｂと誘電体伝送路２１との密着性を高めるようになる。シャーシ１１の内部に形成された誘電体伝送路２１が半導体パッケージ２０ａ，２０ｂの表面間を密着するように配置されるので、半導体パッケージ２０ａ，２０ｂを実装した基板１０を固定するシャーシ１１の構造を兼用できるようになる。
しかも、シャーシ１１の表裏に密着する半導体パッケージ２０ａ，２０ｂ間でミリ波の信号Ｓを伝送できるようになる。また、シャーシ１１が誘電体伝送路２１の一部を兼用するので、電子機器の構成を簡素化できるようになる。これにより、端子数が多いコネクタおよびプリント配線シートケーブルに依存することなく、一方向または双方向にミリ波の信号Ｓを伝送可能とするミリ波誘電体伝送装置２００を容易に構築できるようになった。
＜第３の実施形態＞
［ミリ波誘電体内伝送装置３００の構成例］
図１０を参照して、第３の実施形態としてのミリ波誘電体内伝送装置３００の構成例について説明する。この実施形態では、第２の実施形態で半導体パッケージ２０ａ，２０ｂ間に設けられていたシャーシ１１が省略され、誘電体伝送路２１がモールド樹脂８および粘弾性素材１６のみから構成されるものである。
図１０に示すミリ波誘電体内伝送装置３００によれば、半導体パッケージ２０ａ，２０ｂとを接合する部分に粘弾性素材１６が設けられ、粘弾性素材１６は放熱機能を有するともに、ミリ波帯通信可能な誘電体伝送路２１を構成する。粘弾性素材１６には、ミリ波帯通信可能な誘電体素材２１’が使用される。この例では、図４に示したミリ波誘電体内伝送装置２００からシャーシ１１が省略されている。半導体パッケージ２０ａ，２０ｂ間を粘弾性素材１６のみを介して伝送する形態である。
下部の実装用の基板１０ａには半導体パッケージ２０ａが取り付けられる。半導体パッケージ２０ａには、第１の実施形態で説明した半導体パッケージ２０が使用される。下部の基板１０ａと半導体パッケージ２０ａとは、従来方式のフリップチップ接合方法により、バンプなどの突起電極９で半田付け接合されている。半導体パッケージ２０ａは、一方のインターポーザ基板４上にミリ波帯通信可能な半導体チップ３０が設けられる。半導体チップ３０にはアンテナ構造３２が接続されている。インターポーザ基板４上の半導体チップ３０とアンテナ構造３２とは、モールド樹脂８で覆われている。
上部の実装用の基板１０ｂには、半導体パッケージ２０ｂが下向きに取り付けられる。半導体パッケージ２０ｂは半導体パッケージ２０ａに比べて１８０°姿勢を倒置して実装されている。半導体パッケージ２０ｂも、第１の実施形態で説明した半導体パッケージ２０が使用される。上部の基板１０ｂと半導体パッケージ２０ｂとは、同様にしてバンプなどの突起電極９により半田付け接合されている。この例で、半導体パッケージ２０ｂは、他方のインターポーザ基板４下にミリ波帯通信可能な半導体チップ３０が設けられる。半導体チップ３０には半導体パッケージ２０ａと同様にしてアンテナ構造３２が接続されている。インターポーザ基板４下の半導体チップ３０とアンテナ構造３２とは、モールド樹脂８で覆われている。
実装用の下部の基板１０ａ、上部の基板１０ｂは、支柱７０に取り付けられる。各々の基板１０ａ，１０ｂは、たとえば、ネジ構造１３によって支柱７０に固定される。支柱７０には棒状の金属部材が使用される。この例で、支柱７０の両端には雌ネジが設けられる。この例でも、図示せずも、ミリ波の信号Ｓは、アンテナ構造３２間をモールド樹脂８および粘弾性素材１６から成る誘電体伝送路を介して伝送するようになる。
このように、第３の実施形態としてのミリ波誘電体内伝送装置３００によれば、図４に示したシャーシ１１が省略され、半導体パッケージ２０ａ，２０ｂとの間に粘弾性素材１６を備えるものである。
この構造によって、半導体パッケージ２０ａと半導体パッケージ２０ｂとの密着性を高めることができるので、アンテナ結合性能の向上と、半導体パッケージ２０ａ，２０ｂの放熱効果とを両立させることができる。
しかも、半導体パッケージ２０ａ，２０ｂ間で誘電体伝送路２１を成す粘弾性素材１６が放熱材を兼用するので、半導体パッケージ２０ａ，２０ｂで生じた熱を発散できるようになる。また、２つの半導体パッケージ２０ａ，２０ｂ間で誘電体伝送路２１を成す粘弾性素材１６を介してミリ波の信号Ｓの伝送を行なうことができる。
＜第４の実施形態＞
［半導体パッケージ２０ｃの構成例］
続いて、図１１を参照しながら第４の実施形態としての半導体パッケージ２０ｃの構成例について説明する。この例で、アンテナ構造３２’がインターポーザ基板４の半導体チップ３０に並設される。アンテナ構造３２’を有する半導体パッケージ２０ｃがパッケージ・オン・パッケージ構造（Package-On-Package：以下ＰＯＰ構造という）のミリ波誘電体内伝送装置４００の構造を提供するようになる。
図１１に示す半導体パッケージ２０ｃは、インターポーザ基板４、モールド樹脂８、ミリ波帯通信可能な半導体チップ３０およびアンテナ構造３２’を有して構成される。半導体チップ３０はミリ波帯で通信処理するものである。半導体チップ３０には、図２に示したようなＬＳＩ機能部２０１および信号生成部２０２とを一体化したシステムＬＳＩが使用される（図２参照）。
アンテナ構造３２’は、インターポーザ基板４上で半導体チップ３０に並設される。他の実施形態と比べると、半導体パッケージ２０ｃ内におけるアンテナ構造３２’の配設位置が異なっている。この例で、半導体チップ３０のアンテナ端子３１の右側には、マイクロストリップ線路３３およびアンテナ３９とがパターン形成されている。アンテナ３９にはパッチアンテナが使用される。アンテナ端子３１は、たとえば、半導体チップ３０の背面に形成され、このアンテナ端子３１にマイクロストリップ線路３３が配線（接続）される。このような形成方法を採ると、アンテナ端子３１とアンテナ３９間でのミリ波の信号Ｓを効率よく伝送できるようになる。
［半導体パッケージ２０ｃの形成例］
続いて、図１２（Ａ）〜図１２（Ｄ）を参照しながらＰＯＰ構造のミリ波誘電体内伝送装置４００を構成する半導体パッケージ２０ｃの形成例について説明する。この例では、図１１に示したような半導体パッケージ２０ｃを形成する場合、まず、図１２（Ａ）に示すインターポーザ基板４上にミリ波帯通信可能な半導体チップ３０およびアンテナ構造３２’を形成する。
インターポーザ基板４上への半導体チップ３０の実装方法は、第１の実施形態と同様であるので、その説明を省略する。インターポーザ基板４上にアンテナ構造３２’を形成する場合に、アンテナ３９は、図１２（Ｂ）に示すように半導体チップ３０に並べて形成する。たとえば、アンテナ３９は、半導体チップ３０に並べてインターポーザ基板４上のアンテナ端子３１からマイクロストリップ線路３３を形成し、このマイクロストリップ線路３３の先端に形成する。
アンテナ３９には、ミリ波の信号Ｓの波長λに基づく所定の長さ、たとえば、１辺が６００μｍ程度を有したパッチアンテナが採用される。なお、アンテナ端子３１は、半導体チップ３０の内部に実装されたアンテナ切り替え部３８（図２参照）の出力点から予め引き出して置く。アンテナ構造３２’は、インターポーザ基板４上の半導体チップ３０のアンテナ端子３１、マイクロストリップ線路３３およびアンテナ３９によって構成される。
その後、図１２（Ｃ）に示すようにインターポーザ基板４上の半導体チップ３０およびアンテナ構造３２’にモールド樹脂８を覆って絶縁する。モールド樹脂８には、第１の実施形態で説明したエポキシ系の樹脂を使用する。そして、図１２（Ｄ）に示すようにインターポーザ基板４下にフリップチップボンディング用のバンプなどの突起電極９を形成する。これにより、ＰＯＰ構造のミリ波誘電体内伝送装置４００を構成する半導体パッケージ２０ｃが完成する。
［ミリ波誘電体内伝送装置４００の構成例］
図１３を参照して、ＰＯＰ構造のミリ波誘電体内伝送装置４００の構成例について説明する。図１３に示すミリ波誘電体内伝送装置４００は、図１１に示した半導体パッケージ２０ｃを２段以上積み重ねた構造とする。当該ミリ波誘電体内伝送装置４００は、２個の半導体パッケージ２０ｃ，２０ｄ間を突起電極９で接続して、ＰＯＰ構造のミリ波誘電体内伝送装置４００を構成するようにしたものである。換言すると、ミリ波誘電体内伝送装置４００は、複数の半導体パッケージ２０ｃ，２０ｄなどを実装用の基板１０上に一体化したものである。半導体パッケージ２０ｃ，２０ｄの内部構成例については図２を参照されたい。
すなわち、半導体チップ３０とアンテナ構造３２’とをモールド樹脂８によって封止した半導体パッケージ２０ｃ，２０ｄは、突起電極９（半田ボール）によって接合され、積層構造の半導体パッケージ８０を構成する。
下段の半導体パッケージ２０ｃの表面と上段の半導体パッケージ２０ｄのインターポーザ基板４との間には、放熱ならびに密着性向上のための粘弾性素材１６が配置される。粘弾性素材１６には、比誘電率ε４を有した粘弾性の樹脂が使用される。ミリ波の信号Ｓは、半導体パッケージ２０ｃのモールド樹脂８、粘弾性素材１６、半導体パッケージ２０ｄのインターポーザ基板４の各誘電体を介して伝送される。
これにより、従来型のＰＯＰ構造の半導体パッケージに比べて、上段および下段の半導体パッケージ２０ｃ，２０ｄの各々のインターポーザ基板４の突起電極９に配線される端子電極パターンを削減できるようになった。
［ミリ波誘電体内伝送装置４００の組立例］
続いて、図１４（Ａ）〜（Ｃ）を参照しながら、ＰＯＰ構造のミリ波誘電体内伝送装置４００の組立例について説明する。この例では、図１３に示した積層構造のミリ波誘電体内伝送装置４００を組み立てる場合を前提とする。
まず、半導体パッケージ２０ｃ，２０ｄを準備し、図１４（Ｂ）に示す半導体パッケージ２０ｃを図１４（Ｃ）に示す実装用の基板１０上に実装する。基板１０には、突起電極接合用の端子電極パターン１０ｃを有したものを準備するとよい。基板１０の端子電極パターン１０ｃと、半導体パッケージ２０ｃの突起電極９とを半田接合することで実装する。これにより、実装用の基板１０上に半導体パッケージ２０ｃを実装することができる。
半導体パッケージ２０ｄには、モールド樹脂８の上面がメサ形状を有したものを準備するとよい。半導体パッケージ２０ｄの上面メサ形状は、射出金型のキャビティに四方に斜面を有する凹部を形成し、この金型を使用して、モールド樹脂８の上部四方に斜面を形成することで得られる。
次に、半導体パッケージ２０ｃ上に半導体パッケージ２０ｄを実装する。このとき、半導体パッケージ２０ｃの表面（上面）のモールド樹脂８と、半導体パッケージ２０ｄの裏面（下面）のインターポーザ基板４との間に粘弾性素材１６を挿入する。粘弾性素材１６には、比誘電率ε４を有した粘弾性のエポキシ樹脂などが使用される。このとき、半導体パッケージ２０ｃのアンテナ構造３２’と半導体パッケージ２０ｄのアンテナ構造３２’とを整合するように重ね合わせる。誘電体伝送路２１は、半導体パッケージ２０ｃのモールド樹脂８と、粘弾性素材１６と、半導体パッケージ２０ｄのインターポーザ基板４によって構成される。これにより、図１３に示したようなＰＯＰ構造のミリ波誘電体内伝送装置４００が完成する。
このように第４の実施形態としてのＰＯＰ構造のミリ波誘電体内伝送装置４００によれば、半導体パッケージ２０ｄの半導体チップ３０が半導体パッケージ２０ｃの半導体チップ３０の上方に実装されるパッケージ・オン・パッケージ構造を有する。したがって、半導体パッケージ２０ｃおよび２０ｄを積層し接合した一体型のミリ波誘電体内伝送装置４００を提供できるようになる。
また、異なる基板１０上の２つの半導体パッケージ２０ｃ，２０ｄ間を誘電体伝送路２１で結合し、この誘電体伝送路２１を介してミリ波の信号Ｓの伝送を行なうようになされるので、端子数の多いコネクタ、ケーブルの削減が可能になる。
＜第５の実施形態＞
［ミリ波誘電体内伝送装置５００の構成例］
続いて、図１５を参照しながら、第５の実施形態としてのミリ波誘電体内伝送装置５００の構成例について説明する。第５の実施形態は、水平方向にズレて配置されている複数の半導体パッケージ２０間のデータ転送をミリ波で行なう点に特徴がある。図示した例では、半導体チップ３０を各々有する２つの半導体パッケージ２０ｅ，２０ｆが同一の実装用の基板１０に並設して実装され、領域画定用のシャーシ１１内に形成された誘電体伝送路２１を介して通信処理を実行できるようにした。半導体パッケージ２０ｅ，２０ｆの内部構成例については図２を参照されたい。
図１５に示すミリ波誘電体内伝送装置５００によれば、誘電体伝送路２１がシャーシ１１に設けられる。シャーシ１１にはたとえば、厚み１ｍｍ程度の金属平板が使用され、誘電体伝送路２１は基板面に沿って設けられる。この例で、誘電体伝送路２１は、シャーシ１１に設けられた領域画定用の貫通部１１ｂ（または溝部）に所定の誘電体素材２１’を充填して構成されている。誘電体素材２１’には、比誘電率ε１のガラスエポキシ樹脂などが使用される。この構造によって導波管構造に類似した誘電体伝送路２１を構成できるようになる。
ミリ波誘電体内伝送装置５００によれば、シャーシ１１内の誘電体伝送路２１において、各々のアンテナ構造３２が対向する半導体パッケージ２０ｅ，２０ｆの間で、誘電体伝送路２１を介したミリ波の信号Ｓを伝送する。アンテナ構造３２は、半導体チップ３０を封止するモールド樹脂８の表面に引き出される。アンテナ構造３２にはロッドアンテナが備えられる。アンテナ端子３１は、たとえば、半導体チップ３０の上部から特性インピーダンスが約１０８Ωとなる同軸構造３３’の伝送線路により引き出せばよい。この伝送線路の先端にロッドアンテナを設ければよい。
なお、シャーシ１１内の誘電体伝送路２１の送信側と受信側に反射器を各々実装できる場合には、アンテナ構造３２にパッチアンテナを使用してもよい。その際に、一方の半導体パッケージ２０ｅのパッチアンテナから輻射した電磁波がシャーシ１１の厚み方向に進行する。その後、送信側の反射器で反射して、電磁波がシャーシ１１の平面方向に進行し、更に、受信側の反射器で反射して、他方の半導体パッケージ２０ｆのパッチアンテナに至るようになる。
［ミリ波誘電体内伝送装置５００の形成例］
続いて、図１６〜図１８を参照して、ミリ波誘電体内伝送装置５００の形成例について説明する。図１６（Ａ）は、基板１０における端子電極５の形成例を示す平面図であり、図１６（Ｂ）は、図１６（Ａ）に示した基板１０のＸ１−Ｘ１矢視断面図である。この例では、実装用の基板１０と、シャーシ１１と、２つの半導体パッケージ２０ｅ，２０ｆとを用いて、図１５に示したミリ波誘電体内伝送装置５００を組み立てる場合を前提とする。
一方で、図１６（Ａ）に示す半導体パッケージ２０ｅ，２０ｆを並設するための実装用の基板１０を形成する。半導体パッケージ２０ｅ，２０ｆには半導体チップ３０およびアンテナ構造３２を各々有したものを使用する。まず、図１６（Ｂ）に示すように基板１０に複数の端子電極パターン１０ｃを形成する。端子電極パターン１０ｃは、半導体パッケージ２０ｅ，２０ｆの突起電極９を接合するもので、基板１０を銅箔基板で形成する場合、たとえば、レジスト膜をマスクにして銅箔をパターニングすることにより形成する。
図１７（Ａ）は、シャーシ１１における誘電体伝送路２１の形成例を示す平面図であり、図１７（Ｂ）は、図１７（Ａ）に示した基板１０のＸ２−Ｘ２矢視断面図である。他方で、図１７（Ａ）に示す実装用の基板１０を実装するシャーシ１１を準備する。シャーシ１１には、たとえば、図１７（Ｂ）に示すような厚みｔ０＝１ｍｍ程度の金属平板を使用する。次に、シャーシ１１に誘電体伝送路２１を形成する。
その際、シャーシ１１の所定の位置に領域画定用の貫通部１１ｂ（または溝部）を形成する。貫通部１１ｂはシャーシ１１の表面に沿って設け、半導体パッケージ２０ｅ，２０ｆの実装領域の間を結ぶように加工するとよい。その後、図１７（Ｂ）に示す貫通部１１ｂ内に所定の誘電体素材２１’を充填する。誘電体素材２１’には、比誘電率ε１のガラスエポキシ樹脂などを使用するとよい。これにより、図１７（Ｃ）に示すような誘電体伝送路２１を有したシャーシ１１が得られる。
次に、図１８（Ａ）に示すように半導体パッケージ２０ｅ，２０ｆを実装用の基板１０に実装する。実装方法については、図４を参照されたい。そして、図１８（Ｂ）に示すような実装用の基板１０に実装された半導体パッケージ２０ｅ，２０ｆを図１７（Ｃ）に示したシャーシ１１に実装する。その際に、半導体パッケージ２０ｅのアンテナ３９と、半導体パッケージ２０ｆのアンテナ３９とが誘電体伝送路２１内に埋没するように取り付ける。このとき、粘弾性素材１６を半導体パッケージ２０ｅのモールド樹脂８とシャーシ１１との間、および、半導体パッケージ２０ｆのモールド樹脂８とシャーシ１１との間の各々に挿入するようにしてもよい。
なお、シャーシ１１内の誘電体伝送路２１の送信側と受信側に、たとえば、便宜上、図１８（Ｂ）から誘電体素材２１’を取り去った図中、破線に示す位置に反射器９ａ，９ｂを各々実装する場合には、半導体チップ３０上にパッチアンテナを有したアンテナ構造３２と採ることができる。その際の誘電体伝送路２１にはモールド樹脂８が含まれる。誘電体伝送路２１の全体の経路は反射器９ａ．９ｂを含めて凹状になる。これにより、図１５に示したようなシャーシ１１に２つの半導体パッケージ２０ｅ，２０ｆを並設したミリ波誘電体内伝送装置５００を形成できるようになる。
このように第５の実施形態としてのミリ波誘電体内伝送システム５００によれば、半導体チップ３０を各々有する２つの半導体パッケージ２０ｅ，２０ｆが同一の実装用の基板１０に並設して実装される。また、領域画定用のシャーシ１１内には誘電体伝送路２１が設けられるものである。
したがって、同一の実装用の基板１０に並設して実装された２つの半導体パッケージ２０ｅ，２０ｆ間で、シャーシ１１内に設けられた誘電体伝送路２１を介してミリ波の信号Ｓを用いた通信処理を実行できるようになる。しかも、シャーシ１１の内部に形成された誘電体伝送路２１が２つの半導体パッケージ２０ｅ，２０ｆの間を密着するように配置されるので、半導体パッケージ２０ｅ，２０ｆを実装した基板１０を固定するシャーシ１１の構造を兼用できるようになる。また、シャーシ１１が誘電体伝送路２１を兼用するので、電子機器の構成が簡素化される。
＜第６の実施形態＞
［ミリ波誘電体内伝送システム６００の構成例］
続いて、図１９（Ａ）および図１９（Ｂ）を参照して、第６の実施形態としてのミリ波誘電体内伝送システム６００の構成例について説明する。図１９（Ａ）に示すミリ波誘電体内伝送システム６００は、２つの電子機器６０１，６０２の各々に、ミリ波誘電体内伝送可能な半導体パッケージ２０ｇなどが実装される。当該システム６００では、図１９（Ｂ）に示すように２つの電子機器６０１，６０２の所定部位を接触させてミリ波の信号Ｓを伝送するようになされる。
電子機器６０１にはミリ波誘電体内伝送可能な第１の半導体パッケージ２０ｇが実装される。半導体パッケージ２０ｇは、ミリ波帯通信可能な半導体チップ３０、アンテナ構造３２および凸状の誘電体伝送路２１を有して構成される。半導体パッケージ２０ｇにおいて、半導体チップ３０は、一方のインポーザ基板４上に設けられる。アンテナ構造３２は、半導体チップ３０に接続されている。モールド樹脂８はインポーザ基板４上の半導体チップ３０とアンテナ構造３２とを覆うようになされる。
電子機器６０１の凸状の誘電体伝送路２１は、実装用の基板１０、凸状の突出部材１７および誘電体素材２１’を有して構成される。実装用の基板１０は、電子機器６０１の筐体１２ａを兼用する部材であってもよい。突出部材１７は金属でも樹脂でもよい。基板１０および突出部材１７には誘電体伝送路２１を画定する開孔部１８が設けられる。この開孔部１８は、アンテナ構造３２を包含する位置に設けられる。開孔部１８内には所定の誘電体素材２１’が充填されている。誘電体素材２１’には、比誘電率ε１のガラスエポキシ樹脂などが使用される。
電子機器６０２には、ミリ波誘電体内伝送可能な第２の半導体パッケージ２０ｈが実装される。半導体パッケージ２０ｈは、ミリ波帯通信可能な半導体チップ３０、アンテナ構造３２および凹状の誘電体伝送路２１を有して構成される。半導体パッケージ２０ｈは、凹状の誘電体伝送路２１を除いて半導体パッケージ２０ｇと同様にして構成される。半導体パッケージ２０ｇ，２０ｈの内部構成例については図２を参照されたい。
電子機器６０２の凹状の誘電体伝送路２１は、実装用の基板１０、凹状を有した筐体１２ｂおよび誘電体素材２１’を有して構成される。実装用の基板１０は、電子機器６０１の筐体１２ｂに取り付けられる。筐体１２ｂは金属でも樹脂でもよい。基板１０には誘電体伝送路２１を画定する開孔部１８が設けられる。この開孔部１８は、アンテナ構造３２を包含する位置に設けられる。開孔部１８内には所定の誘電体素材２１’が充填されている。誘電体素材２１’には、比誘電率ε１のガラスエポキシ樹脂などが使用される。
この例では、図１９（Ｂ）に示すように、電子機器６０１の凸状の誘電体伝送路２１を電子機器６０２の凹状の誘電体伝送路２１に嵌め込んで使用される。これにより、半導体パッケージ２０ｇと半導体パッケージ２０ｈとの間にミリ波信号伝送可能な誘電体伝送路２１が構築される。半導体パッケージ２０ｇ，２０ｈの各々のアンテナ構造３２が誘電体伝送路２１を介在して対向するように合体される。
ミリ波誘電体内伝送システム６００では、通常、２つの電子機器６０１，６０２は分離している。電子機器６０１は、たとえば、携帯可能なバッテリー駆動機器であり、電子機器６０２は、たとえば、据え置き型のバッテリー充電器や、ベース・ステーションなどである。このシステム６００では、電子機器６０１のバッテリーを充電するときや、電子機器６０１から電子機器６０２へデータを転送するときに、２つの電子機器６０１，６０２を合体して使用するようになされる。
この例で、電子機器６０１，６０２に関しては次のような組み合わせが考えられる。
ｉ．一方の電子機器６０１が、携帯電話機やデジタルカメラ、ビデオカメラ、ゲーム機、リモートコントローラ、髭剃り器などのバッテリー駆動機器である場合、他方の電子機器６０２は、そのバッテリー充電器や、画像処理などを行なうベース・ステーションなどとなるものである。
ii．一方の電子機器６０１が、ｉ．に比べて比較的薄いＩＣカードのような外観を有している場合、電子機器６０２はそのカード読取書込み装置などである。フェリカ・カード（Ｒ）のような使用態様が実現できる。もちろん、上述した電子機器６０１，６０２の組み合わせは、その一例に過ぎない。
［電子機器６０１，６０２の形成例］
次に、図２０（Ａ），（Ｂ）および図２１（Ａ），（Ｂ）を参照して、ミリ波誘電体内伝送システム６００に使用される電子機器６０１，６０２の製造方法について説明する。この実施形態では、何れ電子機器６０１，６０２に適用する場合も、半導体パッケージ２０ｇ，２０ｈをそれらの筐体１２ａなどの内壁面側に実装する場合を例に挙げる。
まず、図２０（Ａ）に示すミリ波誘電体内伝送可能な半導体パッケージ２０ｇと基板１０を兼用する筐体１２ａを準備して、電子機器６０１を製造する。この例では、図２０（Ａ）に示す半導体パッケージ２０ｇを筐体１２ａに実装する。半導体パッケージ２０ｇには、ミリ波帯通信可能な半導体チップ３０、アンテナ構造３２および凸状の誘電体伝送路２１を有したものを使用する。
半導体パッケージ２０ｇにおいて、一方のインポーザ基板４上に半導体チップ３０を設ける。アンテナ構造３２は、半導体チップ３０が実装されたインポーザ基板４下の端子に設ける。アンテナ構造３２は、半導体チップ３０に接続される。モールド樹脂８はインポーザ基板４上の半導体チップ３０とアンテナ構造３２とを覆うように形成する。インポーザ基板４下の端子にフリップチップ接合用の突出電極９を形成する。
筐体１２ａは、電子機器６０１がたとえば、携帯電話機である場合、当該携帯電話機の外装ケースである。通常、基板１０では、半導体パッケージ実装面に、フリップチップ接合用のパッド電極が形成されるので、筐体１２ａが基板１０を兼用する場合、当該筐体１２ａの半導体パッケージ実装面には、フリップチップ接合用のパッド電極を形成して置く必要がある。もちろん、半導体パッケージ２０ｇを実装した基板１０を筐体１２ａの所定の位置に取り付ける方法であってもよい。
この例で、凸状の誘電体伝送路２１は実装用の筐体１２ａおよび凸状の突出部材１７を接合して形成する。もちろん、筐体１２ａおよび突出部材１７に開孔部１８を開口して誘電体伝送路２１を画定する。この開孔部１８は、アンテナ構造３２を包含する位置に設けることが好ましい。突出部材１７には金属部材でも樹脂部材でもよい。開孔部１８内には所定の誘電体素材２１’を充填するようになされる。誘電体素材２１’には、比誘電率ε１のガラスエポキシ樹脂などを使用する。これにより、電子機器６０１側の凸状の誘電体伝送路２１を形成することができる。
上述のミリ波誘電体内伝送可能な半導体パッケージ２０ｇと凸状の誘電体伝送路付きの筐体１２ａが準備できたら、図２０（Ｂ）に示すように半導体パッケージ２０ｇと筐体１２ａとを接合する。このとき、突出部材１７が筐体１２ａの外側に位置し、半導体パッケージ２０ｇが筐体１２ａの内側壁面に位置するように合わせて、半導体パッケージ２０ｇを筐体１２ａに接合する。
また、インポーザ基板４下の端子に形成された突出電極９を使用してフリップチップ接合する。たとえば、基板１０を兼用する筐体１２ａの半導体パッケージ実装面に予め設けたフリップチップ接合用のパッド電極とインポーザ基板４下の端子に形成された突出電極９とを半田接合する。これにより、ミリ波誘電体内伝送システム６００で使用可能な電子機器６０１が完成する。
次に、図２１（Ａ）に示すミリ波誘電体内伝送可能な半導体パッケージ２０ｈ、基板１０および筐体１２ｂを準備して、電子機器６０２を製造する。この例では、図２１（Ａ）に示す半導体パッケージ２０ｈを先に基板１０に実装し、これを筐体１２ｂに取り付ける。基板１０には、半導体パッケージ実装面に、フリップチップ接合用のパッド電極を形成したものを使用する。半導体パッケージ２０ｈは、インポーザ基板４下の端子に形成された突出電極９を使用してフリップチップ接合する。たとえば、基板１０の半導体パッケージ実装面に予め設けたフリップチップ接合用のパッド電極とインポーザ基板４下の端子に形成された突出電極９とを半田接合する。
この例では、半導体パッケージ２０ｈを実装した基板１０を筐体１２ｂの所定の位置に開口された窓部１２ｃを塞ぐように取り付ける方法を採る。また、半導体パッケージ２０ｈには、ミリ波帯通信可能な半導体チップ３０、アンテナ構造３２および凹状の誘電体伝送路２１を有した半導体パッケージ２０ｇと同様なものを使用する。半導体パッケージ２０ｈの形成例については、半導体パッケージ２０ｇと同様なので、その説明を省略する。
この例で、凹状の誘電体伝送路２１は基板１０に開孔部１８を開口して画定される誘電体伝送路２１と、筐体１２ｂの窓部１２ｃとにより形成する。この開孔部１８は、アンテナ構造３２を包含する位置に設けることが好ましい。開孔部１８内には所定の誘電体素材２１’を充填するようになされる。誘電体素材２１’には、比誘電率ε１のガラスエポキシ樹脂などを使用する。
なお、基板１０に誘電体素材２１’と同等の絶縁部材を使用する場合は、開孔部１８を省略してもよい。強いて誘電体伝送路２１を画定する場合には、半導体パッケージ２０ｇのアンテナ構造３２のほぼ中心が、導電性の円筒部材の中心に位置するように、基板１０の厚み方向に当該円筒部材を埋設するとよい。円筒部材の内側の絶縁部材が誘電体伝送路２１を形成するようになる。これにより、電子機器６０２側の凹状の誘電体伝送路２１を形成することができる。
図２１（Ｂ）に示す筐体１２ｂは、電子機器６０２がたとえば、携帯電話機のバッテリーを充電する充電器である場合、当該充電器の外装ケースである。筐体１２ｂには所定の位置に窓部１２ｃを開口したものを使用する。窓部１２ｃは、図１９（Ａ）に示した電子機器６０１の突出部材１７を嵌合する部分となる。
上述のミリ波誘電体内伝送可能な半導体パッケージ２０ｈを実装した凹状の誘電体伝送路付きの基板１０と、窓部１２ｃを有する筐体１２ｂとが準備される。これらの準備ができたら、図２１（Ｂ）に示すように半導体パッケージ２０ｈおよび凹状の誘電体伝送路付き基板１０を筐体１２ｂの窓部１２ｃに取り付ける。
この例では、電子機器６０１の突出部材１７が筐体１２ｂの窓部１２ｃに嵌合されたとき、電子機器６０１の半導体パッケージ２０ｇのアンテナ構造３２のほぼ中心と、半導体パッケージ２０ｈのアンテナ構造３２のほぼ中心とが一致するように位置合わせする。そして、基板１０を筐体１２ｂに取り付ける。基板１０を筐体１２ｂとは、ネジ止め構造により固定する。
もちろん、基板１０を筐体１２ｂとを接着剤により接合する方法を採ってもよい。これにより、ミリ波誘電体内伝送システム６００で使用可能な電子機器６０２が完成する。
このように、第６の実施形態としてのミリ波誘電体内伝送システム６００によれば、一方の電子機器６０１にはミリ波帯通信可能な半導体パッケージ２０ｇが設けられ、他方の電子機器６０２にはミリ波帯通信可能な半導体パッケージ２０ｈが設けられる。更に半導体パッケージ２０ｇ，２０ｈとの間には、ミリ波信号伝送可能な誘電体伝送路２１が設けられる。そして、半導体パッケージ２０ｇ，２０ｈの各々のアンテナ構造３２が誘電体伝送路２１を介在して対向するように接触されるものである。
したがって、半導体パッケージ２０ｇと半導体パッケージ２０ｈとの間に設けられたミリ波信号伝送可能な誘電体伝送路２１を介して、半導体パッケージ２０ｇから半導体パッケージ２０ｈへミリ波の信号Ｓを伝送できるようになる。これにより、電子機器６０１および電子機器６０２間を接続する通信ケーブルなどに依存することなく、一方の電子機器６０１と他方の電子機器６０２との間で充電中に通信処理などを実行できるようになる。
全体を通して、本発明に係るミリ波誘電体内伝送装置２００〜５００およびミリ波誘電体内伝送システム６００は、簡単かつ安価な構成で実現できる。しかも、半導体パッケージ２０ａ，２０ｂ、半導体パッケージ２０ｃ，２０ｄ、半導体パッケージ２０ｅ，２０ｆ、２０ｇ，２０ｈ間で高速データ伝送を実現することができる。
＜第７の実施形態＞
図２２〜図２８は、第７の実施形態としての半導体パッケージ２０ｊ（本例ではミリ波誘電体内伝送装置と等価）を説明する図である。ここで、図２２は、第７の実施形態に対する比較例を説明する図である。図２３は、第７の実施形態の半導体パッケージ２０ｊの構成概要を説明する図である。図２４は、第７の実施形態の半導体パッケージ２０ｊで使用されるアンテナ構造の具体例を説明する図である。図２５は、図２４に示したアンテナ構造が適用された第７の実施形態の半導体パッケージ２０ｊの具体例を説明する図である。図２６〜図２８は、図２５に示した第７の実施形態の半導体パッケージ２０ｊにおけるシミュレーション特性例を示す図である。
第７の実施形態は、１つの半導体パッケージ２０ｊ内において、基板上に複数の半導体チップ３０が配置され、各半導体チップ３０間でミリ波伝送を行なう点に特徴がある。同一パッケージ内ではあるが半導体チップ３０間でミリ波伝送を行なうものであり、半導体パッケージ２０ｊ自体がミリ波誘電体内伝送装置を構成することになる。
以下では、第７の実施形態の仕組みの理解の容易化のため、最初に、第７の実施形態に対する比較例について説明し、その後に、第７の実施形態の概要と具体例について説明する。
［比較例］
図２２には、第７の実施形態を適用しない比較例の半導体パッケージ１ｘが示されている。半導体パッケージ１ｘは、複数（図では３つ）のシステムＬＳＩとしての半導体チップ２_1，２_2，２_3を１つのパッケージ内に並列に配置したマルチ・チップ・パッケージとなっている。半導体チップ２_1，２_2，２_3の表面には複数のパッド電極３が形成されている。
半導体チップ２_1，２_2間および半導体チップ２_1，２_3間で信号伝送が行なわれ、半導体チップ２_2，２_3間では信号伝送が行なわれない形態である。ここで、半導体チップ２_1，２_2間および半導体チップ２_1，２_2間での信号伝送用の接続には、ボンディングワイヤ７が使用されている。全ての半導体チップ２_1，２_2，２_3は、樹脂性のＬＳＩパッケージ（モールド樹脂８）により保護されていて、インターポーザ基板４ｘ（ＬＳＩパッケージ基板）上に実装されている。
ここで、システムＬＳＩチップの高機能化、データ容量の増大に伴い、各システムＬＳＩチップ間を接続するボンディングワイヤ７の配線数は増加しており、パッド電極３の増加によるチップ面積の増大が問題となる。また、各システムＬＳＩチップ間の通信速度が速くなると、ボンディングワイヤ７の引伸ばしによる配線遅延やインピーダンス不整合による反射などが問題となってくる。また、ボンディングワイヤ７で近接接続する必要があるためシステムＬＳＩチップの配置自由度の低下も問題となる。
［第７の実施形態の構成概要］
図２３には、第７の実施形態の構成概要が示されている。図２３（Ａ）は平面模式図であり、図２３（Ｂ）は断面模式図である。
第７の実施形態の半導体パッケージ２０ｊは、ミリ波誘電体内伝送可能な３つの半導体チップ３０_1，３０_2，３０_3を１つのパッケージ内に並列に配置したマルチ・チップ・パッケージとなっている。比較例とは異なり、半導体チップ３０_1，３０_2，３０_3の表面にはパッド電極３が形成されていない。
全ての半導体チップ３０_1，３０_2，３０_3は、樹脂性のＬＳＩパッケージ（モールド樹脂８）により保護されていて、ＬＳＩパッケージ基板４ｊ（インターポーザ基板）上に実装されている。モールド樹脂８は、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成されている。
図示しないが、第１の実施形態で説明したように、ミリ波信号の変換対象でない電源部などの端子は、比較例と同様にして、半導体チップ３０_1，３０_2，３０_3のパッド電極からボンディングワイヤを介して配線される。
各半導体チップ３０_1，３０_2，３０_3には、第１の実施形態で説明したように、ＬＳＩ機能部２０１、ミリ波生成部２０２、アンテナ結合部２０３のアンテナ切り替え部３８が内蔵される。半導体チップ３０_1，３０_2，３０_3を１つのパッケージ内に並列に配置した構成であるので、アンテナ３９としては、基板の厚さ（法線）方向に指向性を持つもの（たとえばパッチアンテナ）を使用することを排除するものではないが、好ましくは、基板の平面方向に指向性を持つものを使用するのがよい。
基板の厚さ（法線）方向に指向性を持つもの（たとえばパッチアンテナ）を使用する場合は、たとえば、誘電体伝送路２１を形成するようにモールド樹脂８内に反射板を設けるなどの工夫をすることでミリ波の進行方向がアンテナ３９間となるように変化させることで伝送効率を向上させるとよい。
第１の実施形態で説明したように、ミリ波生成部２０２は、送信系には、ＬＳＩ機能部２０１、パラレルシリアル変換回路３４、変調回路３５、周波数変換回路３６、増幅器３７、アンテナ切り替え部３８が設けられ、受信系には、増幅器４４、周波数変換回路４５、復調回路４６、シリアルパラレル変換回路４７が設けられる。
たとえば、半導体チップ３０_1，３０_2間および半導体チップ３０_1，３０_3間で信号伝送が行なわれ、半導体チップ３０_2，３０_3間では信号伝送が行なわれない形態とする。この場合、送信側の半導体チップ３０では、ＬＳＩ機能部２０１で生成された多数のデータ信号を、パラレルシリアル変換回路３４でシリアル化し、変調回路３５で変調し、周波数変換回路３６でミリ波帯にアップコンバートし、増幅器３７で増幅し、アンテナ結合部２０３のアンテナ３９を介してモールド樹脂８（ＬＳＩパッケージ）内に電波として放射する。受信側の半導体チップ３０では、ミリ波帯の電波をアンテナ３９で受信し、増幅器４４で増幅し、周波数変換回路４５でベースバンド信号にダウンコンバートして、復調回路４６で復調し、シリアルパラレル変換回路４７でパラレル化し、ＬＳＩ機能部２０１に受け渡す。
第７の実施形態の半導体パッケージ２０ｊによれば、半導体チップ３０（システムＬＳＩ）を１つのパッケージ内に複数配置したマルチ・チップ・パッケージ内のデータ転送を、ミリ波で行なうようにしている。ミリ波が伝送されるミリ波信号伝送路は、空気（自由空間伝送路）ではなく、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成されているモールド樹脂８を利用した誘電体伝送路２１となっている。これにより、比較例の半導体パッケージ１ｘには多数必要であったボンディングワイヤ７やパッド電極３を大幅に削減することができ、チップ面積を縮小できチップコストを低減できるし、チップ配置の自由度が向上するので筺体デザイン性の向上にも繋がる。また、ボンディングワイヤ７やパッド電極３を利用した電気配線による信号伝送をミリ波信号での伝送に置き換えることで、配線遅延やインピーダンス不整合などの問題から解放される。
［第７の実施形態のアンテナ構造］
図２４〜図２８には、半導体パッケージ２０ｊで使用されるアンテナ構造の具体例と特性例が示されている。
ここでは、アンテナ３９として、図２４に示すように、パッチアンテナよりも小型化にできる逆Ｆ型アンテナ３９ｊを使用する。逆Ｆ型アンテナ３９ｊは、無指向性（放射素子の長手方向は除く）であり、換言すると、基板の厚さ（法線）方向だけではなく平面方向にも指向性を持つので、並列に配置されている半導体チップ３０_1，３０_2間および半導体チップ３０_1，３０_3間でのミリ波信号での伝送に好都合である。
図２４に示す数値例は、半導体パッケージ２０ｊとして、６０ＧＨｚ帯の逆Ｆ型アンテナ３９ｊを搭載した例である。２ｍｍ角の各半導体チップ３０_1，３０_2，３０_3上に、図２４に示す構造の逆Ｆ型アンテナ３９ｊを搭載し、半導体チップ３０_1，３０_2，３０_3の全体をモールド樹脂８で封止している。
逆Ｆ型アンテナ３９ｊは、２ｍｍ角の半導体チップ３０をなす、たとえば３００μｍ厚のシリコン層３０_M0 上のＭ１層３０_M1 に０．２μｍ厚で２ｍｍ角のほぼ全面に（詳細は後述する）、グランドパターン３９GPが形成されている。Ｍ１層３０_M1 （グランドパターン３９GP）の上層に６μｍ厚の酸化膜層３９_M8 が形成されている。シリコン層３０_M0 のシリコンＳｉは比誘電率が１１．９で抵抗率が１０Ω・ｃｍであり、酸化膜層３９_M8 の酸化膜は比誘電率が３．５で誘電正接 tanδが０．０２である。
酸化膜層３９_M8 上のＭ９層３０_M9 に、０．８μｍ厚の放射素子３９REが、広いグランドパターン３９GPに対して突き出た状態で形成されている。放射素子３９REは、長手方向が半導体チップ３０の一つの辺３０_aから５０μｍ内側の位置でその辺３０_aに沿って形成されている。放射素子３９REは、辺３０_aの中点位置３９RE_cから一方の端点３９RE_aまでの長さである第１素子長Ｌａは５６０μｍに設定され、中点位置３９RE_cから他方の端点３９RE_gまでの長さである第２素子長Ｌｇが２７２μｍに設定されている。
放射素子３９REの端点３９RE_gと中点位置３９RE_cからそれぞれ給電用に給電配線３９LD_g，３９LD_cが引き出されている。給電配線３９LD_g，３９LD_cの線幅Ｗは１３μｍに設定されている。給電配線３９LD_gは、リード長Ｈが１１３μｍであり、その終点の部分が第１給電点３９Ｆ_gとなり、さらに、第１給電点３９Ｆ_gでＭ１層３０_M1 側に立ち下がってグランドパターン３９GPと接続されている。給電配線３９LD_cは、そのリード長Ｈが給電配線３９LD_gのリード長Ｈ（１１３μｍ）よりも長く設定されており、その終点の部分が第２給電点３９Ｆ_cとなる。
グランドパターン３９GPは、２ｍｍ角の全体ではなく、辺３０_aに対して、放射素子３９REの形成位置Ｈ（５０μｍ）と給電配線３９LD_gのリード長Ｈ（１１３μｍ）の分だけ内側の所までに形成されている。
図２５には、図２４に示した逆Ｆ型アンテナ３９ｊが形成されている２つの半導体チップ３０（たとえば３０_1，３０_2）を、ＬＳＩパッケージ基板４ｊ上に、チップ間距離ｄを隔てて、逆Ｆ型アンテナ３９ｊ同士が対向するように並設した状態が示されている。ＬＳＩパッケージ基板４ｊは、誘電体素材で形成されており、その比誘電率が３．５で誘電正接 tanδが０．０２であり、厚さは０．４ｍｍである。
図２５（Ｂ）には、その断面模式図の第１例が示されている。両半導体チップ３０_1，３０_2は、樹脂性のＬＳＩパッケージ（モールド樹脂８）により封止されている。モールド樹脂８の誘電体素材は、比誘電率が４．０で誘電正接 tanδが０．０１であり、厚さＴは１ｍｍである。
図２６〜図２８には、図２５に示す半導体チップ３０_1，３０_2を、それぞれの逆Ｆ型アンテナ３９ｊが平面上で対向するよう配置させて、チップ間距離ｄを変化させた場合のＳパラメータ周波数特性が示されている。図２６はチップ間距離ｄが１ｍｍの場合、図２７はチップ間距離ｄが２ｍｍの場合、図２８はチップ間距離ｄが３ｍｍの場合である。
図２６〜図２８の対比から分かるように、反射損失はチップ間距離ｄによらず６０ＧＨｚ近傍にて良好な特性を示している。これは、インピーダンス不整合による反射が少ないことを意味し、良好な通信ができていると言える。
このように、第７の実施形態によれば、同一パッケージ内の複数の半導体チップ３０間において、逆Ｆ型アンテナ３９ｊから放射された電磁波は誘電体素材で形成されたモールド樹脂８内を誘電体伝送路２１として伝搬する。各逆Ｆ型アンテナ３９ｊが対向する２つの半導体チップ３０間で、誘電体伝送路２１を介したミリ波の信号が伝送される。半導体チップ３０間でモールド樹脂８に形成された誘電体伝送路２１を介して通信処理を実行できる。
＜第８の実施形態＞
図２９〜図３３は、第８の実施形態としてのミリ波誘電体内伝送システム６００ｋ（電子機器）を説明する図である。ここで、図２９は、第８の実施形態に対する比較例を説明する図である。図３０は、第８の実施形態のミリ波誘電体内伝送システム６００ｋの構成概要を説明する図である。図３１〜図３３は、図３０に示した第８の実施形態のミリ波誘電体内伝送システム６００ｋにおけるシミュレーション特性例を示す図である。
第８の実施形態は、ミリ波伝送可能な複数の半導体チップ３０が搭載されている第７の実施形態の２つの半導体パッケージ２０ｊ_1，２０ｊ_2が対向して配置され、各半導体パッケージ２０ｊ_1，２０ｊ_2（の半導体チップ３０）間でミリ波伝送を行なう点に特徴がある。異なるパッケージ間において、半導体チップ３０間でミリ波伝送を行なうものであり、対向配置された半導体パッケージ２０ｊ_1，２０ｊ_2の間にミリ波信号伝送路２１ｋを形成する構成になる。
以下では、第８の実施形態の仕組みの理解の容易化のため、最初に、第８の実施形態に対する比較例について説明し、その後に、第８の実施形態の概要と具体例について説明する。
［比較例］
図２９には、第８の実施形態を適用しない比較例の電子機器７００ｘが示されている。構成としては、図３９に示した電子機器７００とほぼ同様であり、半導体パッケージ１ｘ_1，１ｘ_2を積層した状態である。つまり、マルチ・チップ・パッケージを２つ上下に配置した構成である。電子機器７００ｘは、半導体パッケージ１ｘ_1，１ｘ_2内に複数（図では２つ）の半導体チップ２_1，２_2が搭載されている点が図３９に示した電子機器７００と異なる。
図２２にて示したのと同様に、半導体パッケージ１ｘ_1，１ｘ_2内でのデータ伝送のために、各半導体パッケージ１ｘ_1，１ｘ_2内の半導体チップ２_1，２_2は、表面に複数のパッド電極３が形成され、信号伝送用の接続にボンディングワイヤ７が使用されている。一方、半導体パッケージ１ｘ_1，１ｘ_2間のデータ伝送は、基板１０ａ，基板１０ｂに各々コネクタ１４が設けられ、このコネクタ１４間にデータ伝送基板１５ｘ（ケーブル１５でもよい）が接続されて実行される。
このような比較例の構成では、半導体パッケージ１ｘ間のデータ転送には、コネクタ１４とデータ伝送基板１５ｘを介する必要があり、高速の伝送線路の引回しの複雑化やコネクタの高速対応が困難、配置自由度の低下などが問題となる。
［第８の実施形態の構成概要］
図３０には、第８の実施形態のミリ波誘電体内伝送システム６００ｋ（電子機器）の構成概要が示されている。図３０（Ａ）は平面模式図であり、図３０（Ｂ）は断面模式図である。図２５に示した第７の実施形態の半導体パッケージ２０ｊとの対比から分かるように、複数の第７の実施形態の半導体パッケージ２０ｊ_1，２０ｊ_2をパッケージ間距離ｈで積層した状態である。つまり、第７の実施形態を適用したマルチ・チップ・パッケージを２つ上下に配置した構成である。
複数の半導体パッケージ２０を積層する点では、第２の実施形態（図４）や第３の実施形態（図１０）や第６の実施形態（図１９）と同様であるが、半導体パッケージ２０ｊ内に複数（図では２つ）の半導体チップ３０_1，３０_2が搭載されている点が異なる。
半導体パッケージ２０ｊ_1，２０ｊ_2間にはミリ波の伝搬路であるミリ波信号伝送路２１ｋが形成される。ミリ波信号伝送路２１ｋは、自由空間伝送路でもよいが、好ましくは、導波管、伝送線路、誘電体線路、誘電体内などのミリ波閉込め構造を持つ導波構造で構成し、ミリ波帯域の電磁波を効率よく伝送させる特性を有するものとする。たとえば、一定範囲の比誘電率と一定範囲の誘電正接を持つ誘電体素材を含んで構成された誘電体伝送路２１にするとよい。
「一定範囲」は、誘電体素材の比誘電率や誘電正接が、本実施形態の効果を得られる程度の範囲であればよく、その限りにおいて予め決められた値のものとすればよい。つまり、誘電体素材は、本実施形態の効果が得られる程度の特性を持つミリ波信号を伝送可能なものであればよい。誘電体素材そのものだけで決められず伝送路長やミリ波の周波数とも関係するので必ずしも明確に定められるものではないが、一例としては次のようにする。
誘電体伝送路２１内にミリ波の信号を高速に伝送させるためには、誘電体素材の比誘電率は２〜１０（好ましくは３〜６）程度とし、その誘電正接は０．００００１〜０．０１（好ましくは０．００００１〜０．００１）程度とすることが望ましい。このような条件を満たす誘電体素材としては、たとえば、アクリル樹脂系、ウレタン樹脂系、エポキシ樹脂系、シリコーン系、ポリイミド系、シアノアクリレート樹脂系からなるものが使用できる。なお、ミリ波信号をミリ波信号伝送路２１ｋに閉じ込める構成ものとするには、ミリ波信号伝送路２１ｋは、誘電体伝送路の他に、周囲が遮蔽材で囲まれ内部が中空の中空導波路としてもよい。
半導体パッケージ２０ｊ内の逆Ｆ型アンテナ３９ｊは、基板平面方向（水平方向）だけでなく、基板の厚さ方向（垂直方向）にも指向性がある。したがって、積層状態で並列に配置されている半導体パッケージ２０ｊ_1，２０ｊ_2間において、それらに搭載されている半導体チップ３０間のミリ波信号での伝送にも適用できる。
これに対して、パッケージ内のアンテナ３９として、基板平面方向（水平方向）だけに指向性を持つものを使用した場合には、このようなことは実現されない。たとえば、半導体チップ３０に対して垂直に立つ線状アンテナを使用した場合、樹脂厚がアンテナ長さ以上ないといけないし、線状アンテナのため、垂直方向は指向性ゼロ（NULL）になり通信できない。
第８の実施形態のミリ波誘電体内伝送システム６００ｋによれば、半導体チップ３０（システムＬＳＩ）を１つのパッケージ内に複数配置したマルチ・チップ・パッケージ間のデータ転送を、ミリ波で行なうようにしている。ミリ波が伝送されるミリ波信号伝送路２１ｋは、自由空間伝送路やミリ波閉込め機能を持つ誘電体伝送路や中空導波路である。パッケージ間の信号伝送において、比較例の電子機器７００ｘには多数必要であったコネクタ１４やデータ伝送基板１５ｘを削減することができ、高速の伝送線路の引回しの複雑化やコネクタの高速対応が困難、配置自由度の低下などが問題から解放される。
図３１〜図３３には、図３０に示ように逆Ｆ型アンテナ３９ｊが搭載された複数の半導体チップ３０を持つ半導体パッケージ２０ｊ_1，２０ｊ_2を垂直方向に対向するよう配置させて、パッケージ間距離ｈを変化させた場合のＳパラメータ周波数特性が示されている。ミリ波信号伝送路２１ｋを自由空間伝送路としている場合であり、図３１はパッケージ間距離ｈが０ｍｍの場合、図３２はパッケージ間距離ｈが１ｍｍの場合、図３３はパッケージ間距離ｈが２ｍｍの場合である。
図３１〜図３３の対比から分かるように、反射損失はパッケージ間距離ｈによらず６０ＧＨｚ近傍にて良好な特性を示している。これは、インピーダンス不整合による反射が少ないことを意味し、良好な通信ができていると言える。
このように、第８の実施形態によれば、積層配置された半導体パッケージ２０ｊ間において、半導体チップ３０の逆Ｆ型アンテナ３９ｊから放射された電磁波はミリ波信号伝送路２１ｋを伝搬する。各逆Ｆ型アンテナ３９ｊが対向する２つの半導体チップ３０間で、ミリ波信号伝送路２１ｋを介したミリ波の信号が伝送される。パッケージ間ではあるが、ミリ波信号伝送路２１ｋを介して通信処理を実行できる。
特に、図２５に示した第７実施形態の半導体パッケージ２０ｊにおけるパッケージ内の水平方向通信と、図３０に示した第８の実施形態のミリ波誘電体内伝送システム６００ｋにおける垂直方向通信では、図２４に示した同じ逆Ｆ型アンテナ３９ｊを使用している。同じ形状のアンテナを使用して、水平方向通信と垂直方向通信ができ、パッケージ内およびパッケージ間で通信可能であることが特徴である。
＜変形例＞
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、前記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。以下では、その他の変形例について、簡単に説明する。
［第１変形例］
図３４は、第１変形例の半導体パッケージ２０ｐ（本例ではミリ波誘電体内伝送装置と等価）を説明する図である。第１変形例は、１つの半導体パッケージ２０ｐ内において、基板上に複数の半導体チップ３０が、アンテナ構造（アンテナ３９）の部分が同軸となるように積層状態で配置され、各半導体チップ３０間でミリ波伝送を行なう点に特徴がある。同一パッケージ内での半導体チップ３０間でミリ波伝送を行なうものであり、半導体パッケージ２０ｐ自体がミリ波誘電体内伝送装置を構成することになる。
複数の半導体チップ３０を積層する点では、第２の実施形態（図４）や第３の実施形態（図１０）や第６の実施形態（図１９）や第８の実施形態（図３０）と同様であるが、全ての半導体チップ３０が同一パッケージ内に搭載される点が異なる。
アンテナ３９としては、基板（半導体チップ３０）の厚さ方向に指向性のあるもの（たとえばパッチアンテナ）を使用する。
各半導体チップ３０を接合する部分にはミリ波帯通信可能な誘電体素材１６ｐ（好ましくは粘弾性素材１６）を設ける。誘電体素材１６ｐは、放熱機能を有するともに、ミリ波帯通信可能な誘電体伝送路２１を構成する。そして、複数の半導体チップ３０を積層した状態でモールド樹脂８により保護されていて、ＬＳＩパッケージ基板４ｐ（インターポーザ基板）上に実装されている。ＬＳＩパッケージ基板４ｐやモールド樹脂８は、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成されているものとする。
このような半導体パッケージ２０ｐは、さらに実装用の基板１０ｐに搭載されている。基板１０ｐも、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成されているものとする。半導体パッケージ２０ｐ内の最下部（ＬＳＩパッケージ基板４ｐ側）の半導体チップ３０からの（または「への」）ミリ波信号を基板１０ｐ内で伝送させるものである。ミリ波信号を基板１０ｐ内で伝送させる方式を、「ミリ波基板内伝送方式」や「ミリ波有体物内伝送方式」と称する。基板１０ｐ内での伝送方向を確定させるには、好ましくは、基板１０ｐ内にミリ波信号の伝送範囲を確定するように、たとえば開孔部列（スルーホールフェンス）を設けるとよい。基板１０ｐ内でのミリ波信号の伝送方向を無指向性とするにはこの開孔部列を省略してよい。
第１変形例の半導体パッケージ２０ｐは、積層状態の半導体チップ３０_1，３０_2間のデータ転送を、ミリ波で行なうことができる。第７の実施形態のように平面状に並設する場合よりもパッケージ面積を小さくできる利点がある。図示した例では、２つの半導体チップ３０を積層しているが、３つ以上を積層してもよく、その数が多くなるほど第７の実施形態に対する優位性が増す。
第１変形例の半導体パッケージ２０ｐは、同一パッケージ内の複数の半導体チップ３０間でミリ波によりデータ転送を行なうだけでなく、他の半導体パッケージ２０内の半導体チップ３０との間でのデータ転送を、ミリ波で基板内伝送により行なうことができる。
［第２変形例］
図３５は、第２変形例の半導体パッケージ２０ｑ（本例ではミリ波誘電体内伝送装置と等価）を説明する図である。第２変形例は、第７の実施形態と同様の半導体パッケージ２０ｑを、さらに第１変形例と同様に、実装用の基板１０ｑに搭載している。基板１０ｑも、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成されているものとすることで、ミリ波信号を基板１０ｑ内で伝送させるミリ波基板内伝送方式を適用する。
第２変形例の半導体パッケージ２０ｑも、同一パッケージ内の複数の半導体チップ３０間でミリ波によりデータ転送を行なうだけでなく、他の半導体パッケージ２０内の半導体チップ３０との間でのデータ転送を、ミリ波で基板内伝送により行なうことができる。
［第３変形例］
図３６は、第３変形例の半導体パッケージ２０ｒとミリ波誘電体内伝送システム６００ｒを説明する図である。第３変形例は、複数の半導体パッケージ２０ｒ間のデータ転送において、第１変形例や第２変形例で示したミリ波基板内伝送方式に自由空間伝送を併用する点に特徴がある。１つの半導体パッケージ２０ｒ内に搭載される半導体チップ３０の数は不問である。
アンテナ３９としては、基板（半導体チップ３０）の厚さ方向と基板の平面方向の双方に指向性のあるもの（たとえば逆Ｆ型のアンテナ３９ｊ）を使用するのが好ましい。
各半導体パッケージ２０ｒは、第４の実施形態と同様に、アンテナ構造３２’がインターポーザ基板４ｒの半導体チップ３０に並設されている。さらに、各半導体パッケージ２０ｒは、第１・第２変形例と同様に、実装用の基板１０ｒに搭載されている。基板１０ｒも、ミリ波信号伝送可能な誘電体を含む誘電体素材で形成されているものとすることで、ミリ波信号を基板１０ｒ内で伝送させるミリ波基板内伝送方式を適用する。
アンテナ３９は、基板１０ｒ（半導体チップ３０）の厚さ方向だけでなく、基板１０ｒの平面方向にも指向性があるもの（たとえば逆Ｆ型のアンテナ３９ｊ）を使用しているので、アンテナ３９から平面方向に放射されたミリ波はミリ波信号伝送路としての自由空間伝送路２１ｒを介して他方の半導体パッケージ２０ｒへ伝送される。
第３変形例によれば、複数の半導体パッケージ２０ｒ間でのデータ転送を、ミリ波帯で、基板内伝送により行なうことができるだけでなく、自由空間伝送路２１ｒを介しても行なうことができる。
［第４変形例］
図３７は、第４変形例のミリ波誘電体内伝送システム６００ｓを説明する図である。第４変形例は、第５の実施形態と同様に、水平方向にズレて配置されている複数の半導体パッケージ２０間のデータ転送をミリ波で行なう点に特徴がある。第５の実施形態との相違点は、各半導体パッケージ２０異なる実装用の基板１０_1，１０_2に実装されている点である。ミリ波信号伝送路２１ｓとしては、自由空間伝送路以外のものであればよく、たとえば、誘電体素材で形成された誘電体伝送路を適用するのがよい。誘電体伝送路は、たとえば、第５の実施形態のように、領域画定用のシャーシ１１内に形成された誘電体伝送路でもよい。
アンテナ構造としては、たとえば、ロッドアンテナなどのように基板に対して平面方向に指向性を有するものを使用するのが好ましい。たとえば、第５の実施形態のように、半導体チップ３０を封止するモールド樹脂８の表面にアンテナ３９を引き出しミリ波信号伝送路２１ｓに突き出るようにするとよい。また、基板に対して厚み方向に指向性を有するものを使用する場合には、好ましくは、基板に対して平面方向に進行方向を変化させる仕組みを講じるのがよい。この点も第５の実施形態で述べたことと同様である。
第４変形例は、たとえば複数の半導体パッケージ２０を積層状態で配置する際に、レイアウト上の制約から、同軸上で積層状態で配置するスペースを確保できないときに有効な手法である。
本発明は、映画映像や、コンピュータ画像などを搬送するための搬送周波数が３０ＧＨｚ乃至３００ＧＨｚのミリ波帯の信号を高速に伝送するミリ波誘電体内伝送システムに適用して極めて好適である。当該システムにはデジタル記録再生装置、地上波テレビ受像機、携帯電話機、ゲーム機、コンピュータ、通信装置などが含まれる。
１…半導体パッケージ、２…半導体チップ、３…パッド電極、４…インターポーザ基板、５…端子電極、６…リード電極、７…ボンディングワイヤ、８…モールド樹脂、９…突起電極（バンプ）、１０，１０’…基板、１１…シャーシ、１２，１２ａ，１２ｂ…筐体、１３…ネジ構造、１４…コネクタ、１５…ケーブル、１６，１６ａ，１６ｂ…粘弾性素材、２０，２０ａ〜２０ｆ…半導体パッケージ、２１…誘電体伝送路（ミリ波伝送部材）、２１’…誘電体素材、３０…半導体チップ、３１…アンテナ端子、３２，３２’…アンテナ構造、３３…マイクロストリップ線路、３９…アンテナ、３９ｊ…逆Ｆ型のアンテナ、７０…支柱、８０…半導体パッケージ、２０１…ＬＳＩ機能部、２０２…ミリ波生成部、２０３，２０３’…アンテナ結合部（信号結合部）、２０４…電気的インターフェース、２０５…ミリ波インターフェース、２０６…誘電体区間、２００，３００，４００，５００…ミリ波誘電体内伝送装置、６００…ミリ波誘電体内伝送システム、６０１，６０２…電子機器

Claims (19)

  1. 基板上に設けられたミリ波帯通信可能な半導体チップと、
    前記半導体チップに接続されたアンテナ構造と、
    前記半導体チップを覆う絶縁部材と、
    ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され、前記アンテナ構造に整合されたミリ波伝送部材と、
    を備え、
    前記ミリ波伝送部材は、
    前記半導体チップに接続されたアンテナ構造に整合される貫通部を有した領域画定用の部材と、
    前記部材の貫通部内に設けられた前記誘電体素材と、
    を有する、
    半導体装置。
  2. 前記半導体チップに接続されたアンテナ構造は、
    前記半導体チップ上に設けられる、
    請求項１に記載の半導体装置。
  3. 前記半導体チップに接続されたアンテナ構造にはパッチアンテナが備えられる、
    請求項２に記載の半導体装置。
  4. 前記半導体チップは、
    入力信号を信号処理してミリ波の信号を生成する第１の信号生成部と、
    当該半導体チップと前記アンテナ構造とを結合する部分であって、前記第１の信号生成部によって生成された前記ミリ波の信号を前記ミリ波伝送部材に送信するとともに、当該ミリ波伝送部材から前記ミリ波の信号を受信する双方向の信号結合部と、
    前記信号結合部によって受信した前記ミリ波の信号を信号処理して出力信号を生成する第２の信号生成部と、
    をを有する、
    請求項３に記載の半導体装置。
  5. 前記第１の信号生成部には、パラレルの入力信号をシリアルの出力信号に変換する第１の信号変換部を有し、
    前記第２の信号生成部には、シリアルの入力信号をパラレルの出力信号に変換する第２の信号変換部を有する、
    請求項４に記載の半導体装置。
  6. 前記アンテナ構造は、前記半導体チップに並設される、
    請求項１に記載の半導体装置。
  7. 一方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、ミリ波信号を通過可能な誘電体を含み前記半導体チップを覆う絶縁部材を有したミリ波誘電体内伝送可能な第１の半導体装置と、
    他方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、ミリ波信号を通過可能な誘電体を含み前記半導体チップを覆う絶縁部材を有するミリ波誘電体内伝送可能な第２の半導体装置と、
    ミリ波誘電体内伝送可能な誘電体を含んでいる誘電体素材で構成され前記第１の半導体装置と第２の半導体装置との間に設けられたミリ波伝送部材と、
    を備え、
    前記第１の半導体装置と第２の半導体装置とが当該第１の半導体装置のアンテナ構造と第２の半導体装置のアンテナ構造との間でミリ波信号伝送を実行可能に前記ミリ波伝送部材を介在して実装され、
    前記ミリ波伝送部材は、
    前記第１および第２の半導体装置の各々のアンテナ構造に整合される貫通部を有した領域画定用の部材と、
    前記部材の貫通部内に設けられた誘電体素材と、
    を有する、
    ミリ波誘電体内伝送装置。
  8. 前記アンテナ構造は、前記半導体チップ上に設けられ、
    前記第１および第２の半導体装置は、各々の前記アンテナ構造が前記ミリ波伝送部材を介在して配置された、
    請求項７に記載のミリ波誘電体内伝送装置。
  9. 前記アンテナ構造にはパッチアンテナが備えられる、
    請求項８に記載のミリ波誘電体内伝送装置。
  10. 一方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、ミリ波信号を通過可能な誘電体を含み前記半導体チップを覆う絶縁部材を有したミリ波誘電体内伝送可能な第１の半導体装置と、
    他方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、ミリ波信号を通過可能な誘電体を含み前記半導体チップを覆う絶縁部材を有するミリ波誘電体内伝送可能な第２の半導体装置と、
    ミリ波誘電体内伝送可能な誘電体を含んでいる誘電体素材で構成され前記第１の半導体装置と第２の半導体装置との間に設けられたミリ波伝送部材と、
    を備え、
    前記第１の半導体装置と第２の半導体装置とが当該第１の半導体装置のアンテナ構造と第２の半導体装置のアンテナ構造との間でミリ波信号伝送を実行可能に前記ミリ波伝送部材を介在して実装され、
    前記第１および第２の半導体装置とを接合する部分には、ミリ波誘電体内伝送可能な誘電体を含んだ誘電体素材で構成され、前記ミリ波伝送部材として機能する粘弾性素材が設けられている、
    ミリ波誘電体内伝送装置。
  11. 前記アンテナ構造は、前記半導体チップに並設され、
    前記第１および第２の半導体装置は、各々の前記アンテナ構造が前記ミリ波伝送部材を介在して配置された、
    請求項１０に記載のミリ波誘電体内伝送装置。
  12. 一方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、ミリ波信号を通過可能な誘電体を含み前記半導体チップを覆う絶縁部材を有したミリ波誘電体内伝送可能な第１の半導体装置と、
    他方の基板上に設けられたミリ波帯通信可能な半導体チップ、前記半導体チップに接続されたアンテナ構造、および、ミリ波信号を通過可能な誘電体を含み前記半導体チップを覆う絶縁部材を有するミリ波誘電体内伝送可能な第２の半導体装置と、
    ミリ波誘電体内伝送可能な誘電体を含んでいる誘電体素材で構成され前記第１の半導体装置と第２の半導体装置との間に設けられたミリ波伝送部材と、
    を備え、
    前記第１の半導体装置と第２の半導体装置とが当該第１の半導体装置のアンテナ構造と第２の半導体装置のアンテナ構造との間でミリ波信号伝送を実行可能に前記ミリ波伝送部材を介在して実装され、
    前記半導体チップを各々有する第１および第２の半導体装置を並設して実装するための実装用の基板を更に備え、
    前記ミリ波伝送部材が前記実装用の基板に設けられ、
    前記実装用の基板のミリ波伝送部材において、前記第１の半導体装置のアンテナ構造と前記第２の半導体装置のアンテナ構造との間で、当該ミリ波伝送部材を介したミリ波の信号を伝送し、
    前記ミリ波伝送部材は、前記実装用の基板に設けられた領域画定用の溝部または貫通部にミリ波誘電体内伝送可能な誘電体を含んだ誘電体素材を充填して構成された、
    ミリ波誘電体内伝送装置。
  13. 前記アンテナ構造は、前記半導体チップを封止する絶縁部材の表面に引き出される、
    請求項１２に記載のミリ波誘電体内伝送装置。
  14. 前記絶縁部材は、ミリ波信号を通過可能な誘電体を含んでいる、
    請求項７ないし請求項１３のいずれか１項に記載のミリ波誘電体内伝送装置。
  15. 基板上にミリ波帯通信可能な半導体チップを形成する工程と、
    前記基板上に形成された半導体チップにアンテナ構造を接続する工程と、
    絶縁部材で、前記半導体チップを覆って絶縁する工程と、
    ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で、前記アンテナ構造にミリ波伝送部材を整合する工程と、
    を有し、
    前記アンテナ構造にミリ波伝送部材を整合する際に、
    前記絶縁部材に領域画定用の部材を形成する工程と、
    前記領域画定用の部材に、前記アンテナ構造に整合される貫通部を形成する工程と、
    前記部材の貫通部内に誘電体素材を設けてミリ波伝送部材を形成する工程と、
    を有する、
    半導体装置の製造方法。
  16. 基板上に設けられたミリ波帯通信可能な半導体チップと、
    前記半導体チップに接続されたアンテナ構造と、
    ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され、前記アンテナ構造に整合されたミリ波伝送部材と、
    を備え、
    複数の前記半導体チップが前記アンテナ構造の部分が同軸となるように積層状に設けられており、
    前記複数の半導体チップを接合する部分には、ミリ波誘電体内伝送可能な誘電体を含んだ誘電体素材で構成され前記ミリ波伝送部材として機能する粘弾性素材が設けられている、
    半導体装置。
  17. 請求項１６に記載の複数の半導体装置と、
    前記複数の半導体装置の間でミリ波帯での情報伝送が可能なミリ波信号伝送路と、
    を備え、
    前記複数の半導体装置の間では、ベースバンド信号をミリ波信号に変換してから、このミリ波信号を前記ミリ波信号伝送路を介して伝送するように構成されている、
    ミリ波誘電体内伝送装置。
  18. ミリ波信号伝送可能な誘電体を含んでいる誘電体素材で構成され前記ミリ波信号伝送路として機能する実装用の基板を備え、
    前記複数の半導体装置が同一の前記実装用の基板上に並設されている、
    請求項１７に記載のミリ波誘電体内伝送装置。
  19. 前記ミリ波信号伝送路は、ミリ波信号を伝送路中に閉じ込めつつミリ波信号を伝送させる構造を持つ、
    請求項１７に記載のミリ波誘電体内伝送装置。
JP2009164506A 2009-01-07 2009-07-13 半導体装置、その製造方法、ミリ波誘電体内伝送装置 Expired - Fee Related JP5556072B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2009164506A JP5556072B2 (ja) 2009-01-07 2009-07-13 半導体装置、その製造方法、ミリ波誘電体内伝送装置
TW098141588A TWI436468B (zh) 2009-01-07 2009-12-04 Semiconductor device and method for manufacturing the same, millimeter-wave dielectric transmission device and manufacturing method thereof, and millimeter-wave dielectric transmission system
EP09837549.6A EP2375444A4 (en) 2009-01-07 2009-12-08 SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD, DIELECTRIC MILLIMETER WAVE TRANSMISSION DEVICE, METHOD FOR THE PRODUCTION THEREOF, AND DIELECTRIC MILLIMETER WAVE TRANSMISSION SYSTEM
KR1020117015098A KR20110102384A (ko) 2009-01-07 2009-12-08 반도체 장치, 그 제조 방법, 밀리파 유전체 내 전송 장치, 그 제조 방법, 및 밀리파 유전체 내 전송 시스템
CN200980153550.4A CN102272919B (zh) 2009-01-07 2009-12-08 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统
PCT/JP2009/070519 WO2010079663A1 (ja) 2009-01-07 2009-12-08 半導体装置、その製造方法、ミリ波誘電体内伝送装置、その製造方法、およびミリ波誘電体内伝送システム
BRPI0923803-4A BRPI0923803A2 (pt) 2009-01-07 2009-12-08 Dispositivo semicondutor, dispositivo e sistema de transmissão dielétrica, e, métodos para fabricar um dispositivo semicondutor e um dispositivo de transmissão dielétrica.
US13/141,726 US8983399B2 (en) 2009-01-07 2009-12-08 Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
CN201410379898.8A CN104201162B (zh) 2009-01-07 2009-12-08 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统
RU2011126997/28A RU2507631C2 (ru) 2009-01-07 2009-12-08 Полупроводниковый прибор, способ изготовления полупроводникового прибора, устройство передачи сигналов миллиметрового диапазона через диэлектрик, способ изготовления устройства и система передачи сигналов миллиметрового диапазона через диэлектрик
US14/609,658 US9705202B2 (en) 2009-01-07 2015-01-30 Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009001922 2009-01-07
JP2009001922 2009-01-07
JP2009164506A JP5556072B2 (ja) 2009-01-07 2009-07-13 半導体装置、その製造方法、ミリ波誘電体内伝送装置

Publications (2)

Publication Number Publication Date
JP2010183055A JP2010183055A (ja) 2010-08-19
JP5556072B2 true JP5556072B2 (ja) 2014-07-23

Family

ID=42316434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009164506A Expired - Fee Related JP5556072B2 (ja) 2009-01-07 2009-07-13 半導体装置、その製造方法、ミリ波誘電体内伝送装置

Country Status (9)

Country Link
US (2) US8983399B2 (ja)
EP (1) EP2375444A4 (ja)
JP (1) JP5556072B2 (ja)
KR (1) KR20110102384A (ja)
CN (2) CN104201162B (ja)
BR (1) BRPI0923803A2 (ja)
RU (1) RU2507631C2 (ja)
TW (1) TWI436468B (ja)
WO (1) WO2010079663A1 (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9407311B2 (en) 2011-10-21 2016-08-02 Keyssa, Inc. Contactless signal splicing using an extremely high frequency (EHF) communication link
US9322904B2 (en) 2011-06-15 2016-04-26 Keyssa, Inc. Proximity sensing using EHF signals
US8554136B2 (en) 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
FR2942676A1 (fr) * 2009-02-27 2010-09-03 Thomson Licensing Systeme d'antennes compact a diversite d'ordre 2.
JP5278210B2 (ja) * 2009-07-13 2013-09-04 ソニー株式会社 無線伝送システム、電子機器
CN103026487A (zh) * 2010-07-29 2013-04-03 株式会社村田制作所 高频模块及通信装置
JP5859008B2 (ja) * 2010-09-21 2016-02-10 日本テキサス・インスツルメンツ株式会社 サブミリ波及び誘電体導波路を用いたチップ間通信
JP5172925B2 (ja) * 2010-09-24 2013-03-27 株式会社東芝 無線装置
JP5644521B2 (ja) * 2011-01-14 2014-12-24 ソニー株式会社 信号伝送装置、及び、電子機器
JP5812462B2 (ja) * 2011-03-17 2015-11-11 国立大学法人広島大学 チップ間通信システム及び半導体装置
WO2012129426A2 (en) 2011-03-24 2012-09-27 Waveconnex, Inc. Integrated circuit with electromagnetic communication
US8811526B2 (en) 2011-05-31 2014-08-19 Keyssa, Inc. Delta modulated low power EHF communication link
EP2730035A2 (en) * 2011-07-05 2014-05-14 Waveconnex, Inc. Ehf communication with electrical isolation and with dielectric transmission medium
JP5417389B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5414749B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5590252B2 (ja) * 2011-11-09 2014-09-17 株式会社村田製作所 通信モジュール、コネクタ及びコネクタ付き通信モジュール
CN104145380B (zh) 2011-12-14 2017-09-29 基萨公司 提供触觉反馈的连接器
GB2499792B (en) * 2012-02-28 2016-05-04 Canon Kk Electronic device comprising an electronic die and a substrate integrated waveguide, and flip-chip ball grid array package
WO2013131095A2 (en) 2012-03-02 2013-09-06 Waveconnex, Inc. Systems and methods for duplex communication
CN102623443B (zh) * 2012-04-20 2015-10-14 日月光半导体制造股份有限公司 半导体封装件
KR101595685B1 (ko) * 2012-05-17 2016-02-18 미쓰비시덴키 가부시키가이샤 반도체 모듈 및 반도체 장치
CN102761311B (zh) * 2012-07-20 2014-11-19 深圳市通创通信有限公司 毫米波电路微组装方法
TWI595715B (zh) 2012-08-10 2017-08-11 奇沙公司 用於極高頻通訊之介電耦接系統
US8546932B1 (en) 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
CN104769852B (zh) 2012-09-14 2016-09-21 凯萨股份有限公司 具有虚拟磁滞的无线连接
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
TWI645773B (zh) * 2012-09-28 2018-12-21 西凱渥資訊處理科技公司 用於提供模組內射頻隔離之系統及方法
JP6121705B2 (ja) 2012-12-12 2017-04-26 株式会社東芝 無線装置
KR20150098645A (ko) 2012-12-17 2015-08-28 키사, 아이엔씨. 모듈식 전자장치
WO2014106891A1 (ja) * 2013-01-04 2014-07-10 富士通株式会社 無線通信装置、及び、電子装置
EP2974504B1 (en) 2013-03-15 2018-06-20 Keyssa, Inc. Ehf secure communication device
EP2974057B1 (en) 2013-03-15 2017-10-04 Keyssa, Inc. Extremely high frequency communication chip
JP2014195217A (ja) * 2013-03-29 2014-10-09 Nippon Telegr & Teleph Corp <Ntt> 通信システムおよび通信方法
JP2014217014A (ja) * 2013-04-30 2014-11-17 株式会社東芝 無線装置
EP3013565B1 (en) * 2013-06-24 2020-01-22 President and Fellows of Harvard College Printed three-dimensional (3d) functional part and method of making
CN105409060B (zh) * 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
EP3033802B1 (en) * 2013-08-13 2019-10-23 Keyssa, Inc. Contactless communication unit connector assemblies
CN103606585B (zh) * 2013-11-25 2016-02-03 电子科技大学 一种高吸收结构的太赫兹室温探测器及制备方法
EP2897217A1 (de) * 2014-01-21 2015-07-22 Delphi Technologies, Inc. Vorrichtung zur Impedanzanpassung
KR101514596B1 (ko) * 2014-01-27 2015-04-22 삼성전기주식회사 무선 통신 기능을 갖는 회로 기판
JP2015149650A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP2015149649A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
US9647329B2 (en) 2014-04-09 2017-05-09 Texas Instruments Incorporated Encapsulated molded package with embedded antenna for high data rate communication using a dielectric waveguide
CN104078526B (zh) * 2014-05-14 2016-02-03 电子科技大学 集成红外屏蔽结构的太赫兹波室温探测单元及制备方法
US9892991B2 (en) * 2014-05-29 2018-02-13 Infineon Technologies Ag Connectable package extender for semiconductor device package
US9531075B2 (en) * 2014-08-01 2016-12-27 The Penn State Research Foundation Antenna apparatus and communication system
RU2576666C1 (ru) * 2014-08-28 2016-03-10 Публичное акционерное общество "Радиофизика" Способ монтажа мощного полупроводникового элемента
US10162198B2 (en) 2014-09-11 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multiband QAM interface for slab waveguide
US10126512B2 (en) 2014-09-11 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Differential silicon interface for dielectric slab waveguide
US9715131B2 (en) 2014-09-11 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package including dielectric waveguide
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
KR102333559B1 (ko) * 2015-05-11 2021-12-01 삼성전자 주식회사 안테나 장치 및 그를 포함하는 전자 장치
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9590699B1 (en) * 2015-09-11 2017-03-07 Texas Instuments Incorporated Guided near field communication for short range data communication
US9985335B2 (en) * 2015-12-29 2018-05-29 Texas Instruments Incorporated Methods and apparatus for backside integrated circuit high frequency signal radiation, reception and interconnects
TWI707168B (zh) * 2016-01-29 2020-10-11 台灣積體電路製造股份有限公司 整合式晶片及形成整合式介電質波導的方法
EP3450231B1 (en) * 2016-04-27 2023-03-29 Agc Inc. Window member for vehicle or building
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
SG11201901193UA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
WO2018031999A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
WO2018057645A1 (en) 2016-09-22 2018-03-29 Apple Inc. Battery architecture in an electronic device
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
JP6602324B2 (ja) 2017-01-17 2019-11-06 株式会社東芝 無線装置
JP6602326B2 (ja) 2017-02-06 2019-11-06 株式会社東芝 無線装置
US10755992B2 (en) * 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
JP6882951B2 (ja) * 2017-07-27 2021-06-02 株式会社フジクラ 回路基板、無線装置、及び回路基板の製造方法
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10886590B2 (en) 2017-10-11 2021-01-05 Texas Instruments Incorporated Interposer for connecting an antenna on an IC substrate to a dielectric waveguide through an interface waveguide located within an interposer block
US10163825B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6776280B2 (ja) * 2018-01-10 2020-10-28 株式会社東芝 無線通信モジュール、プリント基板、および製造方法
US10971800B2 (en) * 2018-03-05 2021-04-06 Te Connectivity Corporation Surface-mount antenna apparatus and communication system having the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10566686B2 (en) * 2018-06-28 2020-02-18 Micron Technology, Inc. Stacked memory package incorporating millimeter wave antenna in die stack
KR102187434B1 (ko) * 2018-08-06 2020-12-07 동우 화인켐 주식회사 고주파용 필름 전송 선로, 이를 포함하는 안테나 및 안테나가 결합된 화상 표시 장치
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
CN113224500B (zh) * 2020-01-21 2022-12-27 华为技术有限公司 封装天线模组、封装天线模组的制作方法及终端设备
CN113258305B (zh) * 2021-04-30 2022-07-29 西南电子技术研究所（中国电子科技集团公司第十研究所） 电控全息天线高频液晶辐射面子阵的制备方法
US20240128994A1 (en) * 2021-06-29 2024-04-18 Molex, Llc Transmission system
CN114301491A (zh) * 2022-01-18 2022-04-08 德氪微电子(深圳)有限公司 毫米波无线连接器芯片、无线连接器及信号传输系统

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621577B2 (ja) * 1990-05-16 1997-06-18 日本電気株式会社 ウェハースケール集積回路
US6728113B1 (en) 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3313045B2 (ja) * 1997-04-17 2002-08-12 松下電器産業株式会社 半導体装置
JPH1134553A (ja) * 1997-07-18 1999-02-09 Rohm Co Ltd Ｉｃモジュール、およびその製造方法、ならびにこれを備えたｉｃカード
JP2001088097A (ja) * 1999-09-16 2001-04-03 Hitachi Ltd ミリ波多層基板モジュール及びその製造方法
JP3557990B2 (ja) * 2000-03-09 2004-08-25 ソニーケミカル株式会社 情報記録タグ
US6424315B1 (en) 2000-08-02 2002-07-23 Amkor Technology, Inc. Semiconductor chip having a radio-frequency identification transceiver
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4137356B2 (ja) * 2000-09-07 2008-08-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
WO2003029772A2 (en) 2001-09-28 2003-04-10 Hrl Laboratories, Llc Imaging array
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US6774470B2 (en) * 2001-12-28 2004-08-10 Dai Nippon Printing Co., Ltd. Non-contact data carrier and method of fabricating the same
JP2003218315A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体装置
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
US7391372B2 (en) 2003-06-26 2008-06-24 Hrl Laboratories, Llc Integrated phased array antenna
JP2004104816A (ja) 2003-10-06 2004-04-02 Kyocera Corp 誘電体導波管線路および配線基板
WO2005074029A1 (ja) * 2004-01-28 2005-08-11 Matsushita Electric Industrial Co., Ltd. モジュール及びこれを用いた実装構造体
JP2005234683A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd Ｉｃカード
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
CN100485924C (zh) * 2004-08-24 2009-05-06 索尼株式会社 半导体器件、基底、设备板、半导体器件制造方法和半导体芯片
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
US7256740B2 (en) * 2005-03-30 2007-08-14 Intel Corporation Antenna system using complementary metal oxide semiconductor techniques
US7427801B2 (en) * 2005-04-08 2008-09-23 International Business Machines Corporation Integrated circuit transformer devices for on-chip millimeter-wave applications
US20060276157A1 (en) 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
JP4395103B2 (ja) 2005-06-06 2010-01-06 富士通株式会社 導波路基板および高周波回路モジュール
US7342299B2 (en) * 2005-09-21 2008-03-11 International Business Machines Corporation Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
WO2007043602A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
JP5055798B2 (ja) * 2006-03-17 2012-10-24 日立金属株式会社 半導体装置の製造方法
WO2007136289A1 (en) * 2006-05-23 2007-11-29 Intel Corporation Millimeter-wave chip-lens array antenna systems for wireless networks
KR101441349B1 (ko) * 2006-10-31 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2008252566A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd Ａｖ機器

Also Published As

Publication number Publication date
CN102272919B (zh) 2014-08-20
WO2010079663A1 (ja) 2010-07-15
US9705202B2 (en) 2017-07-11
EP2375444A4 (en) 2013-10-02
US20110309893A1 (en) 2011-12-22
RU2507631C2 (ru) 2014-02-20
BRPI0923803A2 (pt) 2015-07-21
TW201030929A (en) 2010-08-16
CN104201162B (zh) 2018-01-19
US8983399B2 (en) 2015-03-17
TWI436468B (zh) 2014-05-01
CN104201162A (zh) 2014-12-10
US20150137336A1 (en) 2015-05-21
EP2375444A1 (en) 2011-10-12
JP2010183055A (ja) 2010-08-19
CN102272919A (zh) 2011-12-07
KR20110102384A (ko) 2011-09-16
RU2011126997A (ru) 2013-01-10

Similar Documents

Publication Publication Date Title
JP5556072B2 (ja) 半導体装置、その製造方法、ミリ波誘電体内伝送装置
TWI716838B (zh) 天線結構以及封裝天線
KR102344153B1 (ko) 안테나 모듈들 및 통신 디바이스들
CN110391494B (zh) 天线模块和电子设备
US10121751B2 (en) Integrated antennas in wafer level package
US9379450B2 (en) Integrated circuit with electromagnetic communication
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US9172131B2 (en) Semiconductor structure having aperture antenna
JP2018093491A (ja) 集積アンテナ・アレーを有するワイヤレス通信パッケージ
KR102486785B1 (ko) 칩 안테나 모듈
JP7115568B2 (ja) アンテナモジュール及び通信装置
US11128023B2 (en) Substrate design for efficient coupling between a package and a dielectric waveguide
US10833394B2 (en) Electronic package and method for fabricating the same
GB2499792A (en) Electronic device comprising an electronic die, a substrate integrated waveguide (SIW) and a flip-chip ball grid array package
KR102069236B1 (ko) 안테나 모듈
CN116231276A (zh) 片上天线和片上天线装置
US9105462B2 (en) Semiconductor apparatus
TW202326990A (zh) 具有天線陣列的半導體封裝結構
CN115313013A (zh) 天线结构及其电子封装件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R151 Written notification of patent or utility model registration

Ref document number: 5556072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees