JP4684730B2 - 高周波半導体装置、送信装置および受信装置 - Google Patents

高周波半導体装置、送信装置および受信装置 Download PDF

Info

Publication number
JP4684730B2
JP4684730B2 JP2005126932A JP2005126932A JP4684730B2 JP 4684730 B2 JP4684730 B2 JP 4684730B2 JP 2005126932 A JP2005126932 A JP 2005126932A JP 2005126932 A JP2005126932 A JP 2005126932A JP 4684730 B2 JP4684730 B2 JP 4684730B2
Authority
JP
Japan
Prior art keywords
frequency semiconductor
semiconductor element
dielectric substrate
ground layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005126932A
Other languages
English (en)
Other versions
JP2005340790A (ja
Inventor
誠 山元
英治 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005126932A priority Critical patent/JP4684730B2/ja
Priority to US11/115,213 priority patent/US7372149B2/en
Publication of JP2005340790A publication Critical patent/JP2005340790A/ja
Application granted granted Critical
Publication of JP4684730B2 publication Critical patent/JP4684730B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Description

本発明は、高周波半導体装置、送信装置および受信装置に係り、たとえばアンテナ機能を有するマイクロ波通信用のアンテナ一体化無線通信装置などに適用される技術に関する。
近年、情報処理装置の処理速度の向上および、画像処理装置の高解像度化などに伴い、たとえばマイクロ波のような高周波による高速、大容量のパーソナル通信が注目されている。特にミリ波帯では、アンテナと高周波回路との接続部での電力の損失が大きくなるため、アンテナと高周波回路とを一体化したアンテナ一体化無線通信装置の開発が試みられている（たとえば特開平８−２５０９１３号公報（第５頁、第１０図）参照）。
図９は、従来の高周波半導体装置の断面図である。アンテナ一体化無線通信装置は、誘電体層１，２と、これら誘電体層１，２間に挟まれたグランド層３とを有するベース４を備えている。前記グランド層３には、スロット部４ａが設けられている。パッケージ５のうち外方に臨む一表面部には、平面アンテナ６が形成される。誘電体層１のパッケージの内部空間に臨む一表面部には、給電用マイクロストリップ線路７が形成されている。この給電用マイクロストリップ線路７と、モノリシックマイクロ波集積回路８（略称ＭＭＩＣ：Monolithic Microwave Integrated Circuit）の出力端子９および入力端子１０との間を、ボンディングワイヤ１１で電気的に接続している。
特開平８−２５０９１３号公報（第５頁、第１０図）
従来のマイクロストリップに代表される高周波伝送線路は、特性インピーダンスを５０Ωとするため、数百μｍ程度の幅しかない。前述のアンテナ一体化無線通信装置では、ＭＭＩＣに接続された狭幅の給電用マイクロストリップ線路７で、ＭＭＩＣの発する熱を放熱させなければならない。それ故、ＭＭＩＣなどの高周波半導体素子の発する熱を十分に放熱することができず、蓋体１２で閉ざされた空間に熱がこもってしまう。その結果、高周波半導体素子は、高周波半導体素子自体の発する熱によって高温化動作となり、誤作動または特性劣化を生じる。
本発明の目的は、高周波半導体素子の特性劣化を防止し、該高周波半導体素子を安定して動作させることができる高周波半導体装置、送信装置および受信装置を提供することである。
本発明は、高周波半導体素子と、該高周波半導体素子が搭載される誘電体基板と、回路基板とを少なくとも備え、前記誘電体基板を回路基板に実装して成る高周波半導体装置であって、
高周波半導体素子から、誘電体基板を経て回路基板にいたる伝熱経路が形成され、
誘電体基板の前記回路基板に臨む一表面部には、平面アンテナが設けられ、
前記回路基板には、前記平面アンテナを開放するように貫通孔が形成され、
前記伝熱経路は、誘電体基板の前記一表面部に設けられ、前記貫通孔を囲繞するように配設されるグランド層を含むことを特徴とする高周波半導体装置である。
本発明に従えば、高周波半導体装置は、高周波半導体素子と該誘電体基板と回路基板とを少なくとも備え、前記誘電体基板を回路基板に実装して成る。前記誘電体基板には、高周波半導体素子が搭載されている。また誘電体基板の前記回路基板に臨む一表面部には、平面アンテナが設けられている。前記回路基板には、前記平面アンテナを開放するように貫通孔が形成されている。高周波半導体素子から、誘電体基板を経て回路基板にいたる伝熱経路が形成されている。したがって高周波半導体素子から発生した熱は、伝熱経路によって伝導される。つまり熱は、高周波半導体素子から順次、誘電体基板、回路基板に伝導される。また前記伝熱経路は、誘電体基板の前記一表面部に設けられ、前記貫通孔を囲繞するように配設されるグランド層を含む。
また本発明は、前記伝熱経路は、誘電体基板および回路基板にそれぞれ設けられるグランド層を含むことを特徴とする。
本発明に従えば、高周波半導体素子から発生した熱は、誘電体基板および回路基板にそれぞれ設けられるグランド層によって伝導される。これによって、高周波半導体素子周辺部に熱が滞留することを防止することが可能となる。
また本発明は、前記伝熱経路は、誘電体基板に設けられるグランド層と、回路基板に設けられるグランド層との間に設けられる導電性材料から成る層を含むことを特徴とする。
本発明に従えば、高周波半導体素子から発生した熱は、誘電体基板に設けられるグランド層、導電性材料から成る層および回路基板に設けられるグランド層によって伝導される。これによって、高周波半導体素子周辺部に熱が滞留することを防止することが可能となる。
また本発明は、前記高周波半導体装置を備えることを特徴とする送信装置である。
また本発明は、前記高周波半導体装置を備えることを特徴とする受信装置である。
本発明に従えば、受信装置は、放熱効果の高い高周波半導体装置を備えているので、放熱対策としての放熱部品を省略し得る。
本発明によれば、高周波半導体装置には、高周波半導体素子から、誘電体基板を経て回路基板にいたる伝熱経路が形成されているので、デバイスから発生した熱は、伝熱経路によって伝導される。つまり熱は、高周波半導体素子から順次、誘電体基板、回路基板に伝導される。したがって発生した熱が、高周波半導体素子周辺部に滞留することを防止することができる。換言すれば、高周波半導体素子から発生した熱が、誘電体基板外へ抜けていく。それ故、熱による高周波半導体素子の特性劣化を防止し、該高周波半導体素子を安定して動作させることができる。
また誘電体基板の回路基板に臨む一表面部には、平面アンテナが設けられ、回路基板には、平面アンテナを開放するように貫通孔が形成されており、伝熱経路は、誘電体基板の該一表面部に設けられ、かつ貫通孔を囲繞するように配設されるグランド層を含んでいる。したがって、効率よく熱伝導が行われるとともに、誘電体基板と回路基板との接続において、誘電体基板と回路基板とが広い面積で接続されることによって、強い機械的強度が得られる。
本発明によれば、デバイスから発生した熱は、誘電体基板および回路基板にそれぞれ設けられるグランド層によって伝導される。これによって、高周波半導体素子周辺部に熱が滞留することを防止することが可能となる。
本発明によれば、高周波半導体素子から発生した熱は、誘電体基板に設けられるグランド層、導電性材料から成る層および回路基板に設けられるグランド層によって伝導される。これによって、高周波半導体素子周辺部に熱が滞留することを防止することが可能となる。
本発明によれば、送信装置は、放熱効果の高い高周波半導体装置を備えているので、放熱対策としての、ヒートシンク、ヒートパイプ、放熱シートといった放熱部品を省略し得る。それ故、システム設計の自由度を下げることなく機器の小形化を図ることができる。これによって送信装置の汎用性を高くすることができる。
また本発明によれば、受信装置は、放熱効果の高い高周波半導体装置を備えているので、放熱対策としてヒートシンク、ヒートパイプ、放熱シートといった放熱部品を省略し得る。それ故、システム設計の自由度を下げることなく機器の小形化を図ることができる。これによって受信装置の汎用性を高くすることができる。
図１は、本発明の第１の実施形態に係る高周波半導体装置２０を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。第１の実施形態に係る高周波半導体装置２０（第１半導体装置２０という）は、たとえばマイクロ波通信用のアンテナ一体化無線通信装置に適用される。この第１半導体装置２０は、高周波半導体素子２１と、該高周波半導体素子２１が搭載された誘電体基板２２と、回路基板２３とを有する。誘電体基板２２は、第１，第２，第３の誘電体層２２ａ，２２ｂ，２２ｃを備える。前記誘電体基板２２の一表面部には、高周波半導体素子２１がフリップチップボンディング実装により搭載されている。
誘電体基板２２の前記一表面部には、信号伝送用マイクロストリップ線路２４が設けられている。高周波半導体素子２１に付設される信号端子２５は、この信号伝送用マイクロストリップ線路２４に接続されている。高周波半導体素子２１に付設されるグランド端子２６は、接地用ビアホール２７を介して第１のグランド層２８に接続されている。この第１のグランド層２８は、第１および第２の誘電体層２２ａ，２２ｂ間に形成されている。換言すれば第１のグランド層２８は、誘電体基板２２内に設けられている。誘電体基板２２の一表面部は、蓋体２９によって覆われ封止されている。
前記第２および第３の誘電体層２２ｂ，２２ｃを貫通するように、第１のビアホール３０が形成され、第１のグランド層２８は、この第１のビアホール３０を介して第１の補助グランド層３１に接続されている。第１の補助グランド層３１は、誘電体基板２２の裏面部に形成されている。
誘電体基板２２の外部には、回路基板２３が設けられている。つまり誘電体基板２２に臨む回路基板２３の一表面部には、第２のグランド層３２が形成されている。前記第２のグランド層３２は、第２のビアホール３３を介して、回路基板２３の裏面部に形成された第３のグランド層３４に接続されている。つまり回路基板２３には、第２および第３のグランド層３２，３４を接続するための第２のビアホール３３が、回路基板２３の厚み方向に貫通するように形成されている。誘電体基板２２の裏面部を回路基板２３の一表面部に対向させて、第１の補助グランド層３１と第２のグランド層３２とを、導電性の接着材たとえば「はんだ」から成る接着材層３５によって接続させることによって、回路基板２３に誘電体基板２２を電気的かつ物理的に接続させている。前記接地用ビアホール２７、第１のグランド層２８、第１のビアホール３０、第１の補助グランド層３１、導電性の接着材から成る接着材層３５、第２のグランド層３２、第２のビアホール３３および第３のグランド層３４が、伝熱経路に相当する。
図２Ａは、回路基板２３に臨む誘電体基板２２の一表面部を示す平面図であり、図２Ｂは、誘電体基板２２に臨む回路基板２３の一表面部の実装部周辺を示す平面図である。図１も参照しつつ説明する。回路基板２３に臨む誘電体基板２２の一表面部つまり裏面部には、平面アンテナ３６が設けられている。この平面アンテナ３６は、複数の導体パッチ３６ａ（図１では４つのみ示す）をアレイ状に並ベて形成される。第２および第３の誘電体層２２ｂ，２２ｃ間には、アンテナ給電用マイクロストリップ線路３７（給電線路３７と称す）が形成され、前記第１のグランド層２８には、給電のためのスロット孔３８が形成されている。また、第１のグランド層２８が給電線路３７のグランド層かつ平面アンテナ３６の導体パッチ３６ａのグランド層となっている。さらに高周波半導体素子２１とのグランド導体も第１のグランド層２８であり、共通のグランド導体層で構成されている。そのため該高周波半導体素子２１と平面アンテナ３６のグランド導体が同一層で一致しているため、高周波特性に優れ、安定した動作特性を実現することができる。
前記回路基板２３には、略矩形状の貫通孔３９が形成され、誘電体基板２２の裏面部に設けられた平面アンテナ３６を前記貫通孔３９によって開放するようになっている。前記略矩形状は、矩形状を含む。つまり回路基板２３のうち、平面アンテナ３６全体を覆う領域よりもやや大きい矩形領域に臨む部分に、貫通孔３９が形成されている。平面アンテナ３６は、この貫通孔３９を介して電波のやり取りをするように構成されている。
誘電体基板２２の裏面部には、第１の補助グランド層３１が複数の導体パッチ３６ａを含む平面アンテナ３６を囲繞するように配設されている。つまり第１の補助グランド層３１は、平面アンテナ３６全体を覆う領域３６Ａを囲繞するような矩形枠状領域に形成されている。誘電体基板２２の裏面部の一側縁部側には、複数の第１端子４０が一定間隔おきに形成されている。これら第１端子４０は、信号および高周波半導体素子２１へのバイアスを印加するためのものである。誘電体基板２２に臨む回路基板２３の一表面部には、複数の第２端子４１が一定間隔おきに形成されている。これら第２端子４１は、第２のグランド層３２の一側縁部からやや離隔して形成されている。第１および第２端子４０，４１は、導電性の接着材から成る接着材層３５を介して接続されている。
以上説明した第１半導体装置２０によれば、高周波半導体素子２１から発生した熱は、接地用ビアホール２７を介して、順次、第１のグランド層２８、第１のビアホール３０、第１の補助グランド層３１、接着材層３５、第２のグランド層３２、第２のビアホール３３および第３のグランド層３４へと伝導する。そのため、高周波半導体素子２１から発生した熱は、蓋体２９で覆われる空間４２に滞留することはない。したがって高周波半導体素子２１は、この高周波半導体素子２１付近に熱が滞留する（こもる）ことに起因する特性劣化を未然に防止することができる。それ故、高周波半導体素子２１を安定して動作させることができる。また蓋体２９で覆われる空間４２に熱が滞留するのを防止することができるので、蓋体２９で覆われるべき空間４２を従来技術のものよりも狭くすることが可能となる。したがって蓋体２９の小形化ひいては第１半導体装置２０の小形化を図ることができる。
また第１半導体装置２０によれば、誘電体基板２２の裏面部に設けられるべき第１の補助グランド層３１は、平面アンテナ３６全体を覆う領域３６Ａを囲繞するような矩形枠状領域に配設されているので、次のような効果を奏する。平面アンテナ３６のサイズおよび特性に影響を与えることなく、平面アンテナ３６周辺における広範囲の矩形枠状領域にわたり、接着材層３５および回路基板２３との接続面が形成されることになる。したがって効率よく熱伝導が行われるとともに、誘電体基板２２と回路基板２３との接続において、強い機械的強度が得られる。誘電体基板２２および回路基板２３のグランド同士が広い面積で接続されることによって、誘電体基板２２の第１のグランド層２８は高周波的にも良好なグランド（低グランドインダクタンスで第２および第３のグランド層に接続される。）となる。したがって高周波半導体素子２１を安定に動作させることができる。
図３は、第１の実施形態を部分的に変更した変更形態に係る回路基板２３Ａの実装部周辺を示す平面図である。第１の実施形態に係る高周波半導体装置２０によれば、回路基板２３には、平面アンテナ３６を開放するための略矩形状の貫通孔３９が形成されているが、この貫通孔３９は略矩形状に必ずしも限定されるものではない。たとえば変更形態に係る回路基板２３Ａでは、第２端子４１が設けられる回路基板２３Ａの一側縁部以外の回路基板２３Ａの他側縁部自体を除去し、元の略矩形状の貫通孔を凹状の貫通孔３９Ａに形成している。このように回路基板２３の一部を除去する（切欠く）ことも可能である。この場合には、電磁波の放射または入射効率をやや高めることができる。本第１の実施形態においては、平面アンテナ３６を導体パッチ３６ａいわゆるパッチアンテナによって実現しているが、パッチアンテナに必ずしも限定されるものではない。たとえばスロットアンテナを適用することも可能である。また複数の導体パッチ３６ａを単数の導体パッチ３６ａにする場合もある。また単数の導体パッチ３６ａまたは複数の導体パッチ３６ａを一次放射源として、二次放射源にレンズアンテナを構成することも可能である。
前記第１半導体装置２０を備える送信装置によれば、高周波半導体素子２１から出力された高周波信号は、信号伝送用マイクロストリップ線路２４を通り、スロット孔３８を介してアンテナ給電用マイクロストリップ線路３７に伝送され、このアンテナ給電用マイクロストリップ線路３７の先端部に伝送される。前記アンテナ給電用マイクロストリップ線路３７の先端部は、第３の誘電体層２２ｃを介して導体パッチ３６ａに電磁的に結合するため、前記先端部に伝送された高周波信号は、導体パッチ３６ａへとそれぞれ伝送される。各導体パッチ３６ａの一表面部では、高周波信号が共振し、大きな電流が流れて、電磁波が空間に放射される。前記送信装置によれば、送信装置は、放熱効果の高い第１半導体装置２０を備えているので、放熱対策としての、ヒートシンク、ヒートパイプ、放熱シートといった放熱部品を省略し得る。それ故、システム設計の自由度を下げることなく機器の小形化を図ることができる。これによって送信装置の汎用性を高くすることができる。以上、導体パッチ３６ａから放射する送信装置の機能を説明したが、アンテナ部は、空間からの入力波を受信する場合も可逆作用により同じ指向性および効率を有するため、高周波半導体素子２１の構成を変えることにより、受信装置を構成することも可能である。
図４は、本発明の第２の実施形態に係る高周波半導体装置２０Ａを、基板の厚み方向に延びる仮想平面で切断して見た断面図である。ただし第１の実施形態と同一の部材には同一の符号を付し、その詳細な説明は省略する。第２の実施形態に係る高周波半導体装置２０Ａ（第２半導体装置２０Ａという）は、誘電体基板２２Ａと回路基板２３とを有する。前記誘電体基板２２Ａのうち第１の誘電体層２２ｄにキャビティ４３が形成され、該第１の誘電体層２２ｄのキャビティ４３を利用して、第２の誘電体層２２ｂに高周波半導体素子２１が搭載されている。この高周波半導体素子２１は、そのグランド端子４４がダイボンディングにより第１のグランド層２８に直接接続されている。高周波半導体素子２１の信号端子４５は、ワイヤ４６によって信号伝送用マイクロストリップ線路２４に接続されている。第２の実施形態においては、第１のグランド層２８、第１のビアホール３０、第１の補助グランド層３１、接着材層３５、第２のグランド層３２、第２のビアホール３３および第３のグランド層３４が、伝熱経路に相当する。
以上説明した第２半導体装置２０Ａによれば、高周波半導体素子２１から発生した熱は、第１のグランド層２８に臨む高周波半導体素子２１の裏面つまりグランド面から、第１のグランド層２８を介し、順次、第１のビアホール３０、第１の補助グランド層３１、接着材層３５、第２のグランド層３２、第２のビアホール３３、第３のグランド層３４へと伝導する。そのため高周波半導体素子２１から発生した熱は、蓋体２９で覆われる空間４２に滞留ことはない。したがって高周波半導体素子２１は、この高周波半導体素子付近に熱が滞留する（こもる）ことに起因する特性劣化を未然に防止することができる。それ故、高周波半導体素子２１を安定して動作させることができる。しかも第１の誘電体層２２ｄのキャビティ４３を利用して、第２の誘電体層２２ｂに高周波半導体素子２１が搭載されるので、第１半導体装置２０よりも第２半導体装置２０Ａを基板厚み方向に小形化することが可能となる。加えて、高周波半導体素子２１は、該高周波半導体素子２１の裏面と第１のグランド層２８とが直接面して接続されるので、第１の実施形態と比較して放熱効果はさらに向上する。加えて、上記のように放熱の効果のみならず、電気的特性も優れる。つまり本実施形態でも、第１のグランド層２８が給電線路３７と平面アンテナ３６の導体パッチ３６ａのグランド導体層となっており、該高周波半導体素子２１のグランド導体層も第１のグランド層であるため、高周波特性に優れ、安定した動作特性を実現することができる。本実施形態では、高周波半導体素子２１の裏面が、第１のグランド層と直接面して接続されるので、第１の実施形態と比較して、より優れた高周波特性と安定した動作特性とを有している。その他第１半導体装置２０と同様の効果を奏する。
図５は本発明の第３の実施形態に係る高周波半導体装置２０Ｂを、基板の厚み方向に延びる仮想平面で切断して見た断面図である。ただし第１または第２実施形態と同一の部材には同一の符号を付し、その詳細な説明は省略する。第３の実施形態に係る高周波半導体装置２０Ｂ（第３半導体装置２０Ｂという）は、誘電体基板２２と回路基板２３とを有する。誘電体基板２２の一表面部には、高周波半導体素子２１がフリップチップボンディング実装により搭載されている。誘電体基板２２の一表面部のうち、少なくとも高周波半導体素子２１および信号伝送用マイクロストリップ線路２４を覆う一部分は、蓋体２９によって覆われ封止されている。前記一部分は、誘電体基板２２の一表面部のうち矩形枠状の外縁部を除く中央付近に配設されている。
誘電体基板２２のうち、第３の誘電体層２２ｃの外方に臨む裏面部には、平面アンテナ３６が設けられている。この平面アンテナ３６は、複数の導体パッチ３６ａをアレイ状に並べて形成される。誘電体基板２２の一表面部のうち外縁部には、第２の補助グランド層４７が、該第２の補助グランド層４７を基板厚み方向に見て略矩形枠状に形成されている。前記略矩形枠状は、矩形枠状を含む。第１のグランド層２８は、第３のビアホール４８を介して誘電体基板２２の一表面部に形成される前記第２の補助グランド層４７に接続されている。前記第３のビアホール４８は、第１の誘電体層２２ａを貫通するように形成されたビアホールであって、第１の誘電体層２２ａの外縁部側に形成され、該高周波半導体素子２１の接地用ビアホール２７とは周波数的に異なる機能を有する。
高周波半導体素子２１が搭載されるべき誘電体基板２２の一表面部を、回路基板２３の一表面部に対向させて、第２の補助グランド層４７と第２のグランド層３２とは、接着材層３５によって接続されている。回路基板２３には、蓋体２９との干渉を防ぐ貫通状の凹所２３ａが形成されている。該凹所２３ａは、蓋体２９の外壁部２９ａから離隔して形成されている。換言すれば、回路基板２３には、蓋体２９の外壁部２９ａより大きい凹所２３ａが形成されている。前記接着材層３５は、導電性の接着材たとえば「はんだ」から成る。このように回路基板２３に誘電体基板２２を電気的かつ物理的に接続させている。
以上説明した第３半導体装置２０Ｂによれば、高周波半導体素子２１から発生した熱は、接地用ビアホール２７を介して、順次、第１のグランド層２８、第３のビアホール４８、第２の補助グランド層４７、接着材層３５、第２のグランド層３２、第２のビアホール３３、第３のグランド層３４へと伝導する。そのため、高周波半導体素子２１から発生した熱は、蓋体２９で覆われる空間に滞留することはない。したがって高周波半導体素子２１は、この高周波半導体素子付近に熱が滞留する（こもる）ことに起因する特性劣化を未然に防止することができる。それ故、高周波半導体素子２１を安定して動作させることができる。
また第３半導体装置２０Ｂによれば、回路基板２３に、蓋体２９との干渉を防ぐ凹所２３ａが形成されたうえで、誘電体基板２２の一表面部のうち外縁部を、回路基板２３の一表面部に対向状に接続しているので、第１半導体装置２０よりもこの第３半導体装置２０Ｂを基板厚み方向に小さくすることができる。したがって第３半導体装置２０Ｂの小形化を図ることができる。回路基板２３に形成される凹所２３ａおよび接着材層３５は、蓋体２９の外壁部２９ａから離隔して形成されているので、接着材層３５、第２のグランド層３２、第２のビアホール３３および第３のグランド層３４から、蓋体２９および高周波半導体素子２１に熱伝導されることを、確実に防止することができる。また第３半導体装置２０Ｂによれば、第２および第３の誘電体層２２ｂ，２２ｃにビアホールを形成する必要がなくなるので、その分第１半導体装置２０よりも製作コストの低減を図ることができる。
図６は、第３の実施形態を部分的に変更した変更形態に係る高周波半導体装置を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。第３の実施形態では、回路基板２３に貫通状の凹所２３ａが形成されているが、必ずしもこの形態に限定されるものではない。たとえば図６に示すように、回路基板２３Ｂに非貫通状の凹所２３ｂを形成することも可能である。この場合には、誘電体基板２２の一表面部を覆う蓋体２９を省略することができる。これによって部品点数を削減し、高周波半導体装置の製作コストの低減を図ることができる。また回路基板２３Ｂの凹所自体を省略することも可能である。
図７は、本発明の第４の実施形態に係る高周波半導体装置２０Ｃを、基板の厚み方向に延びる仮想平面で切断して見た断面図である。ただし第１〜第３のいずれかの実施形態と同一の部材には同一の符号を付し、その詳細な説明は省略する。第４の実施形態に係る高周波半導体装置２０Ｃ（第４半導体装置２０Ｃという）は、高周波半導体素子２１が搭載された誘電体基板２２と、回路基板２３と、外部筐体４９とを有する。外部筐体４９は、高熱伝導率であるアルミニウム合金またはマグネシウム合金などの金属材料から成る。前記外部筐体４９に、誘電体基板２２および回路基板２３が収められた構造になっている。すなわち回路基板２３の第３のグランド層３４が外部筐体４９の内壁面部４９ａに接続された状態となっている。ただし、外部筐体４９には、誘電体基板２２の一表面部の面積よりもやや小さい孔部４９ｂが形成されている。平面アンテナ３６は、貫通孔３９および孔部４９ｂを介して電波のやり取りをするように構成されている。この孔部４９ｂを利用して誘電体基板２２および回路基板２３を、外部筐体４９に収容し得る構成になっている。
以上説明した第４半導体装置２０Ｃによれば、高周波半導体素子２１から発生した熱は、接地用ビアホール２７を介して、順次、第１のグランド層２８、第１のビアホール３０、第１の補助グランド層３１、接着材層３５、第２のグランド層３２、第２のビアホール３３、第３のグランド層３４へと伝導する。さらに熱は第３のグランド層３４から外部筐体４９へと伝導する。この外部筐体４９は、少なくとも誘電体基板２２および回路基板２３を収容可能な構成になっているので、空気と接する表面積も大きく、放熱効果も高い。そのため、高周波半導体素子２１から発生した熱は、蓋体２９で覆われる空間に滞留することはない。したがって高周波半導体素子２１は、熱による特性劣化を未然に防止することができる。それ故、高周波半導体素子２１を安定して動作させることができる。外部筐体４９の材料としては、前述の金属材料が好ましいが、その他の金属材料、ＡＢＳまたはアクリルなどの樹脂材料およびその他の樹脂材料の少なくともいずれか１つでもよい。
図８は、本発明の実施形態に係る送信装置５０および受信装置５１の構成を概略示す図である。送信装置５０は、変調信号源５２、偶高調波ミキサ５３、帯域通過フィルタ５４、パワーアンプ５５、平面アンテナ５６、逓倍器５７および基準信号源５８を有する。変調信号源５２は、映像およびデータを出力するものであり、たとえば放送衛星、通信衛星の中間周波数信号を出力する機能を有する。受信装置５１は、チューナ５９、偶高調波ミキサ６０、帯域通過フィルタ６１、ローノイズアンプ６２、平面アンテナ６３、逓倍器６４および基準信号源６５を有する。
前記送信装置５０のうち逓倍器５７、偶高調波ミキサ５３、帯域通過フィルタ５４、パワーアンプ５５および平面アンテナ５６が第１のミリ波パッケージ６６内に収容されている。これとともに受信装置５１のうちの逓倍器６４、偶高調波ミキサ６０、帯域通過フィルタ６１、ローノイズアンプ６２および平面アンテナ６３が第２のミリ波パッケージ６７内に収容されている。第１および第２のミリ波パッケージ６６，６７が、高周波半導体装置に相当する。
前記送信装置５０において、変調信号源５２で生成される中間周波信号は、０．５ＧＨｚ以上２ＧＨｚ以下を占めており、偶高調波ミキサ５３の中間周波信号用端子に入力される。基準信号源５８で発生する周波数３．７５ＧＨｚの正弦波信号は、８逓倍器５７によって周波数が８倍された３０ＧＨｚの正弦波の局発信号となり、偶高調波ミキサ５３の局発信号用端子に入力される。そして中間周波信号と局発信号とは偶高調波ミキサ５３内で混合される。この偶高調波ミキサ５３から発生する信号のうち、周波数６０．５ＧＨｚ以上６２ＧＨｚ以下の高周波信号のみが帯域通過フィルタ５４を通過し、パワーアンプ５５に入力されて増幅され、平面アンテナ５６から高周波電波として放射される。
前記送信装置５０の平面アンテナ５６から放射された高周波電波は、受信装置５１の平面アンテナ６３で受信されて高周波信号となり、ローノイズアンプ６２で増幅される。この増幅された高周波信号は、帯域通過フィルタ６１を通過して、偶高調波ミキサ６０の高周波信号用端子に入力される。この受信装置５１においては、前記送信装置５０と同様に、基準信号源６５と８逓倍器６４とによって生成された周波数３０ＧＨｚの正弦波の信号は、偶高調波ミキサ６０の局発信号端子に入力される。そして入力された高周波信号は、偶高調波ミキサ６０の内部で局発信号と混合され、周波数０．５ＧＨｚ以上２ＧＨｚ以下の中間周波信号に再び変換される。前記偶高調波ミキサ６０で変換された中間周波信号は、チューナ５９に入力されて、該チューナ５９により所望の情報に変換される。
送信装置５０の平面アンテナ５６と受信装置５１の平面アンテナ６３とを、共用することも可能である。送信装置５０の８逓倍器５７と受信装置５１の８逓倍器６４とを、共用することも可能である。すなわちアンテナ一体化無線通信装置である高周波半導体装置以外の部分は、送信装置５０および受信装置５１で共用することも可能である。
以上説明した送信装置５０および受信装置５１では、高周波半導体素子から、誘電体基板を経て回路基板にいたる伝熱経路が形成される高周波半導体装置を備えているので、次のような効果を奏する。送信装置５０および受信装置５１は、高い放熱効果を有し、放熱対策としてのヒートシンク、ヒートパイプ、放熱シートといった放熱部品を使用する必要がない。そのため、システム設計の自由度を下げることなく機器の小形化を図ることが可能となる。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
本発明の第１の実施形態に係る高周波半導体装置を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。 回路基板に臨む誘電体基板の一表面部を示す平面図である。 誘電体基板に臨む回路基板の一表面部の実装部周辺を示す平面図である。 第１の実施形態を部分的に変更した変更形態に係る回路基板の実装部周辺を示す平面図である。 本発明の第２の実施形態に係る高周波半導体装置を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。 本発明の第３の実施形態に係る高周波半導体装置を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。 第３の実施形態を部分的に変更した変更形態に係る高周波半導体装置を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。 本発明の第４の実施形態に係る高周波半導体装置を、基板の厚み方向に延びる仮想平面で切断して見た断面図である。 本発明の実施形態に係る送信装置および受信装置の構成を概略示す図である。 従来の高周波半導体装置の断面図である。
符号の説明
２０ 第１半導体装置
２１ 高周波半導体素子
２２ 誘電体基板
２３ 回路基板
２７ 接地用ビアホール
２８ 第１のグランド層
３０ 第１のビアホール
３１ 第１の補助グランド層
３２ 第２のグランド層
３３ 第２のビアホール
３４ 第３のグランド層
３５ 接着材層
３６ 平面アンテナ
４９ 外部筐体
５０ 送信装置
５１ 受信装置
６６ 第１のミリ波パッケージ
６７ 第２のミリ波パッケージ

Claims (5)

  1. 高周波半導体素子と、該高周波半導体素子が搭載される誘電体基板と、回路基板とを少なくとも備え、前記誘電体基板を回路基板に実装して成る高周波半導体装置であって、
    高周波半導体素子から、誘電体基板を経て回路基板にいたる伝熱経路が形成され、
    誘電体基板の前記回路基板に臨む一表面部には、平面アンテナが設けられ、
    前記回路基板には、前記平面アンテナを開放するように貫通孔が形成され、
    前記伝熱経路は、誘電体基板の前記一表面部に設けられ、前記貫通孔を囲繞するように配設されるグランド層を含むことを特徴とする高周波半導体装置。
  2. 前記伝熱経路は、誘電体基板および回路基板にそれぞれ設けられるグランド層を含むことを特徴とする請求項１に記載の高周波半導体装置。
  3. 前記伝熱経路は、誘電体基板に設けられるグランド層と、回路基板に設けられるグランド層との間に設けられる導電性材料から成る層を含むことを特徴とする請求項２に記載の高周波半導体装置。
  4. 請求項１記載の高周波半導体装置を備えることを特徴とする送信装置。
  5. 請求項１記載の高周波半導体装置を備えることを特徴とする受信装置。
JP2005126932A 2004-04-30 2005-04-25 高周波半導体装置、送信装置および受信装置 Expired - Fee Related JP4684730B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005126932A JP4684730B2 (ja) 2004-04-30 2005-04-25 高周波半導体装置、送信装置および受信装置
US11/115,213 US7372149B2 (en) 2004-04-30 2005-04-27 High frequency semiconductor apparatus, transmitting apparatus and receiving apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004136402 2004-04-30
JP2005126932A JP4684730B2 (ja) 2004-04-30 2005-04-25 高周波半導体装置、送信装置および受信装置

Publications (2)

Publication Number Publication Date
JP2005340790A JP2005340790A (ja) 2005-12-08
JP4684730B2 true JP4684730B2 (ja) 2011-05-18

Family

ID=35493943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005126932A Expired - Fee Related JP4684730B2 (ja) 2004-04-30 2005-04-25 高周波半導体装置、送信装置および受信装置

Country Status (2)

Country Link
US (1) US7372149B2 (ja)
JP (1) JP4684730B2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032371A1 (de) * 2004-06-30 2006-01-26 Robert Bosch Gmbh Elektronische Schaltungseinheit
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4654942B2 (ja) * 2006-02-28 2011-03-23 ミネベア株式会社 面状照明装置
JP2009536447A (ja) * 2006-04-20 2009-10-08 エヌエックスピー ビー ヴィ Ｌｅｄ照明用途に用いられるサブマウント内の電子デバイスの断熱
US7838976B2 (en) * 2006-07-28 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a semiconductor chip enclosed by a body structure and a base
JP4294670B2 (ja) * 2006-09-15 2009-07-15 シャープ株式会社 無線通信装置
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US7728774B2 (en) * 2008-07-07 2010-06-01 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
EP2178119B1 (en) * 2008-10-20 2018-06-20 QUALCOMM Incorporated Surface mountable integrated circuit package
CN102246616A (zh) * 2008-12-12 2011-11-16 株式会社村田制作所 电路模块
US8554136B2 (en) 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
KR101580925B1 (ko) * 2009-04-28 2015-12-30 삼성전자주식회사 칩온 보드 타입의 패키지
US8169060B2 (en) * 2010-03-29 2012-05-01 Infineon Technologies Ag Integrated circuit package assembly including wave guide
CN102751419A (zh) * 2011-04-21 2012-10-24 瑷司柏电子股份有限公司 具有内建散热部的共烧陶瓷基板及具该基板的发光二极管
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
WO2012174350A1 (en) 2011-06-15 2012-12-20 Waveconnex, Inc. Proximity sensing and distance measurement using ehf signals
TWI633766B (zh) 2011-10-21 2018-08-21 奇沙公司 用於非接觸的訊號編接的裝置和系統
US20130278468A1 (en) * 2012-04-20 2013-10-24 Wilocity Arrangement of millimeter-wave antennas in electronic devices having a radiation energy blocking casing
WO2014026089A1 (en) 2012-08-10 2014-02-13 Waveconnex, Inc. Dielectric coupling systems for ehf communications
CN106330269B (zh) 2012-09-14 2019-01-01 凯萨股份有限公司 具有虚拟磁滞的无线连接
US9252491B2 (en) 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
EP2932556B1 (en) 2012-12-17 2017-06-07 Keyssa, Inc. Modular electronics
EP2974504B1 (en) 2013-03-15 2018-06-20 Keyssa, Inc. Ehf secure communication device
US9172131B2 (en) * 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
EP2974057B1 (en) 2013-03-15 2017-10-04 Keyssa, Inc. Extremely high frequency communication chip
JP6400108B2 (ja) * 2014-08-26 2018-10-03 三菱電機株式会社 高周波モジュール
WO2017111767A1 (en) 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with integrated antennas on a substrate
CN110611160B (zh) * 2016-01-30 2021-08-03 华为技术有限公司 一种贴片天线单元及天线
JP6524985B2 (ja) 2016-08-26 2019-06-05 株式会社村田製作所 アンテナモジュール
MY191810A (en) * 2016-12-21 2022-07-16 Intel Corp Slot antenna on a printed circuit board (pcb)
KR102029332B1 (ko) * 2017-04-05 2019-10-07 엘에스산전 주식회사 기판장치
CN108879114A (zh) * 2017-05-16 2018-11-23 华为技术有限公司 集成天线封装结构和终端
JP6579396B2 (ja) * 2017-07-18 2019-09-25 株式会社ダイレクト・アール・エフ 半導体装置、及び基板
KR102126773B1 (ko) * 2018-05-15 2020-06-25 주식회사 위츠 무선 충전용 방열 부재 및 이를 구비하는 전자 기기
CN109149068B (zh) * 2018-08-12 2021-04-02 瑞声科技（南京）有限公司 封装天线系统及移动终端
CN111566876B (zh) * 2018-10-18 2021-07-30 阿莫技术有限公司 具有腔体结构的天线封装组件
US11336032B2 (en) * 2020-05-15 2022-05-17 Raytheon Company Reactive array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148839A (ja) * 1994-11-21 1996-06-07 Nippondenso Co Ltd 混成集積回路装置
JPH1098287A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 回路基板モジュールの冷却装置およびこの冷却装置を有する携帯形電子機器
JP2002198852A (ja) * 2000-12-26 2002-07-12 Sharp Corp アンテナ一体化ミリ波回路
JP2005158792A (ja) * 2003-11-20 2005-06-16 Miyoshi Electronics Corp 高周波モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250913A (ja) 1995-03-15 1996-09-27 Honda Motor Co Ltd Ｍｍｉｃパッケージ組立
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6624508B2 (en) * 2000-01-03 2003-09-23 Sophia Wireless, Inc. High frequency, low cost package for semiconductor devices
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
JP3818864B2 (ja) * 2001-03-30 2006-09-06 ユーディナデバイス株式会社 高周波半導体装置
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
TW531866B (en) * 2002-02-27 2003-05-11 Apack Comm Inc Monolithic microwave integrated circuit chip package with thermal via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148839A (ja) * 1994-11-21 1996-06-07 Nippondenso Co Ltd 混成集積回路装置
JPH1098287A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 回路基板モジュールの冷却装置およびこの冷却装置を有する携帯形電子機器
JP2002198852A (ja) * 2000-12-26 2002-07-12 Sharp Corp アンテナ一体化ミリ波回路
JP2005158792A (ja) * 2003-11-20 2005-06-16 Miyoshi Electronics Corp 高周波モジュール

Also Published As

Publication number Publication date
US20060017157A1 (en) 2006-01-26
US7372149B2 (en) 2008-05-13
JP2005340790A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
JP4684730B2 (ja) 高周波半導体装置、送信装置および受信装置
US6236366B1 (en) Hermetically sealed semiconductor module composed of semiconductor integrated circuit and antenna element
US6809688B2 (en) Radio communication device with integrated antenna, transmitter, and receiver
US7239222B2 (en) High frequency circuit module
JP3734807B2 (ja) 電子部品モジュール
JP5446718B2 (ja) 半導体装置、半導体装置の製造方法、無線伝送システム
JP3649168B2 (ja) Ｒｆ回路一体型アンテナおよびそれを用いたアンテナモジュールおよびそれを備えた通信機
JPH10303640A (ja) アンテナ装置
JP2003338577A (ja) 回路基板装置
WO2020153068A1 (ja) アンテナモジュール及び通信装置
JP2004342948A (ja) 電子部品モジュール
JP2002280809A (ja) 高周波部品及び高周波伝送路変換回路の一体化構造
JP5179570B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
CN219513349U (zh) 通信装置
JP2798070B2 (ja) 複合マイクロ波集積回路
JP4480570B2 (ja) 誘電体共振器アンテナおよび配線基板ならびに電子装置
JP3556470B2 (ja) 高周波用モジュール
JP4038285B2 (ja) 高周波集積回路用パッケージ
JP2006094542A (ja) アンテナ素子を内蔵する半導体モジュール
JP2003168918A (ja) アクティブスロットアンテナ及びアクティブスロットアレーアンテナ及びそれを用いた送信装置と受信装置
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP5414364B2 (ja) 高周波基板および高周波モジュール
JP5093137B2 (ja) 高周波モジュール
US20230299482A1 (en) Antenna device
US20240047846A1 (en) Antenna module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4684730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees