JP3890947B2 - 高周波半導体装置 - Google Patents

高周波半導体装置 Download PDF

Info

Publication number
JP3890947B2
JP3890947B2 JP2001319019A JP2001319019A JP3890947B2 JP 3890947 B2 JP3890947 B2 JP 3890947B2 JP 2001319019 A JP2001319019 A JP 2001319019A JP 2001319019 A JP2001319019 A JP 2001319019A JP 3890947 B2 JP3890947 B2 JP 3890947B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
resin material
composite resin
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001319019A
Other languages
English (en)
Other versions
JP2003124435A (ja
Inventor
秀樹 竹原
則之 吉川
邦彦 金澤
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001319019A priority Critical patent/JP3890947B2/ja
Priority to US10/271,863 priority patent/US6815810B2/en
Priority to EP02023221A priority patent/EP1304909B1/en
Priority to DE60202425T priority patent/DE60202425T2/de
Priority to CNB021473552A priority patent/CN1221029C/zh
Publication of JP2003124435A publication Critical patent/JP2003124435A/ja
Priority to US10/634,281 priority patent/US6818979B2/en
Priority to US10/960,534 priority patent/US20050040522A1/en
Application granted granted Critical
Publication of JP3890947B2 publication Critical patent/JP3890947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波半導体素子および制御集積回路素子およびその周辺回路を載置された高周波半導体装置の構造に係り、特にパッケージの構造に関する。
【０００２】
【従来の技術】
主として携帯電話等の移動体通信機器に用いられる高周波半導体装置は、ＲＦモジュールという形で、受信系と送信系が一体になったオールインワン構造のモジュール化の要望が高まっている。高周波半導体素子および制御集積回路素子およびその周辺回路を載置され、受信系と送信系が一体になったシステムを取り込むことにより、更に、実装される半導体素子やチップ部品点数が増加する中でのパッケージのより小型化が求められている。
【０００３】
従来の高周波半導体装置の例を図１０を用いて説明する。図１０においては１はトランジスタ等の半導体素子、２はセラミック多層基板、３はチップ抵抗、チップコンデンサ、チップインダクタ等のチップ部品、４は下部電極、５は金属ワイヤー、６はポッティング樹脂、７は金属キャップである。セラミック多層基板２表面上には半導体素子やチップ部品を搭載するための部品実装用ランドと電極配線パターンがスクリーン印刷法や金属薄膜のエッチング等で形成されている。半導体チップ１はセラミック多層基板２上の部品実装ランド部にダイスボンドされ、セラミック多層基板２表面上に形成された電極配線パターンとが金属ワイヤー５で接続され、ポッティング樹脂６で半導体チップ１と金属ワイヤー５が保護されている。更にチップ部品３も所定の位置に半田により実装されている。セラミック多層基板２にはパッケージとなる金属キャップ７が取り付けられている。さらにセラミック多層基板２の表面電極配線パターンは、図示されていないがセラミック多層基板を貫通するスルーホールにより下部電極４と電気的に導通されている。
【０００４】
【発明が解決しようとする課題】
しかしながら従来の高周波半導体装置においては、セラミック多層基板上に半導体素子、チップ部品を載置するだけの構造では、実装される部品点数が増加する中、パッケージのより小型化には対応できず、新しい構造の高周波半導体装置が必要であった。
【０００５】
また、パワーアンプなどの発熱素子である半導体チップがセラミック多層基板上に搭載されているため、半導体チップから発生した熱はすべてのセラミック多層基板を通して下部に伝達され、下部電極から放熱される構造になっている。このため、セラミック多層基板の熱抵抗が高く、大電力を消費する半導体チップは充分放熱されずに高温状態になってしまうという問題点があった。
【０００６】
本発明は上述のような課題を解決するものであり、パワーアンプ、スイッチ等の半導体素子、制御用半導体素子等の能動部品、抵抗、コンデンサ、インダクタ、フィルター等の受動部品を含む、受信系、送信系のシステムを積層化された基板の中にオールインワンで内蔵することにより、配線長減少によるインピーダンス低下、浮遊容量の低減、耐ノイズ性向上など電気的特性の向上と、超小型化、高放熱化の特徴ある高周波半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の高周波半導体装置は、セラミック基板と、前記セラミック基板の下表面に形成された回路パターンに実装された素子群と、前記セラミック基板の下部に形成され、前記素子群を内部に埋設している複合樹脂材料層とで、形成された高周波半導体装置であって、前記素子群は高周波増幅用半導体素子と、受動素子とからなり、前記複合樹脂材料層はエポキシ樹脂と無機充填剤とからなり、前記複合樹脂材料層の下面は平坦であり、かつ外部接続電極が形成され、前記複合樹脂材料層に導電性樹脂が埋め込まれた第１のビアホールが形成され、前記外部接続電極と前記回路パターンは前記第１のビアホールにより電気的に接続されていることを特徴としたものである。これにより、セラミック基板下部に高周波増幅用半導体素子や受動部品を実装するため、基板下面を実装エリアとして活用でき、実装密度を向上することができる。また前記素子群を複合樹脂で埋め込むことにより、耐機械的特性、耐湿性などの信頼性を向上することができる。さらに、下面に外部接続用電極を持つ複合樹脂を電極面が平坦になるように埋め込むことで、製品の搬送、取り扱いが容易になり、ユーザーでの実装性も向上する。
【０００８】
請求項２記載の高周波半導体装置は、高周波増幅用半導体素子がフリップチップにより基板実装されてなることを特徴としたものである。高周波増幅用半導体素子をバンプによるフリップチップで基板に接続するため、配線長減少によるインピーダンス低下、浮遊容量低減、フリップチップ実装による実装密度の向上とパッケージの低背化が実現できる。さらにセラミック基板の下面に半導体を実装するため、基板上面にも部品実装が可能となり、製品全体としての実装密度をより高めることが可能になる。
【０００９】
請求項３記載の高周波半導体装置は、複合樹脂材料層において、高熱伝導樹脂材料が埋め込まれた第２のビアホールが形成され、前記第２のビアホールとフリップチップ接続された高周波増幅用半導体素子の実装面側と反対の表面とが接続され、更に前記第２のビアホールはグランド電極でありかつ放熱用電極である外部接続用電極に接続されていることを特徴としたものである。これにより、パワーアンプなどの発熱素子である高周波増幅用半導体素子の実装面側と反対の表面と外部接続用電極の間に第２のビアホールが１箇所〜複数箇所設けられて高熱伝導樹脂材料が充填された構造により、フリップチップ接続された半導体からの放熱を充分行うことができ、グランド電位を確実にとることが出来る。
【００１５】
【発明の実施の形態】
以下に、本発明における高周波半導体装置の実施の形態について、図面を参照しながら説明する。
【００１６】
（第１の実施の形態）
図１は本発明の第１の実施の形態における高周波半導体装置の断面図である。また、図２は同じく本発明の第１の実施の形態における高周波半導体装置の裏面から見た斜視図である。
【００１７】
図１において、１ａはパワーアンプであるガリウム砒素パワー半導体素子、１ｂはスイッチ素子であるガリウム砒素半導体素子、１ｃは回路制御用のシリコン半導体素子、２は金属を含んだペースト材料により印刷形成された印刷抵抗８、印刷コンデンサ９を内層に内蔵し低温焼成形成された無収縮のセラミック多層基板、３は高周波回路定数を微調整するためのチップコンデンサ等のチップ部品、５は金属ワイヤー、１０はエポキシ樹脂とシリカ等の無機充填剤からなる複合樹脂材料層、４は複合樹脂材料層の下部表面に形成された外部接続用電極、１１は複合樹脂材料層に形成された複数のビアホール、１２は複数のビアホールに埋め込まれた導電性樹脂である。内層に印刷抵抗８、印刷コンデンサ９を内蔵したセラミック多層基板２の下面には半導体素子チップやチップ部品を搭載するための部品実装用ランドと電極配線パターンがスクリーン印刷法や金属薄膜のエッチング等で形成されている。パワーアンプであるガリウム砒素パワー半導体素子１ａと、スイッチ素子であるガリウム砒素半導体素子１ｂと、回路制御用のシリコン半導体素子１ｃとは、セラミック多層基板２下面の部品実装ランド部にハンダ等でダイスボンドされ、セラミック多層基板２下面表面上に形成された電極配線パターンと金属ワイヤー５で接続されている。さらに、図示していないがチップ抵抗、チップコンデンサ、チップインダクタ等の複数の受動部品が、セラミック多層基板２の下面に形成された回路パターン上にハンダ等で固着接続されている。半導体素子のチップサイズはパワーアンプ：１．６ｍｍ×０．６ｍｍ、厚み１００μｍ、スイッチ：０．８ｍｍ×０．６ｍｍ、厚み１５０μｍ、制御用素子：１．０ｍｍ×０．７ｍｍ、厚み３００μｍである。下部表面に外部接続用電極４が形成された、エポキシ樹脂とシリカ等の無機充填剤からなる複合樹脂材料層１０により半導体素子１ａ，１ｂ，１ｃおよび受動部品は埋め込まれている。図２に示されるように、複合樹脂材料層１０は下部が平坦な形状になっており電極面が平坦になっている。さら複合樹脂材料層１０には導電性樹脂１２が埋め込まれた複数の層間接続構造ビアホール１１が形成され、層間接続構造ビアホール１１は、前記複合樹脂材料層の外部接続用電極４の箇所に合致されて形成されている。層間接続構造ビアホール１１はセラミック多層基板２の下面に形成された回路パターンを電極まで引き出す役割と、半導体素子からの発熱をセラミック多層基板を介して放熱する役割を果たす。ビアホール径は２００μｍφで、内部に導電性樹脂１２として銅系のペーストが充填されている。さらにセラミック多層基板２の上面にも電極配線パターンが形成され、チップ抵抗、チップコンデンサ、チップインダクタ等の複数のチップ部品３が上面の電極パターン上にハンダ等で固着接続されている。セラミック多層基板２の層間に形成された印刷抵抗８、印刷コンデンサ９と、複合樹脂材料層１０に埋めこめられた受動部品によって高周波回路の定数が決められており、セラミック多層基板２の上面に接続されたチップ部品３により高周波半導体装置毎の高周波回路定数の微調整を行う。また、セラミック多層基板２には上面電極パターンと層間に形成された印刷抵抗／印刷コンデンサおよび層間の電極パターンと下面の電極パターンとは図示されていないがセラミック多層基板を貫通するスルーホールにより電気的に導通されている。
【００１８】
複合樹脂材料層１０の厚みは、実装される半導体素子および受動部品の高さによって決められ、半導体素子の場合はワイヤーループ高さ＋３００μｍの厚み、受動部品の場合は部品高さ＋３００μｍの樹脂厚みを目安とする。複合樹脂材料層裏面には導体からなる外部接続用電極が形成されており、裏面が平坦なため、工程中での搬送、取り扱い、およびユーザーでの実装が容易である。また、実施の形態１では複合樹脂材料層１０として無機充填剤にシリカを用いているが、必要な特性に合わせて充填材料を選択することが可能であり、例えば高放熱性が必要な場合には充填剤をアルミナに替えてを使うことも可能である。これにより充分放熱ができることになる。
【００１９】
（第２の実施の形態）
次に本発明の高周波半導体装置の第２の実施の形態について図３に示した高周波半導体装置の断面図を参照して説明する。
【００２０】
図３において図１に示した第１の実施の形態と異なる点は、ガリウム砒素パワー半導体素子１ａと、スイッチ素子のガリウム砒素半導体素子１ｂと、回路制御用のシリコン半導体素子１ｃを、金属コアと芯としたバンプ１３によりセラミック多層基板２の下面の回路パターン上にフリップチップ接続されたものである。バンプ１３には金線を用いたＳＢＢ（スタッドボールボンディング）方法を用いており、半導体素子１ａ，１ｂ，１ｃとセラミック多層基板２の隙間は約４０μｍである。この他にバンプを付ける方法として、銅コア材を芯として周囲にメッキを施し、導電性樹脂で接着する方法、ＡＣＦ（異方性導電性フィルム）、ハンダ材料などがあるが、いずれも同様の効果が得られる。半導体素子を基板に固着し金属線で結線する場合と比較して、実装高さを約１／２に低くすることができる。この形態の場合、封止後の複合樹脂の厚みはチップ高さ＋３００μｍを目安とする。このように半導体素子をセラミック基板下面にフリップチップ実装すると、金属線による基板接続と比べ、半導体素子を近接して置くことができ、かつ基板上面にも部品実装ができるため、製品全体としての実装密度が向上する。
【００２１】
さらに配線長減少によるインピーダンス低下、浮遊容量の低減など、電気回路的な効果も得られる。
【００２２】
（第３の実施の形態）
次に本発明の高周波半導体装置の第３の実施の形態について図４に示した高周波半導体装置の断面図及び図５に示した高周波半導体装置の裏面から見た斜視図を参照して説明する。
【００２３】
図４において図３に示した第２の実施の形態と異なる点は、パワーアンプであるガリウム砒素パワー半導体素子１ａの直下の位置に層間接続構造ビアホール２１を形成し、複合樹脂材料層１０の下部表面に形成された放熱用電極１４の箇所に合致されて形成されている。図５に示されたように複合樹脂材料層１０の下部表面には複数の外部接続用電極４と外部接続用電極４より大きい面積の放熱用電極１４が形成されており、これにより電極ガリウム砒素パワー半導体素子１ａからの放熱を層間接続構造ビアホール２１を通じて効果的に行えるものである。放熱用電極１４はグランド電極を兼ねており高周波半導体装置としてグランド電位の接地を充分図ることができる。
【００２４】
層間接続構造ビアホール２１径は、１５０μｍφから５００μｍφまで適宜選択することができ、ガリウム砒素パワー半導体素子１ａのチップサイズに合わせて１個〜複数個形成する。内部には高熱伝導樹脂２２が充填されているが、複合樹脂材料層１０の下部表面に形成された外部接続用電極４とセラミック多層基板２下面の電極パターンとを接続するための層間接続構造ビアホール１１に使用する導電性樹脂１２を充填しても同様の効果が得られる。これにより、フリップチップ接続された素子の発熱が大きいパワー半導体素子の場合に半導体からの放熱を充分行うことができる。
【００２５】
（第４の実施の形態）
次に本発明の高周波半導体装置の第４の実施の形態について図６に示した高周波半導体装置の断面図を参照して説明する。
【００２６】
第４の実施の形態において、金属を含んだペースト材料により印刷形成された印刷抵抗８、印刷コンデンサ９を内層に内蔵し低温焼成形成された無収縮のセラミック多層基板２（第１の基板）と、パワーアンプ、スイッチなどのガリウム砒素半導体素子１ａ，１ｂと回路制御用のシリコンの半導体素子１ｃがフリップチップ実装されたアルミナ基板３２（第２の基板）とで、前記複合樹脂材料層１０をはさむ形態で接着、一体化した構造を有する。前記複合樹脂材料層１０中にはセラミック多層基板２とアルミナ基板３２とを電気的に接続するためのビアホール１１が形成されており、内部には導電性樹脂１２が充填されている。ビアホール１１径は２００μｍで内部に銅系のペーストを充填している。アルミナ基板３２内には図示していないが、アルミナ基板３２の表面電極パターンと外部接続用電極４および放熱用電極１４を電気的に接続するための貫通スルーホールを有している。
【００２７】
これにより、複数の基板の接着に複合樹脂材料を使用するため、線膨張係数の違いによる剥離等の問題がなくなり、かつその接着層中に半導体素子が内蔵されているため、部品実装密度の向上、耐機械的特性、耐湿性の向上が図られる。
【００２８】
（第５の実施の形態）
次に本発明の高周波半導体装置の第５の実施の形態について図７に示した高周波半導体装置の断面図を参照して説明する。図７において図６に示した第４の実施の形態と異なる点は、アルミナ基板３２上に実装された半導体素子のうち、パワーアンプなどの放熱が必要なガリウム砒素パワー半導体素子１ａを高熱伝導接着剤で固着し、金属ワイヤー５でアルミナ基板３２と結線することにより、素子からアルミナ基板に直接放熱することができる。アルミナ基板上に直接素子を固着することの効果は大きいが、金属ワイヤーを通じての放熱効果も認められる。素子の発熱が大きい場合に特に有効な形態になる。
【００２９】
（第６の実施の形態）
次に本発明の高周波半導体装置の第６の実施の形態について図８に示した高周波半導体装置の断面図を参照して説明する。図８において図７に示した第５の実施の形態と異なる点はセラミック多層基板２と、アルミナ基板３２を複合樹脂材料層１０を介して接着する前に、アルミナ基板３２上に金属ワイヤー５で結線されたガリウム砒素パワー半導体素子１ａの周囲を液状のエポキシ樹脂６で封止したものである。エポキシ樹脂６はパワー半導体素子１ａと金属ワイヤー５とを全部覆う程度の量があればよく、エポキシ樹脂硬化の際の樹脂広がりを考慮して、チクソ性の高い樹脂を選ぶのがよい。これによりセラミック多層基板２と、アルミナ基板３２を複合樹脂材料層１０を介して接着する際に、半導体素子および金属線にかかる応力を緩和することができ、金属線倒れ、断線などの不良がなくなり、組み立て歩留まりを向上することができる。さらに、前記半導体素子を封止したエポキシ樹脂を第１のセラミック基板と第２のセラミック基板のスペーサーとして利用することができ、その場合には基板間の間隙の調整に使うことができる。
【００３０】
（第７の実施の形態）
次に本発明の高周波半導体装置の第７の実施の形態について図９に示した高周波半導体装置の断面図を参照して説明する。図９において図３に示した第２の実施の形態と異なる点は、セラミック多層基板２の下部面に凹部を有しており、半導体素子１ａ，１ｂ，１ｃ及び受動部品は凹部に搭載されており、セラミック多層基板２の下部面の凹部を囲む部分に外部接続用電極４が形成されている。尚、半導体素子とセラミック多層基板２の電極パターンとの接続法は金属ワイヤーであってもよい。また、放熱用電極１４と層間接続構造ビアホール２１の無い構造であってもよい。半導体素子と受動部品搭載部が凹部になっていることにより、複合樹脂材料層を埋め込みやすくなる。
【００３１】
【発明の効果】
本発明の高周波半導体装置によれば、セラミック基板下部に半導体素子や受動部品を実装するため、基板下面を実装エリアとして活用でき、実装密度を向上することができる。また前記部品を複合樹脂で埋め込むことにより、耐機械的特性、耐湿性などの信頼性を向上することができる。さらに、下面に外部接続用電極を持つ複合樹脂を電極面が平坦になるように埋め込むことで、製品の搬送、取り扱いが容易になり、ユーザーでの実装性も向上する。
【００３２】
更に別発明の高周波半導体装置によれば、半導体素子をバンプによるフリップチップで基板に接続するため、配線長減少によるインピーダンス低下、浮遊容量低減、フリップチップ実装による実装密度の向上とパッケージの低背化が実現できる。さらにセラミック基板の下面に半導体を実装するため、基板上面にも部品実装が可能となり、製品全体としての実装密度をより高めることが可能になる。
【００３３】
更に別発明の高周波半導体装置によれば、半導体素子に放熱が必要な場合、半導体素子直下に高熱伝導樹脂材料を充填した層間接続構造を１箇所〜複数箇所設けて、半導体素子表面と外部接続用電極の間に高熱伝導樹脂材料が充填された構造により、フリップチップ接続された半導体からの放熱を行うことができる。
【００３４】
更に別発明の高周波半導体装置によれば、第１のセラミック基板と第２のセラミック基板を要求される電気的特性、熱的特性、機械的特性に応じて使い分け、その基板を複合樹脂を介して積層し、小型の基板パッケージを提供することができる。第１の基板と第２の基板の線膨張係数が異なる場合でも、基板間に複合樹脂層が介在するため、その差異を吸収する信頼性の高いパッケージを供することができる。また第１の基板と第２の基板の間に半導体素子や受動部品を実装するため、第１の基板上に部品実装ができ、実装密度を向上することができる。さらに、前記部品を複合樹脂で埋め込むことにより、耐機械的特性、耐湿性などの信頼性を向上することができる。
【００３５】
更に別発明の高周波半導体装置によれば、第２の基板に半導体素子をフリップにより実装しているため、第１の基板と第２の基板の間にある樹脂層の厚みを薄くすることができる。また第２の基板に実装された半導体素子のインピーダンスの低下、浮遊容量低減、フリップチップ実装による実装密度の向上が実現できる。さらに第１のセラミック基板と第２のセラミック基板の間に半導体素子を実装するため、第１の基板上面にも部品実装が可能となり、製品全体としての実装密度をより高めることができる。
【００３６】
更に別発明の高周波半導体装置によれば、第２の基板の半導体素子中、放熱が必要な素子を高熱伝導接着剤で固着し、金属線で基板と結線することにより、素子から第２のセラミック基板に直接放熱することができる。素子の発熱が大きい場合に特に有効な形態になる。
【００３７】
更に別発明の高周波半導体装置によれば、第２のセラミック基板上に金属線により結線された半導体素子周囲をエポキシ樹脂で封止してあるため、第１のセラミック基板と第２のセラミック基板を複合樹脂材料で接着する際に、半導体素子および金属線にかかる応力を緩和することができ、金属線倒れ、断線などの不良がなくなり、組み立て歩留まりを向上することができる。さらに、前記半導体素子を封止したエポキシ樹脂を第１のセラミック基板と第２のセラミック基板のスペーサーとして利用することができ、その場合には基板間の間隙の調整に使うことができる。
【００３８】
更に別発明の高周波半導体装置によれば、下部に凹部を有するセラミック基板の凹部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して搭載され、前記凹部以外の部分に外部接続用電極を有するため、凹部への複合樹脂材料層の充填が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における高周波半導体装置を示す断面図
【図２】本発明の第１の実施の形態における高周波半導体装置を示す斜視図
【図３】本発明の第２の実施の形態における高周波半導体装置を示す断面図
【図４】本発明の第３の実施の形態における高周波半導体装置を示す断面図
【図５】本発明の第３の実施の形態における高周波半導体装置を示す斜視図
【図６】本発明の第４の実施の形態における高周波半導体装置を示す断面図
【図７】本発明の第５の実施の形態における高周波半導体装置を示す断面図
【図８】本発明の第６の実施の形態における高周波半導体装置を示す断面図
【図９】本発明の第７の実施の形態における高周波半導体装置を示す断面図
【図１０】従来の高周波半導体装置を示す断面図
【符号の説明】
１ａ ガリウム砒素パワー半導体素子（パワーアンプ素子）
１ｂ ガリウム砒素半導体素子（スイッチ素子）
１ｃ 回路制御用半導体素子
２ セラミック多層基板（第１の基板）
３ チップ部品
４ 外部接続用電極
５ 金属ワイヤー
６ ポッティング樹脂
７ 金属キャップ
８ 印刷抵抗
９ 印刷コンデンサ
１０ 複合樹脂材料層
１１、２１ 層間接続構造ビアホール
１２ 導電性樹脂
１３ 金属バンプ
１４ 放熱用電極（グランド電極）
２２ 高熱伝導樹脂
３２ アルミナ基板（第２の基板）

Claims (3)

  1. セラミック基板と、前記セラミック基板の下表面に形成された回路パターンに実装された素子群と、前記セラミック基板の下部に形成され、前記素子群を内部に埋設している複合樹脂材料層とで、形成された高周波半導体装置であって、
    前記素子群は高周波増幅用半導体素子と、受動素子とからなり、
    前記複合樹脂材料層はエポキシ樹脂と無機充填剤とからなり、
    前記複合樹脂材料層の下面は平坦であり、かつ外部接続電極が形成され、
    前記複合樹脂材料層に導電性樹脂が埋め込まれた第１のビアホールが形成され、
    前記外部接続電極と前記回路パターンは前記第１のビアホールにより電気的に接続されていることを特徴とする高周波半導体装置。
  2. 高周波増幅用半導体素子がフリップチップにより基板実装されてなることを特徴とする請求項１記載の高周波半導体装置。
  3. 複合樹脂材料層には、高熱伝導樹脂材料が埋め込まれた第２のビアホールが形成され、前記第２のビアホールと高周波増幅用半導体素子の実装面側と反対の表面とが接続され、更に前記第２のビアホールはグランド電極でありかつ放熱用電極である外部接続用電極に接続されていることを特徴とする請求項２記載の高周波半導体装置。
JP2001319019A 2001-10-17 2001-10-17 高周波半導体装置 Expired - Fee Related JP3890947B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001319019A JP3890947B2 (ja) 2001-10-17 2001-10-17 高周波半導体装置
US10/271,863 US6815810B2 (en) 2001-10-17 2002-10-15 High-frequency semiconductor device
DE60202425T DE60202425T2 (de) 2001-10-17 2002-10-16 Hochfrequenz-Halbleiter-Vorrichtung
EP02023221A EP1304909B1 (en) 2001-10-17 2002-10-16 High-frequency semiconductor device
CNB021473552A CN1221029C (zh) 2001-10-17 2002-10-17 高频半导体装置
US10/634,281 US6818979B2 (en) 2001-10-17 2003-08-04 High-frequency semiconductor device
US10/960,534 US20050040522A1 (en) 2001-10-17 2004-10-07 High-frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319019A JP3890947B2 (ja) 2001-10-17 2001-10-17 高周波半導体装置

Publications (2)

Publication Number Publication Date
JP2003124435A JP2003124435A (ja) 2003-04-25
JP3890947B2 true JP3890947B2 (ja) 2007-03-07

Family

ID=19136632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319019A Expired - Fee Related JP3890947B2 (ja) 2001-10-17 2001-10-17 高周波半導体装置

Country Status (5)

Country Link
US (3) US6815810B2 (ja)
EP (1) EP1304909B1 (ja)
JP (1) JP3890947B2 (ja)
CN (1) CN1221029C (ja)
DE (1) DE60202425T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139368B2 (en) 2007-11-20 2012-03-20 Murata Manufacturing Co., Ltd. Component-containing module

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
JP3709882B2 (ja) 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP4248338B2 (ja) 2003-08-05 2009-04-02 パナソニック株式会社 半導体装置
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
WO2005071745A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP4265607B2 (ja) * 2004-01-27 2009-05-20 株式会社村田製作所 積層型電子部品および積層型電子部品の実装構造
WO2005076351A1 (ja) 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
KR100845497B1 (ko) 2004-09-08 2008-07-10 가부시키가이샤 무라타 세이사쿠쇼 복합 세라믹 기판
JP4543316B2 (ja) * 2004-09-29 2010-09-15 ミツミ電機株式会社 電子回路モジュール部品及びその製造方法
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
KR100638655B1 (ko) * 2004-12-03 2006-10-30 삼성전기주식회사 집적된 고주파 능력을 구비한 다중 칩 모듈
JP2008544512A (ja) 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
WO2007013239A1 (ja) 2005-07-27 2007-02-01 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4404139B2 (ja) * 2005-10-26 2010-01-27 株式会社村田製作所 積層型基板、電子装置および積層型基板の製造方法
JP4613878B2 (ja) * 2006-05-23 2011-01-19 Ｔｄｋ株式会社 積層基板及びその製造方法
US20080079779A1 (en) * 2006-09-28 2008-04-03 Robert Lee Cornell Method for Improving Thermal Conductivity in Micro-Fluid Ejection Heads
JP5100081B2 (ja) 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
US7675365B2 (en) * 2007-01-10 2010-03-09 Samsung Electro-Mechanics Systems and methods for power amplifiers with voltage boosting multi-primary transformers
JP2008181951A (ja) * 2007-01-23 2008-08-07 Nec Electronics Corp 固体撮像装置
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
WO2009069398A1 (ja) 2007-11-30 2009-06-04 Murata Manufacturing Co., Ltd. セラミック複合多層基板及びその製造方法並びに電子部品
US7723153B2 (en) * 2007-12-26 2010-05-25 Organicid, Inc. Printed organic logic circuits using an organic semiconductor as a resistive load device
US7576607B2 (en) * 2008-01-03 2009-08-18 Samsung Electro-Mechanics Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US7812701B2 (en) 2008-01-08 2010-10-12 Samsung Electro-Mechanics Compact multiple transformers
US8044759B2 (en) * 2008-01-08 2011-10-25 Samsung Electro-Mechanics Overlapping compact multiple transformers
JP4974009B2 (ja) * 2008-02-14 2012-07-11 日立金属株式会社 電子部品
JP2009277940A (ja) * 2008-05-15 2009-11-26 Panasonic Corp 半導体パッケージ、実装用回路基板および実装構造体
JP4639245B2 (ja) * 2008-05-22 2011-02-23 パナソニック株式会社 半導体素子とそれを用いた半導体装置
US7746174B2 (en) * 2008-06-12 2010-06-29 Samsung Electro-Mechanics Company, Ltd. Systems and methods for power amplifier with integrated passive device
TWI389271B (zh) * 2009-04-10 2013-03-11 Ind Tech Res Inst 環境敏感電子元件之封裝體及其封裝方法
US8125276B2 (en) * 2010-03-12 2012-02-28 Samsung Electro-Mechanics Sharing of inductor interstage matching in parallel amplification system for wireless communication systems
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
JP6129177B2 (ja) * 2012-08-03 2017-05-17 パナソニック株式会社 電子部品モジュールとその実装体
JP5285806B1 (ja) 2012-08-21 2013-09-11 太陽誘電株式会社 高周波回路モジュール
JP5117632B1 (ja) 2012-08-21 2013-01-16 太陽誘電株式会社 高周波回路モジュール
JP5342704B1 (ja) * 2012-11-12 2013-11-13 太陽誘電株式会社 高周波回路モジュール
US8969733B1 (en) 2013-09-30 2015-03-03 Anaren, Inc. High power RF circuit
JP6317629B2 (ja) * 2014-06-02 2018-04-25 株式会社東芝 半導体装置
US20160021737A1 (en) * 2014-07-17 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Electric device module and method of manufacturing the same
DE102015208348B3 (de) 2015-05-06 2016-09-01 Siemens Aktiengesellschaft Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
CN105206591A (zh) * 2015-08-31 2015-12-30 中国科学院自动化研究所 一种具有数字信号隔离电路芯片的电路板及封装方法
WO2018168653A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール
CN111788743B (zh) 2018-02-28 2021-08-03 株式会社村田制作所 天线模块
WO2020090557A1 (ja) * 2018-11-02 2020-05-07 株式会社村田製作所 高周波モジュール、送信電力増幅器および通信装置
JP2022025294A (ja) * 2020-07-29 2022-02-10 トレックス・セミコンダクター株式会社 半導体装置
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
JP2701802B2 (ja) 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
SG63803A1 (en) * 1997-01-23 1999-03-30 Toray Industries Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device
KR100563122B1 (ko) 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
US6958535B2 (en) * 2000-09-22 2005-10-25 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and semiconductor module using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139368B2 (en) 2007-11-20 2012-03-20 Murata Manufacturing Co., Ltd. Component-containing module

Also Published As

Publication number Publication date
US6818979B2 (en) 2004-11-16
US20050040522A1 (en) 2005-02-24
US20040026780A1 (en) 2004-02-12
EP1304909A1 (en) 2003-04-23
DE60202425D1 (de) 2005-02-03
CN1221029C (zh) 2005-09-28
EP1304909B1 (en) 2004-12-29
US6815810B2 (en) 2004-11-09
US20030071350A1 (en) 2003-04-17
JP2003124435A (ja) 2003-04-25
CN1412838A (zh) 2003-04-23
DE60202425T2 (de) 2005-06-02

Similar Documents

Publication Publication Date Title
JP3890947B2 (ja) 高周波半導体装置
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI251916B (en) Semiconductor assembled heat sink structure for embedding electronic components
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US7405486B2 (en) Circuit device
JP3549294B2 (ja) 半導体装置及びその実装構造
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR100283636B1 (ko) 반도체패키지및반도체실장부품
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US7696055B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2008243914A (ja) 半導体パッケージおよび該製造方法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2004111938A (ja) 半導体装置
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH10256413A (ja) 半導体パッケージ
JPH11251497A (ja) 電子回路モジュール
JP3965867B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees